Самосинхронные сопроцессоры конвейерного типа для экстремальных условий эксплуатации тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат наук Сурков Алексей Вадимович

• Сурков Алексей Вадимович
• кандидат наук
• 2017

Оглавление диссертации кандидат наук Сурков Алексей Вадимович

Введение

Глава 1. Исследование принципов построения конвейерных сопроцессоров, и постановка задачи

1.1. Выбор направления исследований, актуальность задачи

1.2. Обзор существующих достижений в области проектирования асинхронных схем

1.3. Анализ методов синтеза самосинхронных автоматов

1.4. GALA-системы, и исследование существующих схем синхростратумов

1.5. Анализ библиотеки стандартных элементов

1.6. Исследование условий для проведения статического временного анализа

1.7. Моделирование и верификация самосинхронных конвейерных схем

1.8. Выводы и постановка задачи исследования

Глава 2. Проектирование дополнительных элементов библиотеки

2.1. Исследование КМОП-реализаций С-элемента Маллера

2.2. Проектирование RS-защелки

2.3. Выводы к Главе

Глава 3. Методика синтеза самосинхронных конвейерных схем по синхронному прототипу с использованием коммерческих САПР

3.1. Использование GALA методики в конвейерных схемах при переходе от синхронного управления к самосинхронному

3.2. Улучшение схемы модуля синхростратума для волновой обработки информации

3.3. Создание метода двухканального перекрестного преобразования реализаций логических функций по синхронному прототипу

3.4. Оптимизация самосинхронных логических блоков с помощью коммерческих САПР

3.5. Методика индикации окончания переходных процессов в управляемом

автомате

3.5. Выводы к Главе

Глава 4. Статический временной анализ самосинхронных конвейерных схем

4.1. Статический временной анализ асинхронных схем с обратными связями

4.2. Проектирование ЫЬеЛу-моделей дополнительных элементов

4.3. Применение ЫЬеЛу-моделей дополнительных элементов для статического временного анализа самосинхронных конвейерных схем

4.4. Выводы к Главе

Глава 5. Разработка самосинхронного конвейерного сопроцессора

5.1. Синтез самосинхронной реализации блока умножения с накоплением

5.2. Моделирование и верификация блока БМА

5.3. Статический временной анализ блока БМА

5.4. Сравнительный анализ методик проектирования самосинхронных конвейерных сопроцессоров, и исследование диапазона эксплуатации самосинхронного блока БМА

5.5. Выводы к Главе

Заключение

Список литературы

ПРИЛОЖЕНИЕ

Список терминов и сокращений

CD - Completion Detection, индикация окончания переходных процессов

DRC - Design Rule Checking, проверка правил проектных норм

FMA - Fused Multiply Add, функция умножения с накоплением

GALA - Globally Asynchronous Locally Arbitrary, глобально асинхронная система

взаимодействующих блоков с произвольной архитектурой

GALS - Globally Asynchronous Locally Synchronous, глобально асинхронная система взаимодействующих синхронных блоков

LAGS - Locally Asynchronous Globally Synchronous, глобально синхронная система взаимодействующих асинхронных блоков

LVS - Layout Versus Schematic, проверка соответствия топологии электрической схеме

RS - Reset Set, установка и сброс, функции асинхронной защелки

RTL - Register Transfer Level, регистровый уровень описания модели устройства

ST - Self Timed, самосинхронный

КМОП - Комплементарный металл-оксид-полупроводник, технология производства микроэлектронных приборов, а также семейство комбинационной логики на основе данной технологии

САПР - Система Автоматизированного Проектирования

Введение

Введение диссертации (часть автореферата) на тему «Самосинхронные сопроцессоры конвейерного типа для экстремальных условий эксплуатации»

Актуальность проблемы

Одним из актуальных направлений в электронике является разработка цифровых схем для работы при сверхвысоких и сверхнизких температурах, пониженном или нестабильном напряжении питания. Наиболее часто цифровые схемы строятся по принципу "системы на кристалле" под управлением одного или нескольких микропроцессоров, что позволяет использовать их для широкого круга задач. При этом математический сопроцессор является одним из наиболее сложных в проектировании блоков микропроцессора, и для достижения максимальной производительности использует конвейерную организацию.

Разработка синхронных схем для экстремальных условий эксплуатации осложнена рядом факторов, являющихся следствием использования внешнего тактового генератора. Проектирование синхронных микросхем для использования при нестабильном питании и/или в условиях экстремальных температур осложняется дополнительными ограничениями на время распространения сигналов в проводах и элементах. Наиболее эффективное потребление у цифровой схемы достигается при снижении напряжения питания до порога срабатывания транзисторов [1]. При этом снижение напряжения питания до порогового приводит к значительному росту задержек элементов и как следствие - уменьшению диапазона эксплуатации синхронных схем. В то же время, самосинхронные схемы лишены недостатков, являющихся следствием тактирования от внешнего генератора. В частности, самосинхронные схемы обладают такими полезными свойствами как низкий шум, работа при напряжении питания около порога срабатывания транзисторов, а также инвариантность к задержкам вследствие внешних факторов. Эти свойства выгодно отличают самосинхронные схемы, позволяя применять их в устройствах, где использование синхронных схем осложнено. Основными недостатками самосинхронных схем являются длительные сроки разработки ввиду отсутствия

специализированных средств автоматизации проектирования, недостаток необходимых асинхронных элементов в библиотеках, а также сложность верификации полученных результатов.

Целью диссертационной работы является разработка методов анализа и синтеза самосинхронных сопроцессоров конвейерного типа по синхронному прототипу, устойчивых к изменениям температуры в диапазоне от -100 до 200 °С и напряжения питания от 200 мВ до 1.2 В, в целях сокращения времени разработки на один или два порядка.

Поставленная цель достигается решением следующих задач:

1. Проектирование и характеризация дополнительных элементов библиотеки, необходимых для самосинхронной реализации сопроцессоров конвейерного типа, устойчивых к параметрическим отказам.

2. Разработка методики организации глобально асинхронного управления стадиями конвейера из самосинхронных блоков с двухфазной дисциплиной работы.

3. Создание метода двухканального перекрестного преобразования реализаций логических функций по синхронному прототипу.

4. Получение ЫЬеЛу-моделей дополнительных элементов для использования в статическом временном анализе схем самосинхронных сопроцессоров конвейерного типа.

5. Верификация самосинхронных схем с использованием метода совместного функционального моделирования с синхронной схемой-прототипом.

6. Разработка методов анализа и синтеза самосинхронных сопроцессоров конвейерного типа на примере блока умножения с накоплением (БМА). Методы исследования включают в себя схемотехнические методы,

аналитические методы с использованием аппарата теории конечных автоматов, теории графов, теории переключательных схем, теории самосинхронных схем, а также методы системного анализа, синтеза, моделирования и диагностики.

В частности, разработка топологии необходимых дополнительных элементов производится в САПР Virtuoso, проверка DRC/LVS и экстракция spice-нетлиста производится в САПР Calibre, характеризация проводится в САПР Silicon Smart, синтез синхронного прототипа и статический временной анализ проводятся в САПР Design Compiler, а функциональное моделирование осуществляется в САПР Incisive. Для проверки схем на самосинхронность используется инструмент (tool) Petrify [2].

Научная новизна результатов, представленных в диссертации, заключается в следующем:

1. Разработана методика синтеза самосинхронных сопроцессоров конвейерного типа по синхронному прототипу с использованием коммерческих САПР, сокращающая время разработки до 15 раз.

2. Впервые получена схема синхростратума для управления стадиями конвейера из самосинхронных блоков с двухфазной дисциплиной работы, обладающая удвоенной производительностью по сравнению со схемой на С-элементах Маллера и инверторах.

3. Предложена методика использования статического временного анализа самосинхронных схем в коммерческих САПР, позволяющая достигать производительности, сопоставимой с производительностью блоков с заказным проектированием и сокращающая время проектирования до 10 раз.

4. Получены новые методы анализа и синтеза самосинхронного блока FMA, являющегося частью конвейерного сопроцессора микропроцессоров 1890ВМ8Я и 1890ВМ9Я. Достигнут результат функционирования блока в диапазонах температур от -100 °С до +200 °С, и напряжений питания от 200 мВ до 1.2 В. Достоверность полученных результатов подтверждается корректным

использованием математического аппарата, теории графов, теории конечных автоматов, теории переключательных схем, теории самосинхронных схем и статического временного анализа. А также, апробацией разработанных методик и алгоритмов на примере трансляции синхронного блока умножения с накоплением

двойной точности в самосинхронную схему с волновой обработкой информации, и последующей верификацией полученных результатов.

Практическая значимость работы заключается в расширении области применения конвейерных сопроцессоров, разработке новых методов анализа и синтеза для сокращения времени проектирования самосинхронных конвейерных схем до 15 раз, использовании в качестве прототипов ранее разработанных синхронных блоков с сопутствующей документацией и тестовым окружением, алгоритме использования коммерческих САПР для оптимизации задержек в самосинхронных конвейерных схемах, а также в улучшении характеристик самосинхронных конвейерных схем. Личный вклад автора

Основные результаты, получены автором лично:

1. Разработана схема синхростратума для управления стадиями конвейера из самосинхронных блоков с двухфазной дисциплиной работы, обеспечивающая удвоенную производительность конвейера по сравнению со схемой на С-элементах Маллера и инверторах.

2. Проектирование и характеризация дополнительных элементов библиотеки: С-элементов Маллера и ЯБ-защелки, необходимых для создания самосинхронных схем.

3. Теоретическое обоснование и разработка метода двухканального перекрестного преобразования реализаций логических функций по синхронному прототипу.

4. Созданы ЫЬейу-модели дополнительных элементов библиотеки для использования в статическом временном анализе схем самосинхронных сопроцессоров конвейерного типа.

5. Разработан самосинхронный блок БМА являющийся частью конвейерного сопроцессора микропроцессоров 1890ВМ8Яи 1890ВМ9Я.

Внедрение результатов работы

На основе полученных в данной работе результатов разработаны методы

анализа и синтеза самосинхронных сопроцессоров конвейерного типа по синхронному прототипу с использованием коммерческих САПР. Новые методы использованы при создании самосинхронного блока умножения с накоплением. Блок применен ФГУ ФНЦ НИИСИ РАН в микросхемах 1890ВМ8Я (ОКР «Процессор-5») и 1890ВМ9Я (ОКР «Процессор-6»), разработанных по заказу Минпромторга. Положения и выводы, выносимые на защиту

1. Схема глобально асинхронного управления стадиями конвейера из самосинхронных блоков с двухфазной дисциплиной работы, обеспечивающая удвоенную производительность конвейера по сравнению со схемой на С-элементах Маллера и инверторах.

2. Методика синтеза самосинхронных сопроцессоров конвейерного типа по синхронному прототипу с использованием коммерческих САПР, сокращающая время разработки до 15 раз.

3. Методика статического временного анализа самосинхронных схем, позволяющая достигать производительности, сопоставимой с производительностью блоков с заказным проектированием и сокращающая время проектирования до 10 раз.

4. Маршрут анализа и синтеза самосинхронного блока умножения с накоплением, обладающего рабочими диапазонами температур от -100 °С до +200 °С, и напряжений питания от 200 мВ до 1.2 В.

Апробация диссертации

Основные результаты диссертации докладывались и обсуждались на научно-технических конференциях:

1. 1-я Российско-Белорусская научно-техническая конференция «Элементная база отечественной радиоэлектроники», посвященная 110-летию со дня рождения О. В. Лосева;

2. VI Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем-2014» (МЭС-2014);

3. VII Всероссийская научно-техническая конференция «Проблемы разработки

перспективных микро- и наноэлектронных систем-2016» (МЭС-2016).

Публикации по теме диссертации

Основные положения диссертационной работы опубликованы в 13 печатных работах, в том числе 10 работ в журналах, входящих в список, утвержденный ВАК, и одна статья в зарубежном издании IET Computers & Digital Techniques. Без соавторов опубликовано 2 работы. По результатам работы оформлено 2 патента на изобретение.

Структура и объем диссертации

Диссертационная работа состоит из введения, пяти глав, заключения, библиографического списка из 80 наименований и приложений. Работа содержит 148 страниц основного текста, 76 рисунков, 7 таблиц, 1 приложение. В приложении приведены документы о внедрении результатов диссертационной работы.

Краткое содержание диссертации

Во введении обосновывается актуальность темы диссертационной работы, научная новизна, формулируются цель работы и задачи исследования, представлены основные положения, выносимые на защиту.

В первой главе дается обзор существующих разработок с использованием асинхронных схем, выбирается направление исследований, показывается актуальность, и делается постановка задачи.

Во второй главе проводятся исследования КМОП реализаций С-элемента Маллера [4], и показаны этапы разработки библиотеки дополнительных асинхронных элементов, необходимых для синтеза самосинхронных схем.

В третьей главе разрабатываются методы и алгоритмы синтеза с помощью схемной трансляции синхронной конвейерной схемы в самосинхронную схему с волновой обработкой информации. Разрабатывается улучшенная схема модуля синхростратума для волновой обработки информации.

В четвертой главе изучается возможность проведения статического временного анализа самосинхронных схем. Делается обоснование синхронному представлению

самосинхронной схемы с использованием цепи сброса в качестве тактирующей, с целью представить схему в виде ациклического орграфа с синхронными ребрами. Разрабатывается методика изменения ЫЬеЛу-моделей самосинхронных элементов.

В пятой главе

Приводятся результаты разработки самосинхронного блока умножения с накоплением, являющегося частью конвейерного сопроцессора микропроцессоров 1890ВМ8Я и 1890ВМ9Я, при помощи новой методики синтеза по синхронному прототипу. Проводится верификация полученных результатов с помощью совместного моделирования с синхронным прототипом. Изучаются различные режимы работы самосинхронных конвейерных схем с волновой обработкой информации, показаны различные варианты тестового окружения. Исследуется характеристики самосинхронных схем, полученных различными методиками проектирования, а также рабочий диапазон температур и напряжений питания.

В заключении сформулированы краткие выводы о проделанной работе и полученных результатах.

В приложении приведены документы о внедрении результатов диссертационной работы.

Глава 1. Исследование принципов построения конвейерных сопроцессоров, и постановка задачи

В главе приводится классификация архитектур проектирования цифровых схем

по способу синхронизации на локальном и глобальном уровнях, вырабатываются критерии, позволяющие делать выбор между синхронным или асинхронным маршрутом проектирования цифровых схем, и дается обзор наиболее используемых видов и методик проектирования асинхронных схем. Затем рассматриваются методы синтеза самосинхронных схем, приводятся основные схемы синхростратумов, используемых для управления в глобально-асинхронных (GALA) системах и исследуется возможность применения стандартных элементов библиотеки при проектировании самосинхронных схем. В конце главы изучается возможность проведения статического временного анализа самосинхронных конвейерных схем с использованием САПР, а также способы верификации полученных самосинхронных схем. Делаются выводы, ставится задача для исследований.

1.1. Выбор направления исследований, актуальность задачи

Область применения проектируемых цифровых схем часто определяет выбор технологического процесса и технологии изготовления электронных схем, выбор схемотехнических приемов и методик проектирования, а также реализацию логической модели схем, и архитектуру. От сделанного выбора также зависит сложность и продолжительность разработки микросхемы.

По принципу построения все цифровые схемы можно разделить на синхронные, в которых обработка информации координируется тактовым импульсом от внешнего генератора, и асинхронные, в которых обработка информации производится под управлением внутренних событий в схеме. Используют также и смешанное синхронно-асинхронное тактирование. В синхронных схемах существует тесная связь между протеканием переходных процессов и физическим временем, поскольку все переходные процессы в схеме запускаются внешним тактовым импульсом. В то

же время, в асинхронных схемах продолжительность обработки информации недетерминирована в отсчетах физического времени, поскольку связана с протеканием переходных процессов в самой схеме, которые, в свою очередь, зависят от множества факторов: температуры, питания, физических свойств проводников и диэлектрика, накопленной дозы радиации [5], и т.д. В этой связи целесообразно ввести понятие логического времени [6], один отсчет которого соответствует шагу алгоритма обработки информации. Устройство можно представить как систему взаимодействующих автоматов Мура [7] (автомат Мили [8] может быть построен по автомату Мура [9]). Асинхронный автомат работает в собственном логическом времени, протекание которого в физическом времени может иметь переменную скорость, если бы мы попытались измерить эту скорость часами. В то же время, логическое время в синхронном автомате протекает с постоянной скоростью в физическом измерении. Таким образом, управляя течением логического времени возможен переход от синхронной работы устройства к асинхронной, и наоборот. С использованием синхронного и асинхронного принципов координации обработки информации в устройствах стало возможным построение целого ряда как чистых, так и смешанных синхронно-асинхронных систем: полностью синхронных, глобально синхронных локально асинхронных (LAGS - Locally Asynchronous Globally Synchronous) [10], глобально асинхронных локально синхронных (GALS -Globally Asynchronous Locally Synchronous) [11], а также глобально асинхронных локально произвольных (GALA - Globally Asynchronous Locally Arbitrary) [12,13].

Рассматривая устройство микропроцессора как систему взаимодействующих блоков, можно составить классификацию систем (таблица 1.1) по способу синхронизации блоков на глобальном уровне, и внутренней синхронизации блоков (на локальном уровне).

Таблица 1.1

Классификация систем по способу синхронизации Управление системой (глобальное) Управление внутри блоков (локальное)

Полностью синхронная система Синхронное Синхронное

LAGS Синхронное Асинхронное

GALS Асинхронное Синхронное

GALA Асинхронное Произвольное (синхронное и/или асинхронное)

Одним из перспективных направлений является разработка электроники для сверхвысоких и сверхнизких температур, а также для работы при пониженном или нестабильном напряжении питания. Разработка для нестандартных условий эксплуатации является более сложной, чем для коммерческих применений. В частности, параметры моделей транзисторов измеряются фабрикой только для узкого диапазона температур, в расчете на коммерческое и промышленное применение. Ввиду отсутствия измеренных значений характеристик транзисторов при выходе за указанный диапазон, в расчетах вынужденно используется интерполяция, и значительно снижается точность.

Синхронные микросхемы проектируются в расчете на ограниченный диапазон используемых температур и напряжений питания, поскольку все переходные процессы в схеме, задержки которых зависят, в том числе, и от температуры и напряжения питания, должны завершиться за период тактового импульса. Тактовый импульс подменяет собой событие окончания переходных процессов в схеме, и если какой либо процесс оказывается не завершенным к приходу тактового импульса,

схема сбивается. Диапазон эксплуатации ограничен сверху расчетом на наихудший случай: микросхема проектируется таким образом, чтобы во всем диапазоне эксплуатации задержки сигналов не превышали периода тактового импульса (условие установки сигнала - setup). Нижняя граница диапазона эксплуатации определяется минимальными задержками в схеме, при которых выполняется условие удержания (hold) сигнала на входе триггера после прихода фронта тактового импульса. Любой внешний фактор, влияющий на задержки сигналов в большую или меньшую стороны, уменьшает диапазон эксплуатации синхронной схемы.

Проектирование синхронных схем для пониженного потребления также имеет ограничения. Несмотря на то, что модели транзисторов позволяют точно смоделировать поведение схемы почти при любом напряжении питания, большинство используемых САПР в цифровом маршруте проектирования используют линейное представление переходных характеристик переключения сигналов. Линейная модель переключения сигналов может использоваться только при полном открытии транзисторных переходов. Понижение напряжения питания схемы до порога открытия транзисторов значительно уменьшает точность линейной модели переходных процессов и расчетов в САПР.

Таким образом, функционирование синхронной схемы зависит от точности расчетов при проектировании, заложенного запаса на наихудший случай, а также внешних факторов, влияющих на задержки в схеме.

Поскольку асинхронные схемы более сложные в проектировании, их используют в основном в тех задачах, где применение синхронных схем по ряду причин осложнено или невозможно. Существует несколько видов асинхронных схем. Наиболее перспективными для сложных условий эксплуатации являются самосинхронные схемы, поскольку не зависят от задержек в элементах, и, таким образом, устойчивы к изменению внешних факторов. Самосинхронные схемы свободны от функциональных и логических состязаний [14], и инициатором переходные процессов в схеме служит не внешний тактовый импульс, а

переключения интерфейсов и элементов схемы. Единственным условием работоспособности самосинхронных схем является конечность задержки переключения элементов. Самосинхронные схемы могут работать и при питании ниже порога открытия транзисторных переходов [15] за счет переключений с помощью подпороговых токов утечки, осуществляющих перезаряд паразитных емкостей. Важной особенностью самосинхронных схем является возможность работы за пределами стандартных диапазонов температур, где модели транзисторов не могут обеспечить требуемую точность расчетов САПР.

Таким образом, можно выделить основные критерии, определяющие выбор между синхронной и самосинхронной реализацией схем:

• Эксплуатация при сверхнизких (ниже -55 °С) и сверхвысоких (выше +125 °С) температурах;

• Эксплуатация при напряжении питания около порога открытия транзисторов;

• Длительные сроки эксплуатации устройства, при которых сказываются физические процессы старения и накопления поглощенной дозы радиации [16]. Для проверки свойств самосинхронных схем и правильность выбора

синхронной или самосинхронной реализации схемы, в ФГУ ФНЦ НИИСИ РАН проведен ряд работ при финансовой поддержке РФФИ: грант №13-07-12062 «Фундаментальные проблемы создания микропроцессоров и коммуникационных сред супер-ЭВМ эксафлопсного класса, ориентированных на предсказательное моделирование задачи горения" и грант №13-07-12068 «Исследование и реализация концептуального единства самосинхронизирующихся процессов на архитектурном и аппаратном уровнях супер-ЭВМ эксафлопсного класса». В рамках проведенных исследований ФГУ ФНЦ НИИСИ РАН совместно с ИПИ РАН спроектировали и выпустили тестовый кристалл по технологии GLOBALFOUNDRIES Inc. 180нм с системой на кристалле, включающей квази-самосинхронный (самосинхронный с повышенной производительностью, за счет более узкого диапазона эксплуатации) блок деления двойной точности с алгоритмом цифровой рекурсии по основанию 2,

являющийся частью математического сопроцессора. Блок выполнен по методу заказного проектирования топологии, и использован для дублирования работы синхронного блока деления в составе микропроцессоров 1890ВМ8Я и 1890ВМ9Я. С использованием самосинхронной логики выполнено также и тестовое окружение, позволяющее осуществлять изоляцию интерфейсов (как логическую, так и электрическую) от синхронного окружения. Вся самосинхронная часть, включающая блок деления и тестовое окружение, размещена в выделенном домене питания, позволяющем варьировать напряжение питания в исследуемом блоке деления, независимо от ядра процессора. Тестовое окружение содержит память для тестовых воздействий и результатов вычисления. Во время автономной работы тестовое окружение подает тестовые воздействия на входы блока деления, а затем проверяет результаты вычисления с сохраненными в памяти. Результаты проверки выводятся на внешний вывод микросхемы для возможности наблюдения за ходом теста с помощью осциллографа. В режиме совместной работы с синхронным окружением, блок деления управляется процессором. Разработка логической модели и топологии блока проводилась вручную, и заняла около года. Эксперименты показали работоспособность блока при вариации питания 0.95 - 2.55 В, и динамическое потребление около 45 мВт при нормальных условиях. Блок занял примерно 0.35 кв. мм площади кристалла.

Используемый маршрут проектирования самосинхронных блоков состоит из следующих основных этапов:

1. Минимизация функций вручную;

2. Заказная (custom) реализация самосинхронной схемы в редакторе с последующей конвертацией в формат Verilog netlist (далее - нетлист);

3. Функциональное моделирование с использованием вручную подобранных задержек элементов;

4. Заказная разработка топологии в САПР Virtuoso, включающая ручную

расстановку элементов, и ручную трассировку соединений в металлах;

5. Проверка работоспособности аналоговым spice-моделированием отдельных элементов блока в UltraSim..

Проведенные исследования выявили недостатки заказного маршрута проектирования самосинхронных схем:

• Большие сроки проектирования и высокая трудоемкость;

• Невозможность использования большей части коммерческих САПР синхронного маршрута проектирования;

• Невозможность верификации целого проекта ввиду ограниченных возможностей spice-симулятора.

В ходе исследований оказалось наиболее удобным проектировать схемы с конвейерной организацией, такие как блоки математического сопроцессора (FPU).

При выполнении ОКР «Процессор-5» и «Процессор-6» в интересах Минпромторга, в целях расширения температурного диапазона, и диапазона используемых напряжений питания, поставлена задача проектирования самосинхронного блока умножения с накоплением двойной точности (FMA - Fused Multiply Add) и конвейерной организацией. Блок FMA является частью математического сопроцессора микропроцессоров 1890ВМ8Я и 1890ВМ9Я, выполненного по технологии TSMC 65 нм. Проведение исследований самосинхронных конвейерных схем также поддержано грантами РФФИ №14-2909238 «Методы автоматизированного проектирования асинхронных устройств, на примере проектирования самосинхронных схем» и №14-29-09284 «Фундаментальные принципы проектирования сбоеустойчивых микропроцессоров авиационного назначения с технологическими нормами 28-65 нм». На собственные средства ФГУ ФНЦ НИИСИ РАН выполнена НИР «Развитие методов снижения потребляемой мощности микросхем за счет перехода от синхронной логики на самосинхронную, адиабатическую или обратимую логики».

Проектирование части самосинхронного конвейерного сопроцессора на примере блока FMA состоит из следующих этапов:

• Исследование возможности использования имеющейся стандартной библиотеки элементов, и разработка недостающих элементов;

• Создание методики схемной трансляции разработанной ранее синхронной схемы конвейерного сопроцессора в самосинхронную схему;

• Статический временной анализ схемы самосинхронного конвейерного сопроцессора в коммерческих САПР;

• Выработка методики верификации полученных результатов с помощью совместного моделирования самосинхронной схемы совместно с синхронным прототипом.

Список литературы диссертационного исследования кандидат наук Сурков Алексей Вадимович, 2017 год

Акты

Об использовании результатов диссертационной работы

ФАНО РОССИИ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ УЧРЕЖДЕНИЕ «ФЕДЕРАЛЬНЫЙ НАУЧНЫЙ ЦЕНТР НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ СИСТЕМНЫХ ИССЛЕДОВАНИЙ РОССИЙСКОЙ АКАДЕМИИ НАУК» (ФГУ ФНЦ НИИСИ РАН)

Почт, адрес: Нахимовский просп. 36-1, Москва, 117218 Телефон: [phone], Факс: [phone] E-mail: [e-mail] http://www.niisi.ru ОКПО 05825395. ОГРН 1027700384909 ИНН/КПП 7727086772/772701001

2016

ОТ

№

На

от

АКТ

о внедрении в ФГУ ФНЦ НИИСИ РАН результатов диссертационной работы Суркова A.B. «Самосинхронные сопроцессоры конвейерного типа для экстремальных условий эксплуатации», представленной на соискание ученой степени кандидата технических наук.

Комиссия в составе:

Председатель комиссии: заместитель директора по наноэлектронике, к.т.н. Горбунов

Члены комиссии: заведующий отделением разработки вычислительных систем, к.т.н. Аряшев С.И., заместитель заведующего отделением по проектированию ЭВМ и модулей, к.т.н. Сер дин О.В.

составила настоящий акт о том, что результаты диссертационной работы «Самосинхронные сопроцессоры конвейерного типа для экстремальных условий эксплуатации» использованы в работах ФГУ ФНЦ НИИСИ РАН.

1. Форма внедрения: Разработан самосинхронный конвейерный блок умножения с накоплением по КМОП технологии объемного кремния 65 нм.

2. Масштаб внедрения: результаты использованы при разработке высокопроизводительных СБИС 1890ВМ8Я и 1890ВМ9Я, изготовленных по КМОП технологии объемного кремния 65 нм в рамках ОКР «Процессор-5» и «Процессор-6.

3. Новизна результатов: к новым научным результатам можно отнести комплекс решений, позволяющий увеличить производительность самосинхронного конвейера в 2 раза, а также сокращение времени проектирования самосинхронных конвейерных сопроцессоров на 1-2 порядка.

4. Научный уровень: научный уровень результатов соответствует уровню отечественных и мировых достижений.

М.С.

5. Эффективность внедрения. Технический эффект внедрения результатов состоит в том, что предложенные рекомендации по проектированию позволили значительно расширить диапазон эксплуатации СБИС микропроцессора за счет использования самосинхронной схемотехники.

Председатель комиссии:

Заместитель директора по наноэлектронике, к.т.н., Горбунов М.С.

Члены комиссии:

Заведующий отделением разработки вычислительных систем, к.т.н., Аряшев С.И.

Заместитель заведующего отделением по проектированию ЭВМ и модулей, к.т.н.. Сердин О.В