Методы оптимизации энергопотребления в микроэлектронных системах тема диссертации и автореферата по ВАК РФ 05.27.01, доктор технических наук Ковалев, Андрей Владимирович

• Ковалев, Андрей Владимирович
• доктор технических наук
• 2009

Оглавление диссертации доктор технических наук Ковалев, Андрей Владимирович

ВВЕДЕНИЕ.

1 АНАЛИТИЧЕСКИЙ ОБЗОР МЕТОДОВ СНИЖЕНИЯ ЭНЕРГОПОТРЕБЛЕНИЯ.

1.1. Источники рассеиваемой мощности в КМОП СБИС

1.2. Классификация методов уменьшения величины рассеиваемой мощности в КМОП СБИС.

1.3. Концепции разработки методов оптимизации энергопотребления в микроэлектронных системах-накристалле.

1.3.1. Энергосбережение на технологическом уровне.

1.3.2. Снижение потребления энергии на схемотехническом уровне.

1.3.3. Снилсение потребления энергии на уровне логики.

1.3.4. Снижение потребления энергии на уровне протоколов.

1.3.5. Сниэ/сение потребления энергии на архитектурном уровне.

1.3.6. Снижение потребления энергии на программном уровне.

1.4. А синхр о иные схемы.

1.4.1. Классы асинхронных схем.

1.4.2. Принципы работы асинхронных схем.

1.4.3. С-элемент.

1.4.4. Методы синтеза асинхронных функциональных блоков.

1.5. ква нто вые кле то чные а в тома ты.

1.6. Выводы.

2 МЕТОДОЛОГИЯ ПОСТРОЕНИЯ ЦИФРОВЫХ АСИНХРОННЫХ КОМПОНЕНТОВ СИСТЕМ-НА-КРИСТАЛЛЕ.

2.1. схемотехническое формирование асинхронных ф ункциональных блоков.

2.1.1. Описание метода схемотехнического формирования блоков.

2.1.2. Исследование эффективности создаваемых асинхронных схем

2.2. Модели энергопотребления асинхронных функциональных блоков КМОП СБИС.

2.2.1. Аналитические модели для оценки энергопотребления и задержек сигналов.

2.2.2. Сравнение оценок предлоэюенной модели с результатами моделирования.

2.3. Выводы.

3 СНИЖЕНИЕ ЭНЕРГОПОТРЕБЛЕНИЯ НА АРХИТЕКТУРНОМ УРОВНЕ

3.1. Метод оптимизации аппаратных за тра т в системе-накр исталле.

3.2. Применение метода оптимизация аппаратных затрат при проектировании асинхронной системы.

3.2.1. Архитектуры турбодекодера.

3.2.2. Оптимизированная асинхронная архитектура декодера.

3.2.3. Анализ энергопотребления и эффективности декодирования

3.3. Метод оптимизации межблочных транзакций и распределения задач в системах- на-кр ист алле.

3.3.1. Описание метода.

3.3.2. Модели оценки энергоэффективности межсоединений в системе-на-кристалле.

3.4. Выводы.

4 ПРОЕКТИРОВАНИЕ ВЫЧИСЛИТЕНЫХ УСТРОЙСТВ НА ОСНОВЕ КВАНТОВЫХ КЛЕТОЧНЫХ АВТОМАТОВ.

4.1. Метод построения логических схем на основе мажоритарных элементов квантовых клеточных автоматов

4.2. Разработка и исследование конструкций элементов асинхронной логики на основе квантовых клеточных автоматов.

4.3. Выводы.

5 МЕТОДОЛОГИЯ АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ ЭНЕРГОСБЕРЕГАЮЩИХ КОМПОНЕНТОВ МИКРОЭЛЕКТРОННЫХ СИСТЕМ-НА-КРИСТАЛЛЕ.

5.1 Методология проектирования асинхронных систем.

5.2. Метод проектирования асинхронных СФ-блоков вычислительных систем с использованием языка С+ +.

5.3. Метод построения УНОЬ-описаний СФ-блоков для повторного использования на основе описаний на языке БгбтемС.

5.4. Выводы.

Введение диссертации (часть автореферата) на тему «Методы оптимизации энергопотребления в микроэлектронных системах»

В ходе развития информационного общества и технологий в повседневную жизнь все больше проникают портативные носимые электронные устройства. К этому классу устройств можно отнести устройства мобильной связи и глобальной навигации, ноутбуки, карманные компьютеры, мультимедийные аксессуары, беспроводные датчики состояния здоровья спортсменов и многие другие.

Число разрабатываемых приложений удваивается с каждым годом, удовлетворяя запросы потребителей инновационных решений. Различные новшества требуют все больше и больше энергии, что напрямую сказывается на длительности автономной работы портативных устройств. Высокие требования к качеству передаваемого голоса, скорости обработки и передачи аудио- и видеосигналов привели к необходимости увеличения объемов памяти, а также рабочей частоты процессора. Это, конечно же, отражается на потребляемой энергии, а ее уровень становится одним из самых важных факторов при создании портативной техники. В частности, в некоторых современных приложениях требования к эффективности энергопотребления становятся жизнеопределяющими. Например, разработчикам беспроводных сенсорных сетей необходимо, чтобы сенсорное устройство в течение всего времени его жизни (эксплуатации) работало от одной батареи [1]. При создании сенсорных сетей принципиальными требованиями к ним являются беспроводная связь, сверхмалые энергопотребление, габариты, цена и новые функции определения местоположения и самоорганизации. Ограниченные возможности энергозатрат приводят, особенно в случае использования радиосредств, к необходимости более тесного, локального взаимодействия между элементарными модулями сети и реализации стратегии согласованных групповых действий для выполнения поставленной задачи. Другими словами, в сенсорных сетях, для массового использования, элементарные модули должны быть очень маленькими и очень дешёвыми. Так, одной из целей на ближайшие годы ставится достижение габаритов элементарного модуля порядка одного кубического миллиметра, энергопотребления менее милливатта и стоимости менее одного доллара.

Очевидны тенденции к непрерывному росту сложности данных устройств и, соответственно, повышению потребностей в обеспечении их достаточным количеством энергии. Удовлетворение современных требований к компактности, надежности и продолжительности непрерывной работы напрямую зависит от уровня энергопотребления электронных компонентов описанного класса устройств.

Учитывая непрерывное, хотя и относительно медленное, усовершенствование технологий создания энергоемких элементов питания, а также, с другой стороны, увеличение энергетических потребностей сложных портативных устройств можно предположить, что данные устройства всегда будут иметь конечное время непрерывной работы, которое необходимо будет продлять за счет различных методов оптимизации энергопотребления (повышения энергоэффективности). Также с уменьшением габаритов должны уменьшаться и источники питания (миниатюрные аккумуляторы, солнечные батареи с небольшой площадью и т.п.), что при прочих равных условиях снижает их емкость или мощность. Помимо всего прочего, необходимость продления времени работы практически любых портативных автономных устройств между процессами зарядки, вероятно, не исчезнет никогда, даже с учетом успешного развития технологий источников питания.

На рис. 1 показан прогноз роста потребляемой кристаллами мощности от автономных источников питания. Данная тенденция спрогнозирована группой International Technology Roadmap for Semiconductors (ITRS) [2], которая показывает, что после 2012 года потребляемая кристаллами (с батарейным питанием) энергия будет поддерживаться на уровне 3 Ватт. Однако этого не получится достигнуть, если уровень потребления мощности будет поддерживаться только непрестанным масштабированием комплементарных металл-оксид-полупроводниковых (КМОП) без применения специальных энергосберегающих методов [3]. технологий

4,5

Рис. 1. Тенденция потребления мощности портативными устройствами источник [2])

Разработчики, кроме обеспечения цифровых устройств всей современной функциональностью, должны сделать их достаточно экономичными с точки зрения потребления энергии и работоспособными в широком диапазоне операционных и технологических факторов.

Методы снижения потребляемой мощности позволят устройствам работать без специального термального обслуживания, что приведет к более дешевым корпусам и малым размерам. Поскольку высокое энергопотребление влияет на надежность КМОП-схем, то соответственно снижение мощности повысит их запас прочности.

Реализация всех функциональных модулей вычислительных систем с использованием энергосберегающих технологий позволит создавать на одном кристалле функционально законченные устройства с высокой степенью интеграции. Это значительно увеличит функциональную насыщенность кристалла, снизит массогабаритные параметры конечного продукта, увеличит его производительность.

В таких условиях энергопотребление становится одним из ограничивающих факторов, сдерживающих дальнейшее развитие портативной электронной техники.

В итоге актуальность разработки методов проектирования микроэлектронных цифровых устройств с низким энергопотреблением можно определить следующими основными факторами:

• наличием множества приложений (портативные компьютеры, средства навигации, средства связи, цифровая аудио- и видеотехника), которые должны сочетать высокую надежность и требуемое быстродействие с низким потреблением энергии для достижения заданной продолжительности автономной работы;

• необходимостью снижать потребляемую мощность для решения проблемы отвода тепла, т.к. это определяет массогабаритные показатели устройств;

• необходимостью решения проблемы проведения эффективного тестирования сложных функциональных цифровых устройств, при котором значительно возрастает рассеиваемая мощность [4].

Задачу проектирования вычислительных микроэлектронных систем с малым энергопотреблением возможно эффективно решить только с применением методов снижения потребления энергии на всех уровнях иерархии проекта. Ошибка на любом из уровней иерархии может свести на нет все успешные результаты на остальных. Например, проект CADRE [5] (процессор цифровой обработки сигналов для мобильных телефонов), был хорошо оптимизирован на архитектурном и программном уровнях, но на схемном и логическом уровнях оказался неэффективен.

В связи с вышеизложенным, тема диссертационной работы, направленной на исследование и разработку методов оптимизации энергопотребления в микроэлектронных системах-на-кристалле, является актуальной.

Целью диссертационной работы является разработка и исследование методов оптимизации энергоэффективности на различных уровнях проектной иерархии — на схемотехническом, архитектурном, программном и технологическом, что позволит снизить энергопотребление и, соответственно, увеличить длительность автономной работы микроэлектронных устройств.

Для достижения поставленной цели в работе решались следующие основные задачи:

- разработка и исследование методологии построения цифровых асинхронных компонентов систем-на-кристалле, включая схемотехнические основы создания асинхронных функциональных блоков с малым энергопотреблением;

- разработка и исследование аналитических моделей для оценки энергопотребления и задержек сигналов асинхронными элементами и функциональными блоками;

- разработка и исследование метода повышения энергоэффективности на архитектурном уровне;

- разработка и исследование метода оптимизации межблочных транзакций и распределения задач в системах-на-кристалле для повышения их энергоэффективности;

- разработка и исследование метода проектирования вычислительных устройств с малым энергопотреблением на основе квантовых клеточных автоматов;

- разработка конструкций элементов асинхронной логики на основе квантовых клеточных автоматов;

- разработка и исследование методологии автоматизированного проектирования энергоэффективных асинхронных микроэлектронных систем-на-кристалле;

- разработка и исследование метода проектирования асинхронных функциональных блоков с использованием языка С++;

- разработка и исследование метода построения УНОЬ-описаний энергоэффективных функциональных блоков для повторного использования на основе описаний на языке 8уз1етС.

Научная новизна диссертационной работы:

- предложена методология построения цифровых асинхронных компонентов систем-на-кристалле, включая схемотехнические основы создания асинхронных функциональных блоков;

- получены аналитические модели для оценки энергопотребления и задержек сигналов асинхронными элементами и функциональными блоками, разработана методика нахождения оптимальных ширин каналов транзисторов для максимизации энергоэффективности; представлен метод повышения энергоэффективности микроэлектронных систем на архитектурном уровне; разработан метод оптимизации межблочных транзакций и распределения задач в системах-на-кристалле для повышения их энергоэффективности;

- предложен метод проектирования вычислительных устройств с малым энергопотреблением на основе квантовых клеточных автоматов; создана методология автоматизированного проектирования асинхронных микроэлектронных систем-на-кристалле;

- разработан метод проектирования асинхронных функциональных блоков с использованием языка С++.

Практическая значимость диссертационной работы.

В соответствии с предложенными методами применительно к заказным СБИС разработаны: алгоритмы и программы схемотехнического синтеза асинхронных функциональных блоков, алгоритм и программа оценки энергоэффективности синтезированных блоков, конструкции элементов цифровых функциональных блоков на основе квантовых клеточных автоматов, конструкции элементов асинхронной логики на основе квантовых клеточных автоматов, маршрут проектирования СБИС на основе библиотеки элементов AMS-0,8 мкм для САПР Leonardo Spectrum, маршрут проектирования заказных СБИС от уровня поведенческого представления на языке VHDL до структурного описания в формате EDIF, БИС арбитра шин многопроцессорной вычислительной системы, выполненный на библиотеке элементов НР-0,5 мкм, БИС арбитра шин для многопроцессорной вычислительной системы на основе БМК серии 5503ХМ2, БИС арбитра шин для многопроцессорной вычислительной системы на основе ПЛИС, БИС декодера сверточных турбокодов для спутниковой телекоммуникационной системы INMARSAT, проект статического ОЗУ для технологии кремний-на-изоляторе, компилятор топологии статического ОЗУ для систем-на-кристалле. Данные разработки подтверждены актами о внедрении.

Применение всех разработанных автором методов, моделей и маршрутов проектирования позволило создать вычислительные микроэлектронные системы с малым энергопотреблением.

Выполнены исследовательские и опытно-конструкторские работы по отработке предложенных методов повышения энергоэффективности на архитектурном и схемотехническом уровнях проектной иерархии систем-на-кристалле.

Предложенные идеи архитектурного преобразования функциональных блоков могут быть использованы при проектировании новых систем микроэлектронной техники.

Разработанные в диссертационной работе положения, методы и маршруты проектирования микроэлектронных систем позволили повысить качественные результаты при создании новых образцов микроэлектронной техники в проектных организациях электронной промышленности РФ. В диссертации решена крупная научная проблема снижения энергопотребления микроэлектронной техники, имеющая хозяйственное значение, а также изложены научно обоснованные технические решения, внедрение которых внесет значительный вклад в развитие микроэлектронной промышленности страны и повышение ее обороноспособности.

Достигнуто значительное снижение (от 20 до 80 %) энергопотребления асинхронных компонентов систем-на-кристалле по сравнению с синхронными аналогами, созданными на основе традиционных методов проектирования. Повышение энергоэффективности по сравнению с известными асинхронными схемами достигает 3 раз.

Эффективность предложенных методов схемотехнического проектирования доказана результатами сравнительного анализа с существующими методами проектирования на основе NCL-логики. Сокращение числа транзисторов в среднем до 60%.

Достоверность разработанных аналитических моделей была проверена путем сопоставления с эталонным SPICE-моделированием на моделях 5-го уровня. Расхождение достигает 8 %.

Эффективность предложенного метода повышения энергоэффективности за счет минимизации аппаратных ресурсов (объемов ОЗУ) доказана сравнительным анализом результатов проектирования с существующими архитектурами различных систем-на-кристалле. В частности, показано сравнение энергоэффективности декодера сверточных турбокодов по алгоритму MAP. Достигнуто сокращение в 2 раза по энергопотреблением и площадью по сравнению с аналогами при одной и той же задержке декодирования.

Эффективность предложенного метода оптимизации транзакций доказана сравнительным анализом с существующими методами распределения задач в графе, которые не учитывают реальных размеров и ориентацию топологии блоков в сочетании с моделями энергоэффективности межсоединений. Среднее сокращение энергопотребления достигает 20%.

Достоверность разработанных аналитических моделей была проверена путем сопоставления с эталонным 8Р1СЕ-моделированием на моделях 5-го уровня. Расхождение в оценке нетрассированных соединений с трассированными достигает 50 %.

Эффективность предложенного метода проектирования функциональных блоков на основе квантовых клеточных автоматов доказана результатами сравнительного анализа с существующими методами проектирования на основе мажоритарных элементов. Сокращение числа элементов в среднем достигает 3 раз. Снижение времени проектирования до 14 раз.

Эффективность предложенного подхода построения конструкции элементов асинхронной логики на основе квантовых клеточных автоматов доказана результатами сравнительного анализа с существующими методами проектирования на основе мажоритарных элементов.

Достоверность результатов проектирования на основе разработанных методов проверена путем моделирования функционирования конструкций с помощью известных моделей и специализированных программных средств.

Эффективность предложенного метода трансляции функциональных описаний на языке С++ в НБЬ-описания с учетом особенностей асинхронной логики доказана результатами сравнительного анализа с существующими методами проектирования систем-на-кристалле, которые либо не предназначены для разработки асинхронных систем, либо не позволяют прямую трансляцию с исполнимых спецификаций. Сокращение времени проектирования достигает в среднем 50%.

Эффективность предложенного маршрута сквозного проектирования асинхронных систем, интегрирующего в себе разработанные и известные методы была показана апробацией на примере проектов микроконтроллера, турбодекодера, криптопроцессора и др. Сокращение времени проектирования асинхронных систем достигает в среднем 90%.

Разработанный маршрут проектирования асинхронных систем, а также методы формирования высокоуровневых описаний функциональных блоков позволил повысить качество и скорость процесса разработки систем-на-кристалле с малым энергопотреблением.

Применение всех разработанных автором методов, моделей и маршрутов проектирования даст возможность создавать вычислительные микроэлектронные системы с ультра-малым энергопотреблением.

Результаты работы использованы в научных исследованиях и разработках ГУ НПК «Технологический центр» МИЭТ (ТУ) (г.Москва), Научно-образовательного центра «Нанотехнологии» Южного федерального университета (г.Таганрог), ОАО НКБ ВС (г.Таганрог), ГКБ «Связь» (г.Ростов-на-Дону), использованы в НИР, выполненных по заданиям Министерства образования и науки РФ, а также внедрены в учебный процесс подготовки студентов Технологического института Южного федерального университета в г.Таганроге.

Основные результаты диссертационной работы обсуждались и были одобрены на Всероссийских научно-технических конференциях с международным участием "Актуальные проблемы твердотельной электроники и микроэлектроники" (ПЭМ-97, ПЭМ-98) (Дивноморское, 1997, 1998 гг.), на XXVI Юбилейной Международной конференции и дискуссионном научном клубе «Новые информационные технологии в науке, образовании, телекоммуникации и бизнесе» (1Т+8Е'98) (Ялта-Гурзуф, 1998 г.), на ХХХХШ-ХХХХУ1 научно-технических конференциях ТРТУ (Таганрог, 1998 - 2001 гг.), Всероссийской НТК «Компьютерные технологии в науке, проектировании и производстве» (Нижний Новгород, 1999 г.), на Международных научно-технических конференциях "Актуальные проблемы твердотельной электроники и микроэлектроники" (ПЭМ-99, ПЭМ-2000) (Дивноморское, 1999, 2000 гг.), на 3-й международной НТК «Электроника и информатика - XXI век» (Москва, 2000 г.), на XLVIII научно-технической конференции ТРТУ (Таганрог, 2003), International Conference On ASIC (ASICON 2003, Пекин, 2003), Второй Всероссийской научно-технической конференций (МИЭТ, Москва, 2003), XLIX научно-технической и научно-методической конференций профессорско-преподавательского состава, аспирантов и сотрудников ТРТУ (Таганрог, 2004), IX международной научно-технической конференции «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-2004, Дивноморское, 2004), LI научно-технической конференций профессорско-преподавательского состава, аспирантов и сотрудников ТРТУ (Таганрог, 2005), X Международной НК и школы-семинара «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-06, Таганрог, 2006), Конференции «Проблемы разработки перспективных микроэлектронных систем - 2006» (МЭС-06, Москва, 2006), Конференции «Автоматизация проектирования дискретных систем» (CAD DD'07, Минск, 2007), LV научно-технической конференций профессорско-преподавательского состава, аспирантов и сотрудников ТТИ ЮФУ (Таганрог, 2009).

По результатам диссертационной работы опубликовано 39 печатных работ (из них: 12 в изданиях рекомендованных ВАК и одна монография), 17 отчетов по НИР и 2 свидетельства об официальной регистрации программ.

Основные положения и результаты, выносимые на защиту:

- методология построения цифровых асинхронных компонентов систем-на-кристалле, включая схемотехнические основы создания асинхронных функциональных блоков;

- аналитические модели для оценки энергопотребления и задержек сигналов асинхронными элементами и функциональными блоками;

- метод повышения энергоэффективности на архитектурном уровне;

- метод оптимизации межблочных транзакций и распределения задач в системах-на-кристалле для повышения их энергоэффективности;

- метод проектирования вычислительных устройств с малым энергопотреблением на основе квантовых клеточных автоматов;

- конструкции элементов асинхронной логики на основе квантовых клеточных автоматов;

- методология автоматизированного проектирования асинхронных микроэлектронных систем-на-кристалле;

- метод проектирования асинхронных функциональных блоков с использованием языка С++.

Диссертация посвящена разработке методов повышения энергоэффективности цифровых систем и состоит из 5 глав. В главе 1 приведена классификация источников рассеиваемой мощности и обзор методов снижения энергопотребления. В главе 2 описана разработка методологии схемотехнического проектирования асинхронных элементов, позволяющей повысить энергоэффективность вычислительных систем-на-кристалле. Методы снижения энергопотребления в цифровых устройствах на архитектурном уровне рассмотрены в главе 3. Глава 4 содержит описание методов проектирования вычислительных устройств на основе квантовых клеточных автоматов. В главе 5 предлагаются методология и маршруты автоматизированного проектирования асинхронных вычислительных систем с малым энергопотреблением.

Заключение диссертации по теме «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», Ковалев, Андрей Владимирович

5.4. Выводы

Предложенный маршрут проектирования может быть реализован с помощью существующих средств САПР и разработанных программных средств, выполняющих ряд специальных процедур.

Метод трансляции алгоритмов, описанных на языке С++, в синтезируемое описание на языке VHDL позволит резко сократить время проектирования микроэлектронных систем.

Метод автоматического построения VHDL-описаний асинхронных СФ-блоков для повторного использования в системах-на-кристалле на основе описаний на языке SystemC также может быть использован в общем маршруте проектирования для сокращения временных затрат на разработку микроэлектронных систем.

ЗАКЛЮЧЕНИЕ

В рамках диссертационной работы предложены и исследованы методы повышения энергоэффективности вычислительных систем, реализующихся по технологии КМОП и на основе квантовых клеточных автоматов.

Достигнуто значительное снижение (от 20 до 80 %) энергопотребления асинхронных компонентов систем-на-кристалле по сравнению с синхронными аналогами, созданными на основе традиционных методов проектирования. Повышение энергоэффективности по сравнению с известными асинхронными схемами достигает 3 раз.

Эффективность предложенных методов схемотехнического проектирования доказана результатами сравнительного анализа с существующими методами проектирования на основе NCL-логики. Сокращение числа транзисторов в среднем до 60%.

Достоверность разработанных аналитических моделей была проверена путем сопоставления с эталонным SPICE-моделированием на моделях 5-го уровня. Расхождение достигает 8 %.

Эффективность предложенного метода повышения энергоэффективности за счет минимизации аппаратных ресурсов (объемов ОЗУ) доказана сравнительным анализом результатов проектирования с существующими архитектурами различных систем-на-кристалле. В частности, показано сравнение энергоэффективности декодера сверточных турбокодов по алгоритму MAP. Достигнуто сокращение в 2 раза по энергопотреблением и площадью по сравнению с аналогами при той же задержке декодирования.

Эффективность предложенного метода оптимизации транзакций доказана сравнительным анализом с существующими методами распределения задач в графе, которые не учитывают реальных размеров и ориентацию топологии блоков в сочетании с моделями энергоэффективности межсоединений. Среднее сокращение энергопотребления достигает 20%.

Достоверность разработанных аналитических моделей была проверена путем сопоставления с эталонным SPICE-моделированием на моделях 5-го уровня. Расхождение в оценке нетрассированных соединений с трассированными достигает 50 %.

Эффективность предложенного метода проектирования функциональных блоков на основе квантовых клеточных автоматов доказана результатами сравнительного анализа с существующими методами проектирования на основе мажоритарных элементов. Сокращение числа элементов в среднем достигает 3 раз. Снижение времени проектирования до 14 раз.

Эффективность предложенного подхода построения конструкции элементов асинхронной логики на основе квантовых клеточных автоматов доказана результатами сравнительного анализа с существующими методами проектирования на основе мажоритарных элементов.

Достоверность результатов проектирования на основе разработанных методов проверена путем моделирования функционирования конструкций с помощью известных моделей и специализированных программных средств.

Эффективность предложенного метода трансляции функциональных описаний на языке С++ в HDL-описания с учетом особенностей асинхронной логики доказана результатами сравнительного анализа с существующими методами проектирования систем-на-кристалле, которые либо не предназначены для разработки асинхронных систем, либо не позволяют прямую трансляцию с исполнимых спецификаций. Сокращение времени проектирования достигает в среднем 50%.

Эффективность предложенного маршрута сквозного проектирования асинхронных систем, интегрирующего в себе разработанные и известные методы была показана апробацией на примере проектов микроконтроллера, турбодекодера, криптопроцессора и др. Сокращение времени проектирования асинхронных систем достигает в среднем 90%.

Выполнены исследовательские и опытно-конструкторские работы по отработке предложенных методов повышения энергоэффективности на архитектурном и схемотехническом уровнях проектной иерархии систем-на-кристалле.

Предложенные идеи архитектурного преобразования функц иональных блоков использованы при проектировании новых систем микроэлектронной техники, в частности, спутниковой коммуникационной системы и др.

Разработанные в диссертационной работе новые положения, методы и маршруты проектирования асинхронных систем позволяют повысить качественные результаты при создании новых образцов микроэлектронной техники в проектных организациях электронной промышленности РФ. В диссертации решена научная проблема снижения энергопотребления микроэлектронной техники, имеющая важнейшее хозяйственное значение, а также изложены научно обоснованные технические решения, внедрение которых внесет значительный вклад в развитие микроэлектронной промышленности страны и повышение ее обороноспособности.

Основные положения и результаты работы докладывались и обсуждались на семинарах и конференциях: на Всероссийских научно-технических конференциях с международным участием "Актуальные проблемы твердотельной электроники и микроэлектроники" (ПЭМ-97, ПЭМ-98) (Дивноморское, 1997, 1998 гг.), на XXVI Юбилейной Международной конференции и дискуссионном научном клубе «Новые информационные технологии в науке, образовании, телекоммуникации и бизнесе» (IT+SE'98) (Ялта-Гурзуф, 1998 г.), на XXXXIII-XXXXVI научно-технических конференциях ТРТУ (Таганрог, 1998 - 2001 гг.), Всероссийской НТК «Компьютерные технологии в науке, проектировании и производстве» (Нижний Новгород, 1999 г.), на Международных научно-технических конференциях "Актуальные проблемы твердотельной электроники и микроэлектроники" (ПЭМ-99, ПЭМ-2000) (Дивноморское, 1999, 2000 гг.), на 3-й международной НТК «Электроника и информатика - XXI век» (Москва,

2000 г.), на XLVIII научно-технической конференции ТРТУ (Таганрог, 2003), International Conference On ASIC (ASICON 2003, Пекин, 2003), Второй Всероссийской научно-технической конференций (МИЭТ, Москва, 2003), XLIX научно-технической и научно-методической конференций профессорско-преподавательского состава, аспирантов и сотрудников ТРТУ (Таганрог, 2004), IX международной научно-технической конференции «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-2004, Дивноморское, 2004), LI научно-технической конференций профессорско-преподавательского состава, аспирантов и сотрудников ТРТУ (Таганрог, 2005), X Международной НК и школы-семинара «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-06, Таганрог, 2006), Конференции «Проблемы разработки перспективных микроэлектронных систем - 2006» (МЭС-06, Москва, 2006), Конференции «Автоматизация проектирования дискретных систем» (CAD DD'07, Минск, 2007), LV научно-технической конференций профессорско-преподавательского состава, аспирантов и сотрудников ТТИ ЮФУ (Таганрог, 2009).

Список литературы диссертационного исследования доктор технических наук Ковалев, Андрей Владимирович, 2009 год

1. J. Rabaey. Ultra low-power computation and communication enables ambientintelligence // Keynote at 2003, Smart Objects Conference in Grenoble, April 2003.

2. International technology roadmap for semiconductors report, 2004 update. URL:http://www.itrs.net/. (Дата обращения: 01.03.2004).

3. Roy К., Prasad S. C. Low power CMOS VLSI circuit design. New York: John

4. Wiley and Sons, Inc., 2000.

5. Zorian Y. A. Distributed BIST control scheme for complex VLSI dissipation //

6. Proceedings 11th IEEE VLSI Test Symposium (VTS.93), Princeton, NJ. -IEEE Computer Society Press, 1993. pp. 4-9.

7. M.Lewis and L. Brackenbury, "CADRE: An Asynchronous Embedded DSP for

8. Mobile Phone Applications", Design Automation for Embedded Systems, Vol.6, No.4, pp.451-475, 2002.

9. A. Chandrakasan and R. Brodersen. Low Power CMOS Design. Wiley-IEEE1. Press, 1998.

10. Y. Lin, C. Wu, and et. al. Leakage scaling in deep submicron CMOS for SoC //

11. EE Transactions on Electron Devices, 49:1034-1041, June 2002.

12. N.S. Kim, T. Austin, and et. al. Leakage current: Moore's law meets static power

13. IEEE Transactions on Electron Devices, 36:68-74, December 2003.

14. Turgis S., Azemard N., Auvergne D. Explicit evaluation of short circuit powerdissipation for CMOS logic structures // Proc. ISLPD. 1995. - pp. 129-134.

15. Sakurai Т., Newton A. R. Alpha-power law MOSFET model and its applications to CMOS inverter delay and other formulas // IEEE J. Solid-State Circuits. Vol. 25, 1990. - pp. 584-594.

16. Ultra low-power electronics and design / Edited by Macii E.- Dordrecht: Kluwer Academic Publisher, 2004.

17. Yarmolik V., Murashko I. A peak-power estimation for digital circuits design // Fifth Int. Conf. «New Information Technologies». Minsk: BSEU, 2002. - pp. 34-38.

18. Tosik G., Gaffiot F., Lisilc Z.et al. Power dissipation in optical and metallic clock distribution networks in new VLSI technologies // Electronics Letters. -Vol. 4, N 3, 2004. pp. 198-200.

19. A.J. Martin. An Asynchronous Approach to Energy-Efficient Computing and Communication // Department of Computer Science. 2002. pp. 1-7.

20. Karl M. Fant and Scott A. Brandt. NULL Convention Logic. (Theseus Logic Inc. 1997). 35 pages.

21. H.B. Bakoglu, "Circuits, Interconnections, and Packaging for VLSI.", Addison-Wesley, Menlo Park, CA, 1990.

22. Borah M., Owens R.M., Irwin M.J, "Transistor sizing for low power CMOS circuits.", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol.15, no.6, June, pp. 665-671, 1996.

23. Santos C., Wilke G., Lazzari C., Reis R., Guntzel J.L, "A transistor sizing method applied to an automatic layout generation tool", Proceedings 16th Symposium on Integrated Circuits and Systems Design, September, pp. 303307, 2003.

24. Jiren Yuan, Svensson C., "Principle of CMOS circuit power-delay optimization with transistor sizing", IEEE International Symposium on Circuits and Systems, vol.1, May, pp.637-640, 1996.

25. Augsburger S., Nikolic В., "Combining dual-supply, dual-threshold and transistor sizing for power reduction", Proceedings IEEE International

26. Computer Design: VLSI in Computers and Processors, September, pp. 316321,2002.

27. P.Pant, R.K.Roy and A.Chattejee, "Dual-threshold voltage assignment with transistor sizing for low power CMOS circuits", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol.9, no.2, April, pp.390-394, 2001.

28. P. Penzes, M. NystrOm and A. J. Martin, "Transistor sizing of energy-delay efficient circuits", 10th TAU workshop, 2002.

29. Edward T. Lewis, "Optimization of device area and overall delay for CMOS VLSI designs", Proceedings of IEEE, vol. 72, pp. 670-689, 1984.

30. M. A. Cirit, "Transistor sizing in CMOS circuit", Proceedings of 24th ACM/IEEE Design Automation Conference, pp. 121-124, 1987.

31. J. Yuan and C. Svensson, "CMOS circuit speed optimization based on switch level simulation", Proceedings of 1988 IEEE International Symposium on Circuits and Systems, vol. 3, pp.2109-2112, 1988.

32. W.Elmore, "The transient response of damped linear networks with particular regard to wide band amplifiers", Journal of Applied Physics, vol.19, no.l, January, pp.55-63, 1948.

33. L. Chen, M. Margala, "Power-Efficiency Driven Device Sizing of PassTransistor Digital Circuits in Low-Voltage CMOS", International Workshop in Power and Timing Modelling, Optimization and Simulation (PATMOS), September, pp.6.2.1-6.2.13, 2001.

34. Santos C.,Wilke G., Lazzari C., Reis R., Guntzel J.L., "A transistor sizing method applied to an automatic layout generation tool", Proceedings of 16th Symposium on Integrated Circuits and Systems Design, September, pp. 303307, 2003.

35. Sundararajan V., Sapatnekar S.S., Parhi K.K., "Fast and exact transistor sizing based on iterative relaxation", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol.21, no.5, May, pp.568-581, 2002.

36. Wroblewski A., Schumecher O., Schimpfle C.V., Nossek J.A., "Minimizing gate capacitances with transistor sizing", The 2001 IEEE International Symposium on Circuits and Systems, vol.4, May, pp. 186-189,2001.

37. R. Gonzalez, B. M. Gordon and M. A. Horowitz, "Supply and Threshold Voltage Scaling for Low Power CMOS", IEEE Journal of Solid-State Circuits, vol.32, no.8, August, pp.1210-1216, 1997.

38. S. Mutoh, S. Shigematsu, Y. Matsuya, et al., "A IV multi-threshold voltage CMOS DSP with an efficient power management technique for mobile phone applications", IEEE international Solid-State Circuits, vol.39, February, pp. 168-169, 1996.

39. K. Seta, H. Hara, T. Kuroda, et al., "50% active-power saving without speed degradation using stand-by power reduction (SPR) circuit", IEEE international Solid-State Circuits, vol.38,February, pp.318-319, 1995.

40. Hui Zhang, V. George, Jan M. Rabaey, "Low-Swing On-Chip Signaling Techniques: Effectiveness and Robustness", IEEE Transactions on very large scale integration (VLSI) systems, vol.8, no.3, June, pp.264-272, 2000.

41. Ram K. Krishnamurthy, Herman Schmit, L.Richard Carley, "A Low-Power 16bit Multiplier-Accumulator using Series-regulated Mixed Swing Techniques", Proceedings of the IEEE Custom Integrated Circuits Conference, May, pp.499502, 1998.

42. L. G. Heller, W. R. Griffin, J. W. Davis and N. G. Thoma, "Cascode Voltage Switch Logic: A Differential CMOS Logic Family", Proceedings of International Solid-State Circuits Conference, pp. 16-17, 1984.

43. K.Yano, Y.Sasaki, K.Rikino and K.Seki, "Top-down Pass-transistor Logic Design", Journal of Solid-State, vol.31, June, pp.792-803, 1996.

44. I.E. Sutherland, "Micropipelines", Communications of the ACM, vol.32, no.6, June, pp.720-738, 1980.

45. M.E. Dean, T.E. Williams and D.L. Dill, "Efficient self-timing with level-encoded 2-phase dual-rail (LEDR)", MIT Conference on Advanced Research in VLSI, March, 1991.

46. V. Varshavsky, V. Marakhovsy and M. Tsukisaka, "Data-controlled delays in the asynchronous design", Proceeding Of the 1996 IEEE International Symposium Circuits and Systems (ISCAS96), vol. 4, May, pp. 153-155, 1996.

47. E. Grass, Viv Bartlett and Izzet Kale, "Completion-Detection Techniques for Asynchronous Circuits", IEICE Trans. Inf.&Syst., vol.E80-D, no. 3, March, pp.344-350, 1997.

48. Ковалев A.B. Технологии энергосбережения в микроэлектронных устройствах. // Монография. Таганрог: Изд-во ТТИ ЮФУ, 2009. 100 с.

49. W.A. Clark. Macromodular computer systems // Proceedings of the Spring Joint Computer Conference, AFIPS, April 1967.

50. J.T. Udding. A formal model for dening and classifying delay-insensitive circuits and systems // Distributed Computing, 1(4): 197-204, 1986.

51. D.L. Dill. Trace Theory for Automatic Hierarchical Verication of Speed-Independent Circuits. MIT Press, Cambridge, MA, 1989.

52. A.J. Martin. The limitation to delay-insensitivity in asynchronous circuits // Proceedings of the Sixth MIT Conference / W.J. Dally editor. Advanced Research in VLSI: MIT Press, Cambridge, MA, 1990. - pp. 263-278.

53. J.A. Brzozowski and J.C. Ebergen. On the delay-sensitivity of gate networks // IEEE Transactions on Computers, 41(11):1349-1360, November 1992.

54. J.C. Ebergen. A formal approach to designing delay-insensitive circuits // Distributed Computing, 5(3):107-119, 1991.

55. M.B. Josephs and J.T. Udding. An overview of D-I algebra // Proceedings of the Twenty-Sixth Annual Hawaii International Conference on System Sciences, volume I, IEEE Computer Society Press, January 1993. pp. 329338.

56. S.M. Burns. Performance analysis and optimization of asynchronous circuits // Ph.D. Thesis. Technical Report Caltech-CS-TR-91-01, California Institute of Technology, 1991.

57. K. van Berkel. Handshake Circuits. An asynchronous architecture for VLSI programming // International Series on Parallel Computation 5. Cambridge University Press, 1993.

58. Kees van Berkel. Beware the isochronic fork // Integration, the VLSI journal, 13(2): 103-128, 1992.

59. R.E. Miller. Switching Theory. Volume II: Sequential Circuits and Machines. John Wiley and Sons, New York, NY, 1965.

60. P.A. Beerel and T. Meng. Automatic gate-level synthesis of speed-independent circuits // Proceedings of the IEEE/ACM International Conference on Computer-Aided Design, IEEE Computer Society Press, November 1992. pp. 581-586.

61. A. Kondratyev, M. Kishinevsky, B. Lin, P. Vanbekbergen, and A. Yakovlev. Basic gate implementation of speed-independent circuits // Proceedings of the 31st ACM/IEEE Design Automation Conference, ACM, June 1994. pp. 5662.

62. C. Mead and L. Conway. Introduction to VLSI Systems, chapter 7. Addison-Wesley, Reading, MA, C.L. Seitz, System Timing, 1980.

63. Филин А. В. Степченков Ю. А. Компьютеры без синхронизации // В сб. «Системы и средства информатики» М.: Наука, вып. 9, 1999. - с. 247261.

64. Muller, D. and Bartky, W., A theory of asynchronous circuits // Annals of computation laboratory of Harvard University. vol. 29, 1959. - pp. 204-243.

65. S.H. Unger. Asynchronous Sequential Switching Circuits // Wiley-Interscience, New York, NY, 1969.

66. C. Myers and T. Meng. Synthesis of timed asynchronous circuits // Proceedings of the IEEE International Conference on Computer Design, IEEE Computer Society Press, October 1992. pp. 279-284.

67. Dennis J.B. Data Flow Computation. Control Flow and data Flow Concepts of distributed Programming // International Summer School, Marktoberdorf, Springer, Berlin, July 31- August 12, 1984. - pp. 343-398.

68. J. Sparse. Asynchronous circuit design a tutorial. In J. Sparse and S. Furber, editors, Principles of asynchronous circuit design - A systems perspective, chapter 1-8, pages 1-152. Kluwer Academic Publishers, 2001. 337 pages.

69. Petri C.A. Kommunikation mit Automaten. Technische Hochschule Darmstadt, 1962.

70. S.S. Patil. An Asynchronous Logic Array. Technical Report Technical Memorandom 62, Mas- sachusetts Institute of Technology, Project MAC, 1975.

71. F. Commoner, A. Holt, S. Even, and A. Pnueli. Marked directed graphs // Journal of Computer and System Sciences, 5(5):511-523, October 1971.

72. C.L. Seitz. Asynchronous machines exhibiting concurrency // Conference Record of the Project MAC Conference on Concurrent Systems and Parallel Computation, 1970.

73. L.Y. Rosenblum and A.V. Yakovlev. Signal graphs: from self-timed to timed ones // Proceedings of International Workshop on Timed Petri Nets, Torino, Italy, IEEE Computer Society Press, July 1985. pp. 199-207.

74. P. Vanbekbergen, F. Catthoor, G. Goossens, and H. De Man. Optimized synthesis of asynchronous control circuits from graph-theoretic specifications //

75. Proceedings of the IEEE International Conference on Computer-Aided Design, IEEE Computer Society Press, November 1990. pp. 184-187.

76. C.E. Molnar, T.-P. Fang, and F.U. Rosenberger. Synthesis of delay-insensitive modules // Henry Fuchs, editor, Proceedings of the 1985 Chapel Hill Conference on Very Large Scale Integration, CSP, Inc., 1985. pp. 67-86.

77. T.-A. Chu. Synthesis of self-timed VLSI circuits from graph-theoretic specifications. Technical Report MIT-LCS-TR-393, Ph.D. Thesis, Massachusetts Institute of Technology, 1987.

78. T. H.-Y. Meng, R.W. Brodersen, and D.G. Messerschmitt. Automatic synthesis of asynchronous circuits from high-level specifications // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 8(11):1185-1205, November 1989.

79. A.V. Yakovlev. On limitations and extensions of STG model for designing asynchronous control circuits // Proceedings of the IEEE International Conference on Computer Design, IEEE Computer Society Press, October 1992. pp. 396-400.

80. V.I. Varshavsky, M.A. Kishinevsky, V.B. Marakhovsky, V.A. Peschansky, L.Y. Rosenblum, A.R. Taubin, and B.S. Tzirlin. Self-timed Control of Concurrent Processes. Kluwer Academic Publishers, 1990. Russian edition: 1986.

81. T.-A. Chu, N. Mani, and C.K.C. Leung. An efficient critical race-free state assignment technique for asynchronous finite state machines // Proceedings of the 30th ACM/IEEE Design Automation Conference, ACM, June 1993. pp. 2-6.

82. R. Puri and J. Gu. Area efficient synthesis of asynchronous interface circuits // Proceedings of the IEEE International Conference on Computer Design, IEEE Computer Society Press, October 1994. pp. 212-216.

83. R. Puri and J. Gu. A modular partitioning approach for asynchronous circuit synthesis // Proceedings of the 31st ACM/IEEE Design Automation Conference, ACM, June 1994. pp. 63-69.

84. K.-J. Lin and C.-S. Lin. Automatic synthesis of asynchronous circuits // Proceedings of the 28th ACM/IEEE Design Automation Conference, ACM, June 1991. pp. 296-301.

85. J. Cortadella, M. Kishinevsky, A. Kondratyev, L. Lavagno, and A. Yakovlev. Methodology and tools for state encoding in asynchronous circuit synthesis // 33rd ACM/IEEE Design Automation Conference, June 1996.

86. M.L. Yu and P.A. Subrahmanyam. A path-oriented approach for reducing hazards in asynchronous designs // Proceedings of the 29th IEEE/ACM Design Automation Conference, IEEE Computer Society Press, June 1992. pp. 239244.

87. L. Lavagno, K. Keutzer, and A. Sangiovanni-Vincentelli. Algorithms for synthesis of hazard-free asynchronous circuits // Proceedings of the 28th ACM/IEEE Design Automation Conference, ACM, June 1991. pp. 302-308.

88. L. Lavagno and A. Sangiovanni-Vincentelli. Algorithms for synthesis and testing of asynchronous circuits. Kluwer Academic, 1993.

89. E.M. Sentovich. SIS: a system for sequential circuit synthesis. Technical Report UCB/ERL M92/41, Dept. of EECS, UC Berkeley, May 1992.

90. M.A. Kishinevsky, A.Y. Kondratyev, A.R. Taubin, and V.I. Varshavsky. Concurrent Hardware: The Theory and Practice of Self-Timed Design. John Wiley and Sons Ltd, 1994.

91. C. Ykman-Couvreur, B. Lin, and H. De Man. ASSASSIN: a synthesis system for asynchronous control circuits. Technical report, IMEC Laboratory, September 1994.

92. S.M. Burns. General condition for the decomposition of state holding elements // Proceedings of the International Symposium on Advanced Research in Asynchronous Circuits and Systems (Async96), IEEE Computer Society Press, November 1996. pp. 48-57.

93. Валиев К. А. Квантовые компьютеры и квантовые вычисления // Успехи физических наук. Т. 175, №1, 2005. - С.3-39

94. Валиев К. А., Кокин А. А. Проблемы реализации полномасштабного квантового компьютера на ядерных спинах в кремниевой наноструктуре //Труды ФТИАН. Т.18, 2005. - С. 19-36

95. C. S. Lent and P. Douglas Tougaw. A device architecture for computing with quantum dots. Proc. IEEE, 85(4):541-557, April 1997.

96. P. D. Tougaw and C. S. Lent. Logical devices implemented using quantum cellular automata. J. Appl. Phys., 75(3): 1818-1825, February 1994.

97. P. Douglas Tougaw and C. S. Lent. Dynamic behavior of quantum cellular automata. J. Appl. Phys., 80(8):4722-4735, October 1996.

98. I. Amlani, A. O. Orlov, G. Toth, G. H. Bernstein, C. S. Lent, and G. L. Snider. Digital logic gate using quantum-dot cellular automata. Science, 284:289-291, April 1999.

99. K. Walus, G.A. Jullien, and V. Dimitrov. Computer arithmetic structures for quantum cellular automata. Asilomar Conference on Signals, Systems, and Computers, November 2003.

100. R. Zhang, K. Walut, Wei Wang and G. Jullien, "Circuit design based on majority gates for applications with quantum cellular automata," IEEE Asilomar conference 2004, USA, Nov. 2004.

101. Sutherland I. E. Micropipelines // Commun. ACM, vol. 32, June 1989. pp. 720-738.

102. Karl M. Fant and Scott A. Brandt. NULL Convention Logic™: A Complete and Consistent Logic for Asynchronous Digital Circuit Synthesis //

103. Proceedings of an International Conference on Application-Specific Systems, Architectures and Processors, 1996.- pp. 261-273.

104. Karl M. Fant and Scott A. Brandt, NULL Convention Logic™ System, US patent 5,305,463 April 19,1994.

105. C. Brej and J.D. Garside. A Quasi-Delay-Insensitive Method to Overcome Transistor Variation // Dept. of Computer Science, The University of Manchester, Oxford Road, Manchester, M13 9PL, UK. 6 p.

106. F.-C. Cheng. Practical Design and Performance Evaluation of Completion Detection Circuits // In Proceedings of an International Conference on Computer Design (ICCD98), Oct 1998.- pp. 59-64.

107. Sobelman G.E., Karl Fant. CMOS circuit design of threshold gates with hysteresis // Theseus Logic, Inc. 2002. 5 p.

108. Shams M., Ebergen J. C., and Elmasry M. I. Modeling and comparing CMOS implementations of the C-element // Dep. Comput. Sci., Univ. Waterloo, Waterloo, Ont., Canada, Tech. Rep. CS-98-12, May 1998.

109. Shams M., Ebergen J. C., Elmasry M. I. Optimizing CMOS implementations of C-element // Proc. Int. Conf. Comput. Design (ICCD), Oct. 1997. pp. 700705.

110. Furber S. B. and Day P. Four-phase micropipeline latch control circuits // , IEEE Trans VLSI Syst., vol. 4, June 1996. pp. 247-253.

111. Peeters A. M. G. Single-Rail Handshake Circuits, Ph.D. dissertation. Eindhoven Univ. Technol., The Netherlands, June 1996.

112. A. S. Sedra and K.C. Smith. Microelectronic circuits (Fifth Edition ed.). New York: Oxford, 2004. 552 p.

113. Eric Vittoz and Jean Fellrath, "CMOS analog circuits based on weak inversion operation," IEEE J. Solid-State Circuits, vol. 12, no. 3, pp. 224-231, June 1977.

114. T.Sakurai, A.R. Newton. Alpha-power law MOSFET model and its applications to CMOS inverter delay and other formulas // IEEE Journal of Solid-State Circuits, vol.25, 1990. pp.584 - 594.

115. Ковалев A.B. Метод проектирования быстродействующих асинхронных цифровых устройств с малым энергопотреблением // Известия вузов. Электроника. № 1, 2009. с. 48-53.

116. Ковалев A.B. IP-блок декодирования сверточных турбокодов // Труды X Международной НК и школы-семинара «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-06). Таганрог, часть 2, 2006. - с. 143-146.

117. Ковалев A.B., Зыонг М.З. Аппаратное самотестирование компонентов RISC-процессора // Труды X Международной НК и школы-семинара «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-06). Таганрог, часть 2, 2006. - с. 146-149.

118. Ковалев A.B., Будяков A.B. Встраиваемый блок криптозащиты с интерфейсом АМВА AHB // Проблемы разработки перспективных микроэлектронных систем — 2006 (МЭС-06). Сборник научных трудов / под общ.ред. A.JI. Стемпковского. М.: ИППМ РАН, 2006. - с. 357-360.

119. Ковалев A.B. Асинхронный МАР-декодер с пониженным энергопотреблением // Вестник компьютерных и информационных технологий. № 7, 2009. с. 49-55.

120. Ковалев A.B., Коноплев Б.Г., Рындин Е.А., Лысенко И.Е. Разработка, отладка и исследование интеллектуальных модулей беспроводнойпередачи данных по стандарту ZigBee // Отчет по НИОКР, ГР № 01200609502. Таганрог: ООО «АйПи-Проспект», 2007. - 68 с.

121. Berrou С., Glavieux A, Thitimajshima P., "Near Shannon Limit Error-Correcting Coding and Decoding: Turbo-Codes", Proceedings of ICC'93, Geneva, Switzerland, pp. 1064-1070, May, 1993.

122. L. R. Bahl, J. Cocke, F. Jelineck and J. Raviv, "Optimal Decoding of Linear Codes for Minimizing Symbols Error Rate", in IEEE Transactions on Information Theory, pp. 284-287, Mar. 1974.

123. C.E. Shannon, "A Mathematical Theory of Communication", The Bell System Technical Journal, July-Oct 1948.

124. Andersen J.D., "Selection of component codes for turbo coding based on convergence properties", "Armales des Telecommunications", Vol. 54, No 3-4, special issue on turbo codes, march-april 1999 ( http://www.tele.dtu.dk/-jda/).

125. Z.Wang, H.Suzuki, K.Parhi "VLSI Implementation Issues of Turbo Decoding Design for Wireless Applications" In proc, SiPS'99, October 1999

126. J.Dielissen, J. van Meerbergen, M.Bekooij, F.Yarmsze, S.Sawitzki, J.Huisken, A. van der Werf "Power-efficient layered Turbo Decoder processor", DATE'01, Munich, March 2001

127. Turbo Concept, "TC1000 turbo encoder/decoder", datasheet. http://www.turboconcept.com

128. Small Word Communications, "MAP04T Very High Speed MAP Decoder", datasheet, http://www.sword.com.au/products

129. Altera, "Turbo Decoder IP vl.1", http://www.altera.com/products/ip/

130. F.Cathoor, S.Wuytack, E. de Greef, F.Balasa, L.Nachtergaele, A.Vandecapelle "Custom Memory Management Methodology, Exploration of

131. Memory Organization for Embedded Multimedia System Design", Kluwer Academic Publishers, 1998.

132. C. Berrou, P. Adde, E. Angui, S. Faudeil. "A low complexity soft-output viterbi decoder architecture. IEEE Proceedings of the paper."

133. S.Pietrobon Implementation and Performance of a Turbo/MAP Decoder. Int'l. J. Satellite Commun., vol.16, January-February, 1998, pp.23-46.

134. B. Bougard, A. Giulietti, L. Van der Perre, F. Catthoor, A Class of Power Efficient VLSI Architecture for High Speed Turbo-decoding, IEEE Globecom 2002, Taipei, Taiwan R.O.C., November 2002.

135. C.Schurgers, F.Catthoor, M.Engels Energy Efficient Data Transfer and Storage Organization for a MAP Turbo Decoder Module // ISLPED'99, San Diego, CA, 1999. pp. 76-81

136. M.Shams, J.C.Ebergen, M.I.Elmasry Modeling and Comparing CMOS Implementations of the C-Element // IEEE Transactions on VLSI Systems, vol.6, No.4, Dec 1998. pp.563-567.

137. Ковалев A.B., Разработка декодера сверточных турбокодов // Отчет по НИОКР (заказчик ФГУП «ГКБ «Связь»), х/д №13405. Таганрог: ТРТУ, 2006.-9 с.

138. Грушвицкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем на микросхемах программируемой логики. СПб.: БХВ-Петербург, 2002. -608 е.: ил.

139. Tang Lei, Shashi Kumar. Optimizing Network on Chip Architecture Size for Applications, ASICON2003, Beijing, China, pp. 152-155.

140. Курейчик B.M. Генетические алгоритмы. Таганрог: изд-во ТРТУ, 1998. - 242 с.

141. Гладков JI. А., Курейчик В. В., Курейчик В. М. Генетические алгоритмы // Издательство: ФИЗМАТЛИТ, 2006 г.- 320 с.

142. Ковалев А.В., Коноплев Б.Г., Рындин Е.А. Расчет надежности систем с учетом устройств управления // Труды VI Международной НТК

143. Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-99). Дивноморское, 1999. с. 141.

144. Ковалев А.В., Коноплев Б.Г., Рындин Е.А. Методика расчета надежности микросистем с резервированием // I Всероссийская НТК «Компьютерные технологии в науке, проектировании и производстве». Нижний Новгород: НГТУ, 1999, ч.15,- с.43.

145. Ковалев А.В., Коноплев Б.Г., Рындин Е.А. Расчет надежности систем с учетом устройств управления // Известия ТРТУ. Таганрог: ТРТУ, 2000, №3(17). с. 140-145.

146. Konoplev B.G., Kovalev A.V., Kalskov V.V. New Method for Improving Quantum-Algorithm Reliability // Russian Microelectronics ISSN 1063-7397, 2007, Vol. 36, No. 2, pp. 135-138. © Pleiades Publishing, Ltd., 2007.

147. W. Wang, K. Walus, and G.A. Jullien. Quantum-dot cellular automata adders. IEEE Nano Conference, August 2003.

148. Ковалев A.B., Кальсков В.В. Средства моделирования квантовых алгоритмов // Труды X Международной НК и школы-семинара «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-06). Таганрог, часть 2, 2006. - с. 35-36.

149. К. Walus, V. Dimitrov, G.A. Jullien, W.C. Miller. QCADesigner: A CAD Tool for an Emerging Nano-Technology // Micronet Annual Workshop 2003, Oct 1-2, Toronto, ON, 2003.

150. J. Timler and C. S. Lent, "Power gain and dissipation in quantum-dot cellular automata", J. Appl. Phys., vol 91, no 2, pp. 823-831, 2002.

151. J. Timler, C. S. Lent. Power gain and dissipation in quantum-dot cellular automata // J. Appl. Phys., vol 91, no 2, 2002. pp. 823-831.

152. Ковалев A.B., Коноплев Б.Г., Бибило П.Н. Маршрут проектирования с автоматической конвертацией проектов синхронных СБИС в асинхронные // Известия вузов. Электроника. № 3(77), 2009. с. 18-25.

153. Стемпковский A.JL, Семенов М.Ю. Основы логического синтеза средствами САПР Synopsys с использованием Verilog HDL Учебное пособие. М.:МИЭТ, 2005. - 140 с

154. Армстронг Дж.Р. Моделирование цифровых систем на языке VHDL/ Пер. с англ. М.: Мир, 1992. - 175 с.

155. Ковалев А.В., Коноплев Б.Г., Рындин Е.А., Ивченко В.Г. Отработка маршрутов проектирования СБИС видеопроцессора для анализа и обработки изображений в реальном масштабе времени // Отчет по НИР, ГР №01.20.007388. Таганрог: ТРТУ, 2001. - 60 с.

156. ModelSim. Advanced Simulation and Debug Datasheet // Mentor Graphics Corporation, 2008.

157. Бибило П.Н. Синтез логических схем с использованием языка VHDL. -М.: Солон-Р, 2002. 384 с.

158. Бибило П.Н. Системы проектирования интегральных схем на основе языка VHDL. StateCAD, ModelSim, LeonardoSpectrum. M.: COJIOH-Пресс, 2005. - 384 с.

159. LeonardoSpectrum with Leonardolnsight. Datasheet // Mentor Graphics Corporation, 2003.

160. Бибило П.Н., Кардаш С.H., Романов В. И. СиВер система синтеза и верификации комбинационных логических схем // Информатика. - № 4, 2006. - С. 79-87.

161. Ковалев A.B., Коноплев Б.Г., Лысенко И.Е. Разработка и исследование методов и средств проектирования субмикронных СБИС на основе унифицированных библиотек микрофрагментов // Отчет по НИР, ГР № 01.2.00102848. Таганрог: ТРТУ, 2002. - 54 с.

162. Ковалев A.B., Коноплев Б.Г. Графический редактор для проектирования заказных СБИС // Материалы Всероссийской НТК «Радиоэлектроника, микроэлектроника, системы связи и управления» (РЭС-97). Таганрог: ТРТУ, 1997.

163. Ковалев A.B., Коноплев Б.Г. Генератор топологии фрагментов СБИС // Труды IV Всероссийской НТК с международным участием «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-97). — Дивноморское, 1997.

164. Ковалев A.B., Коноплев Б.Г. Алгоритм размещения фрагментов микросхемы для кремниевого компилятора // Материалы ежегодной НТК «Радиоэлектроника и электротехника в народном хозяйстве». Москва, 1998.

165. Ковалев A.B., Коноплев Б.Г. Логические элементы для заказных быстродействующих матричных СБИС // Труды V Всероссийской НТК смеждународным участием «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-98). Дивноморское, 1998.

166. Ковалев A.B., Коноплев Б.Г. Автоматизированное проектирование фрагментов заказных СБИС // Известия ТРТУ. Таганрог: ТРТУ, 1998. №3(9). с. 145-146.

167. Ковалев A.B. Логические элементы для деформируемых субблоков заказных СБИС // Труды VI Международной НТК «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-99). — Дивноморское, 1999. с. 151

168. Ковалев A.B., Коноплев Б.Г., Рындин Е.А. Генератор топологии статических ОЗУ // Известия ТРТУ. Таганрог: Изд-во ТРТУ, 2003. № 1(30).-с. 113-114.

169. Ковалев A.B., Коноплев Б.Г. Метод мозаичного синтеза топологии заказных СБИС // Известия вузов. Электроника, № 4, 1999.

170. Ковалев A.B., Коноплев Б.Г. Метод сжатия топологии субблоков заказных СБИС // V ежегодная НТК «Радиоэлектроника, электротехника и энергетика». — Москва, 1998.

171. Ковалев A.B., Коноплев Б.Г. Синтез топологии заказных БИС на основе фрагментов с «плавающими контактами» // Известия ТРТУ. Таганрог: Изд-во ТРТУ, 1999. №2(12). с. 142.

172. Ковалев A.B. Логические элементы для деформируемых субблоков заказных БИС // Известия ТРТУ. Таганрог: ТРТУ, 2000, №3(17). с. 155159.

173. Ковалев A.B. Описание положения блоков СБИС древовидной структурой // Тезисы докладов V Всероссийской НТК «Техническая кибернетика, радиоэлектроника и системы управления» (КРЭС-2000). -Таганрог: ТРТУ, 2000. с. 228.

174. Ковалев A.B. Структура представления данных о размещении блоков СБИС // Электроника и информатика XXI век. Третья Международная НТК. - М.: МИЭТ, 2000. - 230 с.

175. Ковалев A.B. Четырехсторонние логические элементы заказных СБИС // Известия ТРТУ. Таганрог: Изд-во ТРТУ, 2001. №1(19). с. 95.

176. Ковалев A.B., Коноплев Б.Г. Генетический алгоритм размещения разногабаритных блоков СБИС // Перспективные информационные технологии и интеллектуальные системы. Таганрог: ТРТУ, 2001, № 5. с. 71-87.

177. Ковалев A.B. Подсистема многоуровневой канальной трассировки микроэлектронных компонентов интегральных схем // Всероссийская НТК «Электроника». М.: МИЭТ, 2001. - с. 86 -87.

178. Ковалев A.B., Коноплев Б.Г. Методика размещения блоков СБИС на основе генетической эволюции // Труды международного конгресса «Искусственный интеллект в XXI веке» (1САГ2001). М.: Изд-во ФИЗМАТЛИТ, 2001. с.695-704.

179. Ковалев A.B. Метод формирования триггерных кластеров СБИС // Электроника и информатика 2002. IV Международная НТК. Ч. 1. - М.: МИЭТ, 2002. - с. 341-343.

180. Ковалев A.B. Метод распределения цепей синхронизации компонентов микроэлектронных систем // «Электроника». Вторая Всероссийская научно-техническая конференция.Тезисы докладов. М.: МИЭТ, 2003. -с. 247-248.

181. Ковалев A.B., Козловский А.Е. Алгоритм трансляции топологических файлов из формата CIF в формат SOURCE // «Электроника». Вторая Всероссийская научно-техническая конференция.Тезисы докладов. М.: МИЭТ, 2003.-с. 212-213.

182. Ковалев А.В. Методика и программные средства автоматического синтеза библиотечных элементов для модулей статических ОЗУ // Известия ТРТУ. Таганрог: Изд-во ТРТУ, 2004. № 1(36). с. 116-120.

183. Assura Layout vs. Schematic (LVS) Verifier. Datasheet // Cadence Design Systems, Inc., 2007.

184. Ковалев А.В. Метод быстрой экстракции паразитных емкостей топологии интегральных схем // Труды VII международной НТК «Актуальные проблемы твердотельной электроники и микроэлектроники» (ПЭМ-2000). Дивноморское, 2000. 4.2. - с. 84-85.

185. J. Gerlach and W. Rosenstiel. "System Level Design. Using the SystemC Modeling Platform"; In: Merker, Schwarz (Eds.): System Design Automation, pp. 27-34, Kluwer Academic Publisher, 2001.

186. R.Hunter "The essence of compilers" Prentice Hall Europe, 1999.

187. S.Bakshi, D.D.GAjski "Hardware/software partitioning and pipelining", DAC97, Anaheim, С A, 1997.

188. Грушвицкий Р.И., Мурсаев A.X., Урюмов Е.П. Проектирование систем на микросхемах программируемой логики.- СПб.: БХВ-Петербург, 2002.-608с.

189. HDL Designer 2002 LPM Quick Reference Guide. Copyright © Mentor Graphics Corporation 1999-2001. 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777.

190. Konoplev B.G., Kovalev A.V., Ryndin E.A. An Embedded Static RAM Generator Based on a Parameterized Library // Proceedings of International Conference On ASIC (ASICON 2003), Beijing, China, Oct. 21-24, 2003.