Комбинированное резервирование самосинхронных схем тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат наук Каменских, Антон Николаевич

• Каменских, Антон Николаевич
• кандидат наук
• 2016

Оглавление диссертации кандидат наук Каменских, Антон Николаевич

ОГЛАВЛЕНИЕ

СПИСОК ТЕРМИНОВ И СОКРАЩЕНИЙ

ВВЕДЕНИЕ

ГЛАВА 1. АНАЛИЗ СУЩЕСТВУЮЩИХ МЕТОДОВ И СРЕДСТВ ОБЕСПЕЧЕНИЯ ОТКАЗОУСТОЙЧИВОСТИ ССС. ПОСТАНОВКА ЗАДАЧИ ИССЛЕДОВАНИЯ

1.1 Анализ объекта исследования - самосинхронных схем

1.1.1 Анализ и классификация самосинхронных схем

1.1.2 Оценка особенностей самосинхронных элементов и устройств

1.2 Анализ существующих методов обеспечения отказоустойчивости самосинхронных устройств

1.2.1 Анализ методов и средств обеспечения активной отказоустойчивости самосинхронных устройств

1.2.2 Анализ методов и средств резервирования самосинхронных схем

1.2.3 Анализ методов и средств обеспечения пассивной отказоустойчивости на основе применения элементов с избыточным базисом

1.3 Постановка задачи исследования

1.4 Выводы по Главе 1

ГЛАВА 2. ИССЛЕДОВАНИЕ МОДЕЛЕЙ И АЛГОРИТМОВ СИНТЕЗА ОТКАЗОУСТОЙЧИВЫХ ССС НА ОСНОВЕ ТЭ

2.1 Разработка модели базисного элемента комбинационных ССС на основе толерантных элементов

2.2 Разработка алгоритма синтеза комбинационных ССС в базисе толерантных элементов

2.3 Анализ сложности СССПО в базисе ТЭ

2.4 Выводы по Главе 2

ГЛАВА 3. РАЗРАБОТКА МЕТОДИКИ КОМБИНИРОВАННОГО РЕЗЕРВИРОВАНИЯ ССС НА ОСНОВЕ ФОРМАЛЬНОЙ СИСТЕМЫ

ВЫВОДА

3.1 Разработка модели пассивно отказоустойчивых ССС

3.2 Анализ методов обеспечения пассивной отказоустойчивости в ССС

3.2.1 Анализ сложности, вероятности безотказной работы, энергопотребления и быстродействия СССПО

3.2.2 Анализ методов обеспечения пассивной отказоустойчивости ССС на основе комплексного показателя - энергозатраты/надежность

3.3 Разработка формальной системы вывода для декомпозиции ССС с

целью обеспечения пассивной отказоустойчивости

3.4 Разработка методики комбинированного резервирования ССС

3.5 Выводы по Главе 3

ГЛАВА 4. ОЦЕНКА ЭФФЕКТИВНОСТИ И МОДЕЛИРОВАНИЕ ОТКАЗОУСТОЙЧИВЫХ ССС

4.1 Моделирование комбинационных СССПО, разработанных с применением алгоритма синтеза в базисе ТЭ

4.2 Моделирование СССПО с памятью, разработанных на основе комбинированного резервирования

4.3 Разработка вариантов реализации отказоустойчивого последовательно-параллельного порта самосинхронного микроядра

4.3.1 Реализация последовательно-параллельного порта самосинхронного

микроядра с активной отказоустойчивостью

4.3.1 Реализация последовательно-параллельного порта самосинхронного микроядра с пассивной отказоустойчивостью

4.4 Выводы по главе 4

ЗАКЛЮЧЕНИЕ

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

ПРИЛОЖЕНИЕ А. АКТЫ (СПРАВКИ) ВНЕДРЕНИЯ

ПРИЛОЖЕНИЕ Б. ЛИСТИНГИ ПРОГРАММЫ UBS 2014

ПРИЛОЖЕНИЕ В. ПРИНЦИПИАЛЬНЫЕ ЭЛЕКТРИЧЕСКИЕ СХЕМЫ И ГРАФИКИ ВБР ДЛЯ ОТКАЗОУСТОЙЧИВОГО С-ЭЛЕМЕНТА МАЛЛЕРА

ПРИЛОЖЕНИЕ Г. ПРИНЦИПИАЛЬНЫЕ ЭЛЕКТРИЧЕСКИЕ СХЕМЫ ТОЛЕРАНТНЫХ ЭЛЕМЕНТОВ

СПИСОК ТЕРМИНОВ И СОКРАЩЕНИЙ

DI - анг. delay insensitive, схемы, не зависящие от задержек;

QDI - анг. quasi-delay insensitive, схемы, не зависящие от задержек элементов;

SI - анг. speed-independent, схемы независящие от скорости;

ВБР - вероятность безотказной работы;

ДНФ - дизъюнктивная нормальная форма;

ИП - источник питания;

ИТС - избыточные транзисторные структуры;

ККН - константные консервативные неисправности;

МР (MR) - мажоритарное резервирование (n-of-m redundancy);

НР (NR) - нерезервированная схема (not redundant);

1111 - переходный процесс;

ППП - последовательно-параллельный порт;

ПФ - переключательная функция;

РТУ - резервирование на транзисторном уровне;

СДНФ - совершенная дизъюнктивная нормальная формая;

СС - самосинхронные;

CCCAO - самосинхронные схемы с активной отказоустойчивостью;

СССТО - самосинхронные схемы с пассивной отказоустойчивостью;

ССС - самосинхронные схемы;

ССЭУ - самосинхронные элементы и устройства;

ТЭ (RG) - толерантный элемент (redundant gates);

Э/Н (ЭН) - энергозатраты/надежность (энергия-надежность);

Введение диссертации (часть автореферата) на тему «Комбинированное резервирование самосинхронных схем»

ВВЕДЕНИЕ

Актуальность работы. В настоящее время актуально создание энергоэффективных элементов и устройств систем управления и вычислительной техники. Важность развития отечественной элементной базы вычислительной техники, в том числе и энергоэффективных элементов и устройств подтверждается Пунктом 25 перечня критических технологий Российской федерации от 2016г. [92]. Одним из основных методов снижения энергопотребления является работа на пониженных напряжениях питания. Кроме того, перспективным методом является динамическое изменение напряжения питания (DVFS - Dynamic Voltage and Frequency Scaling или energy-modulated computing), вплоть до полного отключения не работающих блоков (hibernation), с целью повышения энергоэффективности [31]. Однако, существенное снижение величины питающего напряжения приводит к резкому снижению показателей надежности, вследствие повышения интенсивности сбоев [21], поэтому в критических областях применения, требующих как экономии энергии, так и высокой надежности, целесообразно использовать комплексные показатели, например, энергозатраты/надежность (ЭН).

В этом плане большие перспективы имеет самосинхронная схемотехника, обеспечивающая путём фиксации завершения переходных процессов работу на сверхнизких напряжениях питания без тактового генератора [16]. Самосинхронные схемы (ССС) обладают свойствами полной самопроверяемости относительно консервативных константных неисправностей (ККН), термин введен в [38] и в дальнейшем будет рассмотрен более подробно, что позволяет обеспечить их активную отказоустойчивость. Поэтому объектом исследования являются самосинхронные схемы.

Проблемы проектирования ССС исследованы в работах Д.Е. Маллера [23], В.И. Варшавского [39], К.М. Фанта [6], В.Б. Мараховского [60], А. Яковлева [32], Ю.А. Степченкова [93], С. Смитта [29], Л.П. Плеханова [67] и др. В ряде работ в основном зарубежных ученых: Ю. Ши [28] и Л.А. Плана [27], С. ЛаФрейда [17] и др., - исследуется также радиационная стойкость ССС.

Проблемы надежности ССС рассмотрены в работах В.И. Варшавского [40], В.Б. Мараховского и В.Я. Володарского [37], ЮА. Степченкова [93], Ю.Г. Дьяченко [50] и других. Однако, эти исследования сосредоточены на активной отказоустойчивости (с реконфигурацией). Для некоторых важных областей, в том числе авионики и космических приложений, медицины, вооружений и военной техники и др. , часто требуется обеспечение высокой надежности на определенном временном интервале без остановок и задержек, что обеспечивается методами пассивной отказоустойчивости.

В ИПИ РАН (ФИЦ ИУ РАН) совместно с НИИСИ РАН были проведены исследования [20, 42, 75] по разработке перспективных вычислительных систем с использование асинхронной и СС-логики. Одним из результатов этих исследований стала разработка самосинхронного устройства умножения сложения (SIFMA - speed-independent fused multiply-add) [80]. Исходя из анализа характеристик разработанного устройства, можно сделать вывод, что ЭН асинхронного варианта реализации лучше, чем у синхронного. Однако методы повышения надежности СС-устройств в этих исследованиях не рассматривались.

В Российской Федерации развито направление выпуска полузаказных сверхбольших интегральных схем (СБИС) на основе базовых матричных кристаллов (БМК). Выпуском полузаказных микросхем и проблемами их проектирования занимается НПК «Технологический центр», работающий в г. Зеленоград при НИУ «Московском институте электронной техники» (МИЭТ) [36, 43]. В научных работах сотрудников НПК «Технологический центр» рассматриваются методы повышения надежности кристаллов БМК, что является отдельной областью и не решает задачи повышения надежности СС-схем за счет использования их диагностических возможностей, резервирования и обеспечения отказоустойчивости.

Таким образом, вопросы обеспечения в СС-схемах пассивной отказоустойчивости (СССПО) в существующем научно-методическом аппарате синтеза СС-схем рассмотрены недостаточно.

Поэтому предметом исследования является научно-методический аппарат синтеза отказоустойчивых ССС с использованием как активной, так и пассивной отказоустойчивости на основе резервирования и учитывающий показатели энергопотребления и надежности (ЭН).

В области надежности известны работы А. Авижениса [35], П.П. Пархоменко [66], В.С. Харченко [95], А.В. Дрозда [49], С.Ф. Тюрина [85]. Развивать научно-методический аппарат синтеза отказоустойчивых ССС необходимо учитывая, как апробированные и хорошо известные методы, так и последние разработки в теории и практике надежности, гарантоспособности, диагностике и т.д.

В работах С.Ф. Тюрина [85] предложено использование элементов сохраняющих функциональную полноту при однократных константных отказах входов (функционально-полных толерантных элементов, далее ТЭ). Вопросы применения ТЭ в СС-схемотехнике ранее не рассматривались, поэтому целесообразно исследовать синтез СС-схем на основе ТЭ.

Учитывая существующий научно методический аппарат синтеза СС-схем с активной отказоустойчивостью (СССАО), целесообразно рассмотреть возможность комбинирования методов обеспечения отказоустойчивости.

Цель работы - решение задачи совершенствования научно-методического аппарата синтеза отказоустойчивых ССС на основе предложенного комбинированного резервирования с учетом как показателей энергопотребления, так и надежности.

Достижение цели обеспечивается постановкой и решением в диссертационной работе следующих частных задач:

1. Разработка моделей отказоустойчивых ССС;

2. Разработка алгоритма синтеза комбинационных ССС на основе предложенного базисного толерантного элемента ТЭ;

3. Разработка методики комбинированного резервирования регистровых ССС на основе формальной системы вывода.

Методы исследования: дискретная математика, теория автоматов, теория надежности, схемотехника.

Научная новизна результатов заключается в усовершенствовании научно-методического аппарата синтеза СС-схем на основе комбинированного резервирования

Новые научные результаты:

• Предложена новая модель отказоустойчивых СС-схем, отличающаяся тем, что используется свойство локальной полумодулярности в отличие от глобальной полумодулярности Д. Маллера.

• Разработан алгоритм синтеза отказоустойчивых комбинационных СС-схем, отличающийся тем, что используется предложенный толерантный элемент (ТЭ), который является отказоустойчивым базисом.

• Разработана методика комбинированного резервирования регистровых СС-схем, отличающаяся тем что для заданных ограничений (временных и/или аппаратных) обеспечивается требуемый уровень надежности при минимальном энергопотреблении СС-схем.

Основные положения, выносимые на защиту:

• Существующий научно-методический аппарат синтеза ССС, предложенный Д. Маллером, детализированный группой В. Варшавского в СССР и развиваемый в настоящее время А. Яковлевым (Нью Касл, Великобритания), в МИЭТ, в ИПИ РАН и др., позволяет получить лучшие показатели ЭН по сравнению с синхронными решениями. Однако он, в основном, ориентирован на активную отказоустойчивость, а вопросы обеспечения пассивной отказоустойчивости рассмотрены недостаточно.

• Предлагаемая методика комбинированного резервирования ССС на основе предложенных ТЭ и формальной системы вывода позволяет снизить энергопотребление при заданном ограничении по надежности.

• Целесообразно использование ССС с предложенным комбинированным резервированием в специальной высоконадёжной аппаратуре.

Достоверность исследования подтверждается использованием апробированного математического аппарата булевой алгебры, теории автоматов, теории надёжности и схемотехники, а также соответствием результатов аналитических выводов и результатов моделирования, в том числе, в системах схемотехнического проектирования.

Практическая значимость диссертации состоит в том, что патентоспособные технические решения толерантных элементов обеспечивают повышение ЭН ССС. Разработана модель базисного элемента комбинационных ССС и проведено моделирование в среде MultiSim. Разработана программа синтеза комбинационных ССС на основе ТЭ.

Реализация результатов работы. Результаты исследования реализованы в международном образовательном проекте Fostering Innovations on Green Computing and Communications TEMPUS GreenCo project 530270-TEMPUS-1-2012-1-UK-TEMPUS-JPCR, использованы в научно-исследовательской работе ИПИ ФИЦ ИУ РАН «Создание энергоэффективных семейств процессоров, реализующих потоковую модель вычислений в базисе СС-схемотехники, и динамическое управление потребляемой мощностью», в учебном процессе подготовки аспирантов кафедры «Автоматика и телемеханика» ПНИПУ в дисциплинах «Разработка и исследование методов и средств энергоэффективных «Зелёных» вычислений» и «Самосинхронные схемы».

Апробация работы. Основные теоретические и практические результаты работы докладывались на научно-технических конференциях: Всероссийское совещание по проблемам управления - 2014, IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference 2014-206 годов (ElConRusNW-14, ElConRusNW-15, ElConRusNW-16), Informational and digital technologies (IDT-2015), PACET-15, Dependable systems, services & technologies conference 2016

(Dessert-16) и других всероссийских и региональных конференциях, а также семинарах по международному образовательному проекту Tempus GreenCo.

Публикации. Основные результаты диссертационной работы опубликованы в 17 научных работах, из них одна монография, опубликованная издательством Springer, три статьи индексируется в WoS, пять статей индексируется в Scopus, восемь статей в изданиях, включенных в перечень ВАК, получены один патент и два свидетельства о регистрации программы для ЭВМ.

Структура и объем работы. Диссертационная работа состоит из введения, четырех глав, заключения, списка использованных источников, включающего 95 наименований и 4 приложений. Основная часть работы изложена на 138 страницах машинописного текста, содержит 63 рисунка и 19 таблиц.

В первой главе выполнен анализ объекта исследования - самосинхронных схем. Рассмотрены различные классы ССС, особенности, влияющие на применение методов обеспечения отказоустойчивости. Выполнен анализ предмета исследования - существующих методов обеспечения отказоустойчивости СС-схем. Отмечается отсутствие моделей отказоустойчивых СС-схем, на основе которых может быть выполнено резервирование в СС-схемах и синтез отказоустойчивых СС-схем. Существующие методы проектирования СС-схем ориентированы на полузаказные решения и полуавтоматическую разработку, когда разработку ведет специалист с применением средств автоматизации (САПР). Отмечается недостаточность методов автоматического синтеза отказоустойчивых СС-схем. Ставится общая задача исследования и частные задачи.

Во второй главе разрабатывается модель самосинхронного толерантного элемента (СС ТЭ), проводится моделирование с целью верификации правильности функционирования и подтверждения полумодулярности. На основе предложенной модели разрабатывается усовершенствованный алгоритм синтеза отказоустойчивых комбинационных СС-схем в унифицированном базисе ТЭ на основе алгоритмов синтеза в функционально-полном толерантном базисе. Разработанный алгоритм реализован в программе UBS2014, позволяющей по дизъюнктивной нормальной форме (ДНФ) или совершенной ДНФ (СДНФ)

получать отказоустойчивую СС-схему в базисе ТЭ. Проводится моделирование с целью подтвердить полумодулярность отказоустойчивых СС-схем, полученных с помощью предложенного алгоритма. Анализируется сложность СССПО, получаемых с помощью предложенного алгоритма синтеза.

Использование любых унифицированных базисов для синтеза ССС проигрывает в сложности реализации применению произвольных элементов в рамках используемой библиотеки, особенно в схемах с памятью - триггерах, регистрах, устройствах управления.

В третьей главе анализируется полумодулярность СССПО, делается вывод о том, что использование известных методов резервирования с «нагруженным» резервом по определению нарушает полумодулярность. Проводится анализ с целью выявить причину нарушения полумодулярности и возможность сохранения свойства полумодулярности после резервирования. Разрабатывается модель локально полумодулярных отказоустойчивых СС-схем, позволяющая подтверждать принадлежность схемы после резервирования к классу самосинхронных.

Анализируется эффективность известных методов резервирования. Приводятся оценки сложности, вероятности безотказной работы, энергопотребления и достоверности функционирования. Делается вывод о том, что использование резервирования на транзисторном уровне (РТУ) позволяет значительно улучшить показатели ЭН, однако оно не всегда применимо в рамках проектных ограничений. Эти ограничения можно обойти, если проводить декомпозицию исходных логических элементов, тогда использование РТУ становится возможным.

Разрабатывается формальная система вывода, позволяющая с помощью резервирования на транзисторном уровне получать ТЭ из произвольных логических элементов, путем декомпозиции последних на основе применяемых правил и заданных ограничений. Разрабатывается алгоритм комбинированного резервирования, позволяющий при заданных ограничениях получать схемы с минимальной ЭН. Предлагаемый алгоритм использует методы обеспечения как

пассивной, так и активной отказоустойчивости распределяя их по эффективности в соответствии с полученными оценками, предложенную формальную систему вывода.

Методика комбинированного резервирования, включающая в себя модель локально полумодулярных отказоустойчивых СС-схем, оценки эффективности методов резервирования, формальную систему вывода для декомпозиции логических элементов и алгоритм комбинированного резервирования СС-схем, позволяет снизить энергопотребление за счет применения наиболее эффективных методов на разных участках схемы при имеющихся ограничениях.

В четвертой главе проводится моделирование схем, полученных с помощью алгоритма синтеза в базисе ТЭ, подтверждается, что предложенный алгоритм обеспечивает решение поставленной задачи для комбинационных схем.

Проводится моделирование схем, полученных с помощью методики комбинированного резервирования, подтверждается их функциональное соответствие таблицам истинности, подтверждается принадлежность к классу самосинхронных, для чего используется модель локальной полумодулярности. Описывается решение поставленной задачи для элементов с памятью.

Разрабатываются различные варианты реализации отказоустойчивого последовательно-параллельного порта (ППП) самосинхронного микроядра (СС-МЯ). Показывается, что применение комбинированного резервирования позволило снизить энергопотребление отказоустойчивого ППП приблизительно на 25% при обеспечении заданного уровня надежности выше 0,95 на всем рассматриваемом интервале времени.

Приложения.

1. Акты внедрения результатов работы (Приложение А).

2. Листинги программы синтеза отказоустойчивых СС-схем ЦБ82014 (Приложение Б).

3. Принципиальные электрические схемы и графики ВБР для отказоустойчивого С-элемента Маллера (Приложение В).

4. Принципиальные электрические схемы ТЭ (Приложение Г).

Автор выражает благодарность коллективам отдела 22 «Архитектуры перспективных компьютерных систем» ИПИ ФИЦ ИУ РАН, кафедры «Автоматика и телемеханика» ПНИПУ и лично Тюрину Сергею Феофентовичу, Степченкову Юрию Афанасьевичу.

ГЛАВА 1. АНАЛИЗ СУЩЕСТВУЮЩИХ МЕТОДОВ И СРЕДСТВ ОБЕСПЕЧЕНИЯ ОТКАЗОУСТОЙЧИВОСТИ ССС. ПОСТАНОВКА

ЗАДАЧИ ИССЛЕДОВАНИЯ

1.1 Анализ объекта исследования - самосинхронных схем

Начнем с краткого обзора существующих технических решений использующих ССС, цель обзора - подтвердит тезис о том, что использование ССС перспективно с точки зрения снижения энергопотребления. На сегодняшний день существует множество проектов ССС с той или иной степенью реализации, здесь будут приведены данные из открытых источников по результатам реализации ССС. Обязательным условием является то, что должны быть получены в результаты тестов реальных устройств или схемотехнического моделирования с использованием моделей реальных транзисторов для функционально законченных устройств, то есть для обзора будут использоваться только данные достоверность которых не ставится под сомнение.

Самосинхронный микропроцессор с сокращенной системой команд (до 4-х), в дальнейшем самосинхронное микроядро (СС-МЯ). Был разработан сотрудниками ИПИ РАН под руководством Ю.А. Степченкова. Результаты тестирования опубликованы в статье [81]. Для реализации СС-МЯ использовались базовые матричные кристаллы (БМК) серии 5503. Было проведено полноценное тестирование включая определение всех электрических характеристик, диапазона работоспособности, проверки диагностических свойств ССС и т.д.

СС-МЯ лучше по сравнению с синхронным аналогом по реальному быстродействию на 30-70%, в 1,2 раза сложнее по количеству транзисторов, энергопотребление в расчете на единицу частоты в зависимости от напряжения питания от 1 ,5 до 2 раза ниже, зона работоспособности по питающему напряжению и температуре шире не менее чем в два раза.

Самосинхронное устройство умножения-сложения БМА). Было разработано совместно НИИСИ РАН и ИПИ ФИЦ ИУ РАН. Результаты

проектирования опубликованы в статье [80]. Характеристики SI FMA получены для асинхронного и синхронного окружения с использованием 65-нм технология. Характеристики являются оценочными и получены по результатам моделирования с использованием соответствующих библиотек. Получены следующие выводы: синхронный вариант по сравнению с SI вариантом оказался в 1,3 раза сложнее (по количеству транзисторов), в 1,23 раза занимает больше площади на кристалле при равной производительности в 1 ГФлопс, время выполнения операции на 15% дольше, энергопотребление на 17,5% хуже.

Самосинхронное арифметико-логическое устройство (DI ALU) в базисе NCL для работы при криогенных температурах [9]. В работе показано, что разработанное DI-устройство работоспособно в диапазоне температур от -271 0С до 23 0С, а также в широком диапазоне напряжений питания от ультранизких значений (<0,5В), до высоких (>10В).

Таким образом, подтверждается, что ССС обеспечивают снижение энергопотребления относительно синхронных аналогов при нормальных условиях, кроме того ССС обладают значительно более широким диапазоном работоспособности, что может быть эффективно использовано методами DVFS.

1.1.1 Анализ и классификация самосинхронных схем

Впервые ССС были предложены в работах Д.Е. Маллера, которые он первоначально называл независящими от скорости (SI) [23]. Такие схемы обладают специальным свойством - полумодулярностью, в терминологии Д.Е. Маллера. Свойство полумодулярности позволяет SI-схемам синхронизировать несколько процессов, таким образом исключаются гонки сигналов и ошибочные срабатывания элементов (гличи).

Определение 1.1. Логическая схема F называется полумодулярной, если ее возбужденные переменные не могут стать устойчивыми без изменения своего значения.

Возбужденной переменной называется такая переменная значение которой в данный момент не соответствует значению ее входного набора.

Для построения Б1-схем был предложен специальный элемент-триггер, известный как С-элемент Маллера (в российской терминологии часто используется Г-триггер), который принимает значение логического нуля, когда на всех его входах установилось состояние логического нуля, принимает значение логической единицы, когда на всех его входах установилось состояние логической единицы, а во всех других случаях хранит текущее состояние, рисунок 1.1 и таблица 1.1.

Таблица 1.1 - Таблица истинности С-элемента Маллера

№ А В 0(1)

1 0 0 0

2 0 1 0(1-1)

3 1 0 0(1-1)

4 1 1 1

А

В

&

1

&

&

РФ

Рисунок 1.1 - С-элемент Маллера

Модель может быть представлена схемой из двух инверторов выходы, которых объединены С-элементом Маллера, рисунок 1.2.

Рисунок 1.2 - Схема, независящая от скорости

На рисунке 1.3 представлена диаграмма переходов для схемы, изображенной на рисунке 1.2, для анализа схема описывается в виде вектора Fb_Q}, где переменные — это выходы элементов схемы.

Рисунок 1.3 - Диаграмма переходов полумодулярной схемы

В работах В.И. Варшавского [41] предложено более компактное описание, названное диаграммой изменений, в котором в вершине записывается только изменяющаяся переменная.

Определение 1.2. Логическую схему F будем называть самосинхронной, если соответствующая ей диаграмма переходов полумодулярна.

Попытки практической реализации предложенных Маллером схем и дальнейшее развитие теории Маллера привели к современной классификации ССС. Теория Маллера справедлива только при выполнении гипотезы о характере задержек. В зависимости от принимаемых ограничений и гипотез, ССС принято классифицировать следующим образом [8]:

• Схемы, не зависящие от скорости (speed-independent) - задержки элементов произвольные, но конечные, разброс задержек в проводниках после разветвления не превышает минимальной задержки элемента.

• Схемы, нечувствительные к задержкам (delay-insensitive) - произвольные, но конечные задержки элементов и соединений.

• Схемы, квази-нечувствительные к задержкам (quasi-delay-insensitive) -схемы, не зависящие от задержек элементов и задержек выделенных линий межсоединений.

Наиболее универсальным методом построения СС комбинационных схем является использование парафазных кодов со спейсером. Парафазные коды со спейсером используют избыточное кодирование, каждый бит данных при этом представляется двумя разрядами. Множество всех наборов разбивается на два подмножества - рабочие наборы (W), используемые для передачи данных W = {Data0, Data1}, и пустые наборы (или спейсерные) (S), используемые для разделения во времени данных S = {Null(0), Null(1)}. Переходы между состояниями в рамках одного подмножества запрещены. Для каждой пары элементов используется только один набор спейсера, а второй переходит в подмножество запрещенных или анти-спейсер. Индикаторы окончания переходных процессов позволяют фиксировать завершение перехода в каждой фазе, рисунок 1.4.

Определение 1.3. Парафазная схема со спейсером F называется полумодулярной относительно начального состояния A = {x1, x2...xn}, Ae(WuS),

если ее возбужденные переменные не могут стать устойчивыми без изменения своего значения.

xi О

Xi О

Xn О

xi О

Xi О

Xn О

■О F

—О

■О F

Рисунок 1.4 - Общий вид парафазных схем с единичным выходынм

спейсером

СС последовательностью схемы рассматриваются в теории асинхронных автоматов. Один из вопросов теории автоматов — это взаимодействие устройства со средой, для синхронных автоматов это взаимодействие полностью определяется средой, а точнее часами внешними и для среды, и для автомата. В отличие от классической теории асинхронного проектирования, где переходы автомата порождаются сменой входного набора, в СС-автоматах взаимодействие происходит через передачу специальных сигналов "запрос-ответ", в литературе такой метод взаимодействия часто называют "рукопожатие" (анг. Handshake) [2]. Если для синхронных устройств основным является понятие физического времени, работа устройства полностью им определяется, то для СС-устройств следует применять понятие логического времени [76], где работа автомата определяется наступлением событий.

Поэтому в СС-схемотехнике широко распространены такие формальные методы как диаграммы переходов, сети Петри [58] и другие событийные методы

анализа. Хотя развивается и другое направление, связанное с функциональным подходом [67].

В работе СС-автомата можно выделить две фазы - рабочую фазу, в которой происходит смена набора спейсера на набор данных и фазу спейсера, в

которой происходит смена набора данных на набор спейсера Окончание

перехода в каждой фазе фиксируется индикатором, таким образом индикатор прямо показывает в какой фазе в настоящий момент находится устройство.

Кроме только асинхронных или синхронных решений большой интерес для разработчиков и исследователей представляют смешанные решения, такие как глобально асинхронные локально синхронные схемы (ГАЛС) или глобально асинхронные локально произвольные (ГАЛП) [3, 5, 15, 61].

Смешанные методы используют комбинирование известных методов синхронизации (самосинхронные схемы и тактирование) на различных уровнях устройства. Следовательно, методы повышения надежности этих схем будут основываться на существующем научно-методическом аппарате.

1.1.2 Оценка особенностей самосинхронных элементов и устройств

Основные особенности ССС - это полная самопроверяемость относительно консервативных константных неисправностей (ККН) и снижение энергопотребления [78]. Если снижение энергопотребления в ССС отмечается большинством исследователей и разработчиков [1, 24, 33, 81], то надежность ССС вызывает дискуссии. Сложность ССС больше, чем сложность синхронных, следовательно, безотказность ССС будет ниже, чем у синхронного аналога. Однако широкий диапазон работоспособности является важным преимуществом ССС.

В ККН фактор времени возникновения неисправности считается не существенным и поэтому не рассматривается. Однако, в условиях работы в агрессивной среде, например, при радиационном излучении, эта модель неисправностей не будет отражать реальной ситуации, более адекватной моделью для таких ситуаций является модель произвольных константных неисправностей

Список литературы диссертационного исследования кандидат наук Каменских, Антон Николаевич, 2016 год

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Baz A. et al. Self-timed SRAM for energy harvesting systems //Integrated Circuit and System Design. Power and Timing Modeling, Optimization, and Simulation. - Springer Berlin Heidelberg, 2010. - pp. 105-115.

2. Blunno I. et al. Handshake protocols for de-synchronization //Asynchronous Circuits and Systems, 2004. Proceedings. 10th International Symposium on. - IEEE, 2004. - pp. 149158.

3. Chapiro D. M. Globally-Asynchronous Locally-Synchronous Systems. - STANFORD UNIV CA DEPT OF COMPUTER SCIENCE, 1984. - №. STAN-CS-84-1026.

4. Cortadella J. et al. Petrify: a tool for manipulating concurrent specifications and synthesis of asynchronous controllers //IEICE Transactions on information and Systems. - 1997. -Т. 80. - №. 3. - pp. 315-325.

5. Dasgupta S., Yakovlev A. Modeling and performance analysis of GALS architectures //System-on-Chip, 2006. International Symposium on. - IEEE, 2006. - pp. 1-4.

6. Fant K. M., Brandt S. A. NULL Convention Logic TM: a complete and consistent logic for asynchronous digital circuit synthesis //Application Specific Systems, Architectures and Processors, 1996. ASAP 96. Proceedings of International Conference on. - IEEE, 1996. - pp. 261-273.

7. Gorodilov, A. Automatic synthesis of combinational circuits set for the purposes of FPGA reconfiguration within the model of partial failures of logic elements // Proceedings of the 2015 IEEE North West Russia Section Young Researchers in Electrical and Electronic Engineering Conference (2015 ElConRusNW). - IEEE, 2015. - pp. 196-197.

8. Hauck S. Asynchronous design methodologies: An overview //Proceedings of the IEEE. - 1995. - vol. 83. - №. 1. - pp. 69-93.

9. Hollosi B. et al. Delay-insensitive asynchronous ALU for cryogenic temperature environments //2008 51st Midwest Symposium on Circuits and Systems. - IEEE, 2008.

- pp. 322-325.

10.Kamenskih A. N. The synthesis technique of fault-tolerant self-timed circuits //2016 IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference (EIConRusNW). - IEEE, 2016. - pp. 572-575.

11.Kamenskih A. N., Ponurovskiy I. S., Tyurin S. F. Syntesis and analysis of self-timed functionally complete tolerant element //PagioeneKTpoHHi i KOMn'roTepm CHCTeMH. -2013. - №. 5. - pp. 162-167-162-167.

12.Kamenskih A. N., Tyurin S. F. Advanced approach to development of energy-aware and naturally reliable computing systems //Young Researchers in Electrical and Electronic Engineering Conference (EIConRusNW), 2015 IEEE NW Russia. - IEEE, 2015. - pp. 75-77.

13.Kamenskih A. N., Tyurin S. F. Application of redundant basis elements to increase self-timedcircuits reliability //Proceedings of the 2014 IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference (ElConRusNW-14). - IEEE, 2014.

- pp. 47-50.1313

14.Kamenskih A.N., Tyurin S.F. Features that provide fault tolerance of self-synchronizing circuits // Russian Electrical Engineering. - 2015. -pp. 672-682.

15.Krstic M. et al. Globally asynchronous, locally synchronous circuits: Overview and outlook //IEEE Design & Test of Computers. - 2007. - №. 5. - pp. 430-441.

16.Kuang W., Yuan J. S. Low power operation using self-timed circuits and ultra-low supply voltage //Microelectronics, The 14th International Conference on 2002-ICM. - IEEE, 2002. - pp. 185-188.

17.LaFrieda C., Manohar R. Fault detection and isolation techniques for quasi delay-insensitive circuits //Dependable Systems and Networks, 2004 International Conference on. - IEEE, 2004. - pp. 41-50.

18.Lall P., Pecht M., Hakim E. B. Influence of temperature on microelectronics and system reliability: A physics of failure approach. - CRC press, 1997. - P.319.

19.Lehtonen T., Liljeberg P., Plosila J. Online reconfigurable self-timed links for fault tolerant NoC //VLSI design. - 2007. - vol. 2007. - P.1-13. DOI: 10.1155/2007/94676

20.Marakhovsky V. B., Surkov A. V. Globally asynchronous systems of interactive Moore state machines //IET Computers & Digital Techniques. - 2016. - vol. 10. - №. 4. - pp. 186-192.

21.Mehta N. An ultra-low-energy, variation-tolerant FPGA architecture using component-specific mapping: PhD thesis. - California Institute of Technology, 2012. - P.122

22.Mukhopadhyay S., Mahmoodi-Meimand H., Roy K. Modeling and estimation of failure probability due to parameter variations in nano-scale SRAMs for yield enhancement //VLSI Circuits, 2004. Digest of Technical Papers. 2004 Symposium on. - IEEE, 2004. -pp. 64-67.

23.Muller, D. E.; Bartky, W. S. (1959), "A Theory of Asynchronous Circuits", Proc. Int'l Symp. Theory of Switching, Part 1 (Harvard Univ. Press), P.204-243

24.Nielsen L. S. et al. Low-power operation using self-timed circuits and adaptive scaling of the supply voltage //Very Large Scale Integration (VLSI) Systems, IEEE Transactions on. - 1994. - vol. №2. - №. 4. - pp. 391-397.

25.Plotnikova A. Fault-tolerant self-timed indicator //2016 IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference (EIConRusNW). -IEEE, 2016. - pp. 308-312.

26.Poliakov I., Khomenko V., Yakovlev A. Workcraft-a framework for interpreted graph models //International Conference on Applications and Theory of Petri Nets. - Springer Berlin Heidelberg, 2009. - pp. 333-342.

27.Shi Y. et al. Fault Tolerant Delay Insensitive Inter-chip Communication //ASYNC. -2009. - vol. 9. - pp. 77-84.

28.Shi Y. Fault-Tolerant Delay-Insensitive Communication: PhD thesis. - University of Manchester, 2010. - P.173

29.Smith S. C. et al. Optimization of NULL convention self-timed circuits //INTEGRATION, the VLSI journal. - 2004. - vol. 37. - №. 3. - pp. 135-165.

30.Tyurin S.F., Kamenskih A.N. (2016) Green logic: Models, Methods, Algorithms. In Green IT Engineering: Concepts, Models, Complex Systems Architectures, vol. 76, pp. 69-86, ISBN 978-3-319-44162-7 (eBook), DOI 10.1007/978-3-319-44162-7.

31.Yakovlev A. Eney-modulated computing //Design, Automation & Test in Europe Conference & Exhibition (DATE), 2011. - IEEE, 2011. - pp. 1-6.

32.Yakovlev A. V., Koelmans A. M., Lavagno L. High-level modeling and design of asynchronous interface logic //IEEE Design & Test. - 2010. - vol. 12. - №. 1. - pp. 3240.

33.Zhou L., Smith S. C., Di J. Bit-Wise MTNCL: An ultra-low power bit-wise pipelined asynchronous circuit design methodology //IEEE Midwest Symposium on Circuits and Systems. - 2010. - pp. 217-220.

34.Аббас Б.А.А., Хаханов В. И., Литвинова Е. И. Методы анализа и диагностирования цифровых устройств (аналитический обзор) //Автоматизированные системы управления и приборы автоматики. - 2014. - №. 166.- С.59-74

35.Авиженис А. Отказоустойчивость-свойство, обеспечивающее постоянную работоспособность цифровых систем //Тр. ин-та инженеров по электротехнике и радиоэлектронике. - 1978. - Т. 66. - №. 10. - С. 5-15.

36.Басаев А. С. и др. Методология проектирования радиационно-стойких микросхем на основе БМК для космических аппаратов //Всероссийская научно-техническая конференция" Проблемы разработки перспективных микро-и наноэлектронных

систем (МЭС)". Сборник трудов. - Институт проблем проектирования в микроэлектронике РАН, 2008. - №. 1. - с.1-8.

37.В.И.Варшавский, В.Я.Володарский, В.Б.Мараховский и др. Аппаратная и структурная организация средств контроля и восстановления в самосинхронном кольцевом канале// Автоматика и вычисл. техника.- 1989.- JS1.- С.61-68.

38.Варшавский В. И. и др. Автоматное управление асинхронными процессами в ЭВМ и дискретных системах. - М.: Наука, 1986. 398 с.

39.Варшавский В. И. и др. Апериодические автоматы. - М.: Наука, 1976, 424 с.

40.Варшавский В. И., Мелешина М. В., Цетлин М. Л. Поведение автоматов в периодических случайных средах и задача синхронизации при наличии помех //Проблемы передачи информации. - 1965. - Т. 1. - №. 1. - С. 65-71.

41. Варшавский В.И., Кишиневский М.А., Кондратьев А.Ю. и др. Модели для спецификации и анализа процессов в асинхронных схемах // Техн. Кибернетика 1988 №2 - С.171-190.

42.Власов А. О., Сурков А. В. Маршрут проектирования самосинхронных конвейерных схем с использованием возможностей САПР //Программные продукты и системы. - 2015. - №. 4 (112) . - С.110-115.

43.Гаврилов С. В. и др. Семейство серий базовых матричных кристаллов // Известия высших учебных заведений. - 2015. - Т. 20. - №. 5. - С. 497-504.

44.Городилов А.Ю. О сходимости генетического алгоритма реконфигурации ПЛИС типа FPGA // В мире научных открытий. - 2015. - № 8 (68) . - С. 43-51.

45. ГОСТ 20911-89. Техническая диагностика // Термины и определения. - 2009.

46.Греков, А.В. Повышение отказоустойчивости конфигурируемых блоков программируемых логических интегральных схем на основе функционально полных толерантных элементов: диссертация на соискание учёной степени кандидата технических наук / А.В. Греков. - Пермь, 2011. - 167 с.

47.Громов, О.А. Методы и алгоритмы повышения отказоустойчивости программируемых логических интегральных схем на основе КМОП элементов с избыточным базисом [Электронный ресурс]. - 2015. - Режим доступа: http://www.dissercat.com/content/metody-i-algoritmy-povysheniya-

48.Дж.Д. Ульман. Вычислительные аспекты СБИС / пер. с англ. А.В. Неймана; под ред. П.П. Пархоменко. - М.: Радио и связь, 1990. - 480 с.

49.Дрозд А. В. Нетрадиционный взгляд на рабочее диагностирование вычислительных устройств //Проблемы управления. - 2008. - №. 2. - С.48-56.

50.Дьяченко Ю. Г., Степченков Ю. А., Бобков С. Г. Квазисамосинхронный вычислитель: методологические и алгоритмические аспекты // Проблемы разработки перспективных микро-и наноэлектронных систем (МЭС). - 2008. - №1. - с. 441-446.

51.Каменских А. Н., Степченков Ю. А., Тюрин С. Ф. Проблемы анализа полумодулярности и энергонадежности Отказоустойчивых самосинхронных схем // Электротехника. - 2015. - №. 11. - С. 27-32.

52.Каменских А. Н., Тюрин С. Ф. Модель устройства обнаружения неисправностей самосинхронных схем //Радюелектронш i комп'ютерш системи. - 2014. - №. 6. -С. 169-172.

53.Каменских А.Н. Особенности синтеза самосинхронного микропрограммного устройства управления //Вестник Пермского национального исследовательского политехнического университета. Электротехника, информационные технологии, системы управления. - 2013. - № 8. - С. 41-47.

54.Каменских А.Н. Применение функционального анализа для проверки диагностических свойств самосинхронных схем в условиях отказов // Вестник ПНИПУ. Электротехника, информационные технологии, системы управления. -2016. - №2 (18) . - С.39-48.

55. Каменских А.Н. Формальная система вывода отказоустойчивых КМДП-структур самосинхронных схем // Вестник ПГНИУ. Математика. Механика. Информатика. - 2016. - №2 (33) . - С.133-137.

56. Каменских А.Н., Тюрин С.Ф., Барламов О.Д., Пономарев Ф.А. Методика автоматизированного синтеза самосинхронных схем в функционально-полном толерантном базисе // Нейрокомпьютеры. - 2015. - №10. - С 43-47

57.Каменхских А.Н. Моделирование влияния резервирования на энергопотребление самосинхронных схем // Вестник Пермского университета. Серия: Математика. Механика. Информатика. - 2015. - № 4 (31) . - С. 91-94.

58.Лескин А. А., Мальцев П. А., Спиридонов А. М. Сети Петри в моделировании и управлении. - Л.: Наука, 1989. 133 с.

59. Мажоритарное устройство: патент РФ №2580080 / Тюрин С.Ф., Каменских А.Н., патентообладатель - ФГБОУ ВО «ПНИПУ». - опубл. 10.04.2016, Бюл. №10.

60.Мараховский В. Б. КМОП-реализация обучаемого порогового логического элемента. Часть 1: Проектирование и схема обучения //Информационно-управляющие системы. - 2014. - №. 3 (70) . - С.47-56.

61. Мараховский В. Б., Мелехин В. Ф. Проектирование средств синхронизации блоков глобально асинхронных систем с произвольной локальной синхронизацией //Информационно-управляющие системы. - 2010. - №. 1. - С.29-38.

62.Морозов Н.В., Рождественский Ю.В. Средство анализа системы булевых уравнений на полумодулярность и дистрибутивность // Свидетельство об официальной регистрации программы для ЭВМ № 2001610157 от 02.2001.

63.Надежность и эффективность в технике: справочник: в 10 т. / ред. совет во главе с В.С. Авдуевским (предс.) [и др.] Т.1: Методология. Организация. Терминология / под ред. А.И. Рембезы. - М.: Машиностроение, 1989. - 224 с.

64.Надежность и эффективность в технике: справочник: в 10 т. / ред. совет во главе с В.С. Авдуевским (предс.) [и др.]. Т.2: Математические методы в теории надежности и эффективности / под ред. Б.В. Гнеденко. - М.: Машиностроение, 1987. - 280 с.

65.Пархоменко П. П. Основы технической диагностики. - М.: Энергия, 1981. 319 с.

66.Пархоменко П. П., Ведешенков В. А. Принципы обеспечения отказоустойчивости многопроцессорных вычислительных систем. - М.: Институт проблем управления, 1987. С.1-18.

67.Плеханов Л. П. Основы самосинхронных электронных схем. - М.: Бином. Лаборатория знаний, 2013. 208 с.

68.Плеханов Л. П. Проектирование самосинхронных схем: функциональный подход //Всероссийская научно-техническая конференция" Проблемы разработки перспективных микро-и наноэлектронных систем (МЭС)". Сборник трудов. -Институт проблем проектирования в микроэлектронике РАН, 2010. - №. 1. - С.424-429.

69.Плеханов Л. П. Самосинхронность и задачи анализа строго самосинхронных электронных схем // Архитектура и системные решения вычислительных комплексов и сетей новых поколений. - 2007. - С. 493-502.

70.Плеханов Л. П. САПР строго самосинхронных электронных схем РОНИС //Всероссийская научно-техническая конференция "Проблемы разработки перспективных микро-и наноэлектронных систем (МЭС)". Сборник трудов. -Институт проблем проектирования в микроэлектронике РАН (Москва, Зеленоград), 2006. - №. 1. - С. 155-157.

71. Программа «иВ82014»: свидетельство о государственной регистрации программы для ЭВМ №2016619214 / Каменских А.Н., Тюрин С.Ф., Барламов О.Д., Пономарев Ф.А.,Шляков А.Н., №2016619214, дата рег. 16.08.2016, заявка №2016614117 от 16.08.2016.

72. Программный комплекс исследования методов повышения надежности: свидетельство о государственной регистрации программы для ЭВМ №2016611858 // Каменских А.Н., Тюрин С.Ф., Шляков А.Н., Заявка №2015661282, 23.11.2015

73. Результаты разработки отказоустойчивого кольцевого канала связи / В.Я.Володарский, В.Б.Мараховский, В.В.Пильщиков, Р.Л.Финкельштейн // Многопроцессорные вычисл. системы: Тез. докл. Всесоюз. научно-техн. семинара, сент. 1991.- Таганрог, 1991, С.63-65.

74. Самосинхронный двухтактный Э-триггер с высоким активным уровнем сигнала управления: патент РФ №2365031 / Степченков Ю.А., Дьяченко Ю.Г., Плеханов Л.П., Гринфельд Ф.И., Степченков Д.Ю., патентообладатель - ФГУ ФИУ «ИУ» РАН. - опубл. 20.08.2009, Бюл. №23

75.Соколов И. А. и др. Базис реализации супер-ЭВМ эксафлопсного класса //Информатика и ее применения. - 2014. - Т. 8. - №. 1. - С. 47-72.

76. Соколов И. А. и др. Самосинхронная схемотехника—перспективный путь реализации аппаратуры //Наукоемкие технологии 5. - 2007. - Т. 6. - С. 61-72.

77. Степченков Ю. А. и др. Библиотека элементов для проектирования самосинхронных полузаказных микросхем серий 5503/5507 и 5508/5509. - М.: ИПИ РАН, 2012. 238 с.

78. Степченков Ю. А. и др. Самосинхронные схемы-ключ к построению эффективной и надежной аппаратуры долговременного действия //Наукоемкие технологии. -2007. - Т. 8. - №. 5-6. - С. 73-89.

79. Степченков Ю. А. и др. Самосинхронный вычислитель для высоконадежных применений //В сб." Проблемы разработки перспективных микро-и наноэлектронных систем. - 2010. - С. 418-423

80. Степченков Ю. А. и др. Самосинхронный умножитель с накоплением: практическая реализация //Системы и средства информатики. - 2014. - Т. 24. - №. 3. - С. 63-77.

81.Степченков Ю. А., Петрухин В. С., Дьяченко Ю. Г. Опыт разработки самосинхронного ядра микроконтроллера на базовом матричном кристалле //Нано-и микросистемная техника. - 2006. - №. 5. - С. 29-36.

82. Тюрин С. Ф. и др. Анализ методов обеспечения пассивной отказоустойчивости цифровых устройств и систем //Вестник ПГТУ. Сер. Электротехника, информационные технологии, системы управления. - 2011. - №. 5. - С. 143-153.

83.Тюрин С. Ф. и др. Функционально-полный толерантный элемент //Научно-технические ведомости Санкт-Петербургского государственного политехнического университета. - 2011. - №. 115. - C.24-30.

84. Тюрин С. Ф. Проблема сохранения функциональной полноты булевых функций при "отказах" аргументов //Автоматика и телемеханика. - 1999. - №. 9. - С. 176186.

85.Тюрин С. Ф. Синтез адаптируемой к отказам цифровой аппаратуры с резервированием базисных функций // Приборы и системы. Управление, Контроль, Диагностика. - 1999. - №. 1. - С. 36-39.

86. Тюрин С. Ф. Функционально-полные толерантные булевы функции // Наука и технологические разработки. - 1998. - №. 4. - С. 7-10.

87.Тюрин С. Ф., Громов О. А., Каменских А. Н. Программный комплекс исследования методов повышения надежности //Вестник ИжГТУ имени МТ Калашникова. -2012. - №. 2. - С. 153-156.

88.Тюрин С. Ф., Каменских А. Н. Самосинхронный функционально-полный толерантный элемент //Вестник ИжГТУ имени МТ Калашникова. - 2014. - №. 1. -С. 116-119.

89.Тюрин С.Ф., Громов О.А., Сулейманов А.А., Шучалов П.С., Гладышева П.В. Программа автоматизированного синтеза комбинационных автоматов в функционально полном толерантном базисе с формированием VHDL и BDF

файлов. Свидетельство о государственной регистрации программы для ЭВМ № 201460120 от 08.11.13 г.

90.Тюрин С.Ф., Каменских А.Н. Методика комбинированного резервирования асинхронных нейронных сетей // Нейрокомпьютеры: разработка и применение. -2016. - №8. - С.36-40.

91.Тюрин С.Ф., Каменских А.Н. О резервировнии логических функций на уровне транзисторов //В мире научных открытий. - 2014. - №. 10. - С. 232-247.

92.Указ Президента Российской Федерации «Об утверждении приоритетных направлений развития науки, технологий и техники в Российской Федерации и перечня критических технологий Российской Федерации».12.05.2011.[Электронный ресурс]. - Режим доступа: http://mon.gov.ru/dok/npa/prez/8479/ (дата обращения 12.01.2015).

93.Филин А. В. и др. Исследование нетрадиционных подходов к созданию компьютеров гарантированной высокой надежности //Системы и средства информатики. М.: Наука. - 1993. - №. 5. - С. 181-196.

94. Филин А. В., Степченков Ю. А. Компьютеры без синхронизации //Системы и средства информатики. - 1999. - №. 9. - С. 247-261.

95.Харченко В. С. Гарантоспособность и гарантоспособные системы: элементы методологии //Радюелектронш i комп'ютерш системи. - 2006. - №. 5. - С. 7-19.

ПРИЛОЖЕНИЕ А. АКТЫ (СПРАВКИ) ВНЕДРЕНИЯ

А.1. Справка о внедрении результатов в международном образовательном

проекте TEMPUS «GreenCo»

Справка о внедрении в международном образовательном проекте ТЕМРиБ-СКЕЕЫСО результатов диссертационных исследований Каменских Антона Николаевича

При выполнении европейского проекта по программе TEMPUS «Green Computing and Communication (GreenCo)» (530270-TEMPUS-1-2012-1-UK-TEMPUS-JPCR), посвященного разработке магистерских и аспирантских курсов по технологиям зеленых (энергоэффективных) вычислений и коммуникаций, использованы новые научные результаты, полученные в кандидатской диссертации Каменских Антона Николаевича:

• модель отказоустойчивых самосинхронных схем (ССС), отличающаяся свойством локальной полумодулярности Д. Маллера;

• алгоритм синтеза отказоустойчивых комбинационных ССС, отличающийся тем, что в качестве отказоустойчивого базиса используется предложенный толерантный элемент;

• метод комбинированного резервирования регистровых ССС на основе формальной системы вывода, обеспечивающий требуемый уровень надежности при минимальном энергопотреблении ССС.

Материалы исследований по анализу и синтезу отказоустойчивых самосинхронных схем вошли в двухтомник «Зеленая ИТ-инженерия», опубликованной по программе проекта.

Методы проектирования энергоэффективных отказоустойчивых цифровых устройств представлены в курсе «Research and Development for Green FPGA-Based Systems», разработанном в 2012-2015 гг., и используются для аспирантов университетов Украины, России и Евросоюза по проекту TEMPUS-GREENCO.

Координатор проекта TEMPUS-GREENCO

заведующий кафедрой компьютерных систем и сетей Национального аэрокосмического университета им. Н.Е. Жуковского «Х^И», заслуженный изобретатель Украины доктор технических н^ук, проф^

В. С. Харченко

х —_>>< "

Декан факультета РТС ЛА ХАЙ доктбр технических наук, профессор

«//*> ЯЮЯ 2016 г.

A.B. Горбенко

А.2. Справка о внедрении результатов в образовательном проекте ПНИПУ

В учебный процесс на кафедре "Автоматика и телемеханика"(АТ) Пермского национального исследовательского политехнического университета внедрены следующие результаты диссертационной работы «Комбинированное резервирование самосинхронных схем» Каменских А.Н.:

• модель отказоустойчивых самосинхронных схем (СС-схем), отличающаяся свойством локальной полумодулярности Д.Е. Маллера;

• алгоритм синтеза отказоустойчивых комбинационных СС-схем, отличающийся тем, что в качестве отказоустойчивого базиса используется предложенный толерантный элемент;

• метод комбинированного резервирования регистровых СС-схем на основе формальной системы вывода, обеспечивающий требуемый уровень надежности при минимальном энергопотреблении СС-схем.

Указанные результаты использованы в практических занятиях по дисциплинам "Разработка и исследование методов и средств энергоэффективных «зелёных» вычислений" и "Самосинхронные схемы" в программе подготовки аспирантов по направления подготовки аспирантов 09.06.01 «Информатика и вычислительная техника», профиль «Элементы и устройства вычислительной техники и систем управления».

Зав. кафедрой AT /

д.т.н., профессор sJ<~\/ /Южаков A.A./

АКТ

о внедрении результатов диссертационной работыв учебный процесс

к.т.н., профессор

« /V » о У 2016г.

А.З. Справка о внедрении результатов в НИР ИПИ ФИЦ ИУ РАН

Настоящим актом подтверждается, что в научно-исследовательской работы (НИР) Института проблем информатики "Федерального исследовательского центра" "Информатика и управление" Российской академии наук (ИПИ ФИЦ ИУ РАН) "Создание энергоэффективного семейства процессоров, реализующих потоковую модель вычислений в базисе самосинхронной схемотехники и динамическое управление потребляемой мощностью" использовались результаты, полученные в кандидатской диссертации аспиранта кафедры Автоматики и Телемеханики Каменских Антона Николаевича:

• модель отказоустойчивых самосинхронных схем (СС-схем), отличающаяся свойством локальной полумодулярности Д. Маллера;

• методика комбинированного резервирования регистровых СС-схем на основе формальной системы вывода, обеспечивающий требуемый уровень надежности при минимальном энергопотреблении СС-схем.

Разработанные модели и методы используются для решения следующих задач:

1. Проектирование отказоустойчивых СС-схем на основе отечественной

*

элементной базы (БМК серии 5503);

2. Разработка топологий отказоустойчивых элементов отечественных БМК серии 5503.

Зав. отд., научный руководитель НИР,

Акт о внедрении результатов диссертационных исследований Каменских Антона Николаевича

канд.техн. наук

Ю. А. Степченков

ПРИЛОЖЕНИЕ Б. ЛИСТИНГИ ПРОГРАММЫ UBS 2014

Класс BDBuilder:

using System; using System.IO;

using System.Collections.Generic; using System.Linq;

using System.Text.RegularExpressions; using UBS2014;

// ReSharper disable once CheckNamespace

namespace UBS2011.Core.BlockDesign

{

public partial class BDBuilder {

public string Build(string func, out string interpritation)

{

List<List<BDBlock>> schemeLayers = new List<List<BDBlock>>(); // Выходы слоя

List<List<string>> pinLayers = new List<List<string>>(); _variablesWith2Spaicers = new List<string>();

#region Входы // Слой входов

List<BDBlock> pinLayer = new List<BDBlock>(); List<string> pinPinLayer = new List<string>(); List<string> vars = new List<string>();

// Если не парные пины и есть инвертор, потребуются константы

if (IpairedPins && Regex.Match(func, "-").Success) {

BDPin pin = BDPin.Load(pinBlockFile);

string v = "0";

pin.Name = v;

pin.PinOut.Add(v);

pinPinLayer.Add(v);

pinLayer.Add(pin);

vars.Add(v);

v = "1";

pin = BDPin.Load(pinBlockFile);

pin.Name = v;

pin.PinOut.Add(v);

pinPinLayer.Add(v);

pinLayer.Add(pin);

vars.Add(v);

}

// Ищем все переменные по тексту

string varPattern = " (-?[a-zA-Z][a-zA-Z0-9]+)";

MatchCollection mc = Regex.Matches(func, varPattern);

foreach (Match m in mc) {

string v = m.Groups[1].Value; if (IpairedPins)

v = v.TrimStart('-');

int varIndex = pinLayer.FindIndex((Predicate<BDBlock>)delegate(BDBlock a) {

return a.Name == "\"" + v + "\"";

});

// Если переменную ещё не добавляли

if (varIndex < 0) {

BDPin pin = BDPin.Load(pinBlockFile);

pin.Name = v;

pin.PinOut.Add(v);

vars.Add(v);

// Если предполагаются паравходы, то берём и с минусами тоже, но без пинаутов

if (pairedPins) {

pinPinLayer.Add(v); pinLayer.Add(pin);

v = ((v[0] == '-') ? "" : "-") + v.TrimStart('-');

pin = BDPin.Load(pinBlockFile);

pin.Name = v;

pin.PinOut.Add(v);

pinPinLayer.Add(v);

pinLayer.Add(pin);

vars.Add(v);

}

else {

pinPinLayer.Add(v); pinLayer.Add(pin);

}

}

// Если добавили, но, возможно, как парную

else if (pinLayer[varIndex].PinOut.Count == 0)

{

pinLayer[varIndex] .PinOut.Add(v); pinPinLayer.Add(v); //

}

}

// Ищем все константы по тексту

varPattern = " ([01]+)";

mc = Regex.Matches(func, varPattern);

if (mc.Count > 0)

{

string v = "0";

BDPin pin = BDPin.Load(pinBlockFile);

pin.Name = v;

pin.PinOut.Add(v);

pinPinLayer.Add(v);

pinLayer.Add(pin);

vars.Add(v);

v = "1";

pin = BDPin.Load(pinBlockFile);

pin.Name = v;

pin.PinOut.Add(v);

pinPinLayer.Add(v);

pinLayer.Add(pin);

vars.Add(v);

}

/*foreach (Match m in mc) {

string v = m.Groups[1].Value; int varlndex = vars.IndexOf(v); // Если константу ещё не добавляли

if (varlndex < 0) {

BDPin pin = BDPin.Load(pinBlockFile);

pin.Name = v;

pin.PinOut.Add(v);

pinPinLayer.Add(v);

pinLayer.Add(pin);

vars.Add(v);

}

}*/

// Если требуется сортировка входов по алфавиту

if (sortPins) {

pinLayer.Sort((Comparison<BDBlock>)delegate(BDBlock pinA, BDBlock pinB)

string a = pinA.Name.TrimStart('-'); string b = pinB.Name.TrimStart('-'); return a.CompareTo(b);

});

schemeLayers.Add(pinLayer);

pinLayers.Add(pinPinLayer);

#endregion

#region Инверторы

// Если не предполагаются паравходы

if (IpairedPins) {

// Слой инверторов

List<BDBlock> invLayer = new List<BDBlock>(); List<string> invPinLayer = new List<string>();

// Заменяем прямые переменные на инверторы // 1. Для каждой переменной

// 1.1 Найти все вхождения переменной с отрицанием // 1.2 Назначить инвертор

// 1.3 Заменить все вхождения переменной с отрицанием на инвертор

foreach (string v in vars) {

if (Regex.Match(func, "-" + v).Success) {

// Если хотим импользовать элемент НЕ

#if REAL_INV

BDSymbol inv = BDSymbol.Load(invBlockFile); #else // Если хотим реализовывать элемент НЕ через ФПТ

BDSymbol inv = BDSymbol.Load(elemBlockFile);

inv.PinIn.Add("1");

inv.PinIn.Add("1");

inv.PinIn.Add("0");

#endif

inv.Name = "inv_" + invLayer.Count; inv.Pinln.Add(v);

inv.PinOut.Add("inv_" + invLayer.Count);

invPinLayer.Add("inv_" + invLayer.Count);

// Эту пару выражений надо как-то обобщить

func = func.Replace("-" + v + " ", "inv_" + invLayer.Count + " ");

func = func.Replace("-" + v + "]", "inv_" + invLayer.Count + "]");

invLayer.Add(inv);

}

}

if (invLayer.Count > 0) {

schemeLayers.Add(invLayer); pinLayers.Add(invPinLayer);

}

}

#endregion

schemeLayers[0].Clear(); pinLayers[0] .Clear();

#region Основн^1е элементы

while (Regex.Matches(func, baseElemName).Count > 0) {

List<BDBlock> elemLayer = new List<BDBlock>(); List<string> elemPinLayer = new List<string>(); mc = Regex.Matches(func, baseElemPattern); if (mc.Count == 0) break;

foreach (Match m in mc) {

// Если такой элемент уже находили, то пропускаем if (func.IndexOf(m. Value) < 0)

continue;

BDSymbol elm = BDSymbol.Load(elemBlockFile);

string elemName = "e_" + schemeLayers.Count + "_" + elemLayer.Count;

elm.Name = elemName;

elm.PinOut.Add(elemName);

elemPinLayer.Add(elemName);

// Заменяем только первое вхождение строки //int loc = func.IndexOf(m.Value);

//func = func.Remove(loc,m.Value.Length).Insert(loc,elemName); func = func.Replace(m.Value, elemName);

MatchCollection mcVars = Regex.Matches(m.Value, " (-?[a-zA-Z0-9_]+)");

for (int i = 0; i < 4; i++) {

string s = mcVars[i].Groups[1].Value;

if (IsVarieble(s)) {

elm.PinIn.Add(changepins(s, getlayer(elm.Name), schemeLayers[0],

pinLayers[0]));

}

else

elm.PinIn.Add(s);

}

elemLayer.Add(elm);

}

schemeLayers.Add(elemLayer); pinLayers.Add(elemPinLayer);

}

//Инверсная функция

if (SecChan) {

int n = schemeLayers.Count;

for (int i = 1; i < n; i++) {

List<BDBlock> elemLayer = new List<BDBlock>(); List<string> elemPinLayer = new List<string>();

foreach (BDBlock block in schemeLayers[i]) {

BDSymbol elm = BDSymbol.Load(elemBlockFile2); string elemName = "m_" + i + "_" + elemLayer.Count; elm.Name = elemName; elm.PinOut.Add(elemName); elemPinLayer.Add(elemName);

for (int j = 0; j < 4; j++) {

string s = block.PinIn[j]; if (IsVarieble(s) || IsConst(s))

elm.PinIn.Add(changepins(InverseVarieble(s),

getlayer(elm.Name), schemeLayers[0], pinLayers[0]));

//elm.PinIn.Add(InverseVarieble(s)); else

elm.PinIn.Add(InverseFunction(s));

}

elemLayer.Add(elm);

}

int pos = 1;

int cco = schemeLayers[i].Count; for (int jj = 0; jj < cco; jj++)

schemeLayers[i] .Insert(pos, elemLayer[jj]); pinLayers[i].Insert(pos, elemPinLayer[jj]); pos += 2;

}

}

}

//Если спейсеры не доступны

if (_variablesWith2Spaicers.Count > 0 && (SelectSpaicer || OnlyZeroSpacier)) {

Cont(schemeLayers, pinLayers);

}

//Индекаторы

if (SecChan && Indecators) {

int n = schemeLayers.Count; int pos = 2;

for (int i = 1; i < n; i++) {

List<BDBlock> indLayer = new List<BDBlock>(); List<string> indPinLayer = new List<string>();

foreach (BDBlock item in schemeLayers[pos - 1]) {

if (item.Name.StartsWith("\"e")) {

int layerNumber = getlayer(item.Name); BDSymbol elm;

if ((layerNumber % 2) == 0) {

elm = BDSymbol.Load(orBlockFile);

}

else elm = BDSymbol.Load(andBlockFile);

string elemName = "a_" + i + "_" + indLayer.Count;

elm.Name = elemName;

elm.PinOut.Add(elemName);

indPinLayer.Add(elemName);

string inPin = item.PinOut[0];

inPin = inPin.Replace("\"", "");

elm.PinIn.Add(inPin);

string pinIn2;

if (IsVarieble(inPin))

pinIn2 = InverseVarieble(inPin);

else {

pinIn2 = inPin.Replace('e', 'm');

}

elm.PinIn.Add(pinIn2); indLayer.Add(elm);

}

}

schemeLayers.Insert(pos, indLayer); pinLayers.Insert(pos, indPinLayer); pos += 2;

}

}

#endregion

#region Выход // Слой выходов

List<BDBlock> outLayer = new List<BDBlock>(); BDPin outPin = BDPin.Load(pinOutBlockFile); outPin.Name = "z";

if (Indecators && SecChan) {

outPin.PinIn.Add(pinLayers[pinLayers.Count - 2][0]);

else outPin.PinIn.Add(pinLayers[pinLayers.Count - 1][0]); outLayer.Add(outPin);

if (SecChan) {

outPin = BDPin.Load(pinOutBlockFile); outPin.Name = "-z";

if (Indecators) {

outPin.PinIn.Add(pinLayers[pinLayers.Count - 2][1]);

}

else outPin.PinIn.Add(pinLayers[pinLayers.Count - 1][1]); outLayer.Add(outPin);

}

schemeLayers.Add(outLayer); #endregion

#region Первичная расстановка блоков

List<int> maxWidth = new List<int>();

int left = 0;

int top = 0;

int hspace = 30;

int spaceforelement = 20;

int vspace = 60;

for (int l = 0; l < schemeLayers.Count; l++) {

top = 0;

int countelements = 0;

// Вычисляем максимальную ширину элемента и задаём начальное положение

for (int e = 0; e < schemeLayers[l].Count; e++) {

maxWidth.Add(0);

if ((schemeLayers[l][e] is BDSymbol) || (schemeLayers[l][e] is BDPin))

countelements++; schemeLayers[l][e] .Left = left; schemeLayers[l][e].Top = top; top += schemeLayers[l][e].Height + vspace; if (schemeLayers[l][e].Width > maxWidth[l])

maxWidth[l] = schemeLayers[l][e].Width;

}

left += maxWidth[l] + hspace + spaceforelement * countelements;

}

#endregion