Разработка математической модели пропорционально-интегрально-дифференциального регулятора и алгоритмов его функционирования в системе остаточных классов тема диссертации и автореферата по ВАК РФ 05.13.18, кандидат технических наук Югов, Дмитрий Николаевич

• Югов, Дмитрий Николаевич
• кандидат технических наук
• 2008

Оглавление диссертации кандидат технических наук Югов, Дмитрий Николаевич

Основные обозначения и сокращения.

Введение.

Глава 1. Аналитический обзор методов и автоматических систем регулирования технологических параметров объектов.

1.1. Анализ методов, моделей и структур пропорционально-интегрально-дифференциальных контроллеров.

1.2. Обоснование применения системы остаточных классов для модели пропорционально-интегрально-дифференциального контроллера.

1.3. Основные свойства и структуры искусственных нейронных сетей.

1.4. Выбор программируемой логической интегральной схемы для реализации модулярных вычислений на нейронных сетях.

1.5. Обзор и анализ структуры и возможностей логических интегральных схем.

1.6. Выбор языка моделирования для синтеза структуры пропорционально-интегрально-дифференциального контроллера.

1.7. Постановка задачи исследования.

1.8. Выводы по первой главе.

Глава 2. Разработка математической модели пропорционально-интегрально-дифференциального нейроконтроллера в системе остаточных классов.

2.1. Разработка структурной схемы пропорционально-интегрально-дифференциального контроллера в системе остаточных классов.

2.2. Разработка метода и алгоритма реализации укоренного преобразователя из позиционной системы счисления в систему остаточных классов.

2.3. Разработка метода и алгоритма реализации укоренного преобразователя из системы остаточных классов в позиционную систему счисления.

2.4. Математическая модель мульти пропорционально-интегрально-дифференциального нейроконтроллера, функционирующего в системе остаточных классов.

2.5. Развитие методов контроля и коррекции ошибок в модулярном пропорционально-интегрально-дифференциальном нейроконтроллере.

2.6. Синтез пропорционально-интегрально-дифференциального контроллера на базе программируемых логических интегральных схем.

2.7. Выводы по второй главе.

Глава 3. Особенности синтеза структуры пропорционально-интегрально-дифференциального контроллера в системе остаточных классов на базе элементов блочной памяти.

3.1. Разработка структурной схемы пропорционально-интегрально-дифференциального контроллера в системе остаточных классов на элементах блочной памяти.

3.2. Разработка преобразователя из двоичной системы в систему остаточных классов на элементах блочной памяти.

3.3. Разработка преобразователя из системы остаточных классов в двоичный код на элементах блочной памяти.

3.4. Разработка математической модели пропорционально-интегрально-дифференциального контроллера на элементах блочной памяти.

3.5. Синтез пропорционально-интегрально-дифференциального контроллера в системе остаточных классов на базе элементов блочной памяти программируемых логических интегральных схем.

3.6. Разработка программного обеспечения для настройки пропорционально-интегрально-дифференциального контроллера, работающего в системе остаточных классов.

3.7. Выводы по третьей главе.

Глава 4. Применение пропорционально-интегрально-дифференциальных контроллеров для системы автоматического регулирования температуры полуавтомата выдува ПАВ 600.

4.1 Анализ системы регулирования температуры полуавтомата выдува ПАВ 600.

4.2 Сравнительная оценка традиционного дискретного пропорционально-интегрально-дифференциального контроллера и контроллера, работающего в непозиционной системе счисления.

4.3. Выводы по четвёртой главе.

Введение диссертации (часть автореферата) на тему «Разработка математической модели пропорционально-интегрально-дифференциального регулятора и алгоритмов его функционирования в системе остаточных классов»

Применение вычислительной техники в автоматическом управлении является важнейшей чертой инфраструктуры современного общества. Примеры цифрового управления встречаются везде: управление зажиганием в автомобиле, настройка автоприёмника, управление химическим процессом на производстве и т.д. Цифровые устройства широко используют для создания быстродействующих, высокоточных и надёжных систем автоматического управления [1-12].

Одними из требований, предъявляемых к современным системам автоматического управления, являются их простота и высокая надёжность. В действительности добиться полной автоматизации оборудования часто бывает I не возможно, поэтому за ним необходим контроль рабочим персоналом. Если будет разработана сложная система управления, принципы и алгоритм которой труден для понимания оператором оборудования, то надёжность и безопасность такого оборудования окажутся весьма низкими. Из-за своей простоты структуры и высокой надёжности широкое распространение получили традиционные пропорционально-интегрально-дифференциальные контроллеры (ПИД-контроллеры). Они доказали свою эффективность в управлении разнообразными процессами. Применение ПИД-контроллера не требует знание точной модели процесса, поэтому они эффективны в управлении сложными процессами, математическая модель которых трудно определима. В таких контроллерах качество управления достигается путём настройки трёх параметров (коэффициент пропорциональности, время интегрирования и время д иф ф еренциирования) [17].

В настоящее время теория систем автоматического регулирования с цифровыми контроллерами находится в стадии интенсивного развития. По мере развития электронной вычислительной базы, осуществляется процесс перевода аналоговых систем в цифровые.

Современная база цифровой техники открывает широкие возможности построения цифровых ПИД-контроллеров с программной; реализацией операций в реальном времени на основе микропроцессоров.

Структура микропроцессора должна удовлетворять следующим основным требованиям: быть функционально гибкой, обеспечивать высокое быстродействие, иметь недорогую технологическую реализацию, иметь высокую надёжность [12].

В режиме работы в реальном времени период следования выходных отсчётов равен периоду дискретизации входного сигнала. Поскольку микропроцессор последовательно выполняет операции приёма, обработки и выдачи информации, частота дискретизации входного сигнала должна удовлетворять условию fd + тпПр+Т11ыд У , где: Тпр- время приёма; Тойр - время обработки; Т11ыд - время выдачи.

По сравнению с аппаратурно-реализованными цифровыми контроллерами, контроллеры с программной реализацией являются менее быстродействующими, но более универсальными, легко перестраиваемыми и имеют лучшие массогабаритные характеристики. Если для программного контроллера Т и ТвЫ1) являются константами (зависят от аппаратных возможностей плат, на базе которых выполнен контроллер), то Тойр - зависит от того, как реализовано программное описание функционирования непосредственно самого устройства. Таким образом, разработка эффективного способа реализации контроллера позволит сократить Тобр, тем самым повысить общую скорость функционирования контроллера.

В общем случае система цифрового управления физическим или техническим процессом состоит из следующих основных компонентов рисунок 1): управляющая ЭВМ, каналы обмена информацией, аналого-цифровые и цифро-аналоговые преобразователи (АЦП и ЦАП), датчики и исполнительные механизмы, собственно физический или технический процесс.

Рисунок 1 - Обобщённая схема цифрового управления процессом

Информация от удалённых объектов через каналы связи поступает к центральному управляющему компьютеру, который интерпретирует все поступающие от физического процесса данные, принимает решения в соответствии с алгоритмами программ обработки и посылает управляющие сигналы [14].

При выборе нужного канала управления исходят из следующих соображений:

1. Из всех возможных регулирующих воздействий выбирают такой поток вещества или энергии, подаваемый в объект или отводимый из него, минимальное изменение которого вызывает максимальное изменение регулируемой величины, т. е. коэффициент усиления по выбранному каналу должен быть по возможности максимальным. Тогда по данному каналу можно обеспечить более точное регулирование.

2. Диапазон допустимого изменения управляющего сигнала должен быть достаточен для полной компенсации максимально возможных возмущений, возникающих в данном технологическом процессе, т. е. должен быть запас по мощности управления в данном канале.

3. Выбранный канал должен иметь благоприятные динамические свойства, т. е. запаздывание и отношение го1^о 5 где постоянная времени объекта, должны быть как можно меньшими. Кроме того, изменение статических и динамических параметров объекта по выбранному каналу при изменении нагрузки или во времени должны быть незначительными.

Увеличение разрядности обрабатываемых величин, при сохранении высокого быстродействия, приводит к повышению требования к быстродействию ЭВМ.

Постоянное ужесточение требований к производительности, точности и надёжности цифровых контроллеров показало не возможность построения эффективного управления на базе традиционной реализации контроллеров. Преодоление данных ограничений видится в применении не традиционных подходов: применение альтернативной системы счисления (система остаточных классов (СОК)) и новой информационной технологии - технологии нейронных сетей.

По данным причинам актуальными являются исследования, направленные на применение СОК и нейронных сетей для реализации эффективных алгоритмов функционирования цифровых микроконтроллеров.

Объектом диссертационных исследований является ПИД-контроллер, работающий в автоматической системе регулирования (АСР) технологических процессов (на примере ПИД-контроллера управляющего температурой полуавтомата выдува пластиковых бутылок ПАВ 600).

Предметом диссертационных исследований являются методы, модели и алгоритмы автоматического регулирования технологических систем.

Целью диссертационных исследований является повышение скорости, точности и надёжности ПИД-контроллера.

Научная задача исследований состоит в разработке эффективных нейросетевых структур ПИД-контроллеров, работающих в системе остаточных классов.

Для решения поставленной общей научной задачи была произведена её декомпозиция на ряд частных задач:

1. Проведение аналитического обзора методов автоматического I регулирования технологических параметров объектов.

2. Обоснование переноса алгоритмов работы дискретных ПИД-контроллеров в систему остаточных классов.

3. Разработка математической модели ПИД-контроллера в системе остаточных классов с блоком контроля и коррекции ошибок.

4. Разработка эффективных алгоритмов получения остатка числа по заданным модулям и восстановления числа по его остаткам.

5. Разработка методов, алгоритмов и структуры нейросетевого ПИД-контроллера, работающего в системе остаточных классов.

6. Синтез модулярного мульти ПИД-нейроконтроллера в ПЛИС на элементах нейронных сетей конечного кольца (НСКК) и на элементах блочной памяти.

7. Сравнительная оценка эффективности традиционного ПИД-контроллера и контроллера, функционирующего в базисе ПЛИС с применением СОК и нейронных сетей.

Методы исследования.

Для решения поставленных в работе научных задач использованы методы теории чисел, алгебры, комбинаторики, дифференциального и операционного исчисления, математического моделирования, теорий автоматического регулирования, нейроматематики, дискретной математики.

Работа состоит из введения, четырёх глав, заключения и приложений.

Во введении обоснована актуальность исследования моделей систем автоматического регулирования промышленных объектов, реализованных на нейронных сетях и работающих в системе остаточных классов, сформулирована цель работы, изложены основные результаты проведённых исследований, показана их научная новизна, практическая значимость, указаны основные положения, выносимые на защиту.

В первой главе даётся анализ методов и моделей традиционных средств регулирования технологических систем, обосновывается целесообразность применения системы остаточных классов для модели ПИД-контроллера.

Произведён обзор систем моделирования цифровых устройств в базисе ПЛИС.

Показано, что наиболее распространенными моделями промышленных автоматических систем регулирования являются системы, базирующиеся на так называемых ПИ- и ПИД-контроллерах. Рассмотрены основные недостатки дискретных моделей автоматических систем регулирования и предложен подход для устранения их на основе применения системы остаточных классов и нейронных сетей.

На основе произведённого обзора и анализа программируемых логических интегральных схем была выбрана серия Virtex, являясь наиболее перспективной и производительной. Вследствие чего, была выбрана среда разработки Xilinx WebPack ISE, в которой будет осуществлён синтез моделей ПИД-контроллера.

Результатом первой главы является постановка задачи исследования.

Во второй главе разрабатывается математическая модель дискретного ПИД-контроллера, и контроллера, работающего в системе остаточных классов, на базе нейронных сетей конечного кольца. Разработаны ускоренные методы и алгоритмы преобразования между позционной системой счисления и системой остаточных классов.

На основе разработанной модели мульти ПИД-нейроконтроллера был осуществлён её синтез в базисе ПЛИС. Анализ результатов синтеза показал преимущество в производительности (в 2.2 раза) ПИД-контроллера, работающего в системе остаточных классов, по сравнению с контроллером, функционирующим в позиционной системе счисления.

С целью повышения надёжности ПИД-контроллера предложен метод и алгоритм реализации схемы контроля и коррекции ошибок, а также алгоритм подбора коэффициентов контроллера, основываясь на возможности самокоррекции кода СОК.

Результатом во второй главе является модель ПИД-контроллера работающего в СОК на элементах НСКК.

В третьей главе разрабатывается математическая модель ПИД-контроллера, работающего в системе остаточных классов на базе элементов блочной памяти с последующим синтезом в базисе ПЛИС, разрабатываются алгоритм восстановления числа по его остаткам и программное обеспечение для настройки элементов модели контроллера.

Произведён анализ методов перевода из системы остаточных классов в позиционную систему исходя из возможности их реализации на базе блочной памяти. На основе данного анализа, показывающего достоинства и недостатки каждого метода, произведён выбор метода ускоренного преобразования из СОК в двоичный код.

При синтезе устройств на элементах блочной памяти становится трудоёмким процесс перепрограммирования данных устройств, в связи, с чем был разработан программный продукт, автоматизирующий данный процесс.

На основе разработанной программы предложен алгоритм настройки ПИД-контроллера на элементах BRAM.

Результатом в третьей главе является модель ПИД-контроллера, работающего в СОК на элементах блочной памяти, с применением ускоренного алгоритма преобразования из системы остаточных классов в ! позиционную систему, а также программное обеспечение для настройки элементов BRAM.

В четвёртой главе рассмотрены вопросы применения ПИД-контроллеров для автоматической системы регулирования температуры полуавтомата выдува пластиковых бутылок ПАВ 600, и проведена сравнительная оценка качества моделей, работающих в позиционной и непозиционной системах счисления.

Сравнительный анализ показал преимущество модулярного ПИД-контроллера над позиционным. При сохранении высокой разрядности и точности обрабатываемых сигналов, ПИД-контроллер в СОК позволяет достичь более высокого быстродействия (в 3.3 раза быстрее, чем в ПСС).

В заключении обобщены итоги и результаты проведённых исследований.

В приложениях представлены листинги VHDL-программы моделей дискретных ПИД-контроллеров, работающих в позиционной системе и в СОК, пошаговый алгоритм перенастройки параметров ПИД-контроллера с применением разработанного программного продукта.

Достоверность и обоснованность полученных в диссертационной i работе теоретических результатов и формулируемых на их основе выводов обеспечивается строгостью производимых математических выкладок, базирующихся на теории чисел, дискретной математики, системы остаточных классов и теории автоматического регулирования. Справедливость выводов относительно эффективности предложенных алгоритмов подтверждена математическим моделированием.

Научная новизна работы заключается в следующем:

1. Доказана целесообразность и преимущества переноса модели дискретного ПИД-контроллера в систему остаточных классов.

2. Разработана обобщённая схема ПИД-контроллера в СОК, отличающаяся от известных высокими показателями скорости, точности и надёжности работы.

3. Впервые разработана математическая модель мульти ПИД-нейроконтроллера, работающего в СОК на элементах НСКК и на элементах блочной памяти.

4. Разработаны методы и алгоритмы ускоренного прямого преобразования из ПСС в СОК и обратного из СОК в ПСС.

5. Разработан метод контроля и коррекции ошибок в модулярном ПИД-контроллере.

6. Разработан комплекс программ для синтеза структуры ПИД-контроллера.

7. Проведена оценка эффективности моделей ПИД-контроллеров в позиционной и непозиционной системах счисления.

Практическая значимость. Разработанная модель ПИД-контроллера может быть использована в различных областях промышленности в составе различных автоматических систем регулирования. Полученные результаты, основанные на реальных данных диссертационных исследований, могут быть использованы на действующем оборудовании (полуавтомат выдува ПАВ 600) для создания автоматической системы регулирования температуры.

На защиту выносятся следующие основные положения:

1. Архитектура ПИД-контроллера в СОК на элементах НСКК и BRAM.

2. Математическая модель мульти ПИД-нейроконтроллера.

3. Метод и алгоритм ускоренного преобразования из ПСС в СОК и из СОК в ПСС.

4. Метод и алгоритм коррекции ошибок.

5. Комплекс программ для синтеза и настройки ПИД-контроллера.

6. Оценка эффективности контроллеров, работающих в позиционной системе и в СОК.

Апробация работы. Основные результаты работы были представлены в журнале "Нейрокомпьютеры: разработка и применение" (Москва, 2007 г.), в журнале "Мехатроника, автоматизация, управление" (Москва, 2007 г.), в трудах XIX международной научной конференции "Математические методы в технике и технологиях" (Воронеж, 2006 г.), на 52-й научно методической конференции преподавателей и студентов Ставропольского государственного университета "Научно-инновационные достижения ФМФ в области физико-математических и технических дисциплин" (Ставрополь, 2007 г.), на региональной научно-технической конференции "Математическое моделирование и информационные технологии в технике, экономике и , образовании" (Невинномысск, 2006 г.), на XXXVI научно-технической конференции по итогам работы профессорско-преподавательского состава СевКавГТУ "Естественные и точные науки, технические и прикладные науки" (Ставрополь 2007 г.), на I Международной научно-практической конференции (Невинномысск 2008 г.).

Публикации. Основные результаты работы отражены в 10 публикациях суммарным объёмом 25 страницы, из них две в журналах, рекомендованных ВАК, зарегестрирована программная разработка в Отраслевом фонде алгоритмов и программ (свидетельство об отраслевой регистрации разработки №6221 от 24.05.2006, номер государственной регистрации 50200600782 от 25.05.2006.

Автор выражает искреннюю благодарность научному руководителю -заслуженному деятелю науки и техники РФ, доктору технических наук, профессору, академику Международной академии информатизации Николаю Ивановичу Червякову, а также сотрудникам кафедры Информационных систем и технологий Невинномысского филиала Сев. Кав. ГТУ за советы и замечания, высказанные при обсуждении работы.

Заключение диссертации по теме «Математическое моделирование, численные методы и комплексы программ», Югов, Дмитрий Николаевич

4.3. Выводы по четвёртой главе

1. Произведён анализ системы автоматического регулирования полуавтомата выдува пластиковых бутылок ПАВ-600, на основании которого выявлен основной технологический параметр, подлежащий контролю. Выдержка преформ при постоянной температуре 85°С позволяет избежать брака на этапе формирования пластиковой бутылки.

2. Произведён анализ контроллеров, работающих в позиционной системе счисления и в системе остаточных классов. Данный анализ показал: ПИД-нейроконтроллер в СОК на блочной

• памяти имеет максимальную производительность 290,44 МГц, тем самым превосходя модулярный ПИД-контроллер на НСКК в 1.8 раз, имеющего производительность 162,259 МГц.; позиционный контроллер является наименее производительным (91,199 МГц), отставая от модулярного на BRAM в 3.2 раза.

3. Лимитирующий фактором применения модулярных ПИД-контроллеров на младших моделях ПЛИС (серии Spartan 2 и ниже) являются их высокие требования к аппаратной части. Для преодоления данного ограничения предложен комбинированный подход к синтезу ПИД-контроллера в СОК.

Заключение

В диссертационной работе проведены исследования, направленные на I повышение скорости работы ПИД-контроллера при сохранении высокой точности и надёжности. В результате получены следующие научные и практические результаты:

1. Показано, что арифметика системы остаточных классов является перспективным средством реализации алгоритмов автоматического регулирования за счёт максимального распараллеливания элементарных арифметических операций. Перевод моделей автоматических систем регулирования в непозиционную систему счисления, позволяет достичь высокой точности за счёт целочисленной обработки данных. Анализ структуры ПЛИС показал, что модулярная арифметика является разумным подходом реализации вычислений с высокой степенью интеграции в ПЛИС. Высокая "природная" схожесть нейронных сетей и системы остаточных I классов позволила разработать новую вычислительную базу для построения ПИД-контроллера.

2. Разработана математическая модель и схема ПИД-контроллера в системе остаточных классов на базе нейронных сетей конечного кольца с блоком контроля и коррекции ошибок.

3. Осуществлён синтез математической модели мульти ПИД-нейроконтроллера на элементах НСКК с последующей реализацией в базисе ПЛИС. Синтезированный мульти ПИД-нейроконтроллер в СОК показывает итоговую скорость в 202.020МГц, тем самым превышая скорость аналогичного контроллера в позиционной системе на 122%. j

4. Разработанные методы и алгоритмы прямого преобразования данных из ПСС в СОК и обратного преобразования СОК-ПСС позволили повысить эффективность модулярных нейроконтроллеров.

5. На основании анализа модели контроллера в СОК предложено развитие метода контроля и коррекции ошибок в модулярном ПИД-нейроконтроллере, а также алгоритм подбора коэффициентов для повышения надёжности, исходя из свойств самокоррекции кода СОК. Таким образом, разработанные метод и алгоритм позволяют контроллеру работать даже при отказе отдельных его узлов, а также добавляя 16,67% возможность I самокоррекции единичных и 2.78% двойных ошибок.

6. Впервые разработана структура ПИД-контроллера, работающего на элементах блочной памяти. Разработанный ускоренный метод и алгоритм преобразования из СОК в ПСС на основе блочной памяти позволил повысить скорость работы контроллера в 1.44 раза.

7. Осуществлён синтез мульти ПИД-контроллера на элементах блочной памяти в базисе ПЛИС. Результаты синтеза показали, что ПИД-контроллер в СОК имеет итоговую скорость в 290.444МГц, тем самым превышая скорость аналогичного контроллера на НСКК в 1.5 раза.

8. Разработан комплекс программ моделирования основных функциональных блоков модулярных нейросетевых структур на базе VHDL (приложения 1-10), которые использованы при синтезе высокоэффективных ПИД-нейроконтроллеров, реализованных на основе НСКК и блочной памяти в базисе ПЛИС. Разработанное программное обеспечение позволяет в 3-4 раза повысить скорость перепрограммирования узлов памяти ПИД-контроллера.

9. Произведена сравнительная оценка по аппаратным затратам и скорости работы контроллеров, работающих в позиционной системе счисления и в СОК. Сравнение показало, что контроллер в СОК работает в 3.2 раза быстрее по сравнению с позиционным, но требует больших ресурсов ПЛИС.

На основании анализа моделирования, синтеза и реализации контроллеров, работающих в СОК, сделан вывод о том, что применение СОК вместе с использованием искусственных нейронных сетей, параллельной организации вычислений, применения табличной арифметики и принципов конвейерной обработки — даёт возможность построить высокопроизводительный ПИД-нейроконтроллер, функционирующий в СОК, производительность которого превышает аналогичный, работающий в ПСС. Высокая надёжность модулярного ПИД-контроллера позволяет его применять в высокоответственных областях автоматического регулирования.

Таким образом, предложен и разработан новый класс модулярных ПИД-нейроконтроллеров, обеспечивающий высокую эффективность автоматического управления технологическим процессом полуавтомата выдува пластиковых бутылок ПАВ-600.

Список литературы диссертационного исследования кандидат технических наук Югов, Дмитрий Николаевич, 2008 год

1. Куропаткин П.В. Теория автоматического управления Текст. / П.В. Куропагкин. -М.: Высш. шк, 1973. 344 с.

2. Месарович М. Общая теория систем: математические основы Текст. / М. Месарович, Я. Такахара; под ред. С.В. Емельянова. М.: Мир, 1978. -402с.

3. Макаров И.М. Линейные автоматические системы (элементы теории, методы расчёта и справочный материал) Текст. / И.М. Макаров, Б.М. Менский. -2-е изд., перераб. и доп.-М.: Машиностроение, 1982. -504 с. i

4. Миронов К.А. Автоматические регуляторы Текст. / К.А. Миронов, ЛИ. Шипетин Справочные материалы.-М.: Машгиз, 1961.-207 с.

5. Неймарк Ю.И. Динамические модели теории управления Текст. / Ю.И. Неймарк, Н.Я. Коган, В.П. Савельев-М. : Наука. Главная редакция физико-математической литературы, 1985.-3812 с.

6. Зайцев Г.Ф. Основы автоматического регулирования и управления Текст. / Г.Ф. Зайцев, В .И Коспок, ПИ. Чи наев-Киев: Техника, 1975.-496с.

7. Попов Е.П Автоматическое регулирование и управление Текст. / Е.П. Попов.-М. : Наука, 1966.-508 с. ,

8. Ройнтерберг Я.Н. Автоматическое управление Текст. / Я.Н Ройнтерберг.-М.: Наука, 1978.-522с.

9. Стрейц В. Применение автоматического регулирования в промышленности Текст. / В. Стрейц, М. Балда, М Крампера.-М.: Гостоптехиздат, 1960. 327 с.

10. Теория автоматического управления Текст. : в 2 ч. : теория линейных систем автоматического управления [Текст] / под ред. А. А. Воронова. М.: Высш.шк., 1986-367с.-1ч.

11. Теория автоматического управления Текст. :2ч./ под ред. А.В. Нетушила. -М. : Высш.шк., 1972.510 с. -1 ч.

12. Теория автоматического управления Текст. : в 2 ч. : теория линейных систем автоматического управления / под ред. А.А. Воронова. М.: Высш.шк., 1986.-504с.

13. Теория автоматического управления Текст. : в 2 ч. / Под ред. А.В. Нетушила. -М. : Высш.шк., 1972. 604 с. -2 ч.

14. Олсон Г. Цифровые системы автоматизации и управления Текст. / Г. Олсон, Джангуидо Пиани СПб.: Невский Диалект, 2001. -557с.: ил.

15. Бесекерский В.А. Теория систем автоматического управления Текст./ В.А. Бесекерский, Е.П Попов. СПб.: Изд-во «Профессия», 2003. - 752 с.

16. Гостев В.И. Системы управления с цифровыми регуляторами Текст.: Справочник / В.И. Гостев.-К.: Техника, 1990.-280 с.

17. Омату С. Нейроуправление и его приложения Текст. / С. Омату, М. Халид, Р. Юсоф М.: ИПРЖРБ, 2000. -272с.

18. Королёв В.Г. Электронные устройства автоматики Текст. Учебное пособие / В.Г. Королёв. -М.: Высшая школа, 1991г, 256с. ил.

19. Ким Д.П. Теория автоматического управления Текст. :2т.: линейные системы. — М.: ФИЗМАТЛИТ, 2003.-288 с.-1 т.

20. Изерман Р. Цифровые системы управления Текст. : [пер.с англ.] / Р. Изерман ; под ред. ИМ Макарова-М.: Мир, 1984. 541 с. ил.

21. Штейнбегр Ш.Е. Промышленные автоматические регуляторы Текст. / Ш.Е. Штейнбегр, Л.О. Хвилевицкий, М.А Ясгребенский.-М.:Энергия. 1973-568с.

22. Блейхуг Р. Быстрые алгоритмы цифровой обработки сигналов Текст.: [пер. с англ.] / Р. Блейхуг М.: Мир, 1989.-448 с.

23. Сергиенко А.Б. Цифровая обработка сигналов Текст. / А.Б. Сергиенко. СПб.: Питер, 2003.-604 с.

24. Гоулд Б. Цифровая обработка сигналов Текст. :[пер. с англ.] / Б. Гоулд, Ч. Рэйдер; под ред. AM. Трахтмана.—М.: Сов. радио 1973.

25. Тарасов ИЕ. Разработка цифровых устройств на основе ПЛИС Xilinx с применением языка VHDL Текст. /ИЕ.Тарасов. -М.: Горячая линия—Телеком, 2005.-252 е.: ил.

26. Зотов В.Ю. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx в САПР WebPACIC ISE Текст. / В.Ю. Зотов. М.: Горячая линия - Телеком, 2003. -624 е., ил.

27. Грушвицкий Р.И. Проектирование систем на микросхемах программируемой логики Текст. / Р.И. Грушвицкий, А. X. Мурсаев, Е. П.I

28. Угрюмов. СПб.: БХВ-Петербург, 2002.-608 с.

29. Соловьев В.В. Проектирование цифровых систем на основе программируемых логических интегральных схем Текст. / В.В. Соловьев. -М.: Горячая линия- Телеком, 2001. 636 с.

30. Стемковский А.Л. Особенности реализации устройств цифровой обработки сигналов в интегральном исполнении с применением модулярной арифметики Текст. / А.Л. Стемковский, А.И. Корнилов, М.Ю. Семёнов // Информационные технологии, №2, 2004. С. 2-9.

31. ПЛИС с архитектурой FPGA семейства Spartan-II. Краткое техническое описание Текст. ЗАО «Scan». -М.: 2000.

32. Перепрограммируемые в системе ПЛИС CPLD семейства ХС9500. Краткое техническое описание Текст. ЗАО «Scan». — М.: 2001.

33. Капитанов В.Д. Проектирование цифровых устройств на микросхемах программируемой логики фирмы Xilinx Текст. / В.Д. Капитанов, В.Г. Мистюков. М.: «Scan engineering telecom», 1999.

34. Червяков ИИ. Цифровая схемотехника систем и комплексов ракетных войскГексг.: учебно-методическое пособие / ИИ. Червяков, А.Н. Зайцев. Ставрополь, СВИС РВ, 2006.-430с. I

35. Перельройзен Е.З. Проектирование на VHDL Текст. / Е.З. Перельройзен. — М.:"Солон" • 2004 г. • 448 с.

36. Бибило П. Основы языка VHDL Текст./П. Бибило.-М.: "ЖИ", 2007. 328 с.

37. Суворова Е. Проектирование цифровых систем на VHDL Текст. / Е. Суворова, Ю. Шейнин. СПб.: "BHV - Санкт - Петербург", 2003. - 576 с.

38. Червяков Н.И. Модулярные параллельные вычислительные структуры нейропроцессорных систем Текст. / Н.И. Червяков, ПА. Сахнюк, А.В.

39. Шапошников, СЛ. Ряднов.- М.: ФИЗМАТЛИТ, 2003.- 288 с.

40. Применение вычетов для представления и обработки данных Текст. / Н.И. Червяков, Л.Б. Копыткова, Е.В. Нетерпимова, М.Х. Хатамова // Вестник СГУ, Вып. 18. Ф.-м. Науки-Ставрополь: изд-во СГУ, 1999. С.64-72.

41. Шауман А.М. Основы машинной арифметики Текст. / А.М. Шауман.—СПб.: Изд-во Санкт-Петербургского ун-та. 1979. 312 с. ил.I

42. Оценка целесообразности применения системы остаточных классов в аппаратуре обработки сигналов Текст. / Ю.В. Шубе // Радиоэлектроника.-1985.-Т.28.№8. -С.58-62.

43. Галушкин А.И. Нейрокомпьютеры в системах обработки сигналов Текст. : коллективная монография / А.И. Галушкин ; под ред. академика РАН Ю.В. Гуляева и д.т.н., проф. А.И. Галушкина.- М.: Радиотехника, 2003.- 224 с.

44. Осовский С. Нейронные сети для обработки информации Текст. / С. Осовский; пер. с польского И.Д. Рудинского.-М.:Финансы и статистика, 2002. 344 с.

45. НейроматематикаГексг. : учебное пособие для вузов / под ред. А.И. Галушкина. М.: ИПРЖР, 2002.- 448 с.

46. Терехов В.А. Нейросетевые системы управления Текст. / В.А. Терехов, Д.В. Ефимов, И.Ю. Тюкин; под ред. А.И. Галушкина.-М.:ИПРЖР,2002. -301с. I

47. Уоссермен Ф. Нейрокомпьютерная техника Текст. / Ф. Уоссермен.-М.:Мир.1992. 210с.

48. Романцев Ю.В. Защита информации в компьютерных системах Текст. / Ю.В. Романцев, П.А. Тимофеев, В.Ф. Шаньгин.- М.: Радио и связь, 1999.- 328 с.

49. Червяков Н.И. Нейрокомпьютеры в остаточных классах Текст. / Н.И. Червяков, П. А. Сахнюк, А.В. Шапошников, А.Н. Макоха,- М.:

50. Радиотехника, 2003.- 272 с.

51. Велишша А.В. Высокопараллельные вычислительные структуры в классе вычетов Текст. : сборник тезисов / А.В. Велигоша, СА. Великих- СПб.: ВИКА, 1995.-С.47-49.

52. Коляда А. А. Модулярные структуры конвейерной обработки цифровой информации Текст. / А. А. Коляда, ИТ. Пак. Минск: Университетское. 1992.-256 с.52Бухштаб А.А. Теория чисел Текст./А.А. Бухштаб.-М.: «Учпедгиз», 1960.

53. Виноградов И.М. Основы теории чисел Текст. / И.М. Виноградов. М.: «Наука», 1965.

54. Червяков Н.И. Преобразователи цифровых позиционных и непозиционных кодов в системах управления и связи Текст. / Н.И. Червяков. Ставрополь: СВВИУС, 1985.

55. Акушский И.Я. Машинная арифметика в остаточных классах Текст. / И.Я. Акушский М.: Советское радио, 1968.- 440 с.

56. Дадаев Ю.Г. Арифметические коды, исправляющие ошибки Текст. /Ю.Г. Дадаев. М.: Советское радио, 1968. - 168 с. j

57. Дадаев Ю.Г. Теория арифметических кодов Текст. / Ю.Г. Дадаев. М.: Радио и связь, 1981.- 272 с.

58. Этцель М., Джентле В.К. Система счисления избыточных остаточных классов для детектирования и корректировки ошибок в цифровых фильтрах Текст. IEEF TVAIS, 28-N05, 057-80.

59. Торгашев В.А. Система остаточных классов и надежность ЦВМ Текст. / В.А. Торгашев. М.: «Советское радио», 1973. - 116 с.

60. Математическая модель для исследования корректирующих свойств модулярной нейрокомпьютерной системы Текст. / Ю.А. j Стрекалов // Инфокоммуникационные технологии, том 2, № 4,2004 г., с. 40 46.

61. Червяков Н.И. Нейрокомпыотерные технологии в инфокоммуникационных системах военного назначения Текст. : учебное пособие / Н.И. Червяков, П.А. Сахнюк, Д.В. Сивоплясов, А.В. Шапошников. -Ставрополь: СВИС РВ, 2006. -150 с.

62. Принципы построения модулярных сумматоров и умножителей Текст. / Н.И. Червяков, ИВ. Дьяченко // Труды юбилейной конференции «Модулярная арифметика», Москва, 2005. -13 с.

63. Высокоскоростная обработка сигналов с использованием непозиционной арифметики Текст. / Н.И Червяков, К.Т. Тынчеров, АБ. Велигоша // Радиотезника. -1997. №10.-с. 23-27.

64. Бобровский С.И. Delphi 7 Текст. : учебный курс / СМ. Бобровский. СПб.:Питер, 2004.-736 е.: ил.

65. Delphi 6. Базы данных и приложения Текст. : лекции и упражнения. К.: Издательство «ДиаСофт», 2001.-576 с.

66. Югов, Д.Н. Применение нейросетевой логики для контроля технологического процесса Текст. / Д.Н. Югов // Материалы ТХ региональной научно-технической конференции.- Невинномысск, изд-во Сев.-Кавказ. гос. технич. ун-та, 2005, с. 101. ,

67. Югов, Д.Н. Сравнительный анализ алгоритмов преобразования из двоичной системы в систему остаточных классов Текст. / Д.Н. Югов // Математические методы в технике и технологиях ММТТ-19. сб. трудов XIX Межународн. науч. конф., том 10,2006 г., с. 135-136.

68. Югов, Д.Н. Программа для инициализации содержания ячеек блочной памяти Текст. / Д.Н. Югов // Компьютерные учебные программы и инновации, 2007, №4. С.68.

69. Югов, Д.Н. Модулярные ПИД-регуляторы, на базе нейронных сетей конечного кольца Текст. / Н.И. Червяков, А.В. Лавриненко, Д.Н. Югов // Нейрокомпьютеры: разработка, применение, 2007 г., №5, с. 40-48.

70. Югов, Д.Н. Реализация ПИД-закона регулирования в системе остаточных классов на ПЛИС фирмы Xilinx Текст. / Д.Н. Югов // Мехатроника, автоматизация, управление, 2007 г. №7, с. 40-44.

71. Югов, ДН. Развитие методов коррекции ошибок в модулярном ПИД-контроллере Тескт. / Д.Н. Югов //Материалы I Международной научно-практической конференции. -Невинномысск: НИЭУД 2008 г., т.2, с.305-307.

72. Дружинин Г.В. Надёжность автоматизированных систем Текст.: изд. 3-е, перераб. и доп. / Г.В. Дружинин -М.: «Энергия», 1997. 386с.

73. Питерсон У. Коды, исправляющие ошибки Текст. / У. Пигерсон, Э. Уэлдон -М. : Изд. «Мир», 1976.-288 с.

74. Грегори Р. Безошибочные вычисления. Методы и приложения Текст.: [пер. с англ.] / Р. Грегори, Е. Кришнамурти М.: Мир, 1988. - 208 е., ил.

75. Червяков НИ Отказоустойчивость специализированных процессоровIавтоматизированных систем управления и средств связи Текст. / НИ Червяков, В.А. Краснобаев, В.П. Ирхин. СВВИУС, 1991 г. 56с.

76. Червяков НИ. Надёжность и живучесть систем управления и связи функционирующих в СОК Текст. / НИ Червяков, НИ Швецов, С.Н. Хлевной, СВВИУС, 1986.-62с.

77. Торгашев В.А. Система остаточных классов и надёжность ЦВМ Текст. / В.А. Торгашев.-М.: Советсвое радио, 1973.-120с.

78. Червяков НИ Надёжностный синтез цифровых систем управления и связи Текст. / НИ Червяков, В.А. Краснобаев. СВВИУС 1991 г. 58с. |

79. N. Szabo and R Tanaka. Residue Arithmetic and its Applications to Computer Technology (McGraw-Hill, 1967).

80. F. J. Taylor, Residue Arithmetic: a Tutorial with Examples, COMPUTER, 17(5), 1984,50-62.

81. M. Sonderstrand, W. К Jenkins, G. A. Jullien and F. J. Taylor, Residue Arithmetic: Modem Applications in Digital РЮ control is a crucial component in many high- Signal Processing (IEEE Press Reprint Series. IEEE Press, 1986).

82. A. Garcia, U. Meyer-Base and F. J. Taylor, Pipelined Hogenauer CIC Filters Using Field-Programmable Logic and Residue Number System, 1998 IEEE International Conference on Acoustics, Speech and Signal Processing, 5,1998,3085-3088. |

83. A. Garcia, U. Meyer-Base, A. Lloris and F. J. Taylor, RNS Implementation of FIR Filters Based on Distributed Arithmetic using Field-Programmable Logic, 1999 IEEE International Symposium on Circuits and Systems, 1,1999,486-489.

84. J. Ramirez, A. Garcia, P. G. Fernandez, L. Panilla and A. Lloris, A New Architecture to Compute the Discrete Cosine Transform Using the Quadratic Residue Number System, 2000 IEEE International Symposium on Circuits and Systems, 5,2000,321-324.

85. Astrom, KJ. and Hagglund, Т., РЮ Control. Theory, Design and Tuning. 2nd ed., (Instrument Society of America, Research Triangle Park, NC, 1995).

86. R Kurfess, R and H Jenkins, Ultra-High Precision Control, in The Control Handbook (CRC Press, 1996).

87. L. Parrilla, A. Garcia and A. Lloris, Implementation of High Performance РЮ Controllers

88. Using RNS and Field- Programmable Devices, 2000 IFAC Workshop on Digital Control, 2000,628-631.

89. K. J. Astrom and T. Hagglund, РШ control, in The Control Handbook (CRC Press, 1996).

90. J. Rose, A. El Gamal and A. Sangiovanni-Vincentelli, Architecture of Field-Programmable Gate Arrays, Proc of the IEEE, 81(7), 1993,1013-1028.

91. M. Griffin, F. J. Taylor, and M. Sousa, New scaling algorithms for the Chinese Remainder Theorem, 22nd Asilomar Conference on Signals, Systems and Computers, 1988.

92. S. Trimberger, A Reprogrammable Gate Array and Applications, Proc of the ШЕЕ, 81(7), 1993,1030-1041.

93. Baneiji D.K. A Novel Implementation Method for Addition and Substraction in Residue

94. Number System, //IEEE Trans, on Computers, vol. 23, #1,1974. pp. 106-109.

95. Bayoumi MA., Jullien G.A., Miller W.C. A VLSI Implementation of Residue Adders, // IEEE Transactions on Circuits and Systems, vol. CAS-34, #3,1987.

96. Dick C. FPGAs: The High-End Alternative for DSP Applications // DSP Engineering, Spring 2000.

97. Lakhani G. Some fast Residual Arithmetic Adders, // International Journal of Electronics, vol 77, #2,1994. pp. 225-240.

98. Реализация ПИД-регулятора работающего в позиционной системе счисления на ПЛИС.library IEEE;use IEEE.STD LOGIC l 164.ALL; use IEEE.STDLOGICARITH.ALL; use IEEE.STDLOGICUNSIGNED.ALL;entity PID is

99. У<=У0; x2<-xl; xl<=x; end if; end process;end Behavioral;

100. Реализация ускоренного преобразователя ПСС-СОК в ПЛИС.Iuse IEEE.STDLOGICl 164.ALL; use IEEE.STDLOGICARITH.ALL; use IEEE.STDLOGICUNSIGNED.ALL;entity pidnero is

101. END COMPONENT; COMPONENT neronsum53 PORT(x : IN stdlogicvector(9 downto 0); elk : IN stdlogic;у : OUT stdlogicvector(5 downto 0) );

102. END COMPONENT; COMPONENT tosok55 PORT(x : IN stdlogieveetor(7 downto 0);elk : IN stdlogic; iу : OUT stdlogieveetor(5 downto 0)

103. END COMPONENT; COMPONENT neron55 PORT(x : IN stdlogicvector(9 downto 0); elk : IN stdlogic;у : OUT stdlogicvector(5 downto 0) );

104. END COMPONENT; COMPONENT tosok57 PORT(x : IN stdlogicvector(7 downto 0); elk : IN stdlogic;у : OUT stdlogicvector(5 downto 0)

105. END COMPONENT; COMPONENT neron57 PORT(x : IN stdlogicvector(9 downto 0); elk : IN stdlogic;у : OUT stdlogicvector(5 downto 0) );

106. END COMPONENT; COMPONENT tosok59 PORT(x : IN stdlogicvector(7 downto 0); elk : IN stdlogic;у : OUT stdlogicvector(5 downto 0) );

107. END COMPONENT; COMPONENT neron59 PORT(x : IN stdlogicvector(9 downto 0); elk : IN stdlogic;у : OUT stdlogicvector(5 downto 0) );

108. END COMPONENT; COMPONENT tosok61 PORT(x : IN stdlogicvector(7 downto 0); elk : IN std logic;у : OUT stdlogicvector(5 downto 0) );

109. Реализация ускоренного преобразователя СОК-ПСС в ПЛИС.library IEEE;use IEEE.STDLOGICl 164.ALL; use IEEE.STDLOGICARITH.ALL; use IEEE.STDLOGICUNSIGNED.ALL;entity SOKtoPSSlut is

110. Port ( al : in stdlogicvector(5 downto 0); a2 : in stdlogicvector(5 downto 0); a3 : in stdlogicvector(5 downto 0); a4 : in stdlogicvector(5 downto 0); a5 : in stdlogicvector(5 downto 0); elk : IN stdlogic;

111. END COMPONENT; COMPONENT LUT12 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(l 1 downto 0)

112. END COMPONENT; COMPONENT LUT13 PORT(a : IN stdlogieveetor(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(l 1 downto 0)

113. END COMPONENT; COMPONENT LUT14 PORT(a : IN stdlogieveetor(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(l 1 downto 0)

114. END COMPONENT; COMPONENT LUT24 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN std logic;ap : OUT stdlogicvector(l 1 downto 0) );

115. END COMPONENT; COMPONENT LUT34 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(l 1 downto 0) );

116. COMPONENT lutmodsum55 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(5 downto 0)

117. END COMPONENT; COMPONENT lutmodsum57 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(5 downto 0) );

118. END COMPONENT; COMPONENT lutmodsum59 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(5 downto 0) );

119. END COMPONENT; COMPONENT Iuta3plp21. PORT(a : IN stdlogicvector(5 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(17 downto 0) );

120. END COMPONENT; COMPONENT Iulta4plp2p3 PORT(a : IN stdlogicvector(5 downto 0); elk : IN std logic;ap : OUT stdlogicvector(23 downto 0) );

121. Y<=aa 11 +rez 1 +rez2+r ez3 +rez4;end if;end if;end process; Iend Behavioral;

122. Реализация канала мульти ПИД-нейроконтроллера в ПЛИС.library IEEE; !use IEEE.STDLOGICl 164.ALL; use IEEE. STDLOGICARITH.ALL; use IEEE.STDLOGICUNSIGNED.ALL;entity pidneromath is

123. COMPONENT nera0p53clp53 PORT(x : IN stdlogicvector(5 downto 0); elk : IN stdlogic;у : OUT stdlogicvector(5 downto 0) );

124. END COMPONENT; COMPONENT neral PORT(x : IN stdlogicveetor(5 downto 0); .elk : IN stdlogie;у : OUT stdlogicvector(5 downto 0) );

125. END COMPONENT; COMPONENT nera0p53c3p53 PORT(x : IN stdlogicvector(5 downto 0); elk : IN stdlogic;у : OUT stdlogicvector(5 downto 0) );

126. Реализация ПИД-нейроконтроллера в ПЛИС.library ШЕЕ;use IEEE.STDLOGIC1164.ALL; use IEEE.STDLOGICARITH.ALL; use IEEE.STDLOGICUNSIGNED.ALL;entity PIDSOK is

127. COMPONENT SOKtoPSSlut Port ( al : in stdlogicvector(5 downto 0); a2 : in stdlogicvector(5 downto 0); a3 : in stdlogicvector(5 downto 0); a4 : in stdlogicvector(5 downto 0); a5 : in stdlogicvector(5 downto 0); elk : IN stdlogic;

128. Реализация ускоренного преобразователя ПСС-СОК на BRAM в ПЛИС.library IEEE;use IEEE.STDLOGICl 164.ALL; use IEEE.STDLOGICARITH.ALL; use IEEE.STDLOGICUNSIGNED.ALL;entity bramPSStoSOK is

129. Реализация ускоренного преобразователя СОК-ПСС на BRAM в ПЛИС.library IEEE;use IEEE.STDLOGICl 164.ALL; use IEEE.STDLOGICARITH.ALL; use IEEE.STDLOGICUNSIGNED.ALL;entity SOKtoPSSlut is

130. Port ( al : in stdlogicvector(5 downto 0); a2 : in stdlogicvector(5 downto 0); a3 : in stdlogicveetor(5 downto 0); a4 : in stdlogicveetor(5 downto 0); a5 : in stdlogicvector(5 downto 0);elk : IN stdlogic; I

131. END COMPONENT; COMPONENT LUT12 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(ll downto 0)

132. END COMPONENT; COMPONENT LUT13 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(l 1 downto 0) );

133. END COMPONENT; COMPONENT LUT14 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(ll downto 0) );

134. END COMPONENT; COMPONENT LUT24 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(l 1 downto 0) );

135. END COMPONENT; COMPONENT LUT34 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(l 1 downto 0) );

136. COMPONENT lutmodsum55 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(5 downto 0) );

137. END COMPONENT; COMPONENT lutmodsum57 PORT(a : IN stdlogicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(5 downto 0) );

138. END COMPONENT; COMPONENT lutmodsum59 PORT(a : IN std logicvector(l 1 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(5 downto 0) );

139. END COMPONENT; COMPONENT Iuta3plp21. PORT(a : IN stdlogicvector(5 downto 0); elk : IN stdlogic;ap : OUT stdlogicvector(17 downto 0) );

140. END COMPONENT; COMPONENT Iulta4plp2p3 PORT(a : IN stdlogicvector(5 downto 0); elk : IN std logic;ap : OUT stdlogicvector(23 downto 0) );

141. Реализация канала мульти ПИД-контроллера на BRAM в ПЛИС.library IEEE;use IEEE.STDLOGICl 164.ALL; use IEEE.STDLOGICARITH.ALL; use IEEE.STDLOGICUNSIGNED.ALL;entity brampid is

142. Реализация ПИД-контроллера на BRAM в ПЛИС.library IEEE; Iuse IEEE.STDLOGIC 1164. ALL; use IEEE.STDLOGICARITH. ALL; use IEEE.STDLOGICUNSIGNED.ALL;entity bramPIDpoln is

143. COMPONENT SOKtoPSSbram PORT(al : in stdlogicvector(5 downto 0); a2 : in stdlogicvector(5 downto 0); a3 : in stdlogicvector(5 downto 0); a4 : in stdlogicvector(5 downto 0); a5 : in stdlogicvector(5 downto 0); elk : in stdlogic;

144. Настройка ПИД-контроллера с помощью разработанного программного продукта.1. Настройка модуля 53 I

145. Модуль 53 производит все математические расчёты по модулю 53.1. Mod5301. Mod530.coe

146. Данный элемент блочной памяти производит вычисление остатка входного сигнала по модулю 53.

147. Код определяющий входные и выходные параметры блочной памяти показан ниже:map530 : mod530 port тар (addr => din, elk => elk, dout => alp55 );где din — входной сигнал от датчика температуры, разрядностью 12; dout остаток по модулю 53.

148. Для формирования содержания блочной памяти воспользуемся разработанной программой (рисунок 1).

149. Впишем необходимые данные в программу: Разрядность 12; Модуль - 53;