Разработка математических моделей модулярных нейронных вычислительных структур для решения задач защиты данных в компьютерных сетях тема диссертации и автореферата по ВАК РФ 05.13.18, кандидат технических наук Евдокимов, Алексей Алексеевич

• Евдокимов, Алексей Алексеевич
• кандидат технических наук
• 2004

Оглавление диссертации кандидат технических наук Евдокимов, Алексей Алексеевич

Введение.

1. АНАЛИТИЧЕСКИЙ ОБЗОР АКТИВНЫХ МЕТОДОВ ЗАЩИТЫ ИНФОРМАЦИИ В КОМПЬЮТЕРНЫХ СЕТЯХ.

1.1. Анализ математических моделей системы пролонгированной безопасности.

1.2. Модель вычислительной сети в рамках активной безопасности.

1.3. Сравнительный анализ моделей построения современных криптопроцессоров.

1.4. Постановка задачи исследований.

Выводы по первой главе.

2. РАЗРАБОТКА МАТЕМАТИЧЕСКИХ МОДЕЛЕЙ ПРОЛОНГИРОВАННОЙ БЕЗОПАСНОСТИ РАСПРЕДЕЛЕННЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ НА ОСНОВЕ ИСКУССТВЕННЫХ НЕЙРОННЫХ СЕТЕЙ.

2.1. Структурно разрядный синтез нейронных сетей в GF(pn) в задаче ' • обновления криптографических ключей.:.

2.2. Разработка методов пролонгации модулярной пороговой схемы.

2.3. Развитие модели порогового разделения файла на базе

Китайской теоремы об остатках.

2.4. Метод передачи информации по открытому каналу на основе модулярного представления и асимметричной системы шифрования*.'.":.1.:.'.65 Выводы по второй главе.

3. РАЗРАБОТКА АРХИТЕКТУРЫ НЕЙРОСЕТЕВОГО МУЛЬТИПРОЦЕССОРА НА ОСНОВЕ ВЫЧИСЛИТЕЛЬНЫХ МОДЕЛЕЙ.

3.1. Модель криптографического нейромультисопроцессора .:.:.:;::.

3.2. Модели основных функциональных блоков нейромультисопроцессора.

3.3. Вычислительная модель устройства для преобразования чисел из системы остаточных классов в позиционную систему счисления.

3.4. Вычислительные модели устройств многоместного сложения взвешенных компонент входного сигнала формального нейрона.

Выводы по третьей главе.

4. РАЗРАБОТКА МАТЕМАТИЧЕСКОЙ МОДЕЛИ МОДУЛЯРНОГО НЕЙРОМУЛЬТИСОПРОЦЕССОРА НА БАЗЕ ПЛИС.

4.1. Модель нейропроцессора на базе ПЛИС типа FPGA.110*

4.2. Методика построения криптопроцессора на основе разработанной VHDL-библиотеки нейросетевых модулей.

4.3. Оценка эффективности реализации криптографического мультипроцессора на базе ПЛИС фирмы Xilinx.

Выводы по четвертой главе.

Введение диссертации (часть автореферата) на тему «Разработка математических моделей модулярных нейронных вычислительных структур для решения задач защиты данных в компьютерных сетях»

Актуальность работы. Последнее десятилетие характеризуется высоким уровнем роста производительности вычислительных систем и их объединения в компьютерные сети, скорости передачи информации в которых оцениваются сотнями и тысячами мегабит в секунду. По мере усложнения методов и средств обработки информации увеличивается зависимость пользователей вычислительных сетей от степени безопасности используемых ими информационных технологий. Решение проблемы обеспечения безопасности электронной информации осуществляется на современном этапе развития компьютерной технологии криптографическими методами: шифрование информации, контроль целостности данных, аутентификация, генерация секретных ключей. Построение распределенных систем обработки информации на базе компьютерных сетей, характеризующихся несколькими участниками системы связи, приводит к изменению форм обращения информации в сети и появлению необходимости в построении распределенных криптографических алгоритмов на основе пороговых криптосистем.

Пороговые криптосистемы организуют пространственное разделение секретной информации, в соответствии с которым только к из п абонентов пороговой схемы могут восстановить секрет. Область применения пороговых схем расширяется на системы секретной передачи информации, динамическое распределение нагрузки передачи данных между компьютерами в сети, защита баз данных.

Однако, пороговые схемы уязвимы по отношению к активному противнику, который, последовательно перемещаясь от одного сервера к другому, преодолевает системы защиты информации абонентов пороговой схемы и в определенный момент получает необходимое число ключей.

Противодействовать активному противнику возможно только средствами активной безопасности [90]: через определенное время (которое определяется по вероятности получения противником (k — 1) частных секретов) производится изменение частей разделяемого секрета. Первые исследования в данной.области [89, 90] основывались на пороговой схеме Шамира [117] и генерации частей секрета главным сервером. Слабым местом данных систем является необходимость передачи частных секретов абонентам или между абонентами при формировании цифровой подписи [81, 112]. Осознание данного факта привело к разработке систем пролонгированной безопасности, смена секрета в которых производится по принципу «блуждающих» ключей [9]: каждый пользователь самостоятельно генерирует свой частный секрет по заранее согласованному правилу смены секрета после каждого сеанса.

Разработка систем пролонгированной безопасности со сменой секрета по принципу «блуждающих» ключей сопряжено с рядом проблем: структура доступа схемы Шамира не позволяет проводить смену частей и непосредственно секрета в пространственно-распределенном варианте, генерация и восстановление секрета «налету» сопряжены со значительными вычислительными мощностями. Наиболее перспективным представляется использование для данной задачи модулярной пороговой схемы Китайской теоремы об остатках (КТО) [39]. Принципиальной проблемой остается разработка реконфигурируемых вычислительных систем, способных адаптироваться к новым (обновляемым) параметрам пролонгированной системы безопасности. Поэтому для практической реализации модели пролонгированной безопасности необходимо исследовать задачи, которые связаны с разработкой математических моделей модулярных нейронных вычислительных структур, предназначенных для проведения криптографических преобразований «налету» и реализации модулярного нейромультисопроцессора в качестве функционального расширителя ЭВМ абонентов системы безопасности.

Целью диссертационного исследования является повышение эффективности криптографической защиты информации в компьютерных сетях на основе использования системы пролонгированной безопасности.

Объектом диссертационных исследований являются системы пролонгированной безопасности.

Предметом диссертационных исследований являются математические преобразования, лежащие в основе системы пролонгированной безопасности, реализованной на основе модулярной пороговой схемы и принципа «блуждающих» ключей.

Научная задача исследований состоит в разработке методов и нейросетевых моделей динамической системы пролонгированной безопасности на основе модулярной пороговой схемы и принципа «блуждающих» ключей.

Для решения поставленной общей научной задачи разобьем ее на ряд следующих частных задач:

1. Разработка методов и нейросетевых моделей пролонгации модулярной пороговой схемы на основе принципа «блуждающих» ключей и пространственно-распределенной функции генерации частей секрета.

2. Разработка методов порогового разделения файла и секретной передачи информации на базе Китайской теоремы об остатках.

3. Разработка основных моделей функциональных блоков и элементарных узлов модулярного нейромультисопроцессора защитьь данных в соответствии с принципами пролонгированной безопасности.

4. Разработка алгоритмов и программ на языке VHDL для реализации моделей модулярного нейромультисопроцессора.

5. Разработка методики построения моделей функциональных блоков для исследования нейромультисопроцессора, реализованного на базе ПЛИС типа FPGA фирмы Xilinx.

Методы исследования. Для решения поставленных в диссертационной работе научных задач использованы методы теории чисел, линейной алгебры, комбинаторики, математического моделирования, нейроматематики, теории вероятностей, дискретной математики.

Достоверность и обоснованность полученных в диссертационной работе теоретических результатов и формулируемых на их основе выводов обеспечивается строгостью производимых математических выкладок, базирующихся на аппарате теории нейронных сетей, комбинаторики и теории чисел.-Справедливость выводов относительно эффективности предложенных методов подтверждена результатами математического моделирования.

Научная новизна работы заключена в следующем:

1. Разработаны методы пролонгации системы безопасности на основе модулярной пороговой схемы и принципа «блуждающих» ключей, позволяющие исключить передачу информации при формировании нового секрета.

2. Развит метод порогового разделения файлов на базе Китайской теоремы об остатках, позволяющий значительно сократить разрядность оснований пороговой схемы, а, следовательно, и аппаратурные затраты на его реализацию.

3. Разработан метод секретной передачи информации на базе Китайской теоремы об остатках и асимметричной'системы шифрования, позволяющий сократить временные затраты на ресурсоемкие операции асимметричного шифрования за счет сокращения шифруемой информации и закрытия от несанкционированного доступа секрета посредством его порогового разделения.

4. Разработана модель модулярного нейромультисопроцессора, предназначенного для построения системы пролонгированной безопасности на основе модулярной пороговой схемы разделения ключа/файла и принципа обновления частных секретов «блуждающие» ключи.

5. Разработаны методики построения моделей основных функциональных блоков на основе разработанных VHDL-описаний данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы Xilinx.

Теоретическая значимость исследований

Теоретическая значимость диссертационных исследований состоит в разработке методики синтеза нейросетевых генераторов «блуждающих» ключей, разработке метода порогового разделения файла на базе Китайской теоремы об остатках, модифицированной модулярной пороговой схемы, ориентированной на пролонгацию по принципу «блуждающих» ключей.

Практическая значимость исследования

Разработаны методика построения и протокол функционирования пролонгированной системы безопасности на базе модифицированной модулярной пороговой схемы и принципа «блуждающих» ключей, которые могут быть использованы при построении систем доступа к информации в компьютерных'сетях.'Разработана программа для порогового разделения файлов, которая зарегистрирована в отраслевом фонде алгоритмов и программ министерства образования и науки РФ, и используется ООО «Арнест- информационные технологии» для обеспечения надежного хранения критической информации. Разработаны описания основных моделей функциональных блоков модулярного нейросопроцессора на языке VHDL, которые могут быть использованы при построении систем цифровой обработки сигналов на базе теоретико-числовых преобразований, процессора, функционирующего в системе остаточных классов (СОК), и нейрочипов высокой надежности и живучести на базе ПЛИС типа FPGA фирмы Xilinx.

Основные положения, выносимые на защиту.

1. Методы пролонгации системы безопасности на основе модулярной» пороговой схемы и принципа «блуждающих» ключей.

2. Метод порогового разделения файлов на базе Китайской теоремы об-остатках.

3. Метод секретной передачи информации на базе Китайской теоремы об, остатках и асимметричной системы шифрования.

4. Математические модели модулярного нейромультисопроцессора, предназначенного для построения системы пролонгированной безопасности на основе модулярной пороговой схемы разделения ключа/файла и принципа обновления частных секретов «блуждающие ключи».

5. Методики построения моделей основных функциональных блоков нейромультисопроцессора на основе разработанных VHDL-описаний данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы Xilinx.

Апробация работы. Основные результаты диссертационной работы докладывались и обсуждались на НТК «Компьютерная техника и технология» (Ставрополь, СевКавГТУ, 2003 г.), на 48 научно-методической конференции преподавателей и студентов «Университетская наука — региону» (Ставрополь, СГУ, 2003 г.), на XVII НТК «Совершенствование цифровых интегральных сетей на основе применения волоконно-оптических систем передачи» (Ставрополь, ФРВИРВ, 2003 г.), на 49-й научно-методической конференции преподавателей и студентов «Университетская наука региону» (Ставрополь, СГУ, 2004 г.), на международной шко-ле-се*минаре по геометрии и анализу памяти Н. В. Ефимова (Ростов-на-Дону, РГУ, 2004 г.), а также на постоянно-действующем межвузовском семинаре «Моделирование и нейросетевые технологии» (Ставрополь, СГУ, 2002 - 2004 гг.).

Публикации. По содержанию и результатам диссертационной работы опубликовано 3 тезисов докладов, 7 статей, подано 2 заявки на патенты РФ, зарегистрирована программная разработка в Отраслевом фонде алгоритмов и программ (свидетельство об отраслевой регистрации разработки № 3842 от 03.09.04, номер государственной регистрации 50200401112 от 14.09.04).

Реализация и внедрения. Результаты диссертационной работы получены при выполнении НИР по теме «Разработка структуры модулярного нейросопроцессо-ра для решения задач защиты данных в компьютерных сетях» (номер государственной регистрации НИР 01.2.00 4 02894). Полученные в диссертационной работе результаты использованы при построении системы защиты информации в компьютерной сети ООО «Арнест - информационные технологии» (акт внедрения от 26.10.04) и в учебном процессе НТИ Северо-Кавказского государственного технического университета (акт внедрения от 29.10.04).

Структура и объем диссертации. Работа состоит из введения, четырех разделов, списка используемых источников, содержащего 128 наименований, заключения и приложений. Основная часть работы содержит 133 страниц машинописного текста.

Заключение диссертации по теме «Математическое моделирование, численные методы и комплексы программ», Евдокимов, Алексей Алексеевич

Выводы по четвертой главе

В четвертой главе исследован вопрос конфигурации ПЛИС в соответствии с разработанной вычислительной моделью структуры нейромультисопроцессора системы пролонгированной безопасности:

1. Предложены вычислительные модели устройств сложения и умножения по модулю на основе позиционных сумматора и умножителя и нейронной сети конечного кольца.

2. Разработаны VHDL-описания основных узлов модулярного нейросопроцессора: НСКК на основе комбинационного сумматора, НСКК на основе однобитных нейронов, табличный преобразователь чисел из позиционного двоичного представления в СОК, преобразователь чисел из СОК в полиадическую систему счисления на основе ПЗУ. Представлены методики построения НСКК и преобразователей ПСС-СОК и СОК-ОПС на основе разработанных VHDL-описаний данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы Xilinx.

3. В результате анализа эффективности реализации на ПЛИС описанных на языке VHDL преобразователей чисел по произвольному модулю установлено, что наилучшее соотношение аппаратурных затрат (30 LUT) и быстродействия (22 не) характерно для модели НСКК, построенной на основе однобитных нейронов, что объясняется относительно высоким коэффициентом использования просмотровых таблиц за счет индивидуального подхода к проектированию на уровне элементарных примитивов ПЛИС. Предложенная модель имеет аппаратурные затраты в 5 и 1.7 раз меньше и преобразует числа по модулю в 1.6 и 1.7 раз быстрее по сравнению с моделью разрядно-кристального управления и модификацией метода Кима-Собельмана, соответственно.

4. Установлено, что логическая емкость современных ПЛИС типа FPGA позволяет реализовать до 10 НСКК по 256-ти разрядным модулям, что позволяет построить систему пролонгированной безопасности, отвечающую настоящим требованиям к размеру секретного ключа.

5. Обосновано использование многоступенчатой СОК для повышения эффективности реализации разработанных модулярных нейросетевых структур на ПЛИС и пороговой схемы разделения файла на базе КТО. Анализ показал, что время на умножение двух целых чисел по 256-разрядному модулю с помощью иерархической СОК и разработанной модели НСКК составляет 5.9 мкс, что в 2 раза быстрее модификации метода Кима-Собельмана.

ЗАКЛЮЧЕНИЕ

Основными результатами диссертационной работы являются:

1. Разработаны нейросетевые модели генератора «блуждающих» ключей для модулярной пороговой схемы разделения секрета, реализованные на нейронных сетях конечного кольца, секретными параметрами которого являются весовые коэффициенты. Предложен метод повышения живучести п-из-п схемы порогового разделения секрета за счет введения фиктивного пользователя посредством дополнительного порогового разделения между абонентами системы секретных параметров генератора частных ключей.

2. Модифицирована модулярная схема порогового разделения информации с целью реализации принципа «блуждающих» ключей на базе пространственно-распределенной функции генерации частей секрета. Разработаны методика построения и протокол функционирования пролонгированной системы безопасности на базе модифицированной модулярной пороговой схемы. Разработан метод расчета дополнительного основания пороговой схемы, формируемого из незадей-ствованных модулей, ориентированный на динамическое изменение числа абонентов системы.

3. Разработан метод порогового разделения файлов на базе Китайской теоремы об остатках, позволяющий значительно сократить разрядность оснований пороговой схемы, а, следовательно, и аппаратурные затраты на его реализацию.

4. Разработан метод секретной передачи информации на базе Китайской теоремы об остатках и асимметричной системы шифрования, позволяющий сократить временные затраты на ресурсоемкие операции асимметричного шифрования за счет сокращения объема шифруемой информации и закрытия от несанкционированного доступа секрета посредством его порогового разделения.

5. Разработана математическая модель модулярного нейросопроцессора, предназначенного для построения системы пролонгированной безопасности на основе модулярной пороговой схемы разделения ключа/файла и принципа обновления частных секретов «блуждающие ключи».

6. Предложена модель нейронной сети для обнаружения ошибок в СОК и ложных частных секретов, позволяющая за два такта синхронизации определить все одиночные проекции в ОПС и часть коэффициентов двойных проекций, а также определить оставшиеся коэффициенты двойных проекций за две перезагрузки ряда весов нейронной сети и избавиться от повторного вычисления 30 % коэффициентов ОПС, свойственного последовательному методу. Представлен метод синтеза данной нейронной сети.

7. Разработана модель устройства для преобразования чисел из системы остаточных классов в позиционную двоичную систему счисления на основе модифицированного метода промежуточного перехода через полиадический код, позволяющая сократить затраты памяти в 1.047 и комбинационных элементов в 2.2 раза по сравнению с аналогом в обмен на время преобразования.

8. Представлена параллельно-разрядная структура многоместного суммирования взвешенных компонент сигнала на основе НСКК, которая является компромиссом между временными затратами метода сложения на одной НСКК (при малом числе операндов в 1.25 раза быстрее) и аппаратурными затратами метода рекурсивного сдваивания (при малом числе операндов в 1.26 раз меньше).

9. Разработана модель модифицированной сети СМАС с НСКК на выходе, использование которой в качестве табличного вычислителя функции многих переменных с ростом числа и разрядности операндов значительно выгоднее известных методов сокращения просмотровой таблицы: при трехразрядных операндах пяти-компонентного входного сигнала затраты памяти сети СМАС в 11 раз ниже по сравнению с классическим методом хранения против 40-процентной экономии оборудования известными решениями.

10. Разработаны VHDL-описания основных узлов модулярного нейросопроцес-сора: НСКК на основе комбинационного сумматора, НСКК на основе однобитных нейронов, табличный преобразователь чисел из позиционного двоичного представления в СОК, преобразователь чисел из СОК в полиадическую систему счисления на основе ПЗУ.

11. Представлены методики построения НСКК и преобразователей ПСС-СОК и СОК-ОПС на основе разработанных VHDL-описаний данных блоков модулярного процессора на базе ПЛИС типа FPGA фирмы Xilinx. Оценка эффективности предложенных моделей показала, что НСКК, построенной на основе однобитных нейронов, имеет аппаратурные затраты в 5 и 1.7 раз меньше и преобразует числа по модулю в 1.6 и 1.7 раз быстрее по сравнению с моделью разрядно-кристального управления и модификацией метода Кима-Собельмана, соответственно. Время на умножение двух целых чисел по 256-разрядному модулю с помощью иерархической СОК и разработанной модели НСКК в 2 раза быстрее модификации метода Кима-Собельмана.

12. Результаты исследований внедрены и используются ООО «Арнест — ИТ», материалы теоретических и методических разработок нашли применение в учебном процессе НТИ Северо-Кавказского государственного технического университета.

Список литературы диссертационного исследования кандидат технических наук Евдокимов, Алексей Алексеевич, 2004 год

1. Авгуль Л. Б. Устройство для сложения п чисел по модулю пять// Патент РФ №2018928, G06F7/49.

2. Авгуль Л. Б. Устройство для сложения и вычитания семи чисел по модулю 2п-1 // Патент РФ № 2018930, G06F7/49.

3. Авгуль Л. Б., Курносенко С. В. Устройство для сложения и вычитания п чисел по модулю 2n- 1// Патент РФ № 2047897, G06F7/49.

4. Авгуль Л.Б., Торбунов В.В., Курносенко С.В., Захаров В.В. Устройство для сложения и вычитания трех чисел по модулю три// Патент РФ № 2018923, G06F7/49.

5. Аведьян Э. Д. Ассоциативная нейронная сеть СМАС// Проблемы построения и обучения нейронных сетей: Сборник статей. — М.: «Машиностроение», 1999.-С. 31 -74.

6. Акушский И. Я., Юдицкий Д. И. Машинная арифметика в остаточных классах. М.: Советское радио, 1968, 440с.

7. Амербаев В. М. Параллельные вычисления в кольце вычетов// Кибернетика и вычислительная техника, Вып. 4, 1988. С. 170 - 178.

8. Баранов С. И., Скляров В. А. Цифровые устройства на программируемых БИС с матричной структурой. Радио и связь, 1986. — 272 с.

9. Баричев С. Криптография без секретов, http://api.narod.ru.

10. Ван дер Варден Б. Л. Алгебра: Пер. с нем. — М.: Наука, 1976. 648 с.

11. Введение в криптографию / Под общей ред. В. В. Ященко. — СПб.: Питер, 2001.-288 с.

12. Галушкин А. И. Нейрокомпьютеры. Кн. 3: Учеб. пособие для вузов/ Общая ред. А. И. Галушкина. М.: ИПРЖР, 2000. - 528 с.

13. Головко В. А. Нейронные сети: обучение, организация и применение. Кн. 4: Учеб. пособие для вузов/ Общая ред. А. И. Галушкина. М.: ИПРЖР, 2001. -256 с.

14. Дьяков И. А. Моделирование цифровых и микропроцессорных систем. Язык VHDL: Учебное пособие. Тамбов: Изд-во Тамб. гос. техн. ун-та, 2001. - 68 с.

15. Евреинов Э. В., Прангишвили И. В. Цифровые автоматы с настраиваемой структурой (однородные среды). — М.: Энергия, 1974. — 240 с.

16. Жуков О. Д. Параллельная цифровая обработка сигналов // Информационные технологии, №11, 2001, С. 29 — 32.

17. Зензин О. С., Иванов М. А. Стандарт криптографической защиты AES. Конечные ноля/ Под ред. М. А. Иванова - М.: КУДИЦ-ОБРАЗ, 2002. - 176 с.

18. Калан Р. Основные концепции нейронных сетей: Пер. с англ. — М.: Издательский дом «Вильяме», 2001. — 288 с.

19. Калмыков И. А., Оленев А. А. Систолический отказоустойчивый процессор дискретного преобразования Фурье// Патент РФ № 2029437, НОЗМ 7/18.

20. Карцев М. А., Брик В. А. Вычислительные системы и синхронная арифметика. М.: Радио и связь, 1981. - 360 с.

21. Клингман Э. Проектирование специализированных микропроцессорных систем: Пер. с англ. М.: Мир, 1985. - 363 с.

22. Комарцова JI. Г., Максимов А. В. Нейрокомпьютеры: Учеб. Пособие для вузов. М.: Изд-во МГТУ им. Н. Э. Баумана, 2002. - 320 с.

23. Кузнецов А. А., Потий А. В. Обнаруживающая способность помехоустойчивых кодов и схем аутентификации// Радиотехника: Всеукр. межвед. науч.-техн. сб., 2002, Вып. 126.

24. Курносенко С.В., Авгуль JI. Б. Устройство для сложения трех чисел по модулю 2n + 1// Патент РФ № 2018929, G06F7/49.

25. Курносенко С.В., Авгуль Л.Б. Устройство для сложения и вычитания трех чисел по модулю 2П 1// Патент РФ № 2018925, G06F7/49.

26. Литовченко Ц. Г., Мистюков В. Г., Сафонов И. А. Построение больших ней-росетей на одном ПЛИС// Труды VIII Всероссийской конференции «Нейрокомпьютеры и их применение». М.: Институт проблем управления им. В.

27. A. Трапезникова РАН, 2002. С. 825 - 829.

28. Малашевич Б. К 75-летию Давлета Исламовича Юдицкого// PCWEEK/RE, № 33, 2004.-С. 41.

29. Мамаев М., Петренко С. Технологии защиты информации в Интернете. Специальный справочник. СПб.: Питер, 2002. — 848 с.

30. Медведев В. С., Потемкин В. Г. Нейронные сети. MATLAB 6/ Под общ. ред.

31. B. Г. Потемкина. М.: ДИАЛОГ-МИФИ, 2002. - 496 с.

32. Мистюков В.Г., Володин П.В., Капитанов В.Д. Однокристальная реализация алгоритма БПФ на ПЛИС фирмы Xilinx. Scan Engineering Telecom, 1999, http://setdsp.ru/archive/artfft.pdf.

33. Мистюков В.Г., Капитанов В.Д. Построение на ПЛИС фирмы Xilinx высокопроизводительных нейронных сетей. Scan Engineering Telecom, 1999, http ://setdsp.ru/archi ve/artneur.pdf.

34. Мистюков В.Г., Капитанов В.Д. Проектирование цифровых устройств на микросхемах программируемой логики фирмы Xilinx. — Scan Engineering Telecom, 1999, http://setdsp.ru/archive/artcpld.pdf.36