Исследование и разработка методов снижения нелинейных искажений параллельного ЦАП в составе сигма-дельта преобразователей тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат технических наук Тафинцев, Константин Станиславович

• Тафинцев, Константин Станиславович
• кандидат технических наук
• 2005

Оглавление диссертации кандидат технических наук Тафинцев, Константин Станиславович

ВВЕДЕНИЕ.

ГЛАВА 1. НЕЛИНЕЙНЫЕ ИСКАЖЕНИЯ В МНОГОРАЗРЯДНЫХ СИГМА-ДЕЛЬТА ПРЕОБРАЗОВАТЕЛЯХ И МЕТОДЫ ИХ СНИЖЕНИЯ

1.1 Аналогово-цифровое и цифро-аналоговое преобразование.

1.2 Типы преобразователей.

1.3 Архитектура сигма-дельта преобразователей.

1.4 Характеристики сигма-дельта преобразователей.

1.5 Таблица параметров известных сигма-дельта преобразователей

1.6 Источники шумов и нелинейных искажений в сигма-дельта преобразователях.

1.7 Существующие методы подавления НИ, вызванных несовпадением элементов внутреннего параллельного ЦАП.

1.8 Выводы.

ГЛАВА 2. РАЗРАБОТКА УНИВЕРСАЛЬНОЙ МОДЕЛИ МНОГОРАЗРЯДНОГО СИГМА-ДЕЛЬТА МОДУЛЯТОРА ДЛЯ ИССЛЕДОВАНИЯ НЕЛИНЕЙНЫХ ИСКАЖЕНИЙ И МЕТОДОВ ИХ СНИЖЕНИЯ.

2.1 Разработка методики исследования и сравнения эффективности работы С ДМ.

2.2 Разработка универсальной модели СДМ.

2.3 Разработка модели внутреннего параллельного ЦАП.

2.3.1 Разработка математической модели идеального ЦАП с учетом несовпадения элементов.

2.3.2 Распределение ошибок несовпадения элементов в параллельном ЦАП.

2.4 Обоснование выбора архитектуры модулятора для исследования алгоритмов коррекции.

2.5 Исследование влияния максимальной ДНЯ на характеристики модулятора.

2.6 Анализ характеристик алгоритмов коррекции нелинейных искажений на основе разработанной модели.

2.7 Разработка пакета программ для выбора алгоритма коррекции.

2.7.1 Программа моделирования СДМ.

2.7.2 Разработка подпрограммы, реализующей модель ЦАП.

2.7.3 Вычисление СШИиДДСИ.

2.8 Выводы.

ГЛАВА 3. РАЗВИТИЕ МЕТОДОВ КОРРЕКЦИИ С ЦЕЛЬЮ УМЕНЬШЕНИЯ НЕЛИНЕЙНЫХ ИСКАЖЕНЕИЙ.

3.1 Разработка модифицированного алгоритма коррекции НИ внутреннего параллельного ЦАП в составе СДП.

3.2 Разработка нового метода - «тройная выборка».

3.3 Разработка генератора тактовых сигналов для реализации метода тройной выборки.

3.4 Выводы.

ГЛАВА 4. ВОПЛОЩЕНИЕ УСОВЕРШЕНСТВОВАННЫХ АЛГОРИТМОВ КОРРЕКЦИИ В ВИДЕ СФ БЛОКОВ.

4.1 Принципы проектирования СФ блоков для АЦП.

4.2 Описание СФ блока «Блок коррекции параллельного ЦАП в составе сигма-дельта преобразователей».

4.3 Проктирование и изучение СФ блоков в составе тестового кристалла.

4.4 Выводы.

Введение диссертации (часть автореферата) на тему «Исследование и разработка методов снижения нелинейных искажений параллельного ЦАП в составе сигма-дельта преобразователей»

По сути, вся информация, производимая окружающим миром и человеком, является аналоговой, т.е. она непрерывна по времени и по значениям изменяемой во времени физической величины, представляющей информацию. Удобство цифровой обработки и развитие цифровой вычислительной техники привели к тому, что информация обрабатывается и хранится в цифровой форме, т.е. дискретной по времени и значениям изменяемой физической величины -электрического напряжения. В то же время передача информации на расстояния осуществляется в физической среде посредством использования различных аналоговых природных явлений: распространение радиоволн в пространстве, передача электрической энергии по проводам или светового излучения по оптоволокну. Отсюда очевидна важность преобразования сигналов из одной формы представления в другую.

Повышение точности преобразования для АЦП и ЦАП является основной задачей при разработке новых цифровых средств связи, систем записи, цифровой обработки и воспроизведения информации. Традиционные параллельные преобразователи при широкой полосе сигнала (сотни мегагерц) обладают точностью, не превышающей 8-10 бит. Архитектура сигма-дельта преобразователей (СДП) получила широкое распространение, благодаря невысоким требованиям к точности выполнения аналоговых схемотехнических элементов и высокой точности преобразования (более 16 бит), которая достигается за счет использования высокой частоты дискретизации (передискретизации). Принцип сигма-дельта преобразования был известен еще с 60-х годов, однако только к середине 90-х данный тип преобразователей приобрел популярность. Это связано с бурным развитием в последние годы микроэлектроники и методов цифровой обработки сигналов. С появлением высокоскоростных интегральных микросхем (ИМС) сверхбольшой степени интеграции стало возможно производство СДП в виде отдельных ИМС. Невысокие требования к аналоговым схемотехническим элементам и использование одноразрядного сигма-дельта модулятора (СДМ) позволило использовать для СДП более дешевые технологии, предназначенные для производства цифровых схем, а также объединить аналоговую и цифровую части СДП на одном кристалле.

Дальнейшее увеличение полосы пропускания и точности преобразования СДП стало возможным только при применении многоразрядного СДМ, в состав которого входит параллельный ЦАП малой разрядности (как правило, от 3 до 5 бит). Однако линейность такого ЦАП для стандартного КМДП процесса не превышает 0,1%, что вносит нелинейные искажения (НИ) в полосу пропускания, чем значительно ухудшает динамические характеристики и точность преобразования всего СДП.

Целью диссертационной работы является комплексное исследование известных и разработка новых методов снижения нелинейных искажений внутреннего параллельного ЦАП для увеличения эффективной разрядности сигма-дельта преобразователей. В работе уделено внимание способам коррекции основанных на динамическом согласовании элементов. Проведен их анализ эффективности их использования с точки зрения увеличения характеристик СДП с неидеальным внутренним ЦАП.

Научная новизна полученных в настоящей диссертационной работе результатов заключается в следующем:

1) Впервые разработана методика анализа схемотехнических решений по снижению НИ параллельных ЦАП в составе СДП с возможностью автоматизации процесса выбора наиболее эффективного. Методика основана на численном сравнении величин основных характеристик СДП: динамического диапазона, свободного от искажений (ДДСИ) и отношения сигнала к шуму с искажениями (СШИ).

2) Разработана поведенческая модель СДМ с учетом разброса номиналов аналоговых элементов параллельного ЦАП в его составе, позволяющая получать основные характеристики для произвольных архитектур СДП, в том числе многокаскадных, и с использованием различных алгоритмов коррекции внутреннего ЦАП.

3) Предложен усовершенствованный алгоритм снижения нелинейных искажений, основанный на динамическом согласовании элементов, позволивший добиться улучшения ДДСИ на 49 дБ, СШИ на 21 дБ относительно СДМ без использования коррекции, что на 4 дБ и 6 дБ соответственно больше, чем у лучшего из известных алгоритмов.

4) Впервые показано, что существенное сокращение потребляемой СДП мощности при сохранении точности преобразования достигается за счет использования метода тройной выборки внутреннего ЦАП.

Практическая значимость.

1. Предложенные технические решения за счет снижения НИ параллельных ЦАП в составе СДП позволяют улучшить ДДСИ и СШИ, повышая тем самым эффективную точность преобразования. Методика анализа решений и унифицированная модель являются основой для реализации целевой функции автоматической оптимизации параметров СДП.

2. Новая архитектура СДМ с использованием многоразрядного ЦАП обратной связи с тройной выборкой позволяет получить значительное снижение потребляемой всем СД АЦП мощности без ухудшения эффективной точности преобразования.

3. Результаты диссертации используются в учебных программах курсов «Цифровые СБИС», «СБИС для ТКС» и «Проектирование на ПЛИС для ТКС» в Московском государственном институте электронной техники (техническом университете), что подтверждено соответствующим актом внедрения.

Положения, выносимые на защиту.

1. Уменьшение НИ в параллельном ЦАП в СДП с целью расширения динамического диапазона и увеличения разрядности СДП наиболее эффективно осуществлять с использованием техники динамического согласования элементов и за счет повышения частоты дискретизации ЦАП обратной связи.

2. Предложенный усовершенствованный алгоритм коррекции параллельного многоразрядного ЦАП в составе СДП обеспечивает более высокие значения ДДСИ и СШИ во всем диапазоне амплитуд входного сигнала.

3. Снижение НИ при одновременном уменьшении рассеиваемой мощности достижимо при увеличении частоты передискретизации (метод тройной выборки) только внутреннего параллельного ЦАП, а не всего СДП.

Заключение диссертации по теме «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», Тафинцев, Константин Станиславович

4.4 Выводы

1. Алгоритм BiDWA и разработанная модификация алгоритма коррекции DWA были реализована в виде цифрового СФ блока, который вошел в состав тестового кристалла пятиразрядного СДМ второго порядка, изготовленного по 0,35 мкм КМДП-технологии. Топология тестового кристалла была официально зарегистрирована в Российском Агентстве по Патентам и Товарным Знакам (РОСПАТЕНТ) [65].

2. Описание СФ блока и наборы тестов составлены на языке проектирования цифровых устройств Verilog и оформлены согласно требованиям нормативной документации по правилам оформления СФ блоков [54-57].

ЗАКЛЮЧЕНИЕ

В ходе выполнения диссертационной работы были достигнуты следующие результаты:

1. Разработана методика сравнения схемотехнических методов снижения НИ СДП, вызванных разбросом номиналов аналоговых элементов внутреннего параллельного ЦАП. Данная методика основана на численной оценке во всем диапазоне амплитуд входного сигнала величин основных характеристик СДП: Д ДСИ и СШИ.

2. Разработан усовершенствованный алгоритм коррекции, показавший по результатам моделирования наиболее высокие значения характеристик ДДСИ и СШИ во всем диапазоне амплитуд входного сигнала.

3. Предложен метод уменьшения НИ, основанный на применении нового способа тактирования многоразрядного СДМ - метод тройной выборки, при котором частота дискретизации многоразрядного ЦАП обратной связи увеличена в три раза по сравнению с остальной частью СДМ. В сочетании с усовершенствованным алгоритмом коррекции, данный метод позволяет значительно понизить потребляемую СД АЦП мощность без ухудшения его основных характеристик.

4. На основе разработанных методики сравнения схемотехнических методов снижения НИ параллельных ЦАП в составе СДП и универсальной модели СДМ создан пакет программ, позволяющий проводить моделирование на системном уровне и сравнение характеристик СДМ различной архитектуры с учетом нелинейности ЦАП и использованием различных алгоритмов коррекции. Данный пакет программ может использоваться для автоматизации выбора наиболее эффективного алгоритма коррекции.

5. Реализованы в виде программных СФ блоков алгоритмы коррекции, показавших по результатам моделирования наиболее эффективное подавление НИ, в том числе и усовершенствованный алгоритм. Разработанные СФ блоки могут применяться при проектировании СД АЦП и СД ЦАП высокого разрешения.

6. С использованием предложенных методик разработан и изготовлен цифровой блок коррекции внутреннего ЦАП в составе тестового кристалла, представляющего собой пятиразрядный СДМ второго порядка с полосой сигнала до 2 МГц и тактовой частотой до 40 МГц. Результаты тестирования показали работоспособность блока коррекции в составе СДМ.

Список литературы диссертационного исследования кандидат технических наук Тафинцев, Константин Станиславович, 2005 год

1. Никамин В.А. Аналогово-цифровые и цифро-аналоговые преобразователи. Справочник. - СПб.: КОРОНА принт; М.: «Альтекс-А», 2003.

2. Сергиенко А.Б. Цифровая обработка сигналов, СПб.: Питер, 2003.

3. Гоноровский И.С. Радиотехнические цепи и сигналы М.: Радио и связь. 1986.4. http://pdfserv.maxim-ic.com/en/ds/MAX 108.pdf, спецификация на ИМС МАХ108, Maxim, 2001.

4. D.A. Johns, К. Martin, Analog Integrated Circuits Design, John Willey & Sons, 1996.

5. P.E. Allen, D.R. Holberg, CMOS Analog Circuits Design, Oxford University Press, 2002.

6. Mixed-Signal and DSP Design Techniques, Analog Devices, 2000.

7. Inose H., Yasuda Y. and Murakami J., A Telemetring System by Code Modulation -Delta-Sigma Modulation, IRE Trans., Vol. 8, Sept. 1962, p. 204.

8. Inose H. and Yasuda Y., A Unity Bit Coding Method by Negative Feedback, Proc. IEEE, Vol.51, Nov. 1963, pp. 1524-1535.

9. Филипс Ч., Харбор P. Системы управления с обратной связью. М.: Лаборатория Базовых Знаний, 2001.

10. IEEE Std. 1057-1994, IEEE Standard for Digitizing Waveform Recorders. The Institute of Electrical and Electronics Engineers, Inc. 1994.

11. Bennet W., Spectra of Quantizied Signals, Bell System Technique Journal, 1948, No.3, Vol. 27, pp. 446-472.

12. P. Kiss, Adaptive Digital Compensation of Analog Circuit Imperfections for Cascaded Delta-Sigma Analog-to-Digital Converters, Ph.D. thesis, "Politehnica" University of Timisoara, Romania, August 1999.

13. S. Norsworthy, R. Schreier, G. Temes, Delta-Sigma Data Converters: Theory, Design, and Simulation, NY, IEEE Press, 1996, 476 c.

14. Burr-Brown Corp., Product Data Book, Burr-Brown, Tucson, AZ, 1986.

15. P. W. Li, M. J. Chin, and P. R. Gray, A Ratio-Independent Algorithmic Analog-to-Digital Conversion Technique, IEEE J. Solid-State Circuits, Vol. SC-19, pp. 828836, Dec. 1981.

16. E. Sackinger and W. Guggenbiihl, An Analog Trimming Circuit Based on a Floating-gate Device, IEEE J. Solid-State Circuits, Vol. SC-23, pp. 1437-1440, Dec. 1988.

17. L.R. Carley, Trimming Analog Circuits Using Float-Gate Analog MOS memory, IEEE J. Solid-State Circuits, Vol. SC-24, pp. 1569-1575, Dec. 1989.

18. M. Sarhang-Nejad and G. Temes, A High-Resolution 2Д ADC with Digital Correction and Relaxed Amplifier Requirements, IEEE J. Solid-State Circuits, Vol. 28, pp. 648-660, June 1993.

19. C. Petrie and M. Miller, "A background calibration technique for multibit delta-sigma modulators," in Proceedings of the IEEE International Symposium on Circuits and Systems, vol. 2, pp. II.29-II.32, May 2000.

20. R.J. van de Plassche, Dynamic Element Matching for High Accuracy Monolitic D/A Converters, J. Solid-State Circuit, vol. SC-11, pp.795-800, Dec. 1976.

21. L.R. Carley, A Noise Shaping Coder Topology for 15+ Bit Converters, J. Solid-State Circuit, vol. 24, pp. 267-273, Apr. 1989.

22. R. Baird and T. Fiez, Linearity Enhancement of Multibit Sigma Delta A/D and D/A Converters Using Data Weighted Averaging, IEEE Trans. Circuits and Syst. II, vol. 42, No. 12, pp. 753-762, Dec. 1995.

23. O. Nys, R. K. Henderson, A 19-Bit Low-Power Multibit Sigma-Delata ADC Based on Data Weighted Averaging, IEEE J. Solid-State Circuit, vol. 32, pp.933942, July. 1997.

24. R. Adams, K. Nguyen and K. Sweetland, A 113-dB SNR Oversampling DAC with Segmented Noise-Shaped Scrambling. IEEE J. Solid-State Circuits, Vol. 33, pp. 1871-1878, Dec. 1998.

25. D. Cini, C. Samori and A. Lacaita, Double-Index Averaging: A Novel Technique for Dynamic Element Matching in Е-Д A/D Converters, IEEE Trans. Circuits and Syst. II, vol. 46, pp. 353-358, Apr. 1999.

26. M. Vadipour, Techniques for Preventing Tonal Behavior of Data Weighted Averaging Algorithm in 2-Л Modulators, IEEE Trans. Circuits and Syst. II, vol. 47, No. 11, pp. 1137-1144, Nov. 1995.

27. K. Vleugels, S. Rabii and B. Wooley, A 2.5-V Sigma-Delta Modulator for Broadband Communication Applications, IEEE J. Solid State Circuits, Vol. 36, Dec 2001.

28. I. Fujimori, L. Longo, A. Hairapetian, K. Seiyama, S. Kosic, Jun Cao and Shu-Lap Chan, A 90-dB SNR 2.5 MHz Output-Rate ADC Using Cascaded Multibit Delta

29. Sigma Modulation at 8X Oversampling Ratio, IEEE J. Solid State Circuits, Vol. 35, pp. 1820-1828, Dec. 2000.

30. J. W. Fattaruso, S. Kiriaki, M. de Wit, and G. Warwar, Self-calibration techniques . for a second-order multibit sigma-delta modulator, IEEE Journal of Solid-State Circuits, vol. 28, pp. 1216 1223, December 1993.

31. F. Chen and В. H. Leung, A high resolution multibit sigma-delta modulator with individual level averaging, IEEE Journal of Solid-State Circuits, vol. 30, pp. 453 -460, April 1995.

32. В. H. Leung and S. Sutarja, Multi-bit S-A A/D Converter incorporating a novell class of dynamic element matching, IEEE Trans. Circuits Syst.-II, vol.39, pp. 3551, Jan. 1992.

33. I. Galton, Spectral Shaping of Circuit Errors in Digital-to-Analog Converters, Trans. Circuits Syst.-II, vol.44, pp. 808-817, Oct. 1997.

34. E. Fogleman, J. Weltz, and I. Galton, An Audio ADC Delta-Sigma Modulator with 100-dB Peak SINAD and 102-dB DR Using a Second-Order Mismatch Shaping DAC", IEEE Journal of Solid-State Circuits, vol. 36, pp. 339 348, March 2001.

35. A. Yasuda, H. Tanimoto, and T. Iida, A third-order A-L modulator using second-order noise-shaping dynamic element matching, IEEE Journal of Solid-State Circuits, vol. 33, pp. 1879 1886, December 1998.

36. E. Fogleman, I. Galton, W. Huff, and H. Jensen, "A 3.3-V single-poly CMOS audio ADC delta-sigma modulator with 98-dB peak SINAD and 105-dB peak SFDR," IEEE Journal of Solid-State Circuits, vol. 35, pp. 297 307, March 2000.

37. Y. Geerts, M. S. J. Steyaert, and W. Sansen, "A high-performance multibit AS CMOS ADC," IEEE Journal of Solid-State Circuits, vol. 35, pp. 1829 1840, December 2000.

38. M. R. Miller and C. S. Petrie, "A multibit sigma—Delta ADC for multimode receivers," IEEE Journal of Solid-State Circuits, vol. 38, pp. 475 482, March 2003.

39. Ch.-H. Kuo, Tz.-Ch. Hsuen, Sh.-W. Liu, "Multi-bit Delta-Sigma modulator Using a Modified DWA Algorithm", Analog integrated Circuits and Signal Processing, vol. 33, pp.289-300, 2002.

40. R. Jiang and T. S. Fiez, "A 14-bit AE ADC with 8 x OSR and 4-MHz conversion bandwidth in а 0.18-цт CMOS process," IEEE Journal of Solid-State Circuits, vol. 39, pp. 63 74, January 2004.

41. S. K. Gupta and V. Fong, "A 64-MHz clock-rate EA ADC with 88-dB SNDR and — 105-dB IM3 Distortion at a 1.5-MHz signal frequency," IEEE Journal of Solid-State Circuits, vol. 37, pp. 1653 1661, December 2002

42. R. E. Radke, A. Eshraghi, and T. S. Fiez, "A 14-bit current-mode EA DAC based upon rotated data weighted averaging," IEEE Journal of Solid-State Circuits, vol. 35, pp. 1074 1084, August 2000.

43. T. Shui, R. Schreier, and F. Hudson, "Mismatch shaping for a current-mode multibit delta-sigma DAC," IEEE Journal of Solid-State Circuits, vol. 34, pp. 331 -338, March 1999.

44. F. Wang, R. Harjani, Design of Modulators for Oversampled Converters, Kluwer Academic Publishers, 1998.

45. A.M. Marques, V.Peluzo, M.S.J. Steyaert, W. Sansen, "A 15-b Resolution 2-MHz Nyquist Rate AS ADC in a 1-um CMOS Technology," IEEE Journal of Solid-State Circuits, vol. 33, pp. 1065-1075, July 1998.

46. В. Немудров, Г. Мартин, Системы-на-кристалле. Проектирование и развитие. // Мир Электроники, М.: Техносфера, 2004.

47. В.И. Эннс, Ю.М. Кобзев, Проектирование аналоговых КМОП-микросхем. Краткий справочник разработчика. М.: Горячая линия-Телеком, 2005.

48. С.М. Creveling, Tolerance Design: a handbook for developing optimal specifications, Addyson Wesley, 1997.

49. J.P. de Gyvez, D.K. Pradhan, Integrated Circuit Manufacturability. The Art of Process and Design Integration, IEEE Press, 1998.

50. M. Keating, P. Bricaud, Reuse Methodology Manual for System-on-Chip Designs, Kluwer Academic Publishers, 2001.

51. P. Rashinkar, P. Paterson, L. Singh, System-on-Chip Verification. Methodology and Techniques, Kluwer Academic Publishers, 2001.

52. PTM «Состав информации и форматы ее передачи для аналогово-цифровых СФ блоков», ШИЛГ. 430109.001, 2002.

53. РТМ «Состав информации и форматы ее передачи для цифровых СФ блоков», ШИЛГ. 430109.002, 2002.

54. РТМ «Состав информации и форматы ее передачи для тестирования цифровых СФ блоков», ШИЛГ. 430109.003, 2002.

55. РТМ «Сложно-функциональные блоки (СФ блоки)», ШИЛГ, 430109.004, 2002.

56. IEEE Std. 1364-1995, IEEE Standard Verilog® Hardware Description Language.

57. The Institute of Electrical and Electronics Engineers, 1995.

58. IEEE Std. 1364-2001, IEEE Standard Verilog® Hardware Description Language (Rev. of IEEE Std. 1364-1995). The Institute of Electrical and Electronics Engineers, Inc. 28 September 2001.

59. VHDL'93, IEEE Standard VHDL Language Reference Manual, IEEE Std. 1076-1993-264p.

60. Поляков A.K. Языки VHDL и Verilog в проектировании цифровой аппаратуры. М.: СОЛОН-Пресс, 2003.

61. M.D. Ciletti. Modeling, Synthesis and Rapid Prototyping with the Verilog HDL. Prentice Hall, 1999.

62. B. Zeidman. Verilog Designer's Library. Prentice Hall, 1999.

63. R. H. Katz. Conterporary Logic Design. The Benjamin/Cummings Publishing Company, Inc. 1993.

64. IEEE Std. 1241-2000, IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters. The Institute of Electrical and Electronics Engineers, Inc. 2000.

65. J. C. Candy, "A use of double integration in sigma-delta modulation," IEEE Trans. Commun., vol. 33, no. 3, pp. 249-258, March 1985.

66. E. F. Stikvoort, "Some remarks on the stability and performance of the noise shaper or sigma-delta modulator," IEEE Trans. Commun., vol. 36, no. 10, pp. 1157-1162, Oct. 1988.

67. S. H. Ardalan and J. J. Paulos, "An analysis of nonlinear behavior in delta-sigma modulators," IEEE Trans. Circuits Sys., vol. CAS-34, no. 6 pp. 593-603, June 1987.

68. C. Wolff and L. R. Carley, "Modeling the quantizer in higher-order delta-sigma modulators," Int. Symp. Circuits Sys., vol. 4, pp. 2335-2339, Helsinki, Finland, June 1988.

69. J. Kenney and L. R. Carley, "CLANS: A high-level synthesis tool for high resolution data converters," Proceedings of the 1988 IEEE International Conference on Computer-Aided Design, vol. 1, Santa Clara, CA, Nov. 1988.

70. J. G. Kenney and L. R. Carley, "Design of multi-bit noise-shaping data converters,"Analog Int. Circuits Signal Proc. J. (Kluwer), vol. 3, pp. 259-272, May 1993.

71. L. R. Carley, "An oversampling analog-to-digital converter topology for highresolution signal acquisition systems," IEEE Trans. Circuits Sys., vol. CAS-34, no. l,pp. 83-91, Jan. 1987.

72. J. W. Scott, W. Lee, C. Giancarlio, and C. G. Sodini, "A CMOS slope adaptive delta modulator," ISSCC Dig. Tech. Papers, pp. 130-131, 1986.

73. J.-B. Shyu, G. C. Temes, and F. Krummenacher, "Random error effects in matched MOS capacitors and current sources," IEEE J. Solid-State Circuits, vol. SC-19, pp. 948-955, Dec. 1984.

74. D. J. Allstot and W. C. Black, Jr., "Technological design considerations for monolithic MOS switched-capacitor filtering systems," Proc. IEEE, vol. 71, pp. 67-985, Aug. 1983.

75. J. L. McCreary, "Matching properties, and voltage and temperature dependence of OS capacitors," IEEE J. Solid-State Circuits, vol. SC-16, pp. 608-616, Dec. 1981. 19. Burr-Brown Corp., Product Data Book, Burr-Brown, Tucson, AZ, 1986.

76. Analog Devices Engineering Staff, Analog-Digital Conversion Handbook, 3rd ed., Prentice-Hall, Englewood Cliffs, NJ, 1986.

77. H. S. Lee, D. A. Hodges, and P. R. Gray, "A self-calibrating 15 bit CMOS A/D onverter," IEEE J. Solid-State Circuits, vol. SC-19, pp. 813-819, Dec. 1984.

78. P. W. Li, M. J. Chin, and P. R. Gray, "A ratio-independent algorithmic analog-to-digital conversion technique," IEEE J. Solid-State Circuits, vol. SC-19, pp. 828836, ec. 1981.

79. E. Sackinger and W. Guggenbiihl, "An analog trimming circuit based on a floating-gate device," IEEE J. Solid-State Circuits, vol. SC-23, pp. 1437-1440, Dec. 1988.

80. Y. Sakina, "Multi-bit ZA Analog-to-Digital Converters with Nonlinearity Correction sing Dynamic Barrel Shifting," Electronics Research Laboratory,

81. College of ngineering, University of California, Berkeley С A, Memorandum No. UCB/ERL 93/63, 1993.

82. В. H. Leung and S. Sutarja, "Multi-bit Z-A A/D converter incorporating a novel class of dynamic element matching," IEEE Trans. Circuits Syst. -II, vol. 39, pp. 35-51,Jan. 1992.

83. H. J. Schouwenaars, D.W.J. Groeneveld, C.A.A. Bastiaansen, and H.A.H. Termeer, "An oversampled multibit CMOS D/A converter for digital audio with 115-Db dynamic range," IEEE J. Solid-State Circuits, vol. 26, pp. 1775-1780, Dec. 1991.

84. К. B. Klaassen, "Digitally controlled absolute voltage division," IEEE Trans, lustrum. Measur., vol. 24, no. 3, pp. 106-112, June 1975.

85. J. H. Lindholm, "An analysis of the pseudo-randomness properties of subsequences of long m-sequences," IEEE Trans. Info. Theory, vol. IT-14, pp. 569-576, July 1968.

86. J. L. Manos, Some Techniques for Testing Pseudo-Random Number Sequences, Lincoln Labs, Lexington, MA, Tech. Note 1974-44, 1974.

87. A. C. Davies, "Properties of waveforms obtained by nonrecursive digital filtering of pseudo-random binary sequences," IEEE Trans. Computers, vol. C-20, pp. 270281, March 1971.

88. F. Chen and В. H. Leung, "A high resolution multibit sigma-delta modulator with individual level averaging," IEEE J. Solid-State Circuits, vol. SC-30, no. 4, pp. 453-460, April 1995.

89. L. L. Toumelin, P. Carbou, Y. Leduc, P. Guignon, J. Oredsson, and A. Lindberg, "A 5-V CMOS line controller with 16-bit audio converters," Proceedings of the1991 IEEE Custom Integrated Circuits Conference, pp. 24.5.1-5, San Diego, CA, May 1991.

90. S. K. Tewksbury and R. W. Hallock, "Oversampled, linear predictive and noise-shaping coders of order N > 1," IEEE Trans. Circuits Sys., vol. CAS-25, pp. 436447, July 1978.

91. B. P. Agrawal and K. Shenoi, "Design methodology for AEM," IEEE Trans.Commun., vol. COM-31, pp. 360-369, 1983. 36. G. Zames and N. A. Shneydor, "Dither in nonlinear systems," IEEE Trans. Automatic Control, vol. AC-21, pp. 660-667, Oct. 1976.

92. L. Schuchman, "Dither signals and their effect on quantization noise," IEEE Trans. Commun. Theory, vol. COM-12, pp. 162-165, Dec. 1964.

93. R. W. Adams and T. W. Kwan, "Data-directed scrambler for multi-bit noise-shaping D/A converters," U.S. Patent 5404142, April 4, 1995.

94. R. T. Baird and T. S. Fiez, "Improved AS DAC linearity using data weighted averaging," Proc. 1995 IEEE Int. Symp. Circuits Sys., vol. 1, pp. 13-16, May 1995.

95. R. Schreier and B. Zhang, "Noise-shaped multibit D/A converter employing unit elements," Electron. Lett., vol. 31, no. 20, pp. 1712-1713, Sept. 1995.

96. L. E. Larsen, T. Cataltepe, and G. C. Temes, "Multi-bit oversampled SA AID converter with digital error correction," Electron. Lett., vol. 24, pp. 1051-1052, Aug. 1988.

97. Т. Cataltepe, A. R. Kramer, L. E. Larson, G. C. Temes, and R. H. Walden, "Digitally corrected multi-bit XA data converters," IEEE Proc. ISCAS'89, pp. 647650, May 1989.

98. K.C. Тафинцев, «Модель для анализа алгоритмов коррекции ЦАП обратной связи в многоразрядных модуляторах». Известия ВУЗов. Электроника -№3, 2005 г., стр. 33-39.

99. К.С. Тафинцев, «Увеличение динамического диапазона сигма-дельта АЦП методом тройной выборки внутреннего многоразрядного ЦАП». Известия ВУЗов. Электроника №6, 2005 г.

100. К.С. Тафинцев, «Анализ и сравнение методов компенсации нелинейности ЦАП обратной связи в многоразрядных ЕЛ модуляторах». Тезисы докладов IX всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2002 г., стр. 213.

101. К.С. Тафинцев, «Модифицированный алгоритм коррекции параллельного ЦАП в составе £Д преобразователей». Тезисы докладов XII всероссийскоймежвузовской научно-технической конференции студентов и аспирантов, 2005 г., стр. 328.

102. К.С. Тафинцев, «Многоразрядный квантователь в БД АЦП для широкополосных систем связи». Тезисы докладов X всероссийской межвузовской научно-технической конференции студентов и аспирантов,- 2003 г., стр. 307.

103. К.С. Тафинцев, «Разработка блоков компандирования оцифрованного сигнала по А- и ц-законам для микросхемы ИКМ-кодека». Тезисы докладов VIII всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2001 г., стр. 254.