Интеграторы на переключаемых конденсаторах для широкополосных сигма-дельта модуляторов с большим динамическим диапазоном тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат технических наук Круглов, Юрий Викторович

• Круглов, Юрий Викторович
• кандидат технических наук
• 2005

Оглавление диссертации кандидат технических наук Круглов, Юрий Викторович

Общая характеристика работы.

1. Примеры реализаций интеграторов на переключаемых конденсаторах и описание принципов их работы.

1.1. Архитектуры, электрические схемы и характеристики КМДП ОИТУН, наиболее часто применяемые в интеграторах на переключаемых конденсаторах.

1.1.1. Быстродействие однокаскадных КМДП ОИТУН.

ОИТУН с постоянным режимным током.

Увеличение быстродействия ПК интеграторов применением метода динамического режимного тока в КМДП ОИТУН

ОИТУН с динамическим режимным током, не зависящем от сигнала .26 Двухкаскадный ОИТУН с внешним управлением динамическим режимным током.

Однокаскадный ОИТУН с внешним управлением динамическим режимным током и изменяемой архитектурой.

ОИТУН с динамическим режимным током, зависящем от сигнала с адаптивным режимным током).

Двухкаскадный КМДП операционный ИТУН с адаптивным режимным током.

Однокаскадный ОИТУН с внешним по отношению к дифкаскаду узлом управления адаптивным режимным током.

Псевдодифференциальный ОИТУН.

Зависящая от сигнала модуляция напряжения питания в усилителях с адаптивным режимным током.

Однокаскадные усилители класса АВ.

Однокаскадный усилитель класса АВ для относительно высокого напряжения питания.

Однокаскадный усилитель класса АВ для относительно низкого напряжения питания.

Однокаскадный ОИТУН типа «Супер - Класс АВ».

1.1.2 Выбор архитектур вспомогательных усилителей для активных каскодных транзисторов.

1.2. Архитектуры, электрические схемы и характеристики аналоговых проходных ключей, наиболее часто применяемые в интеграторах на переключаемых конденсаторах.:.

1.2.1. Некоторые особенности стандартного КМОП ключа.

1.2.2. Проводимость N - канального ключа с вольтодобавкой.

Выводы.

2. Операционный ИТУН с модифицированным методом управления адаптивным режимным током в составе быстродействующего интегратора на ПК.

2.1 Принцип работы операционного ИТУН с модифицированным методом управления адаптивным режимным током.

2.2 Вспомогательные усилители активных каскодных транзисторов.

2.3 Вопросы приближения характеристик ОИТУН с адаптивным режимным током к характеристикам линейной системы.

2.3.1 Переходные процессы в ПК интеграторе на базе «телескопического»

ОИТУН с адаптивным режимным током.

2.4. Результаты моделирования нелинейных искажений.

Выводы.

3. N - канальный проходной ключ с модифицированным блоком вольтодобавки.

Выводы.

4. Применение «телескопического» ОИТУН с адаптивным режимным током в интеграторе на ПК в составе СДМ.

4.1 Расчет суммарного шума на выходе ПК интегратора.

4.1.1 Составляющие спектральной плотности и мощности приведенного ко входу «прямого» шума ПК интегратора.

4.1.2 Составляющие спектральной плотности и мощности приведенного ко входу шума выборки ПК интегратора.

4.2 Уменьшение «прямого» шума ПК интегратора с динамическим режимным током применением метода модуляции - демодуляции.

4.3 Динамический диапазон ПК интегратора и сигма - дельта модулятора.

Выводы.

5. Краткое описание тестового кристалла и результатов его тестирования. 112.

5.1. Стенд проверки работоспособности тестового кристалла.

Введение диссертации (часть автореферата) на тему «Интеграторы на переключаемых конденсаторах для широкополосных сигма-дельта модуляторов с большим динамическим диапазоном»

Актуальность работы

В современных системах управления и технике связи подготовка аналоговых сигналов к цифровой обработке производится в аналогоцифровых преобразователях (АЦП), изготавливаемых главным образом по КМДП технологии. Одним из интенсивно развиваемых направлений в области АЦП является сигма -дельта АЦП, наиболее критичным элементом которого является дискретно-аналоговый сигма-дельта модулятор (СДМ). Последний сам по себе является малоразрядным (от 1 до 5 разрядов) А - Ц преобразователем с передискретизацией, т.е. с частотой дискретизации, значительно (от 8 до 512 раз) превышающей ® частоту Найквиста входного аналогового сигнала. После обработки цифрового сигнала с выхода СДМ в цифровом фильтре - дециматоре сигнал, избыточный по частоте дискретизации, преобразуется в многоразрядный (от 12 до 24 бит) код с частотой Найквиста. Концепция сигма - дельта АЦП наилучшим образом подходит для создания высокоразрядных АЦП на базе новейших субмикронных технологий, используя большое быстродействие элементов для увеличения разрядности с весьма мягкими требованиями (с точки зрения аналоговых схем) на величины коэффициентов усиления операционных усилителей и на точность отношения значений параметров компонентов, а, именно, при создании 16 - разрядных сигма - дельта АЦП достаточна относительная погрешность порядка десятых долей процента. Не менее важным достоинством сигма - дельта АЦП является возможность цифровой селекции каналов в цифровом фильтре - дециматоре, являющемся неотъемлемой составной частью АЦП.

В состав СДМ входит семейство интеграторов, которые являются важнейшими его элементами. Интеграторы в составе сигма - дельта модуляторов могут быть выполнены как на базе схем на переключаемых конденсаторах (ПК), так и на базе схем, обрабатывающих непрерывный во времени сигнал. Последние могут работать на более высоких частотах, потребляют меньшую мощность, и в некоторых случаях их собственный шум не содержит шума выборки, но, во -первых, при отсутствии шума выборки они очень чувствительны к фазовому шуму сигнала дискретизации и, во - вторых, имеют значительную нелинейность передаточной характеристики. Сигма - дельта модуляторы на базе ПК уступают им в скорости и потребляют больший ток, но менее чувствительны к фазовым шумам сигнала дискретизации и имеют наименьшую нелинейность.

Непрерывно увеличивающиеся скорости передачи и обработки информации требуют увеличения полосы частот сигнала и, соответственно, увеличения частоты дискретизации АЦП. Требования к качеству связи, особенно беспроводной, породили необходимость восприятия относительно слабых сигналов на фоне сильных, что требует А - Ц преобразования как с высоким динамическим диапазоном DR, т.е. отношением опорного напряжения Vrej- к приведенной ко входу среднеквадратичной величине Vnoi собственного шума. Одним из основных технических направлений для достижения этой цели является разработка широкополосных (полоса входного аналогового сигнала 10 МГц и более) сигма - дельта АЦП на переключаемых конденсаторах с высокой разрядностью (от 14 до 16 бит).

Известно, что ключевым параметром сигма - дельта АЦП является частота дискретизации, однако увеличение последней неизбежно увеличивает уровень динамических нелинейных искажений, тем более, если при этом уменьшать потребление тока. В связи с этим в настоящей диссертации в качестве показательного параметра, определяющего скоростные свойства ПК интегратора при конкретном потреблении тока и конкретной частоте дискретизации /с, используется уровень нелинейных искажений.

В дальнейшем рассматриваются СДМ, спроектированные по КМДП технологии.

Базовым элементом СДМ на базе ПК является интегратор на переключаемых конденсаторах (ПК интегратор), включающий ПК и операционный усилитель (ОУ). Поскольку нагрузками в ПК схемах являются исключительно конденсаторы, то в качестве ОУ в быстродействующих СДМ используются однокас-кадные операционные источники тока, управляемые напряжением (ОИТУН). В качестве ключей в большинстве случаев используются N - канальные транзисторы с применением «вольтодобавок».

Целью диссертационной работы является разработка методов, архитектур и электрических схем ОИТУН и узла вольтодобавки в составе интегратора на переключаемых конденсаторах для широкополосных сигма - дельта модулятора, позволяющих получить скоростные характеристики и динамический диапазон интегратора более высокие, а потребление тока - более низкое, чем при использовании самых быстродействующих известных из литературы однотипных функциональных узлов.

Сравнение характеристик предлагаемых и известных функциональных узлов производится в результате моделирования соответствующих интеграторов, спроектированных и оптимизированных по КМДП технологии с 0,35 мкм затворами и при подаче на их входы синусоидального сигнала одинаковых амплитуды и частоты. Критерием сравнения быстродействия является уровень нелинейных искажений. Критерием сравнения динамического диапазона служит расчет по предлагаемой аналитической модели полного шума «телескопического» ОИТУН, как самого быстродействующего из известных ОИТУН.

Достижение поставленной цели производится с помощью управления скоростями переходных процессов перезаряда конденсаторов в результате:

1. Использования предлагаемого метода адаптивного управления динамическим режимным током в «телескопическом» ОИТУН, как наиболее быстродействующем из известных ОИТУН, вследствие чего дополнительно увеличивается его быстродействие при сохранении низких уровней нелинейных искажений, увеличивается динамический диапазон и при сохранении быстродействия уменьшается потребляемый ток;

2. Предлагаемого метода формирования заданных начальных потенциалов в узле вольтодобавки на затвор N - канального аналогового ключа и ускорения переходных процессов внутри этого узла, вследствие чего уменьшаются длительности фронтов импульсов, увеличиваются их амплитуды и увеличивается частота выборки переключаемого конденсатора при сохранении низких уровней нелинейных искажений. ф Научная новизна работы

1. Предложен метод адаптивного управления динамическим режимным током «телескопического» ОИТУН в составе ПК интегратора, позволяющий увеличить быстродействие ПК интегратора при одновременном уменьшении динамических нелинейных искажений, увеличении динамического диапазона и уменьшении потребления тока. Адаптивное форсирование режимного тока производится при непосредственном суммировании переменной составляющей входного сигнала с постоянной составляющей напряжения на затворах транзисторов - генераторов режимного тока. Показано, что если первая не превышает второй, то характеристики ОИТУН близки к характеристикам линейной системы;

2. На базе предлагаемого метода адаптивного управления динамическим режимным током «телескопического» ОИТУН:

- предложены аналитические модели переходных процессов в ПК интеграторе при различных соотношениях между режимными потенциалами в «телескопическом» ОИТУН и интервалами изменения напряжений на затворах транзисторов - генераторов режимного тока;

- предложены аналитические модели «прямого» шума на выходе ПК интегратора и шума выборки на переключаемом конденсаторе;

- на базе разработанных аналитических моделей электрической схемы «телескопического» ОИТУН с адаптивным режимным током и упрощенф ной архитектурой предложена электрическая схема «телескопического»

ОИТУН с адаптивным режимным током и активными каскодными транзисторами;

3. Предложен метод адаптивного управления потенциалами затворов активных каскодных транзисторов, и на базе этого метода разработаны электрические схемы соответствующих вспомогательных усилителей;

4. Предложен метод улучшения частотных характеристик блока вольтодо-бавки на затвор N - канального аналогового ключа, заключающийся в формировании заданных начальных потенциалов в узле вольтодобавки на затвор N - канального аналогового ключа и ускорении переходных процессов внутри этого узла; 5. На базе предложенного метода улучшения частотных характеристик блока вольтодобавки модифицирована его электрическая схема.

Практическая значимость работы

Результаты работы использовались:

1. В ОКР «Абонент» для разработки СФ блока «Пятиразрядный сигма -дельта модулятор второго порядка для применения в широкополосных линиях связи», в состав которого входят «телескопические» ОИТУН с адаптивным динамическим режимным током и аналоговые N - канальные ключи с модифицированными узлами вольтодобавки. Указанный СФ блок создан в соответствии с нормативной документацией ШИЛГ 430109.001 РМ, ШИЛГ 430109.002 РМ, ШИЛГ 430109.003 РМ, ШИЛГ 430109.004 РМ, разработанной в ФГУП НИИМА «Прогресс»;

2. Для проектирования и изготовления по 0.35 мкм КМДП технологии тестового кристалла, содержащего 5 - разрядный сигма - дельта модулятор 2 - го порядка;

Предложенный метод адаптивного управления динамическим режимным током в ОИТУН универсален и может быть использован для проектирования как сигма - дельта АЦП с непрерывной во времени обработкой сигнала, так и других типов АЦП (например, конвейерных).

На защиту выносятся:

1. Метод адаптивного управления режимным током в «телескопическом» ОИТУН, обеспечивающий высокое быстродействие при низких нелинейных искажениях и высокий динамический диапазон, электрическая схема «телескопического» ОИТУН с модифицированным методом адаптивного управления режимным током в составе ПК интегратора для работы в СДМ с высоким динамическим диапазоном, а также

Ф 2. Аналитические модели переходных процессов в ПК интеграторе при различных соотношениях между режимными потенциалами в «телескопическом» ОИТУН и интервалами изменения напряжений на затворах транзисторов - генераторов режимного тока;

3. Аналитическая модель полного «белого шума, на выходе ПК интегратора, включающая как «прямой» шум, так и шум выборки;

4. Метод адаптивного управления потенциалами затворов активных каскод-ных транзисторов, и электрические схемы соответствующих вспомогательных усилителей;

5. Метод улучшения частотных характеристик, архитектура и электрическая схема модифицированного блока вольтодобавки на затвор N - канального аналогового ключа;

6. Методика использования «телескопического» ОИТУН с адаптивным режимным током для создания ПК интеграторов в составе широкополосного СДМ с высоким динамическим диапазоном.

Апробация работы

Результаты работы докладывались:

• На седьмой международной научно-технической конференции «Актуальные проблемы твердотельной электроники и микроэлектроники», Дивномор-ское, Россия, сентябрь 2000 г.;

• На третьей международной научно-технической конференции, Зелено-ф град, ноябрь 2000 г.;

• На восьмой всероссийской межвузовской научно-технической конференции студентов и аспирантов.

Публикации

Основные результаты работы отражены в 11 печатных работах. Структура и объем диссертации

Диссертационная работа состоит из введения, четырех глав, заключения, списка цитируемой литературы из 64 наименований и приложений. Объем дис-Ф сертации составляет 153 страницы текста и включает 47 рисунков и таблиц.

Заключение диссертации по теме «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», Круглов, Юрий Викторович

Выводы

1. Предложена аналитическая модель для оценки шумов, как «прямого», так и шума выборки, в ПК интеграторе на базе «телескопического» ОИТУН, имеющего максимальное быстродействие среди всех КМДП однокаскадных ОИТУН, но минимальный диапазон изменения напряжения на его выходе.

2. Показано, что при использовании принципа динамического режимного тока, динамический диапазон выше не менее, чем на 6 дБ, в сравнении с вариантом использования «телескопического» ОИТУН с тем же быстродействием, но с постоянным режимным током.

5. Краткое описание тестового кристалла и результатов его тестирования.

Настоящая глава посвящена краткому описанию тестового кристалла и результатов его исследования.

В состав тестового кристалла входит 5 - разрядный сигма - дельта модулятор 2-го порядка, содержащий «телескопические» ОИТУН с использованием метода APT.

Функциональная схема сигма - дельта модулятора приведена на рис. 5.1. Аналоговый

Рис. 5.1. Функциональная схема 5 - разрядного сигма - дельта модулятора 2 -го порядка

Фотография топологии тестового кристалла приведена на рис. 5.2.

Пунктирными рамками выделены ОИТУНы и блоки вольтодобавки: А -полностью дифференциальный ОИТУН; V - блок вольтодобавки.

ОИТУН и блоки вольтодобавки рассчитывались на максимальную частоту Л(тах) сигнала не менее 2 МГц, что при OSR = 8 определяло частоту дискретизации в 32 МГц. Результаты исследования выявили его работоспособность на частоте дискретизации вплоть до 40 МГц. Результаты исследования тестового блока ПК интегратора выявили величину динамического диапазона в 93 дБ. Теоретический анализ дает величину не менее 100 дБ.

Рис. 5.2. Фотография топологии тестового кристалла.

5.1. Стенд проверки работоспособности тестового кристалла

В соответствии с ТЗ на ОКР «Абонент» была разработана функциональная схема стенда для проверки работоспособности и лабораторных исследований тестового кристалла. Функциональная схема стенда приведена на рис. 5.3. Объектом лабораторных испытаний является сигма-дельта модулятор DA1.

На основании функциональной схемы стенда разработана электрическая принципиальная схема и топология печатной платы стенда с ВЧ и НЧ разъемами, с возможностью установки на ней испытываемой микросхемы, с цепями питания и с тактовым генератором. Схема электрическая принципиальная приведена на рис. 5.4. Эскизная топология печатной платы приведена на рис. 5.5.

55ПЯГ

En 1 A

En/2 в

Формирование входного сигнала

- d -►

Тактовый генератор

Rref21 Rref11

Rref12 gnda

Rref22 VDD VSS

Vdda VSSA

Vssa VDDA

GENrref VSSA

In- 1n+

Vreft- Vref1 +

ADCrref - VDDA

MC testout+

С on

ADCin+ testin+

ADCJn- ADCref+ testout- Vref2on Vref2+ lestjn- VSS

ADCref- VDD

Reset Out4

OutO

Out1

-в

-а

-с -а -А зз

32

25

Логический анализатор

-А -1

Е=750мВ

Е=2,25В

Рис. 5.3 — Функциональная схема стенда для проверки работоспособности и лабораторных исследований тестового кристалла.

ООО

2 3 4

Рис. 5.4 - Электрическая принципиальная схема стенда

Gnda Г

ЖУ7 о о о о о ск>

Рис. 5.5 - Топология печатной платы стенда

Генератор тактовой частоты выполнен на логической микросхеме KP1533JTH1. Схема электрическая принципиальная представлена на рис. 5.6. Частота генерации задается кварцевым резонатором и в зависимости от необходимой величины тактовой частоты может изменяться путем замены кварцевого резонатора в пределах от 0.5МГц до 50 МГц.

DA1 -КР1533ЛН1;

DA2 - КР1533ТМ2;

Rl, R2 - С2-33-0,125-1кОм±Ю%;

С1 -К10-17-6-М4 7-1 On Ф±10 %;

ZQ1 - Кварцевый резонатор 29.870 KDS 8D. .

Рис. 5.6 - Схема электрическая принципиальная генератора тактовой частоты

Примечание: корпус устройства соединяется с выводами «7» микросхем DA1 и DA2, а шина питания соединяется с выводами «14» микросхем.

Заключение

1. Предложен метод адаптивного управления динамическим режимным током дифференциального каскада ОИТУН, позволяющий во время переходного процесса автоматически согласовывать характер изменения во времени режимного тока со всеми стадиями переходного процесса, т.е. адаптировать под него, что способствует приближению характеристических параметров ОИТУН к параметрам линейной системы и наибыстрейшему завершению переходного процесса в заранее заданном стационарном режиме. В результате в среднем в 2 раза увеличивается его быстродействие при том же среднем потребляемом токе и соответственно уменьшается потребление при том же быстродействии.

Предложено использовать "телескопический" ОИТУНс адаптивным режимным током. По сравнению с таким же ОИТУН, но с постоянным током, динамический диапазон увеличивается не менее, чем на 6 дБ.

Разработаны аналитические модели переходных процессов в ОИТУН для различных условий.

Выведены аналитические выражения для суммарного шума на выходе ПК интегратора с предложенным ОИТУН.

2. Разработаны архитектура и электрическая схема блока вольтодобаьки на затвор N - канального проходного ключа, позволяющие перед началом переходного процесса устанавливать в критические узлы необходимые начальные потенциалы, в результате чего уменьшается длительность переднего фронта импульса вольтодобавки, увеличивается длительность вершины импульса и в меньшей степени снижается амплитуда импульса при уменьшении напряжения питания.

3. Проведен анализ использования «телескопического» ОИТУН в сигма -дельта модуляторе и в результате моделирования продемонстрирована возможность его работы в условиях, типичных для широкополосных сигма - дельта модуляторов, изготовленных по КМДП технологии с 0,35 мкм затворами, с частотной полосой входного аналогового сигнала до 5 МГц и динамическим диапазоном выше 90 дБ.

4. Практически реализован в рамках ОКР «Абонент» тестовый кристалл по КМДП технологии с 0,35 мкм затворами, содержащий 5 — разрядный сигма -дельта модулятор 2-го порядка, содержащий «телескопические» ОИТУН с динамическим режимным током. В сигма - дельта модуляторе использован способ управления динамическим током, не зависящий от сигнала, при котором ОИТУН ведет себя как система, близкая к линейной. Результаты исследования кристалла выявили его работоспособность на частоте дискретизации до 40 МГц.

Список литературы диссертационного исследования кандидат технических наук Круглов, Юрий Викторович, 2005 год

1. Steven R. Norsworthy, Richard Schreier, Gabor C. Temes. "Delta-Sigma Data Converters. Theory, Design, and Simulation", Wiley 1.terscience, 1997, 476 p.

2. D. Johns and K. Martin, "Analog Integrated Circuits Design", New York: Wiley, 1997, 706 p.

3. P. E. Allen and D. R. Holberg, "CMOS Analog Circuit Design", Oxford University Press, 2002, 784 p.

4. P. Balmelli, and Q. Huang, "A 25 MS/s 14 - b 200mW ЕД Modulator in 0.18 - pm CMOS", IEEE J. Solid - State Circuits, vol. 39, no. 12, December 2004, pp. 2161-2169.

5. E. H. Dagher, P. A. Stubberud, W. K. Masenten, M Conta and Т. V. Dinh,

6. A 2 GHz Analog - to - Digital Delta - Sigma Modulator for CDMA Receivers With 79 - dB Signal - to - Noise Ratio in 1.23 MHz Bandwidth", IEEE J. Solid - State Circuits, vol. 39, no. 11, November 2004, pp. 1819 - 1828.

7. R. Jiang and T. S. Fiez, "A 14 bit AS ADC With 8 xOSR and 4 - MHz Conversion Bandwidth in a 0.18 - pm CMOS Process" IEEE J. Solid - State Circuits, vol. 39, no. 1, January 2004, pp. 63 - 74.

8. R.H.M. van Veldhoven, B. J. Minnis, H. A. Hegt and A. H. M. van Roermund, "A 3.3-mW ЕД Modulator for UMTS in 0.18-pm CMOS With 70-dB Dynamic Range in 2-MHz Bandwidth" IEEE J. Solid State Circuits, vol. 37, no. 12, December 2002, pp. 1645 - 1652.

9. K. Vleugels, S. Rabii and B. A. Wooley, "A 2.5-V Sigma-Delta Modulator for Broadband Communications Applications", IEEE J. Solid State Circuits, vol. 36, no. 12, December 2001, pp. 1887 - 1899.

10. S. K. Gupta and V. Fong, "A 64 MHz Clock - Rate SA ADC With 88 - dB SNDR and - 105-dB IM3 Distortion at a 1.3-MHz Signal Frequency" IEEE J. Solid - State Circuits, vol. 37, no. 12, December 2002, pp. 1653 - 1661.

11. L. J. Breems, R. Rutten, and G. Wetzker, "A Cascaded Continious-Time ZA Modulator With 67-dB Dynamic Range in 10-MHz Bandwidth" IEEE J. Solid -State Circuits, vol. 39, no. 12, December 2004, pp. 2152 2160.

12. H. Aboushady and M.M. Louerat. "Systematic Approach for Discrete-Time to

13. Continuous-Time transformation of Modulators", submitted to IEEE International Symposium on Circuits And Systems, May 2002.

14. S. Yan and E. Sanchez Sinensio, "A Continious - Time £A Modulator With 88-dB Dynamic Range and 1.1-MHz Signal Bandwidth", IEEE J. Solid - State Circuits, vol. 39, no. 1, January 2004, pp. 75 - 86.

15. R. Gregorian and G. C. Temes, "Analog MOS Integrated Circuits for Signal Processing", New York: Wiley, 1986,

16. T. Cho and P. R. Gray, "A 10 b, 20 Msamples/s, 35 mW pipeline A/D Converter", IEEE Journal of Solid-State Circuits, vol. 30, no. 3, March 1995, pp. 166- 172.

17. A. M. Abo, P. R. Gray, "A 1.5-V, 10-bit, 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter", Journal of Solid-State Circuits, vol. 34, no. 5, May 1999, pp. 599 606.

18. T. L. Brooks, D. H. Robertson, D. F. Kelly, A. Del Muro and S. W. Harston, "A Cascaded Sigma-Delta Pipeline A/D Converter with 1.25 MHz Signal Band -width and 89 dB SNR", Journal of Solid-State Circuits, vol. 32, no. 12, December 1997, pp. 1897 1906.

19. M. Dessouky and A. Kaiser, "Very Low-Voltage Digital-Audio AS Modulator with 88-dB Dynamic Range Using Local Switch Bootstrapping", IEEE J. Solid -State Circuits, vol. 36, no. 3, March 2001, pp. 349 355.

20. A. K. Ong, V. I. Prodanov and M Tarsia, "A Method for Reducing the Variation in "On" Resistance of a MOS Sampling Switch", submitted to IEEE International Symposium on Circuits And Systems, 2000, May 28 31, Geneva, Switzeland, pp. V-437 - V-440.

21. K. Gulati and H.-S. Lee, "A High Swing CMOS Telescopic Operational Amplifier", IEEE J. Solid - State Circuits, vol. 33, no. 12, December 1998, pp. 2010-2019.

22. T. Burger and Q. Huang, "A 13.5-mW 185-Msample/s AZ Modulator for UMTS/GSM Dual Standard IF Reception", IEEE Journal of Solid-State Circuits, vol. 36, no. 12, December 2001, pp. 1868 - 1878.

23. K. Bult and G. J. G. M. Geelen, "A fast settling CMOS Op Amp for SC

24. Circuits with 90-dB DC Gain", IEEE Journal of Solid-State Circuits, vol. 25, no. 6, December 1990, pp. 1379 1384.

25. Т. C. Choi, R. T. Kaneshiro, R. W. Brodersen, P. R. Gray W. B, Jett and M. Wilcox, "High-Frequency CMOS Switched-Capacitor Filters for Communications applications", IEEE Journal of Solid-State Circuits, vol. sc-18, no. 6, December 1983, pp. 652 664.

26. Крошьер P., Рабинер JI. Интерполяция и децимация цифровых сигналов: Методический обзор//ТИИЭР, 1981.-t.69, №3, с. 14-69.

27. М. A. Copeland and J. М. Rabaey, "Dynamic Amplifier for M.O.S. Technology", Electronics Letters, 1979, pp. 301 302.

28. B.J. Hosticka, "Dynamic CMOS Amplifiers", IEEE Journal of Solid-State Circuits, vol. SC 15, no. 4, August 1980, pp. 887 - 894.

29. Feng Wang, Ramesh Harjani, "Design of Modulators for Oversampled Converters", Kluwer Academic Publishers, 1998.

30. D. B. Kasha, W. L. Lee and A. Thompsen, "A 16 mW, 120 - dB Linear Switched - Capacitor Delta - Sigma Modulator with Dynamic Biasing, IEEE Journal of Solid-State Circuits, vol. 34, no. 7, July 1999, pp. 921 - 926.

31. Круглов Ю. В., Воробьев А.В., «Моделирование нелинейности сигма-дельта модулятора», Тезисы доклада на восьмой Всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2001, стр. 234.

32. Ким И. С., Круглов Ю. В., «Исследование нелинейности интегратора в составе сигма-дельта модулятора», Тезисы доклада на восьмой Всероссийской межвузовской научно-технической конференции студентов и аспирантов, 2001, стр. 241.

33. M.G. Degrauwe, J. Rijmenants, Е. A. Vittoz and Н. J. de Man, "Adaptive Biasing CMOS Amplifiers", IEEE Journal of Solid-State Circuits, vol. SC 17, no. 3, June 1982, pp. 522 - 528.

34. L. G. A. Gallewaert and W. M. C. Sansen,' "Class AB CMOS Amolifiers with High Efficiency", IEEE Journal of Solid-State Circuits, vol. 25, no. 3,1. June 1990, pp. 684 690.

35. K. De Langen and J.H. Huijsing, "Compact Low Voltage Power - Efficient Operational Amplifier Cells for VLSI", IEEE Journal of Solid-State Circuits, vol. 33, no. 10, October 1998, pp. 1481 - 1496.

36. S. L. Wong and С. A. T. Salama, "An Efficient CMOS Buffer for Driving Large Capacitive Loads", IEEE Journal of Solid-State Circuits, vol. sc-21, no. 3, June 1986, pp. 464-469.

37. K L. Lee and R. G. Meyer, "Low-Distortion Switched-Capacitor Filter

38. Design Techniques", IEEE J. Solid State Circuits, vol. SC-20, no. 6, December 1985, pp. 1103 - 1113.

39. C.-K. Wang, R. Castello and P. R. Gray, "A Scalable High-Performance Switched-Capacitor Filter", IEEE J. Solid State Circuits, vol. SC-21, no. 1, February 1986, pp. 57 - 64.

40. R. Harjani, R. Heineke and F. Wang, "An Integrated Low Voltage Class AB CMOS OTA", IEEE Journal of Solid-State Circuits, vol. 34, no. 2, February 1999, pp. 134-142.

41. Feng Wang and Ramesh Harjani, "Design of Modulators for Oversampled Converters", Kluwer Academic Publishers, 1998.

42. S. Baswa, A. J. Lopez Martin, J Ramirez - Angulo and R. G. Caevajal, "Low -Voltage micropower super class AB CMOS OTA" Electronics Letters, vol. 40, February 2004, pp. 216 -217.

43. S. Baswa, A. J. Lopez Martin, R. G. Caevajal and J Ramirez - Angulo, "Low -voltage power efficient adaptive biacing for CMOS amplifiers and buffers", Electronics Letters, vol. 40, February 2004, pp. 217 - 219.

44. A. J. Lopez Martin, S. Baswa, J. Ramires - Angulo and R. G. Carvajal, "Low - Voltage Super Class AB CMOS OTA Cells With Very High Slew Rate and Power Efficiency", IEEE Journal of Solid-State Circuits, Vol. 40, May 2005, pp. 1069- 1077.

45. B. Y. Kamath, R. G. Meyer and P. R. Gray, "Relationship Between Frequency Response and Settling Time of Operational Amplifiers", IEEE Journalof Solid-State Circuits, vol. sc 9, December 1974, pp. 347 - 352.

46. K. Bult and Govert J. G. M. Geelen, "A Fast Settling CMOS Op Amp for SC Circuits with 90 dB DC Gain", IEEE Journal of Solid-State Circuits, Vol. 25, December 1990, pp. 1379 - 1384.

47. W. Sansen and Z. Y. Chang, "Feedforward Compensation Techniques for High Frequency Cmos Amplifier", IEEE Journal of Solid-State Circuits, Vol. 25, December 1990, pp. 1590 - 1595.

48. D. Flandre, A. Viviani, J.-P. Eggermont, B. Gentinne and P. G. A. Jespers, "Improved Synthesis of Gain Boosted Regulated - Cascode CMOS Stages

49. Using Symbolic Analysis and gm/ID Methodology", IEEE Journal of Solid-State Circuits, vol. 32, no. 7, July 1997, pp. 1006-1012.

50. M. Das, "Improved Design Criteria of Gain Boosted CMOS OTA With High - Speed Optimization", IEEE Transactions on Circuits and Systems - II: Analog and Digital Signal Processing, vol. 49, no. 3, March 2002,pp. 204 207.

51. B. J. Sheu and C. Hu, "Switch Induced Error Voltage on a Switched Capacitor", IEEE Journal of Solid-State Circuits, vol. sc - 19, no. 4, August 1984, pp. 519-525.

52. G. Wegmann, E. A. Vittoz and F. Rahali, "Charge Injection in Analog MOS Switches", IEEE Journal of Solid-State Circuits, vol. sc 22, December 1987, pp. 1091 - 1097.

53. U. Chiakapati and T. S. Fiez, "Effect of Switch Resistance on the SC Integrator Settling Time", IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, vol. 46, no. 6, June 1999, pp. 810 - 816.

54. M. Keskin, "A Novel Low Voltage Switched - Capacitor Input Branch", IEEE Transactions on Circuits and Systems - II: Analog and Digital Signal Processing, vol. 50, no. 5, May 2003, pp. 315 - 317.

55. D.-Y. Chang and U.-K. Moon, "A 1.4-V 10-bit 25-MS/s Pipelined ADC Using Opamp-Reset Switching Technique", IEEE Journal of Solid-State Circuits, vol. 38, no. 8, August 2003, pp. 1401-1404.

56. L. Wang and S. H. K. Embabi, "Low Voltage High - Speed Switched -Capacitor Circuits Without Voltage Bootstrapper", IEEE Journal of Solid-State Circuits, vol. 38, no. 8, August 2003, pp. 1411-1415.

57. Y. Geerts, M. S. J. Steyaert, W. Sansen, "A High-Performance Multibit AS CMOS ADC", IEEE Journal of Solid-State Circuits, vol. 35, no. 12, December 2000, pp. 1829-1840.

58. Лаврентьев M. В., Круглов Ю. В., «Выбор архитектуры многокаскадного сигма-дельта модулятора на основе сравнения «просачивающегося» шума квантования и физического шума», Известия вузов. Электроника, № 3, 2005 г., стр. 40 45.

59. Лаврентьев М. В., Круглов Ю. В., «Подход к определению архитектуры и разрядности многокаскадных сигма дельта модуляторов», Оборонный комплекс - научно - техническому прогрессу России, № 4, 2005 г., стр. 92 - 94.