Метод гибкого проектирования топологии коммутационных плат тема диссертации и автореферата по ВАК РФ 05.13.12, кандидат технических наук Завьялов, Дмитрий Валентинович

• Завьялов, Дмитрий Валентинович
• кандидат технических наук
• 1998

Оглавление диссертации кандидат технических наук Завьялов, Дмитрий Валентинович

СОДЕРЖАНИЕ

Введение

1. Анализ особенностей коммутационных плат электронных средств и методов их проектирования

1.1. Конструктивно-технологические особенности коммутационных плат электронных средств (ЭС)

1.2. Анализ методов и алгоритмов проектирования топологии коммутационных плат ЭС

1.3. Постановка задачи

2. Метод гибкого проектирования топологии коммутационных плат ЭС

2.1. Структура представления данных в методе ГПТ

2.2. Основы гибкого проектирования топологии коммутационных плат ЭС

2.3. Модели представления схемы соединений ЭС с использованием полузаказных БИС

Выводы по второй главе

3. Алгоритмы и методика проектирования коммутационных плат с использованием метода ГПТ

3.1. Алгоритм переноса конфликтов межсоединений с коммутационной платы на плоскость кристалла полузаказной БИС

3.2. Алгоритм проектирования топологии коммутационных плат

методом ГПТ

Выводы по третьей главе

4. Программный комплекс гибкого проектирования топологии коммутационных плат и результаты его внедрения

4.1. Структура программного комплекса гибкого проектирования топологии

4.2. Результаты апробации и внедрения программного комплекса

Заключение

Список литературы

Список сокращений

Приложения

Введение диссертации (часть автореферата) на тему «Метод гибкого проектирования топологии коммутационных плат»

ВВЕДЕНИЕ

Актуальность работы. Одним из основных направлений развития современных электронных средств (ЭС) является микроминиатюризация. Особенно актуальна эта задача для устройств обработки цифровой информации и сигналов. Увеличение вычислительной мощности с одновременным уменьшением габаритов и массы цифровых ЭС привело к созданию сверхбольших интегральных схем (СБИС) со степенью интеграции равной 25*106 транзисторов на кристалле [ 1 ]. Однако стремительное увеличение сложности интегральных схем не позволило окончательно отказаться от коммутационных плат, выполняющих функцию несущих для элементов схемы и проводников коммутации. Наряду с этим возросло число различных дополнительных ограничений, вызванных требованиями быстродействия и надежности. В результате увеличения степени интеграции БИС и сложности электрических схем, реализуемых

на плоскости коммутационной платы, увеличилась размерность решаемых за/

дач в процессе автоматизированного проектирования ячеек ЭС.

Увеличение размерности решаемых задач можно преодолеть использованием более быстродействующих ЭВМ с большим объемом оперативной памяти, применением более быстродействующих алгоритмов или иерархических методов проектирования. Однако проблемы укладки стремительно растущего числа соединений коммутации на плоскости платы, которые намного

усложняют процесс проектирования, не могут быть решены простой адапта-

%

цией существующего программного обеспечения.

Отсутствие программного обеспечения, позволяющего решать задачи проектирования на уровне требований современного конструирования и технологии производства приводит к необходимости разработки принципиально новой схемы организации процесса проектирования. Следует отметить, что в первую очередь требует решения задача трассировки, как наиболее трудоемкая задача конструкторского проектирования ячеек ЭС [5].

Известные методы проектирования топологии коммутационных плат ориентируются на поэтапную разработку конструкции электронного модуля, включая схемотехническое и конструкторское проектирование. В результате разобщенности и критериальной несовместимости отдельных этапов не удается создать сквозной цикл автоматического проектирования топологии коммутационных плат, что ведет к доработке топологии ручными методами и снижает эффективность автоматизированной разработки коммутационных плат.

Особенно сложно проектировать ячейки ЭС в схеме которых в качестве элементной базы используются полузаказные БИС, число внешних выводов коммутации которых достигает 400. Директивное назначение функции каждого внешнего вывода полузаказной БИС в процессе проектирования топологии кристалла создает трудности при реализации соединений коммутации БИС на плоскости коммутационной платы. Рост числа конфликтов межсоединений приводит к увеличению суммарной длины коммутационных соединений и, как следствие, площади занимаемой проводниками коммутации (30 % - 50 % всей площади платы). Увеличивается количество межслойных переходов, электрически соединяющих разные слои топологии, что приводит к снижению показателя выхода годных коммутационных плат. Одной из возможностей уменьшения длины соединительных проводников и сокращения числа межслойных переходов является то, что функциональное назначение внешних выводов программируемых БИС может быть переназначено по результатам синтеза топологии коммутационной платы. Очевидно, что в современных САПР такая возможность используется недостаточно.

В настоящее время программируемые БИС все чаще используются в качестве элементов с программируемой логикой при проектировании электрических схем ЭС. Этот факт еще раз доказывает перспективность разработки метода проектирования топологии коммутации, позволяющего гибко учитывать и использовать возможности полузаказных БИС и программируемых логических элементов.

В связи с этим в число задач проектирования топологии коммутационных плат ЭС требующих решения выдвигается создание метода гибкого проектирования топологии (ГПТ). Метод ГПТ позволит на основе использования программируемых БИС проектировать топологический рисунок коммутационной платы на этапе схемотехнического проектирования модуля ЭС с учетом конструктивных и технологических ограничений предъявляемых к топологии коммутации разрабатываемого ЭС.

Цель работы: состоит в разработке автоматизированного метода гибкого проектирования топологии коммутационных плат ячеек ЭС, использующих в качестве элементной базы БИС с программируемой логикой и позволяющий осуществлять перенос конфликтов межсоединений с базовой коммутационной платы на плоскость кристалла полузаказной БИС.

Поставленная цель может быть достигнута при условии решения следующих задач:

- создания математической модели схемы ЭС для проектирования ее методом ГПТ;

- разработки математического и программного обеспечения, реализующих предложенный в работе метод;

- синтеза алгоритма локализации конфликтов межсоединений и переноса их на уровень интегрального исполнения;

- разработки методического обеспечения проектирования коммутационных плат методом ГПТ.

Метод исследования: состоит в развитии и применении математического аппарата теории множеств и теории графов к исследованию особенностей конструкции ячейки ЭС, выполненной с использованием БИС, в разработке и экспериментальной проверке алгоритмов их автоматизированного проектирования.

Научная новизна: работы заключается в разработке метода гибкого проектирования топологии коммутационных плат (ГПТ) и алгоритмов, позволяющих использовать кристалл полузаказной БИС для реализации коммута-

ционных соединений схемы, имеющих конфликты на базовой коммутационной плате.

В работе:

-впервые предложен принцип переноса конфликтов межсоединений с базовой коммутационной платы на уровень дискретных элементов (БИС);

- разработан метод гибкого проектирования топологии коммутационных плат на основе переноса конфликтов межсоединений;

- разработана методика синтеза графовой модели электрической схемы ячейки ЭС для проектирования методом ГПТ и методика ее планаризации ;

- разработан алгоритм локализации конфликтов межсоединений и переноса их на уровень интегрального исполнения.

Практическая ценность: работы заключается в следующем.

Разработан программно-методический комплекс, реализующий метод гибкого проектирования топологии коммутационных плат, который позволяет:

- уменьшить массогабаритные показатели ячейки ЭС за счет сокращения

у

суммарной длины проводников коммутации и как следствие уменьшение занимаемой ими площади ;

- сократить затраты на проектирование электронных модулей за счет сокращения сложности рисунка топологии коммутационной платы, следствием чего является снижение числа доработок конструкции, а также параллельное выполнение ряда проектных операций.

Реализация и внедрение результатов.

Разработанные в диссертации метод, модели, алгоритмы, программные и методические средства использовались при выполнении хоздоговорных научно-исследовательских работ с участием автора диссертации.

Основные результаты диссертационной работы используются в учебном процессе факультета Радиофизики и электроники Владимирского Государственного Университета и в ВКБ «Радиосвязь» г. Владимир.

Апробация работы: Работа в целом и ее отдельные результаты докладывались и обсуждались на научно-технических конференциях и семинарах: II Международной научно-технической конференции " Физика и радиоэлектроника в медицине и биотехнологии ", г. Владимир, 1996 г.; Всероссийской молодежной научной конференции " XXIII Гагаринские чтения ", г.Москва, 1997г., Общеинститутской научно-технической конференции Владимирского государственного технического университета, г.Владимир 1996 г., на научно-технических семинарах кафедры "Конструирования и технологии РЭС" ВлГУ.

Публикации: Основные результаты опубликованы в 6 работах. По результатам работы подана заявка на изобретение под №96103285. Получена дата приоритета. В настоящее время заявка проходит экспертизу.

На защиту выносятся:

- метод гибкого проектирования топологии коммутационных плат;

- алгоритм переноса конфликтов межсоединений с базовой коммутационной платы на плоскость кристалла полузаказной БИС;

- структура программного комплекса для проектирования топологии коммутационных плат методом ГПТ;

- методика использования программного комплекса для проектирования ЭС по методу ГПТ.

Структура и объем диссертации:

Диссертация состоит из введения, четырех глав и заключения, изложенных на 167 страницах и иллюстрированных 51 рисунками и 5 таблицами, а также списка литературы из 117 наименований.

В первой главе рассматриваются конструктивно-технологические особенности коммутационных плат ЭС и методы их автоматизированного проектирования. На основании проведенного анализа определяется практическая необходимость и актуальность решения задач, подлежащих исследованию и разработке.

Вторая глава: посвящена разработке моделей и метода, лежащих в основе предлагаемого в диссертации принципа проектирования топологии комму-

тационной платы с учетом конструкторских и технологических ограничений на этапе синтеза электрической схемы устройства ЭС с использованием полузаказной БИС.

В третьей главе диссертации показана возможность автоматизированного проектирования топологии коммутационных плат ЭС методом гибкого проектирования топологии. При реализации метода рассмотрены возможности учета конструктивных и технологических ограничений для элементов печатного монтажа и предложены пути достижения оптимального результата при разработке топологии коммутационной платы ЭС на базе полузаказных БИС.

Четвертая глава посвящена разработке принципов и структуре программно-методического комплекса метода гибкого проектирования топологии коммутационных плат ЭС и его внедрению.

1. АНАЛИЗ ОСОБЕННОСТЕЙ КОММУТАЦИОННЫХ ПЛАТ

ЭЛЕКТРОННЫХ СРЕДСТВ И МЕТОДОВ ИХ ПРОЕКТИРОВАНИЯ

Элементной базой, обеспечивающей повышение надежности, уменьшение массы, габаритных размеров, потребляемой мощности и улучшение других технико-экономических характеристик электронных средств (ЭС), являются большие и сверхбольшие интегральные схемы (БИС ) [ 2 ]. Современная БИС представляет собой кристалл на котором располагается до 25 млн. интегральных транзисторов. Корпус БИС имеет до 400 внешних выводов [ 1 ].

Однако, несмотря на значительные достижения в области микроминиатюризации, большая часть современных ЭС исполняются с применением коммутационных монтажных плат, которые выполняют роль несущей для элементов электронной схемы и проводников коммутации [ 6 ].

Непрерывный рост степени интеграции БИС и массовое их использование в цифровых устройствах, использующих шинную передачу данных, привело к увеличению числа связей между отдельными интегральными элементами на порядок. Наряду с уменьшением массогабаритных показателей возрастает площадь занимаемая коммутационными проводниками на монтажной плате. В современных цифровых электронных устройствах соединения коммутации занимают от 30 до 50% полезной площади коммутационной платы [13].

Для разработки средств и методов проектирования топологли электрических соединений на коммутационных платах необходимо детально рассмотреть конструкции коммутационных плат и их технологические особенности.

1.1. Конструктивно-технологические особенности коммутационных плат

электронных средств (ЭС)

В современном конструировании продолжает занимать ведущие позиции принцип модульного проектирования ЭС. Модуль второго уровня объединяющий на одной коммутационной плате несколько десятков электрорадиоэлементов и реализующий относительно сложную логическую схему называется ячейкой ЭС [ 4 ]. Конструктивно ячейка ЭС, спроектированная с применением коммутационной платы, представляет собой совокупность конструктивных элементов между которыми установлены необходимые пространственные, механические и электрические связи [ 5 ]. Коммутационная плата в ячейке ЭС является элементом, обеспечивающим механическое закрепление электрорадиоэлементов и элементов крепления ячейки. Выполняет роль несущей для электрических соединений коммутации элементов электрической схемы ячейки ЭС (рис.1.1)[ 6,7].

Все конструктивные узлы ячейки крепятся на коммутационной плате при помощи механических или паянных соединений (рис. 1.2). Элементы ячейки могут быть установлены на верхней и нижней поверхностях коммутационной платы (рис.1.3), что позволяет эффективно использовать плоскость коммутационной платы. Одновременно, в большинстве случаев, на поверхностях коммутационной платы выполняются металлизированные проводники коммутации элементов схемы и другие плоские элементы конструкции [7 - 9].»

Стремительное развитие микроэлектроники и увеличение степени интеграции БИС приводит к возрастанию сложности схем ЭС, выполняемых в ячейке. Увеличение количества соединений коммутации в схеме, приводит к увеличению площади коммутационной платы, занимаемой проводниками коммутации.

3 12

Ж

^ттТТТТ"

1

Г 2

"ЧР^Н

Рис.1.1 Внешний вид одного из вариантов конструкции ячейки ЭС.

' *

1- крепежные отверстия; 2 - коммутационная плата; 3 - электрорадиоэлементы.

к

ш

г,

а/

б/

в/

Рис. 1.2 Способы установки электрорадиоэлементов на коммутационную плату.

а/ - механическое соединение; б/- паяное (двухстороннее); в/ - паяное (поверхостное).

а/

Рис. 1.3 Варианты конструктивного исполнения ячеек ЭС.

а/ - одностороннее размещение элементов схемы; б/ - двухстороннее размещение элементов схемы.

Использование БИС с целью уменьшения массогабаритных показателей ячейки приводит к созданию ячеек ЭС площадь коммутационной платы которой на 50 % занята проводниками коммутации [13].

Широкое использование многослойных плат и коммутационных переходных отверстий, которые позволяют соединять участки проводника коммутации, находящиеся в разных слоях, позволили решать задачи минимизации массогабаритных показателей ячейки до настоящего времени [ 9,10 ]. Реалии сегодняшнего дня показывают необходимость другого, координально нового подхода к задачи синтеза топологии коммутации, который бы позволил уменьшить до минимума число слоев коммутации, количество переходных отверстий и, особенно, площадь, занимаемую проводниками коммутации.

Очевидное разнообразие задач выполняемых электронными средствами и условий, в которых они эксплуатируются, оказали огромное влияние на формирование существующего разнообразия конструктивного исполнения коммутационных плат ЭС. Основные конструкции коммутационных плат (КП) можно разделить на несколько групп: (табл. 1.1)

1. Коммутационные платы для конструкций с навесных проводным монтажом соединений;

2. Коммутационные печатные платы;

3. Коммутационные платы для изготовления пленочных интегральных

схем;

4. Коммутационные платы для изготовления полупроводниковых интегральных схем.

К первой группе, представленной классификации, относятся все известные конструкции коммутационных плат, предназначенные для проектирования ячеек ЭС, проводники коммутации которых выполняются навесным проводным монтажом. Несмотря на имеющиеся очевидные преимущества: отсутствие конфликтов между соединениями коммутации в процессе их реализации; единая технология изготовления соединений коммутации для изделия в целом; воз-

Таблица 1.1

Конструктив коммутационно й платы Материал основания Способ изготовления проводников коммутации элементов схемы Технические ограничения Конструктивные особенности

Монтажная плата с дополнительным и элементами коммутации Слоистый или однородный диэлектрик Проводной навесной монтаж Позволяет собирать схемы малого объема, что обусловлено трудоемкостью исполнения навесного проводного монтажа соединений коммутации Установка элементов схемы производиться при помощи дополнительных элементов крепления.

Металл Проводной навесной монтаж Плата являясь проводником электрического тока требует изоляции каждого элемента в отдельности при установке на плату или нанесения на поверхность диэлектрического покрытия.

Печатная плата Слоистый или однородный диэлектрик * ф Наклеенная на поверхность основания металлическая фольга Позволяет собирать схемы малого объема. Два слоя коммутации не достаточны для изготовления коммутационных плат сложных цифровых устройств Соединения коммутации не увеличивают объем коммутационной платы и исполняются в едином технологическом цикле. Позволяет использовать дополнительные элементы коммутации

Продолжение таблицы 1.1

Многослойная Наклеенная на Количество слоев Позволяет проектировать

пластина, поверхность ограничивается топологию коммутации

состоящая из основания предельной сложных цифровых

чередующихся металлическая допустимой толщиной устройств.

слоев фольга и коммутационной

диэлектрика и внутренние слои платы (не более 2,5

металлической металлизации мм.). Процесс

фольги. изготовления многослойных плат требует дорогостоя щего специального оборудования и квалифицированных специалистов.

Диэлектрическая Керамика, металл Слой Требуется Позволяет уменьшить

подложка покрытый металлизации специализированное габаритные размеры

диэлектрическим осажденный на оборудование и устройства за счет

слоем поверхность квалифицированный применения

подложки персонал. До микроминиатюрных

(алюминий, медь, последнего времени элементов схемы и

золото, серебро). не удается исполнить миниатюрный трансформатор и автономный источник питания большой мощности. Элемента управления, проводников коммутации.

Оч

Продолжение таблицы 1.1

Диэлектрическая подложка Керамика, металл покрытый диэлектрическим слоем индикации и коммутации не могут быть выполнены миниатюрными из-за физиологических особенностей человеческого организма

Токопроводящая паста вжигаемая в поверхность подложки Требуется специализированное оборудование и квалифицированный персонал. Количество паст применяемых для изготовления пассивных элементов схемы и проводников коммутации не может привышать число три. Ограничение обусловлено необходимостью вжигать каждый слой отдельно. Позволяет уменьшить габаритные размеры устройства за счет применения микроминиатюрных элементов схемы и проводников коммутации. Имеется возможность использовать обе плоскости основания для размещения элементов и проводников коммутации

Полупроводников ая подложка Полупроводников ая пластина (кремний) Слой металлизации осажденный на поверхность Требуется специализированное оборудование и квалифицированный Дозволяет изготавливать элементы схемы в приповерхостном слое полупроводникового

подложки

(алюминий,

медь).

Продолжение таблицы 1.1

персонал. Технологический процесс изготовление кристаллов высокой степени интеграции продолжается несколько месяцев. Производство требует значительных капиталовложений

кристалла. Позволяет . использовать объем кристалла для размещения дополнительных элементов коммутации

(поликремниевые перемычки)

можность экранирования каждого соединения в отдельности, в настоящее время проводной монтаж уступил место печатному и используется лишь при коммутации ячеек ЭС между собой.

Печатный монтаж позволяет в едином технологическом цикле выполнять всю совокупность соединений коммутации, при этом не увеличивая массогаба-ритных показателей КП. Описанные достоинства ускорили широкое внедрение печатного монтажа и несмотря на быстрые темпы развития микроэлектронной технологии позволяют ему занимать достойное место среди конкурирующих технологий изготовления соединений коммутации в настоящее время.

Печатные платы (ПП), которые составляют вторую группу классификации, делятся на три типа: одно-, двух и многослойные в зависимости от числа слоев формируемых систем печатных проводников (рис.1.4) [ 9 ].

Кроме этого все типы печатных коммутационных плат выполняются по 5 классам точности. Тот или иной класс точности жестко регламентирует геометрические размеры элементов печатного монтажа [ 9 ]: ширина проводника; расстояние между соседними элементами печатного рисунка; диаметр контактной площадки и т.п. Ограничения размеров печатного монтажа регламентируют токи и напряжения, допустимые для использования на платах данного класса, элементную базу применяемую при сборке ячейки ЭС и технологические процессы для изготовления металлизированного печатного рисунка коммутации [13].

Однослойные печатные платы (ОПП) изготавливаются из» диэлектрической пластины с одним слоем металлизации [ 9 ]. Если печатные проводники невозможно выполнить без пересечений, то вводятся проволочные перемычки для реализации одного из конфликтующих соединений, (рис. 1.4,а)

В последние годы применение ОПП ограничивается приборами, имеющими в своем составе крупногабаритные элементы и работающие с высокими токами и напряжениями питания. Использование ОПП для изготовления цифровых ячеек, имеющих в составе БИС, затруднено. Возросшее число межсо-

~ £

а/

б/

в/

Рис.1.4 Поперечное сечение однослойной (а), двухслойной (б) и многослойной (в) печатных плат:

1 - перемычка, 2 - электрорадиоэлемент, 3 - металлизированное сквозное отверстие; 4 - экранные слои; 5 - слои сигнальных проводников, 6 ■ межслойное переходное отверстие.

единений в цифровых схемах не удается уложить в один коммутационный слой, что приводит к появлению большого числа перемычек коммутации. Широкое применение БИС в качестве дискретных элементов ячеек ЭС привело к необходимости выполнения печатного монтажа по III классу точности. Погрешность шага установки внешних выводов коммутации БИС не допускают изготовления печатного монтажа по I и II классу точности [14,15]. Желание увеличить коэффициент использования площади коммутационной платы привел к увеличению случаев двухстороннего размещения элементов коммутации схемы на КП, что позволяют делать лишь двухслойные печатные платы (ДПП) и многослойные печатные платы (МПП).

ДПП изготавливаются из одной диэлектрической пластины, на обеих поверхностях которой располагаются печатные проводники. Электрическая связь между проводниками одной цепи, лежащими на разных сторонах платы, осуществляется посредством сквозных отверстий (межслойных переходов), расположенных в местах пересечения проводников [ 10 ]. Возможность размещения элементов схемы и проводников коммутации на двух сторонах платы позволяет эффективно использовать площадь коммутационной платы и выполнять схемы большей сложности, чем позволяют ОПП. Применение межслойных переходов позволяет проводить проводник коммутации по оптимальному пути, даже если оптимальный путь проходит в двух слоях. Описанные достоинства позволили занять ДПП лидирующие позиции в области проектирования ЭС массового назначения и схем, использующих в качестве элементной базы ИС средней и малой степени интеграции.

Однако при использовании в схеме элементов, выполненных на базе БИС, трассировочного ресурса ДПП зачастую не достаточно, что приводит к резкому росту межслойных переходов и появлению не разведенных соединений коммутации. Даже выполнение печатного монтажа по IV м V классам точности не обеспечивает 100 % прокладку соединений коммутации [6].

Поэтому появилась необходимость конструирования многослойных печатных плат, которые должны были обеспечить разработчиков коммутационных плат требуемыми трассировочными ресурсами для проектирования схем повышенной сложности.

Многослойные печатные платы (Ml 111) выполняются из нескольких пластин с расположенными на них печатными проводниками (рис. 1.4,в) [9]. Способ электрического соединения проводников, расположенных в различных слоях, между собой и с выводами элементов, зависит от конструкции платы.

Однако вся совокупность конструкций МПП обладает рядом общих недостатков, которые не позволили МПП получить широкое распространение в производстве ячеек ЭС [11,16,17].

Первым и основным недостатком принято считать сложность конструкции МПП, что требует сложного технологического оборудования для производства плат коммутации и высокой квалификации персонала, обслуживающего производственное оборудование . Однако, даже при точном исполнении технологии производства, МПП имеют низкий показатель выхода годных, что приводит к удорожанию каждого образца в отдельности. Кроме описанного недостатка, оказалось, что МПП имеют ограничения на количество слоев коммутации. Это ограничение обуславливает предельная толщина материала, из которого формируется слой, общая толщина получаемой МПП и физические процессы коробления и скрутки, которые свойственны слоеным конструкциям [10].

Описанные выше недостатки МПП, исключили широкое применение последних при производстве бытовой техники и аппаратуры широкого использования. МПП получили распространение в устройствах цифровой обработки информации и аппаратуре специального назначения, там, где стоимость не имеет принципиального значения, а сложность схем исключает использование одно- и двухслойных коммутационных плат.

Известные достоинства печатного монтажа (автоматизация изготовления, пайки и сборки компонентов, планарная конструкция) обуславливают дальнейшее применение печатных плат в качестве второго уровня коммутации в ячейках ЭС, использующих в качестве элементной базы БИС. Однако недостатки, свойственные печатным платам (малая разрешающая способность, недопустимость пересечения проводников в одном слое, наличие сквозных металлизированных отверстий и т.п.), препятствуют повышению плотности размещения элементов схемы и не позволяют в полной мере использовать площадь платы. В настоящее время разрешающая способность печатных плат составляет:

0.2..0.3 мм / химическая технология / [ 9 ];

0.1..0.15 мм / аддитивная технология /, при использовании в качестве оснований слоистых диэлектриков [ 10 ];

0.75 мкм по минимальной ширине печатных проводников, и 0.75 мкм по минимальным зазорам между ними, а минимальный диаметр отверстий для установки электрорадиоэлементов (ЭРЭ) равен 0.1 мм ( в условиях опытного производства), при этом коэффициент использования площади печатной платы обычно не превышает 50-60%. Это значительные потери площади, а следовательно, и объема конструкции.

В целях уменьшения габаритных размеров ячеек ЭС используется конструкция гибкой печатной платы [ 16 ].

Основу конструкции последней составляло гибкое диэлектрическое основание, на которое наносятся металлизированные проводники. В качестве элементной базы в основном применялись электрорадиоэлементы с корпусами для поверхностного монтажа, что значительно сокращало область применения гибких коммутационных плат. Использование гибких коммутационных плат и в настоящее время считается исключением и носит специализированный характер.

Применение двухстороннего печатного монтажа и МПП из гибких оснований повышает коммутационную способность монтажа, но не может считаться оптимальным. Это связано с тем, что разрешающая способность плат остается прежней, а многослойность приводит к снижению доли выхода годных, к усложнению технологического процесса и усложнению конструкции [13 ].

Дальнейшее уменьшение массогабаритных показателей ЭРЭ и стремление сократить площадь КП привело к созданию ИС [ 16 ].

Совокупное множество типов интегральных коммутационных плат делится на 3 основных класса:

1) полупроводниковые;

2) пленочные;

3) совмещенные.

Основные отличия ИС разных классов обусловлены технологией формирования элементов микросхемы (резисторов, конденсаторов, транзисторов) [18-29].

Наиболее распространенные полупроводниковые ИС формируются на кремниевой подложке по планарной технологии, которая предусматривает выполнение всех элементов схемы с одной стороны полупроводникового кристалла. Все активные, пассивные элементы и некоторые элементы коммутации располагаются в объеме кристалла. Соединения между отдельными элементами схемы выполняются при помощи слоя металлизации на поверхности подложки ИС (рис. 1.5) [20,22,23 ].

Конструктивно-технологические ограничения, которые необходимо учитывать при разработке топологии коммутации, приведены в табл. 1.2 [ 1 ].

Рис.1.5 Фрагмент поверхности кристалла полупроводниковой подложки.

/ 1

/ Л

^ 2

Рис.1.6 Пленочная интегральная схема.

4

1 - подложка; 2 - навесной пассивный элемент (конденсатор); 3 - внешний вывод коммутации; 4 - активный навесной элемент (транзистор); 5 - диэлектрический изолятор; 6 - проводник коммутации; 7 - коммутационная перемычка.

Таблица 1.2

Минимально допустимые размеры при использовании технологии CMOS 7S

Ширина проводника Расстояние между проводниками Количество каналов ввода-вывода на кристалле Эффективная длина канала транзисторов

0,20 мкм 0,20 мкм 2200

0,12 мкм

Учитывая данные, приведенные в таблице, можно отметить, что интегральная технология позволила увеличить точность изготовления элементов топологии коммутации и, как следствие, привела к уменьшению габаритных параметров элементов топологии в 100 раз по сравнению с технологиями изготовления печатного монтажа.

Заметный скачок в точности изготовления топологии коммутации и возможность выполнять элементы схемы в микроминиатюрном исполнении, подтолкнул разработчиков к созданию огромного разнообразия конструкций микросхем [ 15,16,19,21 ].

Одним из крупных направлений работы стало создание пленочных интегральных схем [ 23,26 ].

В пленочных ГИС отдельные элементы и межэлементные соединения выполняются на поверхности диэлектрика, который является диэлектрическим и механическим основанием для расположения пленочных и навесных элементов схемы, топологии коммутации, а также служат для отвода тепловой энергии (рис. 1.6). Материал подложки, металл для изготовления токопроводящих соединений и пассивных элементов схемы ( резисторы, конденсаторы, катушки индуктивности), выбирают в зависимости от условий эксплуатации разрабатываемого устройства и электрических параметров схемы [ 23 ]. Активные элементы с помощью данной технологии не создаются. Дискретные активные элементы монтируются на поверхности с помощью разнообразных технологических приемов. Важно отметить, что пленочным ИС присуще полезное свойство

- их рабочие параметры можно подгонять, используя лазерный луч, струю абразива и т.д.

В отличие от полупроводниковых гибридные ИС могут одновременно усиливать сигнал как по напряжению, так и по мощности, что позволяет использовать их как активные элементы схемы. Их высокие экономические показатели объясняются малым числом входящих в них элементов.

Кроме двух основных направлений развития микроминиатюризации электронных схем ЭС, существует третье - совмещенных ИС (рис. 1.7) [ 25,26].

Активные ЭРЭ выполняются в приповерхностном слое полупроводникового кристалла (как у полупроводниковой ИС), а пассивные наносятся в виде пленок на покрытую диэлектриком поверхность того же кристалла (как у пленочной ИС).

Применение совмещенные ИС нашли при изготовлении заказных ИС с исключительными электрическими параметрами, которые невозможно реализовать по одной из описанных ранее технологий.

Подводя итог сказанному выше о типах ИС, можно отметить наиболее очевидные достоинства интегральных схем по сравнению с обычными устройствами на дискретных элементах.

- Производить ИС рентабельно, так как в едином технологическом цикле изготавливается большое число идентичных изделий.

- Изделия, в которых используются ИС, отличаются высокой надежностью. Это связано с тем, что все внутренние межсоединения образуются в процессе изготовления ИС, так что отпадает необходимость пайки.

- Малые габаритные размеры ИС обусловили их широкое применение, особенно в таких областях, как вычислительная техника и системы связи, где требуются малая масса изделий и высокое быстродействие.

- Хорошие эксплуатационные характеристики и низкая стоимость позволяют использовать весьма сложные ИС, что повышает качество работы устройств, в которых они используются [ 16,26 ].

Рис. 1.7 Совмещенная интегральная схема.

1 - интегральный транзистор; 2 - полупроводниковая подложка; 3 - соединение коммутаци; 4 - пленочный пассивный элемент (резистор).

а/ б/ в/

Рис. 1.8 Типы корпусов элементов для монтажа на поверхность.

Однако, несмотря на перечисленные достоинства ИС, до сегодняшнего дня не удалось создать законченное устройство на кристалле ИС, имеющее автономное питание, микроминиатюрные беспроводные органы управления и обработки вход-выходной информации. В процессе использования ИС для проектирования ЭС был обнаружен ряд ограничений:

- характеристики ИС в областях высоких частот ухудшаются из-за наличия паразитных емкостей;

- пассивные элементы имеют большие значения температурных коэффициентов;

- сопротивления резисторов лежат в пределах 10-50 кОм, емкости конденсаторов менее 200 пФ [ 25,26 ];

- в интегральном исполнении трудно создавать катушки индуктивности.

Учитывая, описанные ограничения и разработанные в последние десятилетия конструкции микроминиатюрных катушек индуктивности, переменных резисторов, микротрансформаторов, элементов коммутации с внешними устройствами и органами управления можно утверждать, что в настоящее время невозможно исполнение законченного функционального устройства в едином корпусе ИС.

Разработки ЭС высокой степени интеграции показывают, что основными направлениями их конструирования можно считать [16,21]:

1 .Конструирование ячеек ЭС из ИС широкого применения в новых типах корпусов методом монтажа на поверхность.

В основу метода легло использование новых конструкций корпусов ИС. Иллюстрации корпусов ИС представлены на рис. 1.8. Применение новых конструкций корпусов ИС и приведение конструкций корпусов всех ЭРЭ к одному стандарту позволило исключить из технологии изготовления коммутационной платы операцию сверления отверстий под выводы элементов схемы. На коммутационной плате выполняются лишь отверстия под межслойные переходы коммутации. Факт отказа от отверстий под выводы элементов позволил сокра-

тить шаг между внешними выводами коммутации элемента с 1,25 до 0.625, расстояние между корпусами элементов на коммутационной плате до 1 мм, если позволяет конструкция, что позволило значительно увеличить показатель использования площади коммутационной платы [ 16 ].

Применение низкотемпературного припоя и проводящего клея для коммутации внешних выводов элементов схемы и элементов топологии коммутации платы позволило автоматизировать процесс сборки ячеек ЭС, что значительно сократило трудоемкость изготовления изделия и его себестоимость.

Метод позволил увеличить плотность размещения элементов на печатных платах в 3 раза, т.е. 1,2 ИС/ кв. см.

Недостатки нового метода состоят в том, что новые ПП требуют высокой разрешающей способности печатного монтажа, так как при сборке используются микрокомпоненты и корпуса с шагом выводов не более 1.25 мм; возникает потребность в новых отечественных типах корпусов; требуется внедрение новой технологии групповой пайки микрокомпонентов.

Основной проблемой при этом направлении конструирования является разработка малогабаритных корпусов с короткими выводами в плоскости 1111, хотя график приведенный на рис. 1.9 показывает устойчивое увеличение спроса на элементы для поверхностной пайки, что еще раз подтверждает перспективность данной технологии.

Потребность в новых ПП с расстоянием между линиями не более 0.1 мм и диаметром межслойных соединений 0.1 мм делает невозможным применение обычных материалов-диэлектриков и требует новой технологии для изготовления ПП из слоистых стеклоэпоксидных или бумажных заготовок ( бумажно-

фенольные или бумажно-эпоксидные платы). Толщина плат для стеклоэпокси-

\

Заключение диссертации по теме «Системы автоматизации проектирования (по отраслям)», Завьялов, Дмитрий Валентинович

Результаты работы комплекса представляют собой информацию о топологическом рисунке коммутационной платы, которая является исходной для

Рис.4.1.4 Функциональная схема модуля синтеза топологии. формирования фотошаблонов и таблицы соответствия выводов полузаказных элементов для дальнейшей разработки их топологий.

Таким образом, в отличии от известных программных комплексов проектирования коммутационных плат, предложенная структура ПО позволила:

1 .Проектировать топологию коммутационной платы ячейки ЭС с учетом возможности переназначения внешних выводов коммутации полузаказных элементов по результатам трассировки коммутационных соединений;

2.Проектировать топологию полузаказной БИС с учетом ограничений предъявляемых монтажом коммутации;

3.Использовать кристалл полузаказной БИС для переноса в его плоскость конфликтов межсоединений с коммутационной платы.

4.2. Результаты апробации и внедрения программного комплекса

Практическая проверка разработанного методического и программного обеспечения комплекса синтеза топологии коммутационных плат проведена на трех примерах синтеза топологии промышленных ЭС, которые выпускаются массовым тиражом и имеют в своем составе элементы, изготовление которых возможно на базе полузаказных БИС (прил.1-3).

В результате проектирования топологии коммутационной платы разными методами выявлены следующие характеристики конструктивной реализации (табл.4.2.1).

Результаты апробации разработанного МО и ПО метода ГПТ позволили выявить ряд его специфических особенностей:

- вероятность стопроцентной реализации топологии коммутационной платы увеличивается прямо пропорционально увеличению доли схемы ЭС, исполняемого на кристалле БИС;

- синтезируемая топология платы имеет меньшую стоимость при учете конструктивных и технологических ограничений на этапе синтеза схемы соединений.

ЗАКЛЮЧЕНИЕ

По результатам работы можно сделать следующие выводы:

1. Проведен конструктивно-технологический анализ особенностей коммутационных плат и показано, что:

- наибольшее распространение в качестве коммутационных плат ячеек ЭС получили печатные платы с односторонней и двухсторонней металлизацией, благодаря малой стоимости технологии изготовления.

- основная тенденция развития ЭС заключается в непрерывном росте степени интеграции элементной базы, наряду с увеличением сложности электронных схем реализуемых на плоскости коммутационной платы, что приводит к стремительному росту числа межсоединений между элементами схемы;

- в качестве элементной базы все чаще используются полузаказные БИС;

- площадь занимаемая проводниками коммутации в современных ячейках ЭС составляет от 30 до 50 % общей площади платы коммутации, что значительно уменьшает показатель использования площади коммутационной платы. Увеличивается влияние внешних факторов на параметры передаваемых по проводникам коммутации сигналов.

2. Проведен анализ современных методов автоматизированного проектирования топологии плат коммутации и показано, что они недостаточно эффективны при разработке электрических схем ЭС с использованием в качестве элементной базы полузаказных БИС. Показано, что основная причина этого ч заключается в недостаточном использовании альтернативного назначения выводов полузаказных БИС при разработке топологии печатного монтажа.

3. Рассмотрена обобщенная модель традиционного цикла проектирования, выявлены недостатки при использовании ее для синтеза топологии коммутационных плат схем ЭС, в составе элементной базы которых присутствуют полузаказные БИС. Показано, что эти недостатки, связанные с отсутствием учета конструктивных и технологических ограничений проектирования топологии коммутации на этапе разработки электрической схемы устройства.

4. Предложена новая схема цикла проектирования, использующая метод гибкого проектирования топологии коммутационной платы и позволяющая осуществлять перенос конфликтов межсоединений с плоскости коммутационной платы на плоскость полупроводникового кристалла полузаказной БИС, что позволяет обеспечить разработку оптимального рисунка топологии платы коммутации.

5. Разработана математическая модель представления схемы устройства для реализации топологии коммутации методом ГПТ на основе неориентированного графа, ее описание, позволяющее учесть конструктивные и технологические ограничения.

6. На основе математической модели ГПТ для реализации возможностей минимизации числа конфликтов между соединениями коммутации на этапе синтеза электрической схемы соединений разработано:

- символьный список представления данных о разрабатываемом устройстве, позволяющий в отличие от известных, учесть конструктивные ограничения исполнения рисунка топологии на этапе синтеза электрической схемы ЭС;

- алгоритм прокладки соединений от множества источников к множеству приемников, что позволяет отыскать оптимальный вариант реализации соединения коммутации на плоскости платы.

7. Разработанные алгоритмы реализованы в виде программ, которые объединены в программно-методический комплекс, реализующий метод гибкого проектирования топологии коммутационных плат ЭС с использованием полузаказных БИС.

8. Апробация разработанного программно-методического комплекса показала, что его использование позволяет сократить габариты коммутационной платы, число слоев коммутации и значительно упростить их топологический рисунок.

9. Программно-методический комплекс внедрен в учебный процесс факультета Радиофизики и электроники Владимирского государственного университета и апробирован при проектировании промышленного образца для ВКБ «Радиосвязь».

Список литературы диссертационного исследования кандидат технических наук Завьялов, Дмитрий Валентинович, 1998 год

СПИСОК ЛИТЕРАТУРЫ

1. Гордиенко И. Закон Мура как нравственный принцип. Компьютерра №40. 1997.- С. 4-5.

2. Автоматизированное проектирование СБИС на базовых кристаллах/А. И. Петренко, В. И. Лошаков, А. Я. Тетельбаум. Б. Л. Шрамченко.-М.: Радио и связь, 1988.-160 с.

3. Смирнов А.Д. Архитектура вычислительных систем: Учеб. пособие для вузов. - М.: Наука. Гл. ред. физ. - мат. лит., 1990.-320 с.

4. Автоматизация проектирования и производства микросборок и электронных модулей /Н. П. Меткин, М. С. Лапин, Б. Н. Деньдобренко. И. А. Доморацкий: Под ред. Н.П.Меткина.-М.: Радио и связь. 1986.-280 с.

5. Вязгин В.А., Федоров В.В. Математические методы автоматизированного проектирования.: Учебное пособие для втузов. - М.: Высш. шк.,1989. - 184 с.

6. Преснухин Л.Н., Шахнов В.А. Конструирование электронно-вычислительных машин и систем. Учеб. пособие для втузов по спец. "Конструирование и производство ЭВА". - М.: Высш. шк., 1996.-512 с.

7. Морозов К.К., Одинаков В.Г., Курейчик В.М. Автоматизированное проектирование конструкций радиоэлектронной аппаратуры: Учебн. пособие для вузов.-М.: Радио и связь, 1983.-280 с.

8. Сорокопуд В.А. Автоматизированное конструирование микроэлектронных

%

блоков с помощью малых ЭВМ. - М.: Радио и связь, 1988. - 128 с.

9. Автоматизированное конструирование монтажных плат РЭА: Справ, специалиста /А. О. Абрамов, В. Б. Артемов. В. П. Богданов и др., Под ред. Л. П. Рябова.- М.: Радио и связь. 1986.-192 с

Ю.Петухов Г.А.., Смолич Г.Г., Юлин Б.И. Алгоритмические методы конструкторского проектирования узлов с печатным монтажом.- М.: Радио и связь. 1987.-152 с.

П.Ненашев А.П. Конструирование радиоэлектронных средств: Учебн. пособие для вузов по специальности "Конструирование и технология РЭС". - М.: Высшая школа, 1990. - 432 с.

12.Материалы для производства изделий электронной техники: Учеб. пособие для СПТУ/ Г.Н. Кадыкова, Г.С. Фонарев, В.Д. Хвостикова и др. - М: Высш. шк., 1987.-247 е.: ил.

13.Технология многослойных печатных плат/ А.Л.Федулова, Ю.А.Устинов, Е.П.Котов и др. - М.: Радио и связь, 1990. - 208 с.

14.MOS Memory Data Book, Commercial and Military Specifications, Texas Instruments, 1991.

15.Применение интегральных микросхем в электронной вычислительной технике. Справочник / Р.В.Данилов, С.А.Ельцова, Ю.П.Иванов и др. Под ред. Б.Н.Файзулаева, Б.В.Тарабрина.-М.: Радио и связь, 1986.- 384 с.

16.Конструирование аппаратуры на БИС и СБИС. В.Ф.Борисов, Ю.И.Боченков. Под ред. Высоцкого Б.Ф., - М.: Радио и связь, 1989. - 272 е.; ил.

17.Гуськов Г.Я., Блинов Г.А., Газаров A.A. Монтаж микроэлектронной аппаратуры. - М.: Радио и связь, 1986. - 176 с.

18.Готра З.Ю. Технология микроэлектронных устройств: Справочник. - М.: Радио и связь, 1991. - 528 е.: ил.

19.Тугов Н.М., Глебов Б.А., Чарыков H.A. Полупроводниковые приборы./ Под ред. В.А.Лабунцова. - М.: Энергоатомиздат, 1990.

%

20.Автоматизация проектирования БИС. В 6 кн.: Практ. пособие . Кн. 6. Г.Г. Казеннов, Е.В. Сердобинцев. Проектирование топологии матричных БИС/ Под. ред. Г.Г. Казеннова. - М.: Высш. шк., 1990.-112 е., ил.

21.Автоматизация проектирования БИС. В 6 кн.: Практ. пособие . Кн. 5. В.Я. Кремлев. Физико-топологическое моделирование структур элементов БИС/ Под. ред. Г.Г. Казеннова. - М.: Высш. шк., 1990.-144 е., ил.

22.Базовые матричные кристаллы: Проектирование специальзированных БИС на их основе/ М.Ф.Пономарев, Б.Г.Коноплев, А.В.Фомичев - М.:Радио и связь, 1985. -80 с.

23.Конструирование и технология микросхем Курсовое проектирование. Учеб. пособие для вузов по спец. " Конструирование и производство радиоаппаратуры" / Коледов Л.А., Волков В.А. и др.; Под ред. Л.А.Коледова, - М.: Высш. школа, 1984. 231 е.; ил.

24.Курносов А.И., Юдин В.В. Технология производства полупроводниковых приборов и интегральных микросхем. М.: Высшая школа, 1986.

25.Росадо Л. Физическая электроника и микроэлектроника: Пер. с испан. С.И.Баскакова/Под ред. В.А.Терехова; Предисл. В.А.Терехова. - М.: Высш. шк., 1991.-351 е.: ил.

26.Парфенов О.Д. Технология микросхем. - М.: Высшая школа, 1986.

27.Технология СБИС. В 2-х кн.: Пер. с англ. / Под ред. С.Зи. - М.: Мир, 1986. -Кн.1. - 453 с.

28.Келли Дж. Общая топология: Пер. с англ. - М.: Мир, 1986. - 320 с.

29.Проектирование СБИС: Пер. с япон./.М. Ватанабэ, К. Асада, К- Кани и др. М.: Мир, 1988. 304 с.

30.Справочник конструктора РЭА: Компоненты, механизмы, надежность./ Барканов И.А., Бездичевский Б.Е., Варламов Р.Г. - М.: Радио и связь, 1985. - 382 с.

31 .Кар Джозеф. Проектирование и изготовление электронной аппаратуры/ Пер. с англ. О.А.Соболевой, А.Е.Фридмана. Под ред. И.М.Тепляковой. - М.: Мир 1986.-386 с.

32.Конструкционные и электротехнические материалы: Учеб. для сред. учеб. завед. электротехн. спец./ В.Н.Бородулин, А.С.Воробьев, С.Я.Попов. - М.: Высшая школа. 1990. - 296 с.

33.Материалы микроэлектронной техники: Учеб. пособие по спец. "Конструирование и технология радиоэлектронных средств"./ В.М.Андреев, М.Н.Бронгулеева, С.Н.Дацко, Л.В.Яманова./ Под ред. В.М.Андреева. - М.: Радио и связь, 1988. - 352 с.

34.Л.А. Коледов. Технология и конструкции микросхем, микропроцессоров и микросборок. М.: Радио и связь, 1989, - 400 с.

35.Норенков И.П., Маничев В.Б. Основы теории и проектирования САПР: Учеб. для втузов по спец. "Вычислительные маш., компл., сист. и сети". - М.: Высш. шк., 1990. - 335 е.: ил.

36.Сорокопуд В. А. Автоматизированное конструирование микроэлектронных блоков с помощью малых ЭВМ. М.: Радио и связь, 1988.-128 с.

37.Норенков И.П. Введение в автоматизированное проектирование технических устройств и систем. - М.: Высшая школа, 1986. - 304 с.

38.Интеллектуальные системы автоматизированного проектирования больших и сверхбольших интегральных микросхем /. В.А.Мищенко. Л.М.Городецкий .Л. И. Гурский и др.; Под ред. В. А. Мищенко. М.: Радио и связь. 1988.-272 с.

39.Курейчик В.М. Математическое обеспечение конструкторского и технологического проектирования с применением САПР: Учебник для вузов. - М.: Радио и связь, 1990. - 352 е.: ил.

40.Кремниевые компиляторы как средство проектирования- СБИС/

Б.Г.Коноплев, С.Н.Савостин, О.Б.Скоредов, А.И.Астахов//Зарубежная элек-

%

тронная техника.Сборник обзоров, №7(314). - М.: ЦНИИ Электроника. 41.Эйрис Р. Проектирование СБИС. Метод кремниевой компиляции: Пер. с

англ. - М.: Наука, 1988. - 456 с. 42.Мищенко В.А., Аспидов А.И., Витер В.В. Логическое проектирование БИС / Под ред. В.А.Мищенко.- М.: Радио и связь, 1984.-312 с.

43 .Малышев Н.Г. и др. Нечеткие модели для экспертных систем в САПР./ Н.Г. Малышев, J1.C. Берштейн, A.B. Боженюк. - М.: Энергоатомиздат, 1991. - 136 е., ил.

44.Алипов Н.В. Задачник по автоматизации конструкторского проектирования РЭА и ЭВА: Учебн. пособие для вузов.- М., Высш. шк., 1986. 160 с.

45.Системы автоматизированного проектирования в радиоэлектронике: Спра-вочник/Е. В. Авдеев, А. Т. Еремин, И. П. Норенков. М. И. Песков: Под ред. И.П.Норенкова.-М.: Радио и связь, 1986.-368 с.

46.Курейчик В. М., Глушань В. М., Щербаков Л. И. Комбинаторные аппаратные модели и алгоритмы в САПР.-М.: Радио и связь, 1990.-216 с.

47.Автоматизированное проектирование СБИС на базовых кристаллах./ А.И. Петренко, В.Н. Лошаков, А.Я. Тетельбаум, Б.Л. Шрамченко. -М.: радио и связь, 1988.-160 е.: ил.

48.Энкарначчо Э., Шлехтендаль Э. Автоматизированное проектирование.Основные понятия и архитектура систем: Пер, с англ.- М.: Радио и связь, 1986.- 288 с.

49.Системы автоматизированного проектирования в радиоэлектронике: Справочник / Е.В. Авдеев, А.Т. Еремин, И.П. Норенков . -М.:Радио и связь, 1986.-368с.

50.Автоматизация схемотехнического проектирования: Учебн. пособие для вузов /В. Н. Ильин, В. Т. Фролкин. А. И. Бутко и др., Под ред. В. Н. Ильина.-М.: Радио и связь, 1987.-368 с.

51 .Базилевич Р.П. Декомпозиционные и топологические методы автоматизированного конструирования электронных устройств.-Львов: Вища школа, 1981 -168с.

52.Автоматизация проектирования микроэлектронной аппаратуры: Тем. сб. науч. тр. - М.: Изд-во МАИ, 1988. - 83 е.: ил.

53.Автоматизация конструирования больших интегральных микросхем /А.И. Петренко, П.П.Сыпчук, А.Я.Тетельбаум и др. - Киев: Вища школа, 1983.-312 с.

54.Системы автоматизированного проектирования: Учеб. пособие для втузов: В 9 кн./Под ред. И.П.Норенкова. - М.: Высшая школа, 1986.

5 5. Автоматизация проектирования: Сборник статей. Вып. 1/Под ред. В.А.Трепезникова. - М.: Машиностроение, 1986.-275 с.

56.Интеллектуальные системы автоматизированного проектирования больших и сверхбольших интегральных микросхем / В.А.Мищенко, Л.М.Городецкий, Л.И.Гурский и др.; Под ред. В.А.Мищенко. - М.: Радио и связь, 1988. - 272 е.: ил.

57.Системы автоматизированного проектирования изделий электронной техники: Методы автоматизированного проектирования топологии БИС / В.Я.Степанец, В.В.Бобовский и др. // Сб. рефератов НИКОР, обзоров, переводов и депонированных рукописей. Сер. AT. - 1985. -№12.

58.Межвузовский сборник научных трудов " Автоматизация конструкторского проектирования в радиоэлектронике и вычислительной технике ", т.6, "Интерактивные системы конструкторского проектирования электронной аппаратуры", Вильнюс, 1986.

59.Грувер М., Зиммерс Э. САПР и автоматизация производства: Пер.с англ.-М.: Мир. 1987.-528 с.

%

60.Петухов Г.А., Смолин Г.Г., Юлин Б.И. Алгоритмические методы конструкторского проектирования узлов с печатным монтажем. - М.: Радио и связь, 1987.-152 с.

61.Петренко А.И. Основы автоматизированного проектирования. - Киев. Техника, 1982.-295 с.

62.Артемьев В.Б., Рябов П.П. Алгоритмы размещения модулей различных габаритов на печатной плате// Обмен опытом в радиопромышленности - 1977. -Вып.2. С.29-31.

63.Белов В. В., Воробьев Е. М., Шаталов В. Е. Теория графов: Учебн. пособие для втузов.-М., Высш. шк., 1986.-392 с.

64.Брец И.Е. Реализация алгоритма трассировки связей электрической схемы// Техника средств связи. Сер. Радиоизмерительная техника. 1989. №8. С.55-63.

65.Сигорский В.П., Дружинин Б.Н. Алгоритм трассировки печатных плат с дополнительным проводным монтажем // Известия вузов. Радиоэлектроника. 1988. Т.31, №9. С.77-79.

66.Азаренок A.C., Сарванов В.И. Об одном подходе к глобальной трассировке интегральных схем // Весци АН БССР. Сер. физика-математичных навук. 1988. №6..

67.Системы параллельной обработки. Под редакцией Д. Ивенса. Пер. с англ. 1985.

68.ЭВМ в проектировании и производстве: Сб. статей. Вып.4/ Под общ. ред. Г.В.Орловского. - Л.: Машиностроение, Ленингр. отд., 1989. - 422 е.: ил.

69.Асланянц В.Р. Декомпозиционный алгоритм формирования чертежа плана-ризованной схемы: Разработка и применение САПР ВЧ и СВЧ электронной аппаратуры. Труды Всероссийской НТК. - Владимир, 1994.

70.Фойер М. Автоматизация проектирования СБИС//ТИИЭР. - 1983. - Т.71, №1. - С.345-411.

71.Валях И. Последовательно-параллельные вычисления. Пер. с англ. 1985.

72.Брейтон Р.К., Хетчел Г.Д., Санджаванни-Винчентелли А.Л. Обзор методов оптимального проектирования интегральных схем // ТИИЭР. - 1981. - №10. -С.180-216.

73.Степанец В.Я. Автоматизация проектирования топологии сверхбольших заказных и полузаказных ИС// Интеграция пакетов и баз данных САПР элек-

трических устройств. - Всесоюзный научно-технич. семинар. - Таллин, 1982. С.176-179.

74.Абрайтис Л.Б. Автоматизация проектирования топологии цифровых интегральных микросхем. - М.: Радио и связь, 1985.- 200 с.

75.Автоматизация проектирования топологии БИС на базовых матричных кристаллах/ А.И.Петренко, А.Я.Тетельбаум, Б.А.Шрамченко и др.// Зарубежная электроника. - 1985. - №8. - С.26-40.

76.Норенков И. П. Системы автоматизированного проектирования: В 9 кн. /Принципы построения и структура: Учебн. пособие для втузов.- М.: Высш. шк., 1986.

77.Фейнберг В. 3. Геометрические задачи машинной графики больших интегральных схем.- М.: Радио и связь. 1987. 176 с.

78.Мурога С. Системное проектирование сверхбольших интегральных схем: В 2 кн.: Пер, с англ.-М.: Мир, 1985.

79.Корячко В. П., Курейчик В. М., Норенков И. П. Теоретические основы САПР: Учебник для вузов.-М.: Энергоатомиздат. 1987.- 400 с.

80.Автоматизированное конструирование монтажных плат РЭА. Справочник специалиста/ А.Т.Абрамов, В.Б.Артемов, В.П.Богданов и др.; Под ред. Л.П.Рябова. - М.: Радио и связь, 1986. - 192 с.

81.0суга С. Обработка знаний: Пер. с япон,- М.: Мир, 1989. - 293 с.

82.Курейчик В.М., Калашников В.А., Лебедев Б.К. Автоматизация проектиро-

%

вания печатных плат. - Ростов: Изд-во Ростовск. ун-та, 1984. - 80 с.

83.Трассировщик раздвигающего типа MaxRoute 3.2 // Электроника, №1-2,

1992. С.163.

84.Эйрис Р. Проектирование СБИС. Метод кремниевой компиляции: Пер.с

англ. - М.: Наука, 1988.- 456 с. 85.Быков A.B. Конструкторские системы - российский вариант // Мир ПК. -

1993. - №4.-С. 52-60.

86.0пыт применения системы автоматизированного проектирования P-CAD для проектирования схем принципиальных электрических и печатных плат/Под ред. Ю.И.Семенова. - Ленинград: Фирма "Информатика" Центра международного сотрудничества, 1990. - 96 с.

87.Разевиг В.Д. Система проектирования печатных плат P-CAD 6.0 //Монитор -Аспект. - 1994. - №1 - С.60-68.

88.Разевиг В.Д. Многоликий БРЮЕШонитор, №4, 1995.

89.Разевиг В.Д., Константиниди В.К. Система проектирования печатных плат FLY// Мир ПК, №9, 1994. - С.52-57.

90.Сучков Д.И. Проектирования печатных плат в САПР P-CAD 4.5: Учеб.-метод. пособие. - Обнинск: Микрос, 1992. - 475 с.

91.Сучков Д.И. Адаптация САПР P-CAD к отечественному технологическому оборудованию. - Обнинск: Изд-во "Призма", 1993. - 460 с.

92.P-CAD. Autorouter. ALTIUM, An IBM Company, 1993.

93.Разевиг В.Д., Блохин С.М. Система P-CAD 7.0 Руководство пользователя. -М.: МП "Русь-90", 1995. - 283 е., ил.

94.Брагин М. Проблемы САПР радиоэлектроники. / PC WEEK/RE 1997, С.41.

95.Руководство пользователя системы P-CAD. В 6 книгах. - Рига, BELLA Information System Ltd., 1991.

96.Ульман Дж. Вычислительные аспекты СБИС: Пер. с англ./Под ред. П.П.Пархоменко. - М.: Радио и связь, 1990. - 480 е.: ил.

97.Кулон Ж.-Л., Сабоннадьер Ж.-К., САПР в электронике. Пер. с франц.// Мир, - 1988.-208 с.

98.Евстигнеев В.А. Применение теории графов в программировании / Под ред. А.П.Ершова. - М.: Наука. Главн. ред. физ.-мат. лит., 1985 - 352 с.

99.Зыков А. А. Основы теории графов. -М.: Наука, 1987.-384 е.; ил.

ЮО.Липский В. Комбинаторика для программистов: Пер. с польск. - М.: Мир, 1988.-213 с. ил.

101.Рихтер К. Динамические задачи дискретной оптимизации: Пер. с нем. - Радио и связь, 1985. - 136 с. ил.

Ю2.Математика и САПР: В 2-х кн. Кн. 1. Пер. с франц./ Шенен П., Коснар М., Гардан И. и др. - М.: Мир, 1988. - 204 е., ил.

103 .Математика и САПР: В 2-х кн. Кн. 2. Пер. с франц./ Жермен-Лакур П., Жорж П.Л., Пистр Ф., Безье П. - М.: Мир, 1989. - 264 е., ил.

104.Хайтер Р. Проектирование и конструирование компиляторов. - М.: Финансы и статистика, 1984. - 232 с.

105.3иглер К. Методы проектирования программных систем: Пер. с англ. - М.: Мир, 1985.-328 с.

Юб.Применение методов ИИ при трассировке кристаллов СБИС// Электроника, - 1985. - Т.58, №19.

107.0зкарахан Э. Машины баз данных и управление базами данных: Пер.с англ.- М.: Мир, 1989.-696 с.

108.Мячев A.A., Степанов В.Н. Персональные ЭВМ и микроЭВМ. Основы организации: Справичник/Под ред. А.А.Мячева. - М.: Радио и связь, 1991. - 320 е.: ил.

109.Горбатов В. А. Основы дискретной математики: Учебн. пособие для вузов.-М., Высш. шк., 1987.-311 с.

ПО.Феррари Д. Оценка производительности вычислительных систем. Пер. с англ. 1981.

% *

Ш.Завьялов Д.В., Руфицкий М.В. Модифицированный волновой алгоритм синтеза топологии коммутационных плат медицинских приборов// Физика и радиоэлектроника в медицине и биотехнологии: Материалы II междунар. науч.-техн. конференции - Владимир: ВГТУ, 1996.- В 2 ч. 4.2 - С. 132-134.

112.Руфицкий М.В., Завьялов Д.В. Алгоритм трассировки плат с дополнительными элементами коммутации. Проектирование и применение радиотехни-

ческих устройств и систем// Научные труды Владимир: ВГТУ, 1996.- С. 124-126.

113.Руфицкий М.В., Завьялов Д.В. Алгоритм градиентной трассировки. Проектирование и применение радиотехнической устройств и систем// Науч. труды Владимир: ВГТУ 1996.- С. 120-123. 114.3авьялов Д.В., Челышев Е.В.. Руфицкий М.В. Алгоритм последовательного наращивания топологии печатных плат. XXIII Гагаринские чтения / Сборник тез. докладов науч. конференции. Москва, 1997 .ЧЗ-С.14-15 115.Завьялов Д.В., Руфицкий М.В. Алгоритм гибкого синтеза топологии монтажных плат. XXIII Гагаринские чтения / Сборник тез. докладов науч. конференции. Москва, 1997. ЧЗ-С. 15-16 Нб.Руфицкий М.В., Булаев В.Д., Калинин Е.А., Рыбин В.М., Фролова Т.Н., Завьялов Д.В. Программно-аппаратный комплекс для изготовления монтажных плат. Информ. листок N 164-94 Владимирского центра науч.-техн. информации. Владимирский центр науч.-техн. информации - 1994. 1 П.Завьялов Д.В., Лиходеева С.С., Руфицкий М.В. Заявка на изобретение №96103285.

эс

СБИС

БИС

ЭВМ

ГПТ

ВлГУ

КП

пп опп

ДПП

мпп

ЭРЭ

ис гис

КФП

лис

МСБ

кмдп

БГИС

ПЛИС

ПЗУ

ППЗУ

БМК

САПР

РС

ОЗУ

вмпи

169

СПИСОК СОКРАЩЕНИЙ

электронные средства; сверхбольшая интегральная схема; большая интегральная схема; электронно-вычислительная машина; гибкое проектирование топологии; Владимирский государственный университет; коммутационная плата; печатная плата; однослойная печатная плата; двухслойная печатная плата; многослойная печатная плата; электрорадиоэлемент; интегральная схема; гибридная интегральная схема; крупноформатная подложка; линейная интегральная схема; микросборка;

кремний - металл - диэлектрик - полупроводник; большая гибридная интегральная схема; программируемая логическая интегральная схема; программируемое запоминающее устройство; перепрограммируемое запоминающее устройство; базовый матричный кристалл; система автоматизированного проектирования; персональный компьютер; оперативное запоминающее устройство; внутреннее машинное представление информации;

КС - коммутационная схема;

ГКС - граф коммутационной схемы;

ДРП - дискретное рабочее поле;

ПО - программное обеспечение;

ПЭВМ - персональная электронно-вычислительная машина;

ОС - операционная система;

МО - методическое обеспечение.