Разработка и реализация векторных фазовращателей УВЧ и СВЧ диапазонов на основе кремниевой КМОП-технологии тема диссертации и автореферата по ВАК РФ 05.12.04, кандидат наук Румянцев Иван Александрович

• Румянцев Иван Александрович
• кандидат наук
• 2017

Оглавление диссертации кандидат наук Румянцев Иван Александрович

ВВЕДЕНИЕ

1 Актуальность, текущее состояние, цель и задачи работы

1.1 Области применения фазовращателей

1.1.1 Перспективные области применения фазовращателей

1.1.2 Приемо-передающие модули антенных решеток

1.1.3 Дефазированные усилители мощности

1.1.4 Системы коррекции усилителей мощности

1.2 Основные технологические процессы производства высокочастотных интегральных схем

1.3 Основные параметры фазовращателей

1.4 Принципы построения интегральных высокочастотных фазовращателей

1.4.1 Классификация интегральных схем фазовращателей

1.4.2 Проходные фазовращатели

1.4.3 Отражательные фазовращатели

1.4.4 Коммутируемые фазовращатели

1.4.5 Векторные фазовращатели

1.5 Обзор коммерческих реализаций интегральных схем фазовращателей

1.6 Перспективы развития

1.7 Цель и задачи работы

2 Разработка методик снижения ошибок векторных фазовращателей

2.1 Анализ схем построения векторных фазовращателей

2.2 Анализ влияния амплитудно-фазового дисбаланса схем формирования квадратурных сигналов на ошибки фазовращателя

2.3 Анализ реализаций основных блоков векторного фазовращателя

2.3.1 Симметрирующие устройства

2.3.2 Схемы формирования квадратурных сигналов

2.3.3 Усилители с регулируемым коэффициентом передачи

2.4 Методики снижения ошибок векторных фазовращателей

2.4.1 Снижение нагрузочной емкости полифазного ЖС-фильтра

2.4.2 Применение полифазного ^С-фильтра в небалансном включении

2.4.3 Калибровка векторного фазовращателя

2.5 Выводы

3 Реализация и моделирование векторных фазовращателей УВЧ и СВЧ диапазонов

3.1 Общие положения и обобщенная методика параметрического синтеза

3.2 Реализация и моделирование фазовращателя УВЧ диапазона

3.2.1 Реализация блока преобразования высокочастотного сигнала

3.2.2 Моделирование векторного фазовращателя УВЧ диапазона

3.3 Реализация и моделирование фазовращателя СВЧ диапазона

3.3.1 Реализация блока преобразования высокочастотного сигнала

3.3.2 Моделирование векторного фазовращателя СВЧ диапазона

3.4 Выводы

4 Экспериментальное исследование характеристик векторных

фазовращателей УВЧ и СВЧ диапазонов

4. 1 Измерительная установка

4.2 Разработка программного обеспечения для автоматизации измерений

4.3 Исследование характеристик фазовращателя УВЧ диапазона

4.4 Разработка программного обеспечение для калибровки

4.5 Исследование характеристик фазовращателя СВЧ диапазона

4.6 Анализ и сопоставление результатов

4.7 Выводы

ЗАКЛЮЧЕНИЕ

СПИСОК ЛИТЕРАТУРЫ

ПРИЛОЖЕНИЕ А Реализация блоков управления и формирования напряжений смещения векторных фазовращателей УВЧ и СВЧ диапазона

Введение диссертации (часть автореферата) на тему «Разработка и реализация векторных фазовращателей УВЧ и СВЧ диапазонов на основе кремниевой КМОП-технологии»

ВВЕДЕНИЕ Актуальность темы исследования

Современные радиолокационные системы с электронным сканированием луча, как правило, используют активные фазированные антенные решетки, которые состоят из сотен и тысяч приемопередающих модулей (ППМ). В связи с большим количеством ППМ актуальными являются задачи уменьшения массогабаритных характеристик и снижения себестоимости в совокупности с совершенствованием основных параметров составных частей ППМ. Ключевыми элементами ППМ, с помощью которых формируется амплитудно-фазовое распределение антенной решетки, являются аттенюатор и фазовращатель.

На сегодняшний день широкое распространение получили коммутируемые фазовращатели, которые представляют последовательное включение нескольких секций на основе ФНЧ и ФВЧ звеньев с различными фазовыми сдвигами. Требуемый фазовый сдвиг обеспечивается включением определенной комбинации звеньев. Реализация коммутируемых фазовращателей осуществляется, как правило, на основе арсенид галлиевой (GaAs) технологии. Среди отечественных предприятий разработкой и выпуском интегральных схем коммутируемых фазовращателей занимаются АО «НПП «Исток» им. Шокина», АО «НПФ «Микран» и др. Основными недостатками коммутируемых фазовращателей являются высокие потери, большая площадь кристалла, высокая себестоимость вследствие использования GaAs технологии.

Альтернативным решением являются векторные фазовращатели, разработке которых посвящены работы F. EШnger, И.И. Мухина, Ю.В. Колковского и др. Принцип действия векторных фазовращателей основан на сложении взвешенных ортогональных высокочастотных сигналов. При этом фазовый сдвиг зависит от соотношения весовых коэффициентов. Векторные фазовращатели позволяют обеспечить коэффициент передачи на 5-15 дБ выше, по сравнению с коммутируемыми фазовращателями. При этом потребляемая мощность ППМ существенно не изменяется за счет исключения

предварительных усилителей. Векторные фазовращатели, в отличие от коммутируемых, позволяют проводить калибровку фазовых состояний, что увеличивает выход годных интегральных схем за счет компенсации влияния разброса параметров технологического процесса.

Реализация векторных фазовращателей УВЧ и СВЧ диапазонов осуществляется, как правило, с использованием кремниевой КМОП-технологии или кремний-германиевой (SiGe) БиКМОП-технологии. Использование данных технологий позволяет снизить себестоимость до 10 раз по сравнению с GaAs технологией при серийном выпуске. Разработка фазовращателей и других элементов ППМ на основе SiGe БиКМОП-технологии ведется АО «НИИМА «Прогресс» и АО «НПП «Пульсар». Использование кремниевой КМОП-технологии помимо снижения себестоимости (стоимость прототипирования до 25% ниже по сравнению с SiGe БиКМОП-технологией) позволяет реализовать схему управления непосредственно на кристалле и, следовательно, интегрировать высокочастотную и низкочастотную части. Кроме того, снижение массогабаритных характеристик дополнительно возможно за счет реализации функций аттенюатора при использовании векторного фазовращателя в режиме векторного модулятора.

Целью данной работы является разработка методик снижения ошибок векторных фазовращателей и реализация интегральных схем векторных фазовращателей со сниженными ошибками на основе КМОП-технологии.

Для достижения поставленной цели решены следующие задачи:

1) проведен анализ влияния амплитудно-фазового дисбаланса цепей формирования квадратурных сигналов на ошибки векторного фазовращателя;

2) разработаны методики снижения ошибок векторного фазовращателя;

3) разработаны схемы и компоновки кристаллов векторных фазовращателей УВЧ и СВЧ диапазонов и проведено их компьютерное моделирование;

4) разработаны и реализованы алгоритмы автоматизированного измерения характеристик фазовращателей и калибровки фазовых состояний для снижения

фазовой и амплитудной ошибок вследствие разброса параметров технологического процесса;

5) изготовлены интегральные схемы векторных фазовращателей, проведены экспериментальные исследования основных характеристик, сравнение с результатами компьютерного моделирования и анализ полученных результатов.

Научная новизна результатов диссертационной работы:

1. Предложена методика снижения амплитудно-фазового дисбаланса полифазного ЖС-фильтра за счет снижения нагрузочной емкости при использовании усилителей с регулируемым коэффициентом передачи на основе модифицированной ячейки Гильберта.

2. Проведен анализ и получено аналитическое выражение, описывающее зависимость фазового дисбаланса выходных сигналов полифазного ^С-фильтра в небалансном включении от коэффициента подавления синфазной составляющей, что позволяет определить требуемый коэффициент подавления синфазной составляющей схемы.

3. Предложена методика формирования квадратурных сигналов с использованием полифазного ^С-фильтра в небалансном включении, что позволяет исключить из схемы входное симметрирующее устройство и связанный с ним амплитудно-фазовый дисбаланс.

4. Разработана новая структура векторного фазовращателя с формированием квадратурных сигналов непосредственно из небалансного входного сигнала без преобразования к балансному виду, что позволяет исключить влияние амплитудно-фазового дисбаланса симметрирующего устройства на характеристики фазовращателя.

Практическая и теоретическая значимость результатов диссертационной работы:

1. Предложенные методики снижения ошибок векторных фазовращателей позволяют разрабатывать векторные фазовращатели с улучшенными точностными характеристиками.

2. Разработанные алгоритм и программное обеспечение калибровки векторных фазовращателей с использованием двухмерного интерполирования зависимостей модуля и фазы коэффициента передачи от управляющих напряжений позволяют существенно (до 40 раз) снизить количество необходимых измерений при калибровке фазовращателя по сравнению с измерением всех амплитудно-фазовых состояний.

3. Получен патент РФ № 2607673 от 10.01.2017 на изобретение «Высокочастотный фазовращатель на МОП-транзисторах». Подана заявка на патент РФ № 2016149106 от 14.12.2016 на изобретение «Высокочастотный векторный фазовращатель».

4. Результаты диссертации использованы при проведении ПНИЭР по соглашению № 14.578.21.0092 от 28.11.2014 «Разработка и экспериментальное исследование интегральной схемы фазовращателя СВЧ диапазона частот с уменьшенной погрешностью установки фазы на основе кремниевой КМОП-технологии для приемо-передающих трактов телекоммуникационных систем» в рамках ФЦП «Исследования и разработки по приоритетным направлениям развития научно-технологического комплекса России на 2014 - 2020 годы».

Методы исследования

При решении поставленных задач использовались методы анализа и синтеза линейных электрических цепей. Расчеты и моделирование проводились с применением программы Matlab и программного пакета Cadence Virtuoso. Для проведения экспериментальных исследований разработана программно-аппаратная платформа с использованием среды программирования Lab VIEW и векторного анализатора цепей ZVA40.

Положения, выносимые на защиту:

1. Использование усилителей с регулируемым коэффициентом передачи на основе модифицированной ячейки Гильберта, реализующих метод удвоения частоты единичного усиления по току, позволяет снизить фазовый дисбаланс полифазного ЖС-фильтра до четырех раз.

2. Бестрансформаторная структура векторного фазовращателя с использованием полифазного ^С-фильтра в небалансном включении позволяет уменьшить амплитудную и фазовую ошибки фазовращателя за счет исключения амплитудно-фазового дисбаланса входного симметрирующего устройства.

3. При формировании квадратурных сигналов с использованием полифазного ^С-фильтра в небалансном включении для обеспечения фазового дисбаланса не более 1 градуса необходимо обеспечить коэффициент подавления синфазной составляющей не менее 35 дБ за счет усилителей с регулируемым коэффициентом передачи и дополнительных схем подавления на основе дифференциального усилителя.

4. Определение управляющих сигналов векторного фазовращателя на основе измеренных с заданным шагом амплитудно-фазовых состояний с последующим двухмерным интерполированием позволяет существенно (до 40 раз) снизить количество необходимых измерений при калибровке фазовращателя по сравнению с измерением всех возможным амплитудно-фазовым состояниям.

Степень достоверности и апробация результатов

Достоверность результатов работы и обоснованность научных выводов подтверждается соответствием представленных аналитических расчетов и результатов моделирования на схемотехническом уровне с данными экспериментальных измерений, проведенных на современном оборудовании.

Основные результаты работы докладывались и обсуждались на следующих научно-технических конференциях:

1. VIII Научно-техническая конференция молодых специалистов по радиоэлектронике, Санкт-Петербург, ОАО «Авангард», 28 апреля 2015.

2. XI International Siberian Conference on Control and Communications, Омск, ОмГТУ, 21-23 мая 2015.

3. Форум с международным участием «XLIV Неделя науки СПбПУ», Санкт-Петербург, СПбПУ, 30 ноября - 5 декабря 2015.

4. NW Russia Young Researchers in Electrical and Electronic Engineering Conference, Санкт-Петербург, СПбГЭТУ, 2-3 февраля 2016.

5. VI Всероссийская научно-техническая конференция «Электроника и микроэлектроника СВЧ», Санкт-Петербург, СПбГЭТУ, 30 мая - 2 июня 2016.

6. VII Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем», Зеленоград, МИЭТ, 3-7 октября 2016.

7. IV Национальная ежегодная выставка-форум ВУЗПРОМЭКСПО, Москва, Технополис «Москва», 14-15 декабря 2016.

Структура и объем диссертации

Диссертация состоит из введения, четырех глав, заключения, списка литературы и приложения. Общий объем диссертационной работы составляет 166 страниц, в том числе 134 страницы основного текста, 90 рисунков, 3 таблицы, список литературы из 90 наименований и 1 приложение.

Вклад автора в разработку проблемы

Основные научные положения, теоретические выводы, практические рекомендации, расчеты, моделирование и экспериментальные результаты в диссертационной работе разработаны и выполнены автором самостоятельно.

1 Актуальность, текущее состояние, цель и задачи работы 1.1 Области применения фазовращателей

1.1.1 Перспективные области применения фазовращателей

В приемопередающих трактах радиолокационных и телекоммуникационных систем фазовращатель является одним из основных элементов и предназначен для изменения фазы входного высокочастотного сигнала в зависимости от приложенного управляющего сигнала. Фазовращатели применяются в фазированных антенных решетках (ФАР), дефазированных усилителях мощности, системах коррекции усилителей мощности. Рассмотрим перечисленные области применения более подробно.

1.1.2 Приемо-передающие модули активных фазированных антенных решеток

Антенная решетка (АР) - антенна, содержащая совокупность излучающих элементов, расположенных в определенном порядке, ориентированных и возбуждаемых так, чтобы получить заданную диаграмму направленности. Фазированная антенная решетка - антенная решетка, форма диаграммы направленности которой регулируется изменением амплитудно-фазового распределения токов или полей возбуждения на излучающих элементах. ФАР получили широкое распространение в радиолокационных системах (РЛС). ФАР подразделяют на пассивные и активные. Пассивные ФАР содержат один активный источник возбуждения и набор пассивных излучающих элементов. Активные ФАР (АФАР) состоят из множества активных приемо-передающих модулей (ППМ) и пассивных излучающих элементов. На рисунке 1.1 изображена упрощенная структурная схема ППМ АФАР [1]. Основными блоками передающего тракта ППМ являются фазовращатель (ФВ), аттенюатор (АТТ) и усилитель мощности (УМ). Основными блоками приемного тракта ППМ являются ограничитель (ЗУ), малошумящий усилитель (МШУ) и фазовращатель. В качестве развязки между приемным и передающим трактами используются циркуляторы (Ц). Фазовращатель изменяет фазу подводимого

высокочастотного сигнала, аттенюатор изменяет амплитуду подводимого высокочастотного сигнала, усилитель мощности усиливает мощность передаваемого сигнала, малошумящий усилитель усиливает принимаемый сигнал.

Рисунок 1.1 - Упрощенная структурная схема ППМ из [1] Для повышения точностных характеристик АФАР в условиях изменения температуры окружающей среды, увеличения степени интеграции, снижения массогабаритных характеристик и себестоимости ППМ возможно использование элементов с одинаковым функциональным назначением как в режиме приема, так и в режиме передачи [2]. В этом случае структурная схема ППМ принимает вид, представленный на рисунке 1.2.

Рисунок 1.2 - Упрощенная структурная схема ППМ из [2]

В режиме передачи сигнал от источника сигнала проходит через переключатели ПК 1 и ПК 2, фазовращатель, аттенюатор, переключатель ПК 3, усилитель мощности и через переключатель КП 4 поступает на излучающий элемент. В режиме приема сигнал от излучающего элемента проходит через переключатель ПК 4, малошумящий усилитель, переключатель ПК 2, фазовращатель, аттенюатор, переключатель ПК 3, и через переключатель ПК 1 поступает на устройство обработки.

Помимо использования в РЛС перспективным является применение антенных решеток в телекоммуникационных системах. Согласно стандарту 802.11ad в не лицензируемом диапазоне 57-65 ГГц выделено четыре канала с полосой более 2 ГГц [3]. Главным недостатком использования миллиметрового диапазона частот является высокое затухание сигнала при распространении, что приводит к значительному снижению радиуса действия. Однако, поскольку длина волны обратно пропорциональна частоте, с увеличением частоты на одинаковой площади можно расположить большее количество излучающих элементов. Использование АР как в приемном, так и в передающем тракте позволяет повысить дальность действия системы более чем в 60 раз [4]. Кроме того, в связи с высоким экранированием сигнала препятствиями, использование АР требуется при расположении приемника и передатчика не в зоне прямой видимости [5].

1.1.3 Дефазированные усилители мощности

Современные системы связи используют мультиплексирование с ортогональным частотным разделением каналов (OFDM). В данной схеме модуляции передаваемый сигнал состоит из большого числа близко расположенных ортогональных поднесущих. Каждая поднесущая представляет собой сигнал, модулированный по обычной схеме. Поскольку OFDM-сигнал является суммой поднесущих, во временной области в некоторые моменты времени поднесущие складываются в фазе, а в некоторые - в противофазе. При этом формируются максимумы и минимумы результирующего сигнала, что

приводит к увеличению пик-фактора, т.е. отношения пиковой мощности к средней мощности сигнала.

Как известно, линейные усилители мощности в связи с постоянной рассеиваемой мощностью обеспечивают максимальный коэффициент полезного действия (КПД) только при работе на максимальную выходную мощность. При этом КПД высокочастотных линейных усилителей мощности, изготавливаемых по КМОП-технологии, как правило, не превышает 30 % [6]. Однако для усиления сигналов с большим пик-фактором с приемлемым уровнем нелинейных искажений рабочая точка должна быть установлена с учетом пиковой мощности сигнала, что приводит к значительному уменьшению КПД.

КПД ключевых усилителей мощности выше линейных вследствие низкой рассеиваемой мощности, как правило, превышает 40 % [7, 8]. Поскольку в данном режиме активный элемент находится только в двух рабочих состояниях, усиление амплитудно-модулированных сигналов напрямую невозможно. Существует ряд подходов, применяемых для усиления сигналов с высоким пик-фактором с использованием ключевых усилителей мощности [9], одним из которых являются дефазированные усилители мощности [10].

Высокочастотный тракт дефазированного усилителя мощности изображен на рисунке 1.3 и состоит из опорного генератора (ОГ), двух фазовращателей (ФВ), двух ключевых усилителей мощности (УМ) и схемы сложения мощностей [11]. Управляющие сигналы фазовращателей Ш и Щ формируются на основе информационного сигнала модулированного как по амплитуде, так и по фазе. Низкочастотный амплитудно-фазомодулированный сигнал раскладывается на два фазомодулированных сигнала. На основе информации о фазе каждого из фазомодулированных сигналов формируются управляющие сигналы Ш и Щ, изменяющие фазу выходных высокочастотных сигналов фазовращателей, которые усиливаются ключевыми усилителями мощности. При сложении выходных сигналов усилителей мощности формируется усиленный амплитудно-фазомодулированный сигнал.

Рисунок 1.3 - Структурная схема дефазированного усилителя мощности

1.1.4 Системы коррекции усилителей мощности

Несмотря на высокую линейность перечисленных выше схем усилителей сигналов с высоким пик-фактором, для удовлетворения требований по уровню нелинейных искажений, предъявляемых современными системами связи, может потребоваться применение дополнительных схем линеаризации. Для линеаризации передающего тракта применяется ряд подходов [12] наиболее эффективным и широко распространенным из которых является метод предыскажений, реализующийся с использованием цифровой [13] или аналоговой [14] схем коррекции.

Структурная схема передающего тракта с использованием схемы цифровой коррекции изображена на рисунке 1.4 и состоит из источника сигнала (ИС), блока цифровой коррекции (ЦК), цифро-аналогового преобразователя (ЦАП), фильтров нижних частот (ФНЧ), модулятора (М), полосового фильтра (ПФ), усилителя мощности (УМ), ответвителя (ОТВ), демодулятора (Д), аналого-цифрового преобразователя (АЦП), сигнального процессора (СП) и опорного генератора (ОГ). Передаваемый сигнал поступает на вход блока цифровой коррекции, где в него вносятся изменения обратные искажениям усилителя мощности. При помощи петли обратной связи сигнальным процессором параметры блока цифровой коррекции изменяются в соответствии с изменением характеристик усилителя мощности. Достоинствами данного подхода являются относительная простота реализации и гибкость настройки. К недостаткам можно отнести высокий уровень потребляемой мощности и

повышенные требования по полосе пропускания, предъявляемые к элементам тракта.

Рисунок 1.4 - Структурная схема передающего тракта с системой цифровой

коррекции

На рисунке 1.5 изображена структурная схема передающего тракта с использованием схемы аналоговой коррекции. Тракт состоит из блока формирования сигнала, преобразователя по частоте вверх, опорного генератора, полосового фильтра, блока аналоговой коррекции и усилителя мощности. Передаваемый сигнал генерируется блоком формирования сигнала, переносится по частоте вверх, предыскажается блоком коррекции на основе информации о передаточной характеристике усилителя мощности и далее усиливается. Результат работы системы аналоговой коррекции аналогичен результату цифровой коррекции, с той разницей, что предыскажается не низкочастотный, а высокочастотный модулированный сигнал. При использовании аналоговой коррекции отсутствуют повышенные требования к элементам тракта и необходимость повышения тактовой частоты. Кроме того, работа корректора возможна без вмешательства в работу схемы формирования сигнала. Основным недостатком аналоговой коррекции является сложность реализации.

Рисунок 1.5 - Структурная схема передающего тракта с системой аналоговой

коррекции

Для реализации блока аналоговой коррекции, как правило, используется векторный модулятор в совокупности с таблицей поиска, в которой хранятся коэффициенты полиномиальной модели на основе рядов Вольтерра, частный случай которой рассмотрен в [15]. Векторный фазовращатель является частным случаем векторного модулятора и может быть использован для фазовой коррекции [16].

1.2 Основные технологические процессы производства высокочастотных интегральных схем

На сегодняшний день наиболее распространенными полупроводниковыми материалами для реализации высокочастотных интегральных схем являются технологии на основе кремния (81 и 8Юе), арсенида галлия (ОаЛБ) и нитрида галлия (ОаК). В связи с большим числом применяемых на практике ППМ немаловажными факторами являются степень интеграции и себестоимость интегральной схемы. По степени интеграции выделяются технологии на основе кремния и кремний-германия, поскольку позволяют интегрировать на одном кристалле как высокочастотные аналоговые схемы, так и низкочастотные аналоговые, цифровые, цифро-аналоговые и аналого-цифровые схемы. В некоторых многофункциональных интегральных схемах на основе арсенида галлия реализуются отдельные цифровые схемы, например, регистр сдвига [17]. Однако малое количество слоев металлизации усложняет топологию интегральной схемы. Это приводит к тому, что площадь кристалла, занимаемая такими схемами, значительно превышает площадь аналогичных схем в технологиях на основе кремния. В таблице 1 приведены размеры пластин, количество слоев металлизации, примерное количество кристаллов интегральных схем площадью 10 кв. мм с одной пластины, стоимость одного кристалла при прототипировании (наиболее дешевая технология и минимальная партия) и серийном производстве (12 пластин) для процессов компаний иМС и Ш1п8ет1сопёис1ш [18, 19].

Таблица 1 - Сравнение технологических процессов

Материал 81 ОаЛБ ОаК

Разрешение, мкм 0,18 0,25 0,25

Напряжение питания, В 1,8 8 28

Диаметр пластины, мм 200 150 100

Количество кристаллов площадью 10 кв. мм с пластины, шт. ~ 3000 ~ 1600 ~ 700

Стоимость кристалла при прототипировании, руб./шт. ~12000 ~ 3000 ~20000

Стоимость кристалла при серийном производстве, руб./шт. ~ 50 ~ 800 ~ 6500

Основываясь на данных, приведенных в таблице 1, и принимая во внимание необходимость разработки схемы управления ППМ, которая, как правило, реализуется с применением кремниевой технологии, можно сделать вывод, что для снижения стоимости ППМ при серийном производстве наиболее целесообразными для разработки фазовращателей являются технологии на основе кремния. При этом в технологическом процессе на основе кремний-германия необходимо использование дополнительных слоев, что приводит к увеличению стоимости прототипирования по сравнению стандартным технологическим процессом. Так, для технологий компании 1НР стоимость прототипирования по стандартной КМОП-технологии ниже более чем на 20% по сравнению с БиКМОП-технологией [19].

Вследствие более высоких напряжений питания, по сравнению со стандартной КМОП-технологией, преобразование сигналов средней и высокой мощности возможно только по технологиям на основе арсенида галлия и нитрида галлия. Так, в некоторых работах [20], предлагается разделять ППМ на два кристалла в зависимости от мощности преобразуемого сигнала и объединять кристаллы в одном корпусе.

Таким образом, разработку интегральных схем низкой мощности (до 0,1 Вт) в УВЧ и СВЧ диапазоне (до 7-8 ГГц) наиболее целесообразно осуществлять с использованием дешевой высокочастотной КМОП-технологии с разрешение 0,18 мкм.

1.3 Основные параметры фазовращателей

К основным параметрам фазовращателей относятся:

- диапазон перестройки фазы, D;

- разрядность, N;

- диапазон рабочих частот, А/;

- максимальная фазовая ошибка, Аф;

- среднеквадратичное отклонение (СКО) фазовой ошибки, öq;

- максимальная амплитудная ошибка, Аа;

- минимальный коэффициент передачи, S2imin;

- время переключения, tsw;

- коэффициент стоячей волны по напряжению по входу и выходу;

- максимальная линейная входная мощность, CPidB';

- потребляемая мощность, Pdc;

- площадь кристалла, S.

Диапазон перестройки фазы D определяется максимальным фазовым сдвигом фазовращателя.

Разрядность фазовращателя N определяется количеством цифровых управляющих сигналов.

Диапазон рабочих частот фазовращателя А/ определяется нижней / и верхней /2 граничными частотами, в диапазоне которых основные параметры фазовращателя удовлетворяют предъявляемым требованиям.

Максимальная фазовая ошибка Аф определяется как максимальное отклонение разностной ФЧХ фазовращателя от номинального фазового сдвига:

Sp(/n, k) = max(arg(S21 (/, k)}- arg(S21 (/ ,0)}- j(k)}, (1.1)

n,k

где arg {S 21( /n ,0)} - фаза коэффициента прямой передачи в начальном фазовом состоянии на частоте /n, arg{S21( /n , k)} - фаза коэффициента прямой передачи в

к-м фазовом состоянии на частоте /п, (р(к) - номинальный соответствующий к-му фазовому состоянию.

СКО фазовой ошибки дрШ8 определяется как

фазовый сдвиг,

(Ш8 (/п , к) = таХ<

Л£ №21 /, к)}- а^ 2! (/ ,0)}- р(к ))2}. (1.2)

V К к=0

Максимальная амплитудная ошибка Да определяется как максимальное значение полуразности максимального и минимального коэффициентов передачи среди всех фазовых состояний в диапазоне рабочих частот:

где |821(/П, к)| - модуль коэффициента прямой передачи в к-м фазовом состоянии на частоте /П.

Минимальный коэффициент передачи, 82шп определяется как минимальное значение модуля коэффициента прямой передачи Б21 в рабочей полосе частот среди всех возможных фазовых состояний.

Время переключения ^ определяется как интервал времени, за которое изменяется фаза выходного сигнала при изменении фазового состояния.

Список литературы диссертационного исследования кандидат наук Румянцев Иван Александрович, 2017 год

СПИСОК ЛИТЕРАТУРЫ

1 Патент РФ № 2002110060/09, 17.04.2002. Бункин Б.В., Кашин В.А., Леманский А.А., Митяшев М.Б. Приемно-передающий модуль активной фазированной антенной решетки // Патент России № 2206155. 10.06.2003. Бюл. № 16.

2 Патент РФ № 2007129379/09, 31.07.2007. Гуськов Ю. Н., Коржуев М. В., Гюнтер В. Я., Баров А. А., Аржанов С. Н., Корнев Г. И., Цивилев С. В., Бункин Б.В., Кашин В.А., Леманский А.А., Митяшев М.Б. Приемопередающий модуль активной фазированной антенной решетки // Патент России № 2362268. 20.07.2009. Бюл. № 20.

3 Standard 802.11ad-2012, IEEE Standard for Information technology Telecommunications and information exchange between systems Local and metropolitan area networks Specific requirements. Part 11: Wireless LAN Medium Access Control (MAC) and Physical, IEEE 802.11ad-2012, 2012.

4 Boers, M.; et. al., A 16TX/16RX 60 GHz 802.11ad Chipset With Single Coaxial Interface and Polarization Diversity, Journal of Solid-State Circuits, vol.49, no.12, Dec. 2014, pp.3031-3045.

5 C. Gustafson, F. Tufvesson, Characterization of 60 GHz shadowing by human bodies and simple phantoms, Radioengineering, vol. 21, no. 4, Dec. 2012, pp. 979984.

6 S. Kousai, K. Onizuka, T. Yamaguchi, Y. Kuriyama, M. Nagaoka, A 28.3 mW PA-Closed Loop for Linearity and Efficiency Improvement Integrated in a 27.1 dBm WCDMA CMOS Power Amplifier, IEEE Journal of Solid-State Circuits, vol. 47, no. 12, Dec. 2012, pp. 2964-2973.

7 Z. Li et al., A 2.45-GHz 20-dBm Fast Switching Class-E Power Amplifier With 43% PAE and a 18-dB-Wide Power Range in 0.18-um CMOS, IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 59, no. 4, pp. 224-228, April 2012.

8 I.A. Rumyancev, A.S. Korotkov, J. Hauer, Cascode class-E power amplifier in 180/350 nm CMOS for EER system, Proc. of 9th conf. on PhD research in microelectronics and electronics, 24-27 June 2013, Villach, Austria, pp. 309-312.

9 I.A. Rumyancev, Efficient amplification techniques for signals with high PAPR, Proc. of the IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference, 2-4 February 2015, St. Petersburg, Russia, pp. 124-127.

10 P. A. Godoy, S. Chung, T. W. Barton, D. J. Perreault and J. L. Dawson, A 2.4-GHz, 27-dBm Asymmetric Multilevel Outphasing Power Amplifier in 65-nm CMOS, IEEE Journal of Solid-State Circuits, vol. 47, no. 10, pp. 2372-2384, Oct. 2012.

11 S. Hamedi-Hagh, C.A.T. Salama, CMOS wireless phase-shifted transmitter, IEEE Journal of Solid-State Circuits, vol. 39, no. 8, pp. 1241-1252, Aug. 2004.

12 Е.В. Балашов, И.А. Румянцев, А.С. Коротков, Методы линеаризации усилителей мощности передатчиков систем мобильной связи - краткий обзор. -Научно-технические ведомости СПбГПУ. Информатика. Телекоммуникации. Управление. - 2011. - № 5 (133). - С. 25-31.

13 Аверина Л. И., Бобрешов А. М., Шутов В. Д., Адаптивный цифровой метод уменьшения внеполосного излучения усилителей мощности. - Вестник воронежского государственного университета. Серия: системный анализ и информационные технологии, № 1, 2013,с. 82-88.

14 F. Roger, A 200mW 100MHz-to-4GHz 11th-order complex analog memory polynomial predistorter for wireless infrastructure RF amplifiers, Digest of Technical Papers in Solid-State Circuits Conference, 17-21 Feb. 2013, pp.94-95.

15 А.С. Коротков, И.А. Румянцев, Функциональные модели усилителя мощности с «эффектом памяти» Научно технические ведомости СПбГПУ, серия Информатика. Телекоммуникации. Управление .-2012.- № 5 (157), с. 5054.

16 M. Cho, J. S. Kenney, "Variable phase shifter design for analog predistortion power amplifier linearization system," WAMICON 2013, Orlando, FL, 2013, pp. 1-5.

17 A. Bentini, M. Ferrari, P. E. Longhi, E. Marzolf, J. Moron, R. Leblanc, A 618 GHz GaAs multifunctional chip for Transmit/Receive Modules, 11th European Radar Conference, Rome, 2014, pp. 605-608.

18 F. Ellinger, Radio Frequency Integrated Circuits and Technologies, 2007, Springer, P. 518.

19 General run schedule and prices for 2017 [Электронный ресурс]. - Режим доступа: http://www.europractice-ic. com/general_runschedule.php (Дата обращения: 24.05.2017).

20 Moon-Kyu Cho, Seung-Hwan Yoon, Sanghoon Sim, L. Jeon and Jeong-Geun Kim, CMOS-based Bi-directional T/R chipsets for phased array antenna, 2012 IEEE/MTT-S International Microwave Symposium Digest, Montreal, QC, Canada, 2012, pp. 1-3.

21 F. Ellinger et al., Integrated Adjustable Phase Shifters, IEEE Microwave Magazine, vol. 11, no. 6, pp. 97-108, Oct. 2010.

22 Ellinger, H. Jackel, W. Bachtold, Varactor-loaded transmission-line phase shifter at C-band using lumped elements, IEEE Transactions on Microwave Theory and Techniques, vol. 51, no. 4, pp. 1135-1140, Apr 2003.

23 C. Lu, A. V. H. Pham, D. Livezey, Development of multiband phase shifters in 180-nm RF CMOS technology with active loss compensation, IEEE Transactions on Microwave Theory and Techniques, vol. 54, no. 1, pp. 40-45, Jan. 2006.

24 M. A. Y. Abdalla, K. Phang, G. V. Eleftheriades, Printed and Integrated CMOS Positive/Negative Refractive-Index Phase Shifters Using Tunable Active Inductors, IEEE Transactions on Microwave Theory and Techniques, vol. 55, no. 8, pp. 1611-1623, Aug. 2007.

25 D. W. Kang, S. Hong, A 4-bit CMOS Phase Shifter Using Distributed Active Switches, IEEE Transactions on Microwave Theory and Techniques, vol. 55, no. 7, pp. 1476-1483, July 2007.

26 C. C. Cheng, M. Facchini, T. Ranta, R. Whatley, High performance 1.8-2.4 GHz phase shifter using silicon-on-sapphire digitally tunable capacitors, IEEE MTT-S International Microwave Symposium Digest, Seattle, WA, 2013, pp. 1-3.

27 J. C. Wu, T. Y. Chin, S. F. Chang, C. C. Chang, 2.45-GHz CMOS Reflection-Type Phase-Shifter MMICs With Minimal Loss Variation Over Quadrants of Phase-Shift Range, IEEE Transactions on Microwave Theory and Techniques, vol. 56, no. 10, pp. 2180-2189, Oct. 2008.

28 K. Entesari, A. R. Tavakoli, A 0-90° low-loss miniaturized reflective-type CMOS phase shifter using Active inductors, IEEE International Midwest Symposium on Circuits and Systems, Cancun, 2009, pp. 983-986.

29 H. Zarei, D. J. Allstot, A low-loss phase shifter in 180 nm CMOS for multiple-antenna receivers, IEEE International Solid-State Circuits Conference, 2004, vol.1, pp. 392-534.

30 U. Mayer, F. Ellinger, R. Eickhoff, Compact circulator based phase shifter at C-band in BiCMOS, IEEE Radio Frequency Integrated Circuits Symposium, Boston, MA, 2009, pp. 499-502.

31 M. Meghdadi, M. Azizi, M. Kiani, A. Medi, M. Atarodi, A 6-Bit CMOS Phase Shifter for S -Band, IEEE Transactions on Microwave Theory and Techniques, vol. 58, no. 12, pp. 3519-3526, Dec. 2010.

32 I. Kalyoncu, E. Ozeren, M. Kaynak, Y. Gurbuz, A 4-bit SiGe passive phase shifter for X-band phased arrays, IEEE Topical Conference on Power Amplifiers for Wireless and Radio Applications, Santa Clara, CA, 2013, pp. 139-141.

33 A. P. Singh Yadav, V. Arora, Design of monolithic 8.0-8.4GHz digitally controlled 5-bit phase shifter using MESFET process, IEEE MTT-S International Microwave and RF Conference, New Delhi, 2013, pp. 1-4.

34 L. Wang et al., Highly Linear Ku-Band SiGe PIN Diode Phase Shifter in Standard SiGe BiCMOS Process, IEEE Microwave and Wireless Components Letters, vol. 20, no. 1, pp. 37-39, Jan. 2010.

35 S. Sim, L. Jeon, J. G. Kim, A Compact X-Band Bi-Directional Phased-Array T/R Chipset in 0.13-um CMOS Technology, IEEE Transactions on Microwave Theory and Techniques, vol. 61, no. 1, pp. 562-569, Jan. 2013.

36 T. Dinc, I. Kalyoncu, M. Kaynak, Y. Gurbuz, Building blocks for an X-Band SiGe BiCMOS T/R module, IEEE Radio and Wireless Symposium, Austin, TX, 2013, pp. 301-303.

37 H. Alsuraisry, J. H. Cheng, H. W. Wang, J. Y. Zhong, J. H. Tsai, T. W. Huang, A X-band digitally controlled 5-bit phase shifter in 0.18-^m CMOS technology, 2015 Asia-Pacific Microwave Conference, Nanjing, 2015, pp. 1-3.

38 Q. Wang et al., Design of an X-Band 6-Bit Phase Shifter, International Symposium on Computational Intelligence and Design, Hangzhou, 2015, pp. 539542.

39 J. J. Huang, H. Y. Li, J. S. Fu, A 4-bit broadband CMOS phase shifter using magnetically coupled all-pass networks, 11th European Microwave Integrated Circuits Conference, London, 2016, pp. 117-120.

40 В.В. Курикалов, А.В. Кондратенко, GaAs МИС шестиразрядного фазовращателя X-диапазона частот, Электронные средства и системы управления, № 1, 2014, С. 89-91.

41 И.И. Мухин, В.В. Репин, SiGe фазовращатели и аттенюаторы S-диапазона на основе параллельно-последовательного принципа построения, INTERMATIC - 2013, часть 4, 2-6 декабря 2013, С. 109-111.

42 А.Г. Ефимов, Д.А. Копцев, О.С. Кузнецова, Разработка СВЧ фазовращателя на основе технологии КНИ 0,18 мкм, Проблемы разработки перспективных микро- и наноэлектронных систем, Москва, Октябрь 2016, № 3, С. 33-38.

43 A. A. Barov, A. V. Kondratenko, GaAs MMIC digital phase shifter and attenuator for space-based APAR, International Crimean Conference Microwave & Telecommunication Technology, Sevastopol, Crimea, 2012, pp. 91-92.

44 A. A. Barov, A. V. Kondratenko, D. S. Khokhol, A set of GaAs MMIC digital phase shifters with an integrated control driver, International Crimean Conference Microwave & Telecommunication Technology, Sevastopol, 2014, pp. 73-74.

45 K. Gharibdoust, N. Mousavi, M. Kalantari, M. Moezzi, A. Medi, A Fully Integrated 0.18-um CMOS Transceiver Chip for X -Band Phased-Array Systems, IEEE Transactions on Microwave Theory and Techniques, vol. 60, no. 7, pp. 21922202, July 2012.

46 N. Joram, U. Mayer, R. Eickhoff, F. Ellinger, Fully integrated active CMOS vector modulator for 802.11a compliant diversity transceivers, IEEE International Conference on Microwaves, Communications, Antennas and Electronics Systems, Tel Aviv, 2009, pp. 1-4.

47 Hu Zijie, K. Mouthaan, A 0.5-6 GHz 360° vector-sum phase shifter in 0.13-^m CMOS, IEEE MTT-S International Microwave Symposium, Tampa, FL, 2014, pp. 1-3.

48 H. Erkens, R. Wunderlich, S. Heinen, A novel SiGe RFIC approach towards low-cost S-band transmit/receive modules, IEEE Radar Conference, Pasadena, CA, 2009, pp. 1-4.

49 Y. Y. Huang, H. Jeon, Y. Yoon, W. Woo, C. H. Lee, J. S. Kenney, An UltraCompact, Linearly-Controlled Variable Phase Shifter Designed With a Novel RC Poly-Phase Filter, IEEE Transactions on Microwave Theory and Techniques, vol. 60, no. 2, pp. 301-310, Feb. 2012.

50 A. Asoodeh, M. Atarodi, A Full 360 Vector-Sum Phase Shifter With Very Low RMS Phase Error Over a Wide Bandwidth, IEEE Transactions on Microwave Theory and Techniques, vol. 60, no. 6, pp. 1626-1634, June 2012.

51 B. Cetindogan, E. Ozeren, B. Ustundag, M. Kaynak, Y. Gurbuz, A 6 Bit Vector-Sum Phase Shifter With a Decoder Based Control Circuit for X-Band PhasedArrays, IEEE Microwave and Wireless Components Letters, vol. 26, no. 1, pp. 64-66, Jan. 2016.

52 И.И. Мухин, В.В. Репин, Проектирование полупроводниковых БИС активных фазовращателей с использованием SiGe-БиКМОП-технологии, Известия вузов. Электроника, № 4(96), 2012, С. 54-59.

53 T. C. Yan, W. Z. Lin, C. N. Kuo, A 0.75-2.67 GHz 5-bit vector-sum phase shifter, European Microwave Integrated Circuit Conference, Nuremberg, 2013, pp. 196-199.

54 Y. Zheng, C. E. Saavedra, Full 360 Vector-Sum Phase-Shifter for Microwave System Applications, IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 57, no. 4, pp. 752-758, April 2010.

55 F. Ellinger, U. Lott, W. Bachtold, An antenna diversity MMIC vector modulator for HIPERLAN with low power consumption and calibration capability, IEEE Transactions on Microwave Theory and Techniques, vol. 49, no. 5, pp. 964969, May 2001.

56 Техническая документация на интегральную схему MAPS-010164 [Электронный ресурс]. - Режим доступа: https://cdn.macom.com/datasheets/ MAPS-010164.pdf (Дата обращения: 24.05.2017).

57 Техническая документация на интегральную схему HMC648ALP6E [Электронный ресурс]. - Режим доступа: http://www.analog.com/media/en /technical-documentation/data-sheets/hmc648a.pdf (Дата обращения: 24.05.2017).

58 Техническая документация на интегральную схему TGP2108-SM [Электронный ресурс]. - Режим доступа: www.qorvo.com/products/d/da005081 (Дата обращения: 24.05.2017).

59 Техническая документация на интегральную схему CMD175P4 [Электронный ресурс]. - Режим доступа: http://www.custommmic.com/ uploads/pdf/cmd175p4_ver_1_2_1114.pdf (Дата обращения: 24.05.2017).

60 Техническая документация на интегральную схему CHP4012a98F [Электронный ресурс]. - Режим доступа: http://module-csums.cognix-systems.com/telechargement/13-8-1.pdf (Дата обращения: 24.05.2017).

61 Техническая документация на интегральную схему 1338ХК6У [Электронный ресурс]. - Режим доступа: http://mri-progress.ru/products/bis-i-sbis/svch-mnogofunktsionalnye/fv-l-diapazona-133 8khk6n4/ (Дата обращения: 24.05.2017).

62 Техническая документация на интегральную схему MP305 [Электронный ресурс]. - Режим доступа: http://www.micran.ru/productions/ MIS/shifters/MP305/ (Дата обращения: 24.05.2017).

63 Техническая документация на интегральную схему MP308 [Электронный ресурс]. - Режим доступа: http://www.micran.ru/productions/ MIS/shifters/MP308/ (Дата обращения: 24.05.2017).

64 Техническая документация на интегральную схему AMT 2941031 [Электронный ресурс]. - Режим доступа: http://astramtl.com/uploads/corechips/ datasheet/2941031_Datasheet_3 .pdf (Дата обращения: 24.05.2017).

65 Техническая документация на интегральную схему XZ1001-BD [Электронный ресурс]. - Режим доступа: https://www.digchip.com/datasheets/ parts/datasheet/1151/XZ1001 -BD-pdf.php (Дата обращения: 24.05.2017).

66 Техническая документация на интегральную схему CGY2170UH [Электронный ресурс]. - Режим доступа: www.ommic.fr/download/ CGY2170UH_C1.pdf (Дата обращения: 24.05.2017).

67 Техническая документация на интегральную схему MSM204/205 [Электронный ресурс]. - Режим доступа: mmic.niipp.ru/datasheet/MSM205.pdf (Дата обращения: 24.05.2017).

68 R.J. Mailloux, Phased Array Antenna Handbook, 2nd ed., Artech House, 2005, P. 496.

69 Техническая документация на интегральную схему DST-13-480-1S [Электронный ресурс]. - Режим доступа: https://www.pulsarmicrowave.com/ spec_sheets/DST-13-480-1S.pdf (Дата обращения: 24.05.2017).

70 Техническая документация на интегральную схему MPS020040B8M [Электронный ресурс]. - Режим доступа: www.meurorf.com/uppdf/ MPS020040B8M.pdf (Дата обращения: 24.05.2017).

71 Техническая документация на интегральную схему TR-PS-12-360-QQ1470 [Электронный ресурс]. - Режим доступа: http://www.pmi-rf.com/Products/phaseshift-biphasemod/phaseshifters/documents/TR-PS-12-360-QQ1470.pdf (Дата обращения: 24.05.2017).

72 Pei-Si Wu, Hong-Yeh Chang, Ming-Da Tsai, Tian-Wei Huang, Huei Wang, New miniature 15-20-GHz continuous-phase/amplitude control MMICs using 0.18-^m CMOS technology, IEEE Transactions on Microwave Theory and Techniques, vol. 54, no. 1, pp. 10-19, Jan. 2006.

73 K. Jung, W. R. Eisenstadt, R. M. Fox, A. W. Ogden, J. Yoon, Broadband Active Balun Using Combined Cascode-Cascade Configuration, IEEE Transactions on Microwave Theory and Techniques, vol. 56, no. 8, pp. 1790-1796, Aug. 2008.

74 J. R. Long, Monolithic transformers for silicon RF IC design, IEEE Journal of Solid-State Circuits, vol. 35, no. 9, pp. 1368-1382, Sept. 2000.

75 H.-K. Chiou, H.-H. Lin, Ch.-Y. Chang, Lumped-element compensated high/low-pass balun design for MMIC double-balanced mixer, IEEE Microwave and Guided Wave Letters, vol. 7, no. 8, pp. 248-250, Aug 1997.

76 K. J. Koh, G. M. Rebeiz, 0.13-pm CMOS Phase Shifters for X-, Ku-, and K-Band Phased Arrays, IEEE Journal of Solid-State Circuits, vol. 42, no. 11, pp. 25352546, Nov. 2007.

77 J. Kaukovuori, K. Stadius, J. Ryynanen, K. A. I. Halonen, Analysis and Design of Passive Polyphase Filters, IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 55, no. 10, pp. 3023-3037, Nov. 2008.

78 K. W. Kobayashi et al., "GaAs HBT 0.75-5 GHz multifunctional microwave-analog variable gain amplifier," in IEEE Journal of Solid-State Circuits, vol. 29, no. 10, pp. 1257-1261, Oct 1994.

79 M. A. Masud, H. Zirath, M. Kelly, A 45 dB variable gain low noise MMIC amplifier, European Gallium Arsenide and Other Semiconductor Application Symposium, GAAS 2005, Paris, 2005, pp. 669-672.

80 Cui Zhou et al., A 56^W VGA with 5MHz bandwidth and 47dB gain-range in 90nm CMOS, Proceedings of International Symposium on VLSI Design, Automation and Test, Hsin Chu, 2010, pp. 91-94.

81 T.H. Lee, The design of CMOS radio-frequency integrated circuits, 2nd edition, Cambridge University Press, 2004, P. 797.

82 Патент РФ № 2015145037, 20.10.2015. Балашов Е.В., Румянцев И.А., Высокочастотный фазовращатель на МОП-транзисторах // Патент России № 2607673. 10.01.2017. Бюл. № 1.

83 E. V. Balashov, I. A. Rumyancev, A Fully Integrated 6-bit Vector-Sum Phase Shifter in 0.18-um CMOS, Proc. of the 11th International Siberian Conference on Control and Communications, 21-23 May 2015, Omsk, Russia, pp. 1-5.

84 К.М. Амбуркин, Г.В. Чугуков, Методика оптимизации точностных параметров векторных СВЧ фазовращателей, Твердотельная электроника. Сложные функциональные блоки РЭА, материалы научно-технической конференции, М.: МНТОРЭС им. А.С.Попова, 2011. - 214 с.

85 Балашов Е.В., Коротков А.С., Румянцев И. А. Разработка и экспериментальное исследование интегральной схемы фазовращателя СВЧ диапазона частот с уменьшенной погрешностью установки фазы на основе кремниевой КМОП-технологии для приемопередающих трактов телекоммуникационных систем, Сб. статей пятой всероссийской конференции Электроника и микроэлектроника СВЧ, Том 2, 30 мая - 2 июня 2016, С. 209-212.

86 E. V. Balashov, I. A. Rumyancev, An Unbalanced Transformerless Vector-Sum Phase Shifter Architecture, Proceedings of the IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference, 2-3 February 2016, St. Petersburg, Russia, pp. 528-531.

87 Е.В. Балашов, А.С. Коротков, И.А. Румянцев, КМОП интегральные схемы диапазона СВЧ: опыт разработки // Электроника: наука, технология, бизнес, номер 7, 2016, с.104-112.

88 Балашов Е.В., Коротков А.С., Румянцев И. А. Интегральный шестиразрядный векторный фазовращатель S-диапазона частот со сниженной ошибкой установки фазы // Проблемы разработки перспективных микро- и наноэлектронных систем - 2016. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2016. Часть III. С. 39-44.

89 Hyouk-Kyu Cha, Ilhyun Yun, Jinbong Kim, Byeong-Cheol So, Kanghyup Chun, Ilku Nam, Kwyro Lee, «A 32-KB Standard CMOS Antifuse One-Time

Programmable ROM Embedded in a 16-bit Microcontroller», Journal of Solid-State Circuits, vol. 41, no. 9, Sept. 2006, pp. 2115-2124.

90 И.А. Румянцев Энергонезависимая однократно программируемая память на основе стандартной КМОП-технологии // Неделя науки СПбПУ: материалы научного форума с международным участием. Институт физики, нанотехнологий и телекоммуникаций.- СПб.: Изд-во Политехн. ун-та, 2015.-С. 194-196.

ПРИЛОЖЕНИЕ А Реализация блоков управления и формирования напряжений смещения векторных фазовращателей УВЧ и СВЧ диапазона

В приложении представлена реализация блоков управления и формирования напряжений смещения векторных фазовращателей УВЧ и СВЧ диапазона, интегрированных на одном кристалле с блоками преобразования высокочастотного сигнала.

Структурная схема блока управления векторного фазовращателя УВЧ диапазона изображена на рисунке А.1 и состоит из источника опорных токов (bias_core), формирователя токов смещения (bias) и блока управления квадратурным сумматором (controller). Источник опорных токов формирует токи на выходах Iref1 и Iref2 пропорционально токозадающему резистору R0. Далее опорные токи поступают на вход формирователя токов смещения, представляющего собой систему токовых зеркал. В данном блоке ток с выхода Iref2 размножается с определенным коэффициентом, благодаря чему формируются опорные токи для всех блоков схемы. Блок управления сумматором осуществляет преобразования цифровых сигналов на входах D0 -D5 в аналоговые управляющие сигналы на выходах Ictl_I_P, Ictl_I_N, Ictl_Q_P, Ictl_Q_N, поступающие на управляющие входы сумматора.

Рисунок А.1 - Структурная схема блока управления векторного фазовращателя

УВЧ диапазона 146

Принципиальная схема источника опорных токов приведена на рисунке А.2а. Транзисторы M1, M2 и M0 обеспечивают выход устройства на рабочий режим. Транзисторы М3 и M9 образуют токовое зеркало, которое обеспечивает равенство токов протекающих через транзисторы M6 и M8. Величина тока определяется токозадающим резистором, подключенным к выводу Rref. Ток транзистора M9 отражается на выводы Iref1 и Iref2 посредством токовых зеркал на транзисторах M12 и M13. Транзисторы M5-M8 формируют усилитель, компенсирующий влияние выходных сопротивлений транзисторов. Топология источника опорных токов изображена на рисунке А.2б.

(б)

Рисунок А.2 - Принципиальная схема (а) и топология (б) источника опорных

токов

Сгенерированные опорные токи поступают на вход формирователя токов смещения, принципиальная схема которого изображена на рисунке А.3а. Данный блок представляют собой систему токовых зеркал, в которой ток,

пришедший на вход 1ге£2, копируется на выходы 1геГШ, 1ге£2К и 1геАР - 1ге£7Р в пропорции, необходимой для установки рабочих точек активных элементов векторного фазовращателя. Топология формирователя токов смещения представлена на рисунке А.3б.

Рисунок А.3 - Принципиальная схема (а) и топология (б) формирователя токов

смещения

Принципиальная схема блока управления квадратурным сумматором представлена на рисунке А.4а и состоит из демультиплексора (ёеших), блока генерации управляющих токов (БАС) и блоков формирования

дифференциального управляющего тока (ГОсйМЪгтег). На вход блока управления сумматором подается цифровой сигнал на входы Б0-05, который поступает на входы демультиплексора, формирующего в зависимости от входного цифрового сигнала на одном из своих выходов Х0-Х8 напряжение соответствующее уровню логического нуля. Данное напряжение поступает на один из входов блока генерации управляющих токов Б0-08. В зависимости номера входа формируются токи 1сИ_1 и 1сИ_0, соотношение которых обеспечивает требуемый фазовый сдвиг в диапазоне от 0 до 90 градусов. Далее эти токи поступают в блоки формирования дифференциального управляющего тока, в результате чего формируются управляющие дифференциальные управляющие сигналы. Топология блока управления сумматором изображена на рисунке А.4б.

(а) (б)

Рисунок А.4 - Принципиальная схема (а) и топология (б) блока управления

сумматором

Принципиальная схема и топология демультиплексора приведены на рисунках А.5а и А.5б соответственно. Данный блок состоит из логических элементов исключающее ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ. Принципиальные схемы логических элементов показаны на рисунках А.6а-г.

(а) (б)

Рисунок А.5 - Принципиальная схема (а) и топология (б) демультиплексора

(а)

— 1.Т4и ■

(в) (г)

Рисунок А.6 Принципиальные схемы логических элементов:

а) исключающее ИЛИ; б) НЕ; в) И-НЕ; г) ИЛИ-НЕ.

Блок генерации управляющих токов представляет собой цифро-аналоговый преобразователь, состоящий из набора токовых зеркал с разными коэффициентами передачи. Часть принципиальной схемы и топология блока генерации управляющих токов приведена на рисунках А.7а и А.7б. В зависимости от сигнала, поступающего на входы Б1-Б8, включаются только два токовых зеркала, ток которых передается на выходы 1оИ_1 и Для

выбора пары токовых зеркал используется переключатель (БАС_8Ш), принципиальная схема которого изображена на рисунке А.8а. Топология переключателя токовых зеркал представлена на рисунке А.8б.

Рисунок А.7 - Принципиальная схема части (а) и топология (б) блока генерации

управляющих токов

(б)

Рисунок А.8 - Принципиальная схема (а) и топология (б) переключателя

токовых зеркал

Принципиальная схема и топология блока формирования дифференциального управляющего тока приведены на рисунках А.9а и А.9б соответственно. Данная схема представляет собой систему токовых зеркал, формирующих дифференциальный токовый сигнал на выходах Ictl_P и Ictl_N. Для этого на входы Iref1 и Iref2 подаются одинаковые опорные токи. Управляющий ток с входа Ictl добавляется к опорному току на входе Iref1 и вычитается из опорного тока на входе Iref2. Далее полученные суммарный и разностный токи поступают на выходы Ictl_P и Ictl_N. При этом управляющий сигнал на входе switch определяет, на какой из выходов (Ictl_P, Ictl_N) подается суммарный ток, а на какой - разностный.

(б)

Рисунок А.9 - Принципиальная схема (а) и топология (б) блока формирования

дифференциального управляющего тока Одним из основных функциональных отличий блока управления векторного фазовращателя СВЧ диапазона от блока управления векторного фазовращателя УВЧ диапазона, является выделение схем, преобразующих входной цифровой сигнал до поступления на цифро-аналоговый преобразователь, в отдельный блок цифрового управления. Таким образом, блок управления векторного фазовращателя СВЧ диапазона состоит из источника опорных токов, формирователя токов смещения, блока управления квадратурным сумматором и блока цифрового управления. Принцип действия и схемотехническая реализация аналогичны источнику опорных токов векторного фазовращателя УВЧ диапазона. Принципиальная схема и топология источника опорных токов изображены на рисунках А.10а и А.10б.

(б)

Рисунок А.10 - Принципиальная схема (а) и топология (б) источника опорных

токов

Принципиальная схема и топология формирователя токов смещения изображены на рисунках А.11а и А.11б. Основным отличием в функциональном плане от аналогичной схемы, изображенной на рисунке А.3, является возможность изменения токов смещения, за счет внешнего цифрового управляющего сигнала еИ<0:7>.

(б)

Рисунок А.11 - Принципиальная схема (а) и топология (б) формирователя

токов смещения

Аналогично блоку управления квадратурным сумматором УВЧ фазовращателя в блок управления квадратурным сумматором СВЧ фазовращателя входят блок генерации управляющих токов и блок формирования дифференциального управляющего тока. Принципиальная схема и топология блока формирования дифференциального управляющего тока представлены на рисунках А.12а и А.12б.

(б)

Рисунок А.12 - Структурная схема (а) и топология (б) блока формирования дифференциального управляющего тока

Блок генерации управляющих токов векторного фазовращателя СВЧ диапазона представляет собой набор токовых зеркал с разными коэффициентами передачи. Основное отличие от аналогичной схемы векторного фазовращателя УВЧ диапазона заключается в том, что при переключении фазовых состояний для формирования требуемых токов задействуется не отдельная пара токовых зеркал, а несколько пар, в зависимости от входных цифровых сигналов Б0-07, выходной ток которых складывается, формируя выходные сигналы 1сИ_1 и 1сИ_0. Кроме того, в блок

входит два набора калибровочных токовых зеркал, позволяющих подстраивать управляющий ток в диапазоне 10% от максимального значения согласно цифровым входным сигналам С10-С19 и СО10-СО19. Принципиальная схема блока генерации управляющих токов представлена на рисунке А.13а. Топологии основных и калибровочных токовых зеркал изображены на

рисунках А.13б и А.13в соответственно.

(в)

Рисунок А.13 - Принципиальная схема (а) блока генерации управляющих

токов, топологии основных (б) и калибровочных (в) токовых зеркал Для обеспечения режима работы с калибровкой фазовых состояний цифровая часть схемы претерпела существенное изменение. Сформирован отдельный блок цифрового управления, структурная схема которого представлена на рисунке А.14. Блок цифрового управления состоит из:

- регистра сдвига (ShiftRegó);

- однократно программируемой памяти (ROM_2T_64b);

- преобразователя фазовых состояний (D5D0_ctrl);

- дешифратора ЦАП (demux4);

- переключателей (Switch6, MGR6, MGR10);

- буферов (DAC_cal_buf).

Однократно программируемая память используется для записи хранения и считывания коэффициентов для калибровочных токовых зеркал и состоит из массива однократно программируемой памяти, дешифратора 6 в 64, усилителей считывания, буферами. Дешифратор 6 в 64 используется для выбора строки в массиве памяти, в зависимости от управляющих сигналов на выводах D0-D5 или выходах регистра сдвига. Массив усилителей считывателей используется для считывания сигналов с ячеек памяти. Преобразователь фазовых состояний позволяет изменить сигналы D0-D5 на любое шестиразрядное значение, что позволяет изменить количество фазовых состояний в квадратурах при отклонении высокочастотных входных сигналов усилителей с регулируемым коэффициентом передачи от ортогонального вида. Дешифратор ЦАП переключает основные токовые зеркала в зависимости от входных сигналов.

Блок цифрового управления имеет 44 вывода, из которых 13 являются входными и 31 выходными. Первые 11 выходных выводов используются для управления основными токовыми зеркалами, остальные 20 - для управления калибровочными токовыми зеркалами. Входными выводами являются: D5-D0, VDDH, DR, CLKR, PGM, MMR, CAL, ROMb. Сигналы на выводах D5-D0 определяют фазовое состояние фазовращателя. Вход VDDH используется для программирования и питания памяти. Вход PGM используется для программирования памяти. Вход DR является входом данных регистра сдвига. Вход CLKR является тактовым входом регистра сдвига. Вход ROMb позволяет задать внешнее смещение для усилителей считывания. Сигналы на входах MMR и CAL определяют один из четырех режимов работы фазовращателя: - режим параллельного управления;

- режим последовательного управления;

- режим записи в память;

- режим параллельного управления с калибровочными коэффициентами.

Исходным состоянием является режим параллельного управления (MMR =0 В, CAL=0 В), при котором управление осуществляется напрямую сигналами, подающимися на выводы D5-D0. При этом сигналы с выводов D5-D0 проходят через переключатель I4 и преобразователь фазовых состояний без изменений на дешифратор. Выходы переключателей I1-I3 заземлены.

При подаче сигналов MMR=1,8 В, CAL=0 В управление осуществляется через регистр сдвига. Регистр сдвига имеет разрядность 32 бита: первые 6 бит определяют номер фазового состояния, следующие 6 бит определяют коэффициенты преобразователя фазовых состояний, последние 20 бит управляют блоком калибровки. Первые 12 бит, записанные в регистр сдвига подаются через переключатели I4 и I1 на преобразователь фазовых состояний. Результирующий сигнал подается на дешифратор. Оставшиеся биты через переключатели I2, I3 и буфер подаются на блок калибровки. В данном режиме определяются значения калибровочных коэффициентов, обеспечивающие минимизацию фазовой ошибки.

При подаче сигналов MMR=1,8 В, CAL=1,8 В, VDDH=9 В блок работает в режиме записи в память. При этом данные, записываемые в память, подаются через регистр сдвига. Запись осуществляется по сигналу PGM=1.8 В. Первые 6 бит через переключатель I5 подаются на дешифратор 6 в 64 и определяют адрес ячеек памяти, в которые производится запись, остальные биты являются информационными.

При подаче сигналов MMR=0 В, CAL=1,8 В, VDDH=1,8 В управление осуществляется напрямую сигналами, подающимися на выводы D5-D0. Данные сигналы через переключатель 2 также определяют адрес ячеек памяти с калибровочными коэффициентами и битами для преобразования фазовых состояний.

Рисунок А.14 - Структурная схема блока цифрового управления

Переключатели 11-15 основаны на проходных ключах, принципиальная схема и топология которых изображены на рисунках А.15а и А.15б. Принципиальная схема и топология переключателя 11 представлена на рисунках А.16а и А.16б.

(а) (б)

Рисунок А.15 - Принципиальная схема (а) и топология (б) проходного ключа

(а) (б)

Рисунок А.16 - Принципиальная схема (а) и топология (б) переключателя 11

На рисунках А.17а и А.17б изображены принципиальная схема и топология регистра сдвига, используемого для последовательной записи информации. Регистр сдвига построен на основе Б-триггеров, принципиальная схема и топология которого представлены на рисунках А.18а и А.18б.

¡ira sлз*! ti7» $s*ai¡^.vüft-^"^»^*.4№4*-^•gMBKMt'Ht -^iщ¡ j?m.«wffcjMqДОЮ^ЗДЧХ гшш1 р.-*»- «Эй?*^ £ jggj?вж ;и y»

, S f v ^ñrSfl:^?1" rí Sr яд : i 1Щ t 1 ^ 1Щ' : ' ^ ^^ шэд! rw

[ЩаЪШщ^Мш-Ш^ llil-i £>31 :¡№--Il »'¡гшайП^МшОв-жава íS^lSileSiiiá: li saiWl WsSlíil-isatfWS ¿НЕ! i^ssi;

(б)

Рисунок А.17 - Принципиальная схема (а) и топология (б) регистра сдвига

(а)

Рисунок А.18 - Принципиальная схема (а) и топология (б) Б-триггера Принципиальная схема и топология преобразователя фазовых состояний, состоящего из шести элементов исключающее ИЛИ представлены на рисунках А.19а и А.19б.

(а) (б)

Рисунок А.19 - Принципиальная схема (а) и топология (б) переключателя

фазовых состояний

Принципиальная схема и топология дешифратора ЦАП, управляющего основными токовыми зеркалами изображены на рисунках А.20а и А.20б.

(б)

Рисунок А.20 - Принципиальная схема (а) и топология (б) дешифратора

Дешифратора 6 в 64, принципиальная схема и топология которого изображены на рисунках А.21а и А.21б, состоит из девяти дешифраторов 3 в 8, принципиальная схема и топология которого изображены на рисунках А.22а и А.22б.

Рисунок А.21 - Принципиальная схема (а) и топология (б)

дешифратора 6 в 64

(а) (б)

Рисунок А.22 - Принципиальная схема (а) и топология (б) дешифратора 3 в 8

Массив однократно программируемой памяти, принципиальная схема и топология которого изображены на рисунках А.23а и А.23б соответственно, представляет собой массив 64х26 ячеек памяти. Принципиальная схема ячейки однократно программируемой памяти изображена на рисунке А.23в и представляет собой последовательное включение трех МОП-транзисторов

[89, 90]. Транзистор М0 является адресным, М1 - буферным, М2 -программируемым. Для программирования ячейки памяти необходимо на затвор адресного транзистор подать напряжение логической единицы, на исток напряжение логического нуля, а на затвор программируемого транзистора - программирующее напряжение в несколько раз превосходящее напряжение питания. Формирователь напряжения смещения, принципиальная схема которого изображена на рисунке А.23г, повышает напряжение на затворе буферного транзистора ячейки памяти во время программирования для снижения вероятности пробоя подзатворного диэлектрика.

1|11|а1 Ы§|1 |з11 № р||

^шЯвашшевш^а

■ - •■- - Г - - :- -

ТТЗППП Г:ПГЛ:Г>ГТ^ПГ'ПТТ|Г:ГГЛ ПП «СК.И *оН Ий и'КШКИ^ЙкЙ ик«*кик

г. г;: я>е а аз. э э за щ е а з е-л е .=к а- в

1111111¡Ш11111111111111

жжтттвттт* ждамгзЯВЬметз

шиР111 шиш тшт

кйяжяк * яя я нкяяят нкж я«*

¡■¡11

киы ии ии ыамижи ты к:и ижиышт

твттштвттиш

ЦЦКЧЛККМ «СКМККШПККЧ *АС*нххкк

шшшишкши

(в) (г)

Рисунок А.23 - Принципиальная схема (а) и топология (б) массива

однократно программируемой памяти, принципиальная схема ячейки памяти (в), принципиальная схема формирователя напряжения смещения (г)

Массив усилителей считывания состоит из 26 усилителей считывания, принципиальная схема и топология которого изображены на рисунке А.24а и А.24б. Принцип работы усилителя считывания заключается в следующем: во время программирования памяти сигнал на выводе PGM равен напряжению логической единицы, следовательно, транзисторы М0-М4 заперты. Для программируемых ячеек сигнал на выводе BLS равен напряжения логической единицы, следовательно, транзистор М5 открыт и на истоки ячеек памяти подключены к нулевому потенциалу. При чтении из памяти сигнал на выводе PGM равен напряжению логического нуля, сигнал на выводе BLS равен напряжению логического нуля, следовательно, транзистор М5 заперт, ток с запрограммированных ячеек памяти протекает через токовое зеркало на выход схемы.

(а) (б)

Рисунок А.24 - Принципиальная схема (а) и топология (б) усилителя

считывания