Новый компонент наноэлектроники – мемристорно-диодный кроссбар как основа аппаратного устройства нейропроцессора тема диссертации и автореферата по ВАК РФ 00.00.00, доктор наук Писарев Александр Дмитриевич

• Писарев Александр Дмитриевич
• доктор наук
• 2025

Оглавление диссертации доктор наук Писарев Александр Дмитриевич

Оглавление

Введение

Глава 1. Применение мемристорных массивов в современных электронных устройствах и нейропроцессорах

1.1. Мемристорные массивы для запоминающих устройств

1.2. Мемристорные массивы в логических устройствах

1.3. Мемристорные массивы в аппаратных нейросетях

1.4. Выводы к главе

Глава 2. Физические основы создания мемристорно-диодного кроссбара-массива и интегральной схемы аппаратной импульсной нейросети на его основе

2.1. Комбинированный мемристорно-диодный кроссбар

как массив синапсов нейронов

2.2. Оригинальная электрическая схема биоморфного нейрона для интеграции массива мемристорных синапсов

с нейронами в аппаратной нейросети

2.3. Схемотехнические основы аппаратной импульсной нейросети

и принципы программно-аппаратной реализации нейросети

2.4. Специализированная программа МОС-БРГСЕ для расчета больших электрических схем, содержащих

мемристорно-диодные кроссбары

2.5. Выводы к главе

Глава 3. Разработка схемотехнических основ, топологии, технологического процесса и маршрута изготовления

мемристорно-диодного кроссбара

3.1. Электрическая схема и 3D топология кроссбара

для запоминающей матрицы на основе ячейки Ш2М

3.2. Электрическая схема и 3D топология кроссбара

для логической матрицы на основе ячейки Ш1М

3.3. Маршрут изготовления мемристорно-диодного кроссбара

для 3D запоминающей и логической матриц

3.4. Выбор материалов и технологии изготовления

металлооксидных мемристоров и диодов

3.5. Комплексный подход к технологическому процессу изготовления планарного мемристорно-диодного кроссбара

3.6. Исследование электрических характеристик

мемристорно-диодного кроссбара

3.7. Выводы к главе

Глава 4. Мемристорно-диодный кроссбар в составе логической и запоминающей матриц нейропроцессора

4.1. Физико-математическая модель и численное моделирование работы логической матрицы в режиме маршрутизатора

4.2. Физико-математическая модель и численное моделирование работы логической матрицы в режиме

умножения матрицы чисел на вектор

4.3. Сравнение результатов численного моделирования разработанной логической матрицы с известными аналогами

4.4. Численное моделирование процессов ассоциативного самообучения синапсов логической матрицы, работающей

в режиме запоминающей матрицы

4.5. Влияние периферийной КМОП управляющей схемы

на деградацию сигнала и размер логической матрицы

4.6. Физико-математическая модель и численное моделирование работы запоминающей матрицы

в режиме массива синапсов

4.7. Влияние периферийной КМОП управляющей схемы

на деградацию сигнала и размер запоминающей матрицы

4.8. Выводы к главе

Глава 5. Мемристорно-диодный кроссбар в составе логических матриц входного кодирующего и выходного

декодирующего устройств нейропроцессора

5.1. Дискретное косинусное преобразование

для первичной обработки сигналов

5.2. Биоморфное импульсное кодирование информации

в электронных нейронах, реализуемых на базе элементов

логической матрицы

5.3. Импульсное сжатие и кодирование цифровой

информации во входном устройстве нейропроцессора

5.4. Интегральная электрическая схема кодирования на основе логической матрицы с мемристорно-диодным кроссбаром

5.5. Физико-математическая модель и численное моделирование процесса кодирования цифровой

информации в импульсы

5.6. Преобразование информации об активации нейронов в цифровой двоичный код в выходном

устройстве нейропроцессора

5.7. Физико-математическая модель и численное моделирование процесса декодирования импульсов

от нейронов в цифровой код

5.8. Выводы к главе

Глава 6. Схемотехническая разработка и экспериментальное исследование аппаратной импульсной нейросети

на основе мемристорно-диодного кроссбара

6.1. Оборудование для изготовления и исследования мемристорно-диодного кроссбара и аппаратной

нейросети на его основе

6.2. Измерительный стенд для исследования работы

изготовленных кроссбаров и аппаратной импульсной нейросети

6.3. Исследование процессов обработки сигналов

в изготовленных кроссбарах запоминающей и логической

матриц и сравнение с результатами численного моделирования

6.4. Схемотехническое решение интеграции мемристорно-диодного кроссбара запоминающей матрицы, выполняющего

функцию массива синапсов, с нейронным блоком

6.5. Исследование процесса ассоциативного самообучения

в изготовленной аппаратной импульсной нейросети и сравнение экспериментальных данных с результатами

численного моделирования

6.6. Выводы к главе 6 209 Основные результаты и выводы 212 Список литературы 215 Приложение

Введение диссертации (часть автореферата) на тему «Новый компонент наноэлектроники – мемристорно-диодный кроссбар как основа аппаратного устройства нейропроцессора»

Введение

Актуальность темы исследования и степень её разработанности

Одной из ключевых проблем направления нейросетевых информационных технологий является разработка аппаратного средства для программно-аппаратной реализации алгоритмов нейросетей. Исследования по созданию специализированного аппаратного средства в настоящее время проводятся достаточно интенсивно.

Нейропроцессор IBM TrueNorth [1,2], в котором нейроны и синаптические связи между ними реализуются с помощью нанотранзисторов, благодаря многоядерной архитектуре обеспечивает достаточную производительность для моделирования фрагментов кортикальной колонки мозга. Последними образцами нейропроцессоров, изготовленными так же, как и TrueNorth на транзисторах по КМОП (комплементарная структура металл -оксид-полупроводник)-технологии, являются Brainchip Akida [3] и Intel Loihi [4]. В этих нейропроцессорах уже частично реализованы биологически подобные механизмы импульсных нейросетей, которые показывают хорошую работоспособность, но пока оставляют проблему малой интеграции нейронов и синапсов, а также имеют низкую энергоэффективность из-за большого количества транзисторов.

Переходя к следующему поколению аппаратных средств для нейросетей, разработчики предлагают применить мемристоры в качестве синапсов, что должно обеспечить значительное сокращение числа транзисторов, высокую интеграцию элементов памяти и энергоэффективность устройства в целом. Сокращение числа транзисторов возможно благодаря малым размерам мемристоров и реализации в каждом мемристоре множества резистивных состояний. Последнее качество достаточно простым образом может использоваться для имитирования синаптического взвешивания большого количества биоподобных импульсных сигналов, что достигается в случае организации отдельных мемристоров в большие массивы.

Существующие аппаратные средства в виде отдельных изделий -запоминающей [5-9] и логической матриц [10-12] с мемристорным массивом выполняют узкоспециальные функции. Наиболее продвинутый массив мемристорных ячеек 1T1M, впервые предложенный Hewlett-Packard как аппаратное средство для выполнения дискретного косинусного преобразования при обработке сигналов (сжатие изображений и сверточная фильтрация) [11], был использован в дальнейшем как массив синапсов аппаратной нейросети, которая обучается с учителем [5]. Представленные мемристорные кроссбары не могут быть использованы в сверхбольших запоминающей и логической матрицах для нейропроессора, поскольку используют транзисторы в качестве селективного элемента в мемристорной ячейке и сложные энергопотребляющие схемы.

Важно отметить актуальные научные работы в области самообучения аппаратных нейросетей по биоподобному механизму. Применяемое в аппаратных средствах с мемристорными кроссбарами [8,9] ассоциативное обучение является отложенным из-за программного расчета подстройки весов в периферийной системе после прохождения информации. Процедура обновления весов приводит к потере информации, так как во время этого процесса входная информация игнорируется. До сих пор не представлено автономное аппаратное средство, реализующее самообучающуюся импульсную нейронную сеть с программируемыми синаптическими связями на основе мемристорного кроссбара. Аппаратные реализации ассоциативного самообучения и формирование новой ассоциации в импульсной нейросети с дискретными мемристорными синапсами представлены в [13 -17]. Предложенные электрические цепи аппаратной реализации ассоциативной памяти не могут быть использованы для построения сверхбольшой аппаратной нейросети из-за наличия в схемах нейронов и синапсов большого числа активных электронных элементов с высоким энергопотреблением и отсутствия возможности интеграции мемристоров в массивы.

Концепция нейроморфных устройств, являющихся комбинацией КМОП -логики и мемристоров, впервые предложена в [18,19]. Организация мемристорных ячеек в кроссбар без селективных элементов обеспечивает большую плотность элементов, но обладает существенным недостатком, связанным с протеканием паразитных токов через соседние ячейки. Для исключения этого эффекта необходимо последовательно мемристору включить селективный элемент (например, диод или транзистор п-МОП). В свою очередь применение простого диода исключает возможность перепрограммирования биполярных мемристоров. Несмотря на то, что транзистор п-МОП может пропускать ток в обоих направлениях, один из режимов будет неоптимальным. Кроме этого, применение транзистора в качестве селектора для мемристора сильно снижается степень интеграции таких ячеек памяти.

Таким образом, сформулированы актуальные достижения и проблемы в области разработки аппаратных средств для нейросетевых применений. Можно заключить, что на момент начала настоящего исследования область создания аппаратных средств для нейросетей требует разработки нового электронного компонента, представляющего собой мемристорный массив.

Цель работы: разработка мемристорно-диодного кроссбара - массива мемристорных синапсов и на его основе интегральных схем запоминающей и логической матриц, аппаратной импульсной нейросети, кодирующего и декодирующего устройств, входящих в состав биоморфного нейропроцессора, а также исследование с помощью численного моделирования и экспериментально работоспособности этих схем.

Задачи:

■ Разработка физических основ создания нового компонента наноэлектроники - мемристорно-диодного кроссбара и интегральной схемы аппаратной импульсной нейросети биоморфного нейропроцессора на его основе.

■ Разработка схемотехнических основ, топологии, технологического процесса и маршрута изготовления мемристорно -диодного кроссбара для запоминающей матрицы, являющейся массивом синапсов нейронного блока, и для логической матрицы, выполняющей функции программируемого маршрутизатора импульсов между нейронами.

■ Исследование с помощью численного моделирования и экспериментально работы мемристорно-диодного кроссбара в составе логической и запоминающей матриц для реализации функций аппаратной импульсной нейросети.

■ Исследование с помощью численного моделирования и экспериментально работы мемристорно-диодного кроссбара в составе логической матрицы для реализации функций входного кодирующего и выходного декодирующего устройств нейропроцессора.

■ Схемотехническая разработка, численное моделирование и экспериментальное тестирование аппаратной импульсной нейросети, построенной на основе запоминающей матрицы с мемристорно -диодным кроссбаром.

Научная новизна. Разработаны физические основы создания мемристорно-диодного кроссбара - нового компонента наноэлектроники и аппаратной импульсной биоморфной нейросети в результате интеграции кроссбара с оригинальной электрической схемой биоморфного нейрона, построенной на принципах обработки информации реальным биологическим нейроном. Представлены принципы программно-аппаратной реализации нейросети и специализированная программа MDC-SPICE (Memristor-Diode Crossbar - Simulation Program with Integrated Circuit Emphasis) для численного моделирования работы больших электрических схем, содержащих мемристорно-диодные кроссбары. (п.1 паспорта научной специальности 2.2.2) Разработаны схемотехнические основы и топология мемристорно -диодного кроссбара, предложен комплексный подход к технологическому

процессу его изготовления в одном магнетронном распылительном модуле, позволивший упростить технологический маршрут производства. Исследованы электрические характеристики изготовленного кроссбара. (п.3,4,5)

На основе мемристорно-диодного кроссбара созданы электрические и интегральные схемы и разработан маршрут изготовления для 3 D запоминающей матрицы, являющейся массивом синапсов нейронного блока, и для 3D логической матрицы, выполняющей функции маршрутизатора импульсов от нейронов на синапсы других нейронов в биоморфном нейропроцессоре. (п.3,4)

Созданы физико-математические модели и получены результаты численного моделирования работы мемристорно -диодного кроссбара в составе запоминающей матрицы в режиме сложения взвешенных импульсов и логической матрицы в режимах маршрутизатора и умножения матрицы весовых коэффициентов на вектор данных. Получены результаты по исследованию процессов обработки сигналов в изготовленных запоминающей и логической матрицах на основе мемристорно -диодного кроссбара и проведено их сравнение с результатами численного моделирования. (п.2,5)

Созданы физико-математические модели и получены результаты численного моделирования работы мемристорно -диодного кроссбара в составе интегральных электрических схем импульсного кодирования и декодирования информации нейропроцессора, разработанных с помощью логической матрицы. (п.2,5)

Разработана электрическая схема биоморфного нейрона на основе принципов обработки информации реальным биологическим нейроном. (п.3)

Представлено схемотехническое решение интеграции мемристорно -диодного кроссбара запоминающей матрицы, выполняющего функцию массива синапсов, с электрической схемой биоморфных нейронов в аппаратной импульсной нейросети. Проведено сравнение результатов численного моделирования процесса ассоциативного самообучения с

соответствующими экспериментальными данными, полученными в изготовленной интегральной электрической схеме аппаратной импульсной биоморфной нейросети. (п.3,5)

Продемонстрирована генерация новых ассоциаций в процессе ассоциативного самообучения в изготовленной аппаратной импульсной нейросети с программируемыми синаптическими связями, интегрированными в мемристорно-диодный кроссбар, в отличие от известных аппаратных нейросетей, реализованных на основе схем с дискретными мемристорными синапсами. (п.5)

Теоретическая и практическая значимость работы. Полученные результаты дают возможность создавать и тестировать прототипы масштабируемых аналогово-цифровых нейроморфных вычислительных систем с использованием мемристорных массивов в качестве синаптических связей нейронов. Вычисления в информационных нейросетях, которые обычно реализуются путём векторно-матричных операций, осуществляются непосредственно в аппаратном устройстве, что существенно снижает количество импульсных сигналов для обработки информации и, как следствие, уменьшает энергопотребление и увеличивает быстродействие.

Разработанный и протестированный новый компонент наноэлектроники - мемристорно-диодный кроссбар, являющийся основой аппаратной импульсной нейросети, позволяет проектировать и изготавливать нейропроцессоры с высокой степенью интеграции элементов. Это стало возможным благодаря разработанным мемристорным ячейкам с диодным селективным элементом: Ш1М и Ш2М. При моделировании использован перспективный элемент - диод Зенера, пропускающий ток в обоих направлениях и обеспечивающий, как показало численное моделирование, более высокую энергоэффективность матрицы, а также интеграцию элементов из-за значительно меньшего размера по сравнению с активным электронным элементом - транзистором.

Разработку нейропроцессоров на основе мемристоров и мемристорных массивов тормозит то обстоятельство, что применяемые твердотельные мемристоры на оксидах переходных металлов пока имеют невысокую стабильность и воспроизводимость электрических характеристик. Однако, представленная аппаратная основа биоморфного нейропроцессора не подвержена этому обстоятельству. Предложенный в данной работе распределенный характер аппаратной биоморфной нейросети снижает требования к воспроизводимости и стабильности характеристик мемристоров. Аппаратная реализация нейросети допускает встраивание электрической схемы и алгоритма, которые воспроизводят работу астроцита (одного из видов глиальных клеток мозга) путем увеличения проводимости оставшихся мемристорных синапсов при обнаружении поврежденного. За счёт биоподобности нейросети повышается отказоустойчивость в целом нейропроцессора и появляется возможность получения гарантированной функциональности большого массива биоморфных нейронов с нестабильными мемристорными синапсами.

Результаты, полученные в работе, важны при переходе от существующих аппаратных нейросетей на дискретных мемристорах, способных к ассоциативному самообучению, к большим аппаратным нейросетям с массивами синапсов, реализованных на основе мемристорно -диодного кроссбара.

Представленные физико-математические модели процессов обработки сигналов в отдельных узлах нейропроцессора и его аппаратной нейросети необходимы для оптимизации параметров мемристорных массивов при исследовании их отказоустойчивости и эффективного применения. Изготовленный и протестированный лабораторный образец импульсной аппаратной нейросети на основе запоминающей матрицы может послужить прототипом для изготовления в промышленных условиях аппаратных нейросетей, включающих большие мемристорные массивы.

Полученные в диссертационной работе результаты могут иметь существенное значение для отечественного производства изделий микро- и наноэлектроники в области информационных технологий, связанной с созданием нейроморфных устройств.

Предложенные электрические схемы, топология, технология и маршрут изготовления запоминающей и логической матриц совместимы с имеющимся в промышленности оборудованием, применяемым для создания КМОП микросхем, и защищены патентами РФ на изобретения. Эта совместимость обусловлена использованием единой промышленной технологии магнетронного распыления и возможностью расположения мемристорно-диодного кроссбара в слоях металлизации КМОП изделий.

Результаты по разработке биоморфного нейропроцессора, реализующего аппаратную импульсную нейросеть, востребованы при проектировании его прототипа совместно с АО НИИ Молекулярной Электроники (НИИМЭ) и изготовлении на ПАО «Микрон», г. Москва, Зеленоград.

Материал, представленный в диссертации, используется в образовательном процессе Физико-технического института ТюмГУ: лекции и практические занятия для бакалавриата по курсу «Основы микроэлектроники», «Моделирование природоподобных микро - и наносистем», «Нейропроцессоры на основе обучаемых наноматериалов» и в рамках подготовки аспирантов по курсам «Приборы на базе наноструктур и физические принципы их работы», «Пучково-плазменные технологии для электроники».

Методология и методы исследования. Моделирование электрических схем отдельных узлов и аппаратной импульсной нейросети процессора выполнялось в оригинальном специализированном компьютерном симуляторе MDC-SPICE, предназначенном для численного моделирования работы больших электрических схем, содержащих мемристорно-диодные кроссбары. Работа этих электрических схем описывалась соответствующими

разработанными физико-математическими моделями. Модели стандартных элементов классической электроники брались из научной литературы, при этом созданы упрощенные модели мемристора и диода Зенера с целью моделирования сверхбольших мемристорно-диодных кроссбаров.

Изготовление наноматериалов и электронных устройств, предназначенных для аппаратной реализации нейропроцессора, проводилось на инновационном оборудовании - нанотехнологическом комплексе NT-MDT «НаноФаб-100», приобретенном Тюменским государственным университетом в рамках Федеральной целевой программы «Развитие инфраструктуры наноиндустрии в России с 2007 по 2011 г.». Для изготовления многослойной структуры мемристорно-диодного кроссбара, содержащей оксиды металлов, полупроводниковые слой и проводящие дорожки, применялись: метод магнетронного распыления в едином технологическом модуле и метод электронной литографии с экспонированием резиста на электронном микроскопе JSM-6510LV-EDS. Литографическая приставка NanoMaker Full разработана и изготовлена в ИПТМ РАН, г. Черноголовка.

Очистка поверхности подложки, на которую осаждался мемристорно -диодный кроссбар, осуществлялась в модуле плазмохимического травления (ПХТ), предназначенном для «сухого травления» и очистки поверхности металлов и диэлектриков. В модуле нанообработки фокусированным ионным пучком НТК «НаноФаб-100» с помощью системы вторично-ионной масс-спектроскопии (ВИМС) при послойном ионном распылении (травлении) проводился анализ распределения элементов по толщине тонкой пленки смешанного оксида металлов.

Аппаратное тестирование электрических схем отдельных узлов нейропроцессора осуществлялось с использованием микроконтроллера фирмы Microchip, для которого в рамках диссертационного исследования были написаны микропрограммы формирования и фиксации электрических импульсов, имитирующих работу нейронных сигналов. Измерения проводились с применением аппаратуры фирмы Keysight Technologies,

предназначенной для регистрации электрических сигналов и высокоточного снятия вольт-амперных характеристик современных электронных элементов.

Положения, выносимые на защиту:

1. Физические основы создания мемристорно -диодного кроссбара -нового компонента наноэлектроники и аппаратной импульсной биоморфной нейросети в результате интеграции кроссбара с оригинальной электрической схемой биоморфного нейрона, построенной на принципах обработки информации реальным биологическим нейроном; принципы программно -аппаратной реализации нейросети и специализированная программа MDC-SPICE для численного моделирования работы больших электрических схем, содержащих мемристорно-диодные кроссбары.

2. Схемотехнические основы, топология и комплексный подход к технологическому процессу изготовления мемристорно -диодного кроссбара, позволивший упростить маршрут производства; интегральные электрические схемы, 3D топология и маршрут производства мемристорно -диодного кроссбара для запоминающей матрицы, являющейся массивом синапсов нейронного блока, и для логической матрицы, выполняющей функции маршрутизатора импульсов от нейронов на синапсы других нейронов в биоморфном нейропроцессоре.

3. Физико-математические модели и результаты численного моделирования работы мемристорно-диодного кроссбара в составе запоминающей матрицы в режиме сложения взвешенных импульсов и логической матрицы в режимах маршрутизатора и матричного преобразования данных.

4. Результаты исследования процессов обработки сигналов в изготовленной запоминающей матрице и их сравнение с результатами численного моделирования, подтверждающие корректность разработанных моделей.

5. Физико-математические модели и результаты численного моделирования работы мемристорно-диодного кроссбара в составе интегральных электрических схем импульсного кодирования и декодирования информации нейропроцессора, разработанных на основе логической матрицы.

6. Электрическая схема биоморфного нейрона, в которую заложены принципы обработки информации реальным биологическим нейроном.

7. Схемотехническое решение интеграции мемристорно -диодного кроссбара запоминающей матрицы, выполняющего функцию массива синапсов, с электрической схемой биоморфных нейронов в аппаратной импульсной нейросети. Результаты численного моделирования процесса ассоциативного самообучения с соответствующими экспериментальными данными, полученными в изготовленной интегральной электрической схеме аппаратной импульсной биоморфной нейросети.

8. Генерация новых ассоциаций, продемонстрированная в процессе ассоциативного самообучения в изготовленной аппаратной импульсной нейросети с программируемыми синаптическими связями, интегрированными в мемристорно-диодный кроссбар, в отличие от известных аппаратных нейросетей, реализованных на основе схем с дискретными мемристорными синапсами.

Степень достоверности и апробация результатов. Достоверность полученных результатов обосновывается их публикацией в ведущих рецензируемых научных журналах и соответствием данных численных расчетов на основе разработанных физико-математических моделей с экспериментальными данными по обработке информации в изготовленных запоминающей и логической матрицах и аппаратной импульсной нейросети. Она подтверждается использованием сертифицированного программного продукта SPICE при создании специализированной программы MDC-SPICE для моделирования физических процессов в больших электрических схемах, содержащих мемристорно-диодные кроссбары, а также подтверждается

использованием современного научного оборудования, соответствующего мировому уровню, и воспроизводимостью мемристорно-диодного кроссбара, с другой стороны, оформлением части разработок в виде результатов интеллектуальной деятельности и обсуждением полученных результатов при выступлениях диссертанта на отечественных и международных конференциях и семинарах.

Основные результаты работы докладывались и обсуждались на Международных и Всероссийских конференциях, в том числе:

■ VII, IX, X, XI конференция Нанотехнологического общества России (г. Москва, 2016, 2018 - 2020);

■ First International Workshop «Nanoelectronic Memristive Devices for Quantum and Neuromorphic Computing (MEM-Q)» (Kurchatov Institute, Moscow, 2018);

■ International workshop « RERAM and Memristors to new Computing Paradigms (MEM-Q)» (Crete, Greece, 2018);

■ XI, XII Международная научно-техническая конференция «Микро- и нанотехнологии в электронике» (г. Нальчик, 2019, 2021);

■ Международная научная конференция «Применения технологий виртуальной реальности и смежных информационных систем в междисциплинарных задачах FIT-M 2020» (г. Москва, 2020);

■ 6-я Международная научная конференция «Электронная компонентная база и микроэлектронные модули» (г. Ялта, 2020).

■ The Third International Conference on Artificial Intelligence, Information Processing and Cloud Computing. AIIPCC 2022 (Kunming, China, 2022).

■ 8-й, 9-й Российский форум Микроэлектроника (г. Сочи, 2022, 2023).

Разработка мемристорно-диодного кроссбара в 2019-2020 годах была

поддержана грантом РФФИ 19-07-00272А «Электрофизические свойства комбинированного мемристорного-диодного кроссбара - нового компонента наноэлектроники, предназначенного для изготовления запоминающей и логической матриц нейропроцессора».

Публикации. Материалы диссертации опубликованы автором достаточно полно в 20 работах, входящих в международные базы WoS, Scopus и RSCI. По материалам диссертации в соавторстве опубликована монография и получены 4 патента на изобретения.

Личный вклад автора. Постановка научных задач диссертационной работы и выбор методов их решения были выполнены автором самостоятельно. Разработанная концепция функционального устройства нейропроцессора в полной мере остаётся за автором представленной диссертационной работы. Автором была сделана лично разработка электрических схем, физико-математических моделей, топологий всех описанных в диссертации узлов. Основной объем численного моделирования, экспериментальных исследований, обработки полученных результатов по комбинированному мемристорно-диодному кроссбару и аппаратной импульсной нейросети выполнялись автором лично и с техническим участием профильных специалистов коллектива НОЦ «Нанотехнологии».

Автор выражает особую благодарность научному консультанту и соавтору ряда публикаций по диссертационной работе С.Ю. Удовиченко, а также коллегам из НОЦ «Нанотехнологии» за помощь в проведении исследований, обсуждении полученных результатов и всестороннюю моральную поддержку.

Структура и объем диссертации. Диссертация состоит из введения, шести глав, заключения и списка литературы. Работа изложена на 236 страницах, включает 73 рисунка и 5 таблиц. Список литературы содержит 125 наименований.

Глава 1. Применение мемристорных массивов в современных электронных устройствах и нейропроцессорах

1.1. Мемристорные массивы для запоминающих устройств

В настоящее время в информационных технологиях (ИТ) в области создания искусственного интеллекта разрабатываются искусственные нейросети на простых нейронах и аппаратные средства для традиционных задач распознавания паттернов в видео и аудио информации. Принятие решений в таких устройствах происходит в результате анализа информации, хранящейся в блоках памяти, и выбора наиболее правдоподобного решения на основе заложенных ассоциаций.

Часть расчета нейросети по взвешиванию и суммированию входных импульсов может быть реализована в запоминающей устройстве [5-9], путем умножения напряжения входного сигнала на сопротивление с помощью закона Ома и суммирования получившихся токов по первому правилу Кирхгофа. Запоминающее устройство помимо мемристорного кросбара содержит периферийную управляющую электрическую схему. Мемристор может использоваться не только как взвешивающий элемент в запоминающей ячейке, но и как суммирующий элемент [20] в периферийном устройстве матрицы.

Тестовая микросхема КеЯЛМ [21] объемом 32 Гб была разработана с использованием 24-нм техпроцесса с диодом в качестве селективного элемента и оксидом металла в качестве материала с резистивным переключением. Массив памяти построен с использованием топологии кроссбар, что позволяет размещать несколько слоев памяти над вспомогательными схемами, что обеспечивает высокую плотность элементов микросхемы. Это устройства используется только для хранения двоичных

Список литературы диссертационного исследования доктор наук Писарев Александр Дмитриевич, 2025 год

Список литературы

1. Merolla P.A., Arthur J.V., Alvarez-Icaza R. et al. A million spiking-neuron integrated circuit with a scalable communication network and interface // Science. 2014.V.345. P.668.

2. Rivera R.A.-I., Arthur J.V., Cassidy A.S. et al. Hardware architecture for simulating a neural network of neurons // 2019. US Patent 2019 197 394.

3. Van Der Made P. A.J., Viejo A., Mankar A.S., Viejo M. Neural Processor based accelerator system and method // 2017. US Patent 0024644.

4. Davies M., Srinivasa N., Lin T.-H. et al. Loihi: A Neuromorphic Manycore Processor with On-Chip Learning // IEEE Micro. 2018. V.38. № 1. P.82-99.

5. Li C., Belkin D., Li Y. et al. Efficient and self-adaptive in-situ learning in multilayer memristor neural networks // Nature Communications. 2018. V.9. Article 2385.

6. Ielmini D. Brain-inspired computing with resistive switching memory (RRAM): Devices, synapses and neural networks // Microelectronic Engineering. 2018.V.190. P.44.

7. Yao P., Wu H., Gao B. et al. Fully hardware-implemented memristor convolutional neural network // Nature. 2020. V.577, P.641-661.

8. Cai F., Correl J.M., Lee S.H. et al. A fully integrated reprogrammable memristor-CMOS system for efficient multiply-accumulate operations // Nature Electronics. 2019.V.2.P.290.

9. Wang Z., Li C., Song W. et al. Reinforcement learning with analogue memristor arrays // Nature Electronics. 2019. V. 2. P. 115-124.

10. Levy Y., Bruck J., Cassuto Y. et al. Logic operations in memory using a memristive Akers array // Microelectronics Journal. 2014. V.45. P.1429-1437.

11. Li C., Hu M., Li Y. et al. Analogue signal and image processing with large memristor crossbars // Nature electronics. 2018. V.1. № 1. P.52-59.

12. Zhang Y., Shen Y., Wang X., Cao L. A Novel Design for Memristor-Based Logic Switch and Crossbar Circuits // IEEE Transactions on Circuits and Systems I: Regular Papers.2015. V.62. № 5. P.1402-1411.

13. Wang Z., Wang X., Novel A. Memristor-Based Circuit Implementation of Full-Function Pavlov Associative Memory Accorded with Biological Feature // IEEE Transactions on Circuits and Systems I: Regular Papers. 2018. V.65 (7). P. 2210-2220.

14. Minnekhanov A.A., Emelyanov A.V., Lapkin D.A. et al. Parylene based memristive devices with multilevel resistive switching for neuromorphic applications // Scientific Reports. 2019. V. 9. Article 10800.

15. Demin V.A. Nekhaev D.V., Surazhevsky I.A. et al. Necessary conditions for STDP-based pattern recognition learning in a memristive spiking neural network // Neural Networks. 2021.V.134. P. 64-75.

16. Antonov I. N., Belov A. I., Mikhaylov A. N. et al. Formation of Weighting Coefficients in an Artificial Neural Network Based on the Memristive Effect in Metal-Oxide-Metal Nanostructures // Journal of Communications Technology and Electronics .2018. V.63. P.950.

17. Surazhevsky I.A., Demin V.A., Ilyasov A.I. et al. Noise-assisted persistence and recovery of memory state in a memristive spiking neuromorphic network // Chaos, Solitons and Fractals. 2021. V. 146. Article 110890.

18. Prezioso M., Merrikh-Bayat F., Hoskins B.D. et al. Training and operation of an integrated neuromorphic network based on metal-oxide memristors // Nature. 2015. V.521. P.61.

19. Kim K.-H., Gaba S., Wheeler D. et al. A functional hybrid memristor crossbar-array/CMOS system for data storage and neuromorphic applications // Nano Letters. 2012. V.12. P.389 -395.

20. Bobylev A.N., Udovichenko S.Yu. The electrical properties of memristor devices TiN/Tix Al1-x Oy/TiN produced by magnetron sputtering // Russian Microelectronics. 2016. V.45(6). P.396-401.

21. Liu T., Yan T.H., Scheuerlein R. et al. 130.7mm2 2-Layer 32-Gb ReRAM Memory Device in 24-nm Technology // IEEE Journal of Solid-State Circuits. 2014. V. 49(1). P. 140-153.

22. Zhao W., Portal J., Kang W. et al. Design and analysis of crossbar architecture based on complementary resistive switching non-volatile memory cells // Journal of Parallel and Distributed Computing. 2014. V. 74(6). P. 2484-2496.

23. Bennet C., Querlioz D., Klein J.-O. Spatio-temporal Learning with Arrays of Analog Nanosynapses // 2017 IEEE/ACM International Symposium on Nanoscale Architectures (NANOARCH), 2017, p. 125-130.

24. Ghenzi N., Rozenberg M., Pietrobon L. et al. One-transistor one-resistor (1T1R) cell for large-area electronics // Applied Physics Letters. 2018. V. 113. Article 072108.

25. Hu M., Graves C.E., Li C. et al. Memristor-Based Analog Computation and Neural Network Classification with a Dot Product Engine // Advanced Materials. 2018. V. 30. N. 9. Article 1705914.

26. Ambrogio S., Narayanan P., Tsai H. et al. Equivalent-accuracy accelerated neural-network training using analogue memory // Nature. 2018. V. 558. P. 60-67.

27. Shi Yu., Nguyen L., Oh S. et al. Neuroinspired unsupervised learning and pruning with subquantum CBRAM arrays // Nature Communications. 2018. V. 9. Article 5312.

28. D.B. Strukov, Hybrid CMOS/Nanodevice Circuits with Tightly Integrated Memory and Logic Functionality, in: Nanotechnology 2011: Electronics, Devices, Fabrication, MEMS, Fluidics and Computational, CRC Press, Boca Raton, Florida, USA, 2011, pp. 9-12.

29. O. Xia, W. Robinett, M.W. Cumbie, et.al., Memristor-CMOS Hybrid Integrated Circuits for Reconfigurable Logic, Nano Letters. 9 (2009) 3640-3645. doi: 10.1021/nl901874j

30. J.J. Yang, D.B. Strukov, D.R. Stewart, Memristor devices for computing, Nature Nanotechnology. 8 (2013) 13-24.

31. Yao P., Wu H., Gao B. et al. Online Training on RRAM based Neuromorphic Network: Experimental Demonstration and Operation Scheme Optimization // IEEE Electron Devices Technology and Manufacturing Conference (EDTM), 2017, p. 182-183.

32. Jo S. H., Chang T., Ebong I. et al. Nanoscale Memristor Device as Synapse in Neuromorphic Systems // Nano Letters. 2010. V.10. P.1297-1301.

33. Журавский Д.В., Бобылев А.Н., Удовиченко С.Ю., Филиппов В.А. Установление подобия свойств синапса и мемристора, используемого в электронном устройстве // Нейрокомпьютеры: разработка и применение. 2015. №11. С.95-101.

34. Бобылев А.Н., Удовиченко С.Ю. Создание электронного запоминающего устройства, подобного по свойствам синапсу мозга // Доклады Томского государственного университета систем управления и радиоэлектроники. 2015. № 4 (38). С. 68-71.

35. Bobylev A.N., Busygin A.N., Pisarev A.D., Udovichenko S.Yu., Filippov V.A., Neuromorphic coprocessor prototype based on mixed metal oxide memristors, International Journal of Nanotechnology. 2017. V.14. № 7/8. P.698-704.

36. Pisarev A., Busygin A., Bobylev A., Gubin A., Udovichenko S. Fabrication technology and electrophysical properties of a composite memristor-diode crossbar

used as a basis for hardware implementation of a biomorphic neuroprocessor // Microelectronic Engineering. 2021. V. 236. Article 111471.

37. Pisarev A.D., Busygin A.N., Udovichenko S.Yu., Maevsky O.V. A biomorphic neuroprocessor based on a composite memristor-diode crossbar // Microelectronics Journal. 2020. V. 102. Article 104827.

38. Pisarev A.D., Maevsky O.V., Busygin A.N., Bobylev A.N., Gubin A.A., Ibrahim A.H., Udovichenko S.Yu. Reliability of a new nanoelectronic component: combined memristor-diode crossbar as a part of biomorphic neuroprocessor // Nanoindustry. 2023. V. 16. № S9-2 (119). P. 418-426.

39. Chabi D., Zhaohao W., Bennet C. et al. Ultra High Density Memristor Neural Crossbar for On-chip Supervised Learning // IEEE Transactions on Nanotechnology. 2015. V.14. № 6. P.954-962.

40. Zener Theory and Design Considerations. Onsemi Handbook HBD854/D Rev. 1, Dec-2017. SCILLC, 2017.

41. Rubin L., Poate J. Ion implantation in silicon technology // Industrial Physicist. 2003. V.9. № 3. P.12-15.

42. Vinet M., Batude P., Tabone C. et al. 3D monolithic integration: Technological challenges and electrical results // Microelectronic Engineering. 2011.V.88. № 4. P. 331 -335.

43. Shulaker M.M., Hills G, Park R.S., Howe R.T., Saraswat K., Wong H.-S.P., Mitra S. Three-dimensional integration of nanotechnologies for computing and data storage on a single chip // Nature. 2017. V.547. P.74-78.

44. Stephen J., Grimshaw J.A. The electrical behaviour of abrupt ion implanted and diffused p+n junctions // Radiation effects 1971. V.7. P.73-85.

45. Hodgkin A.L., Huxley A.F. A quantitative description of membrane current and its application to conduction and excitation in nerve // Journal of Physiology. 1952. V.17(4). P.500-544.

46. Brette R., Gerstner W. Adaptive Exponential Integrate-and-Fire Model as an Effective Description of Neuronal Activity // Journal of neurophysiology. 2005. V.94. P.3637-3642.

47. Писарев А.Д. Spice-моделирование процессов ассоциативного самообучения и безусловного разобучения в логическом блоке нейропроцессора // Вестник ТюмГУ. Физико-математическое моделирование. Нефть, газ, энергетика. 2018. № 3. С. 132-145.

48. Bobylev A.N., Busygin A.N., Gubin A.A., Pisarev A.D., Udovichenko S.Yu. Manufacture and testing of a pulsed hardware neural network with memristor synapses for a biomorphic neuroprocessor // Nanobiotechnology Reports. 2021. V.16. N.6 P. 761-766.

49. Бусыгин А.Н., Бобылев А.Н., Губин А.А., Писарев А.Д., Удовиченко С.Ю. Численное моделирование и экспериментальное исследование аппаратной импульсной нейросети с мемристорными синапсами // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2021. Т.7. №2 (26). С. 223-235.

50. Filippov V.A., Bobylev A.N., Busygin A.N., Pisarev A.D., Udovichenko S.Yu. A biomorphic neuron model and principles of designing a neural network with memristor synapses for a biomorphic neuroprocessor // Neural Computing and Applications. 2020. V.32. P. 2471-2485.

51. Pisarev A.D., Busygin A.N., Bobylev A.N., Gubin A.A., Udovichenko S.Yu. Simulation and experimental evaluation of signal processing routines in a composite memristor-diode crossbar the basis of a biomorphic neuroprocessor // Nanoindustry. 2020. V. 13. № S5-3 (102). P. 724-732.

52. Ahkab. A SPICE-like electronic circuit simulator written in Python. https://ahkab. github. io/ahkab/

53. Vladimirescu A., Liu S. The Simulation of MOS Integrated Circuits Using SPICE2 // PisarevUniv. California, ERL Memo. ERL-M80/7. 1980, 86 p.

54. Biolek D., Di Ventra M., Pershin Y.V. Reliable SPICE Simulations of Memristors, Memcapacitors and Meminductors // Radioengineering. 2013.V.22. № 4. P. 945-968.

55. Wong S., Hu C.M. SPICE macro model for the simulation of Zener diode I-V characteristics // IEEE Circuits and Devices Magazine. 1991. V.7. № 4. P.9-12.

56. Udovichenko S., Pisarev A, Busygin A., Maevsky O. Neuroprocessor based on combined memristor-diode crossbar // Nanoindustry. V.11. 2018. № 5 (84). P. 344-355.

57. Bandyopadhyay, R.E. Scheuerlein, C.R. Gorla, B. Le. FET low current 3D ReRAM non-volatile storage // 2015. US Patent № 0070965 A1

58. Pisarev A., Busygin A., Udovichenko S., Maevsky O. 3D memory matrix based on a composite memristor-diode crossbar for a neuromorphic processor // Microelectronic Engineering. 2018. V.198. P.1-7.

59. Pisarev A.D., Busygin A.N., Bobylev A.N., Udovichenko S.Yu. High element integration in logical and memory matrices of neuroprocessor by applying composite memristor-diode crossbar // International Journal of Nanotechnology. 2019. V.16. №1/2/3. P. 182-186.

60. Маевский О.В., Писарев А.Д., Бусыгин А.Н., Удовиченко С.Ю. Запоминающее устройство на основе комплементарной мемристорно -диодной ячейки // Патент №2649657 от 04.04.2018.

61. Писарев А.Д., Бусыгин А.Н., Удовиченко С.Ю., Бобылев А.Н., Маевский О.В. 3D запоминающая матрица на основе комплементарной мемристорно -диодной ячейки // Патент №2697623 от 15.08.2019.

62. Udovichenko S., Pisarev A., Busygin A., Maevsky O. 3D CMOS memristor nanotechnology for creating logical and memory matrics of neuroprocessor // Nanoindustry. 2017. № 5. P.26-34.

63. Маевский О.В., Писарев А.Д., Бусыгин А.Н., Удовиченко С.Ю. Логическая матрица на основе мемристорной коммутационной ячейки // Патент РФ №2643650 от 02.02.2018.

64. Удовиченко С.Ю., Писарев А.Д., Бусыгин А.Н. 3 D КМОП -мемристорная нанотехнология для создания многослойной логической матрицы нейропроцессора // Вакуумная техника и технология. 2017. Т. 27. № 3. С.5.1-5.4.

65. Deng Y., Peng H., Chen B. RRAM Crossbar Array With Cell Selection Device: A Device and Circuit Interaction Study // IEEE Transactions on Electron Devices. 2013. V.60. № 2. P.719-726.

66. Xia O., Robinett W., Cumbie M.W. et.al. Memristor - CMOS Hybrid Integrated Circuits for Reconfigurable Logic // Nano Letters. 2009. V.9. P.3640-3645.

67. Lehtonen E., Laiho M. Stateful Implication Logic with Memristors // IEEE /ACM International Symposium on Nanoscale Architectures. 2009. P.33-36.

68. Linn E., Rosezin R., Tappertzhofen S. et al. Beyond von Neumann-logic operations in passive crossbar arrays alongside memory operations // Nanotechnology. 2012. V.23. 305205.

69. Kvatinsky S., Satat G., Wald N. et al. Memristor - Based Material Implication (IMPLY) Logic: Design Principles and Methodologies // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2014. V.22. №10. P.2054-2066.

70. Adam G.C., Hoskins B.D., Prezioso M., Strukov D.V. Optimized stateful material implication logic for 3D data manipulation // Nano Research. 2016. V.9. №12. P. 3914-3923.

71. Маевский О.В., Писарев А.Д., Бусыгин А.Н., Удовиченко С.Ю. Многослойная логическая матрица на основе мемристорной коммутационной ячейки // Патент РФ №2682548 от 19.03.2019.

72. Negrov D. V., Kirtaeva R. V., Kiseleva I. V. et al. Integration of Functional Elements of Resistive Nonvolative Memory with 1T-1R Topology // Russian Microelectronics. 2016. V.46. № 6. P.383-395.

73. Zantye D.B., Kumar A., Sikder A.K. Chemical mechanical planarization for microelectronics applications, // Materials Science and Engineering. 2004. V.45. № 3-6. P.89-220.

74. Or-Bach Z., Wurman Z. Integrated circuit with logic 3D // 2013. US Patent №8492886 B2.

75. Писарев А.Д., Бусыгин А.Н., Бобылев А.Н., Ибрагим А.Х.А., Губин А.А., Удовиченко С.Ю. Выбор материалов и нанотехнология изготовления комбинированного мемристорного-диодного кроссбара — основы аппаратной реализации нейропроцессора // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2019.Т.5. №4. С.200-219.

76. Gao L., Hoskins B., Strukov D. Correlation between diode polarization and resistive switching polarity in Pt/TiO2/Pt memristive device // Phys. Status Solidi RRL. 2016. V.10 (5)/ P.1 -5.

77. Hadiyawarman F. B., Hernowo D.G.O., et al., Recent progress on fabrication of memristor and transistor-based neuromorphic devices for high signal processing speed with low power consumption // Japanese Journal of Applied Physics. 2018. V.52 (3S2). 03EA06.

78. Matveyev Y., Kirtaev R., Fetisova A., et al. Crossbar Nanoscale HfO2-Based Electronic Synapses // Nanoscale Research Letters. 2016. V.11. P.147.

79. Klimin V.S., Tominov R.V., Avilov V.I., et al., Nanoscale profiling and memristor effect of ZnO thin films for RRAM and neuromorphic devices application // Proc.of SPIE. International Conference on Micro- and Nano-Electronics 2018. 2019. V.11022.

80. Zhang H., Gao B., Sun B., et al., Ionic doping effect in ZrO2 resistive switching memory // Applied Physics Letters. 2010. V.96. Article 123502.

81. Peng C.-S., Chang W.-Y., Lee Y.-H., et al., Improvement of Resistive Switching Stability of HfO2 Films with Al Doping by Atomic Layer Deposition // Electrochemical and Solid-State Letters.2012. V.15 (4). P. H88-H90.

82. Orlov O.M., Chuprik A.A., Baturin A.A., et al. Nonvolatile memory cells based on the effect of resistive switching in depth-graded ternary HfxAl1-xOy oxide films // Russian Microelectronics. 2014. V.43(4). P.239-245.

83. Bobylev A.N., Udovichenko S.Y., Busygin A.N., Ebrahim A.H. The Effect of Aluminum Dopant Amount in Titania Film on the Memristor Electrical Properties // Nano Hybrids and Composites. 2020. V.28. P.59-64.

84. O. Lupan, Th. Pauporté, I.M. Tiginyanu, et al., Optical properties of ZnO nanowire arrays electrodeposited on n- and p-type Si(1 1 1): Effects of thermal annealing, Materials Science and Engineering: B. 176 (16) (2011) 1277-1284.

85. H. Abe, M. Fujishima, T. Komiyama, et al., Heterojunction characteristics of ZnO and CuO substrates formed by direct bonding, Phys. Status Solidi C. 9 (6) (2012) 1396-1399.

86. Lee M.-J., Park Y., Kang B.-S., Ahn S.-E., Lee C., Kim K., et al. 2-stack ID-IR Cross-point Structure with Oxide Diodes as Switch Elements for High Density Resistance RAM Applications // IEEE International Electron Devices Meeting, 2007, pp. 771-774.

87. Udovichenko S.Yu., Pisarev A.D., Busygin A.N., Ebrahim A.H., Bobylev A.N., Gubin A.A. Modeling of processes of information processing in biomorphic neuroprocessor // OBM Neurobiology. 2022. V.6. Special Issue №3: Neuroscience and Information Technology. P.1-15.

88. Udovichenko S.Yu., Pisarev A.D., Busygin A.N., Ebrahim A.H., Bobylev A.N., Gubin A.A. Information processing in biomorphic neuroprocessor // AIIPCC 2022. The Third International Conference on Artificial Intelligence, Information Processing and Cloud Computing. P.66-70.

89. Писарев А.Д. Математическое моделирование процессов маршрутизации сигналов логической матрицей, а также кодирования и декодирования информации в биоморфном нейропроцессоре // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2022. Т.8. №2. С.198-214.

90. Писарев А.Д. Реализация дискретного косинусного преобразования во входном блоке мемристорного нейропроцессора // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2019. Т.5. №1. С. 147-161.

91. Busygin A.N., Udovichenko S.Yu., Pisarev A.D., Ebrahim A.H.A., Gubin A.A. A logic device based on memristor-diode crossbar and CMOS periphery as

spike router for hardware neural network // Integration, the VLSI Journal. 2024. V.97. Article 102203

92. Nikiruy K.E., Emelyanov A.V., Demin V.A., Sitnikov A.V., Minnekhanov A.V., Rylkov V.V., Kashkarov P.E., Kovalchuk M.V. Dopamine-like STDP modulation in nanocomposite memristors //AIP Advances. 2019. V.9 (6). Article 065116.

93. Busygin A., Pisarev A., Udovichenko S., Gubin A. Memory device of neuroprocessor based on memristor-diode crossbar and control CMOS logic // Nanoindustry. 2024. V. №. P.

94. Gonzalez R., Woods R. The World of Digital Processing. Digital image processing // Trans. from English by ed. P. A. Chochia. M.: Technosphere, 2005. C. 1072.

95. Takeuchi T., Duszkiewicz A. J., Morris R. G. M. The synaptic plasticity and memory hypothesis: encoding, storage and persistence // Philosophical Transactions of The Royal Society B Biological Sciences. 2014. V. 369. №1633. 20130288.

96. Gardner B., Gruning A. Supervised Learning in Spiking Neural Networks for Precise Temporal Encoding // PLoS ONE. 2016. V.11. № 8. P.1 -28.

97. Johansson R.S., Birznieks I. First spikes in ensembles of human tactile afferents code complex spatial fingertip events // Nature Neuroscience. 2004. V.7. №2. P. 170-177.

98. Gollisch T., Meister M. Rapid neural coding in the retina with relative spike latencies // Science. 2008. V.319. № 5866. P.1108-1111.

99. Mainen ZF, Sejnowski TJ. Reliability of spike timing in neocortical neurons // Science. 1995. V.268. № 5216. P.1503-1506.

100. Reich D.S., Victor J.D., Knight B.W., Ozaki T., Kaplan E. Response variability and timing precision of neuronal spike trains in vivo // Journal of Neurophysiology. 1997. V.77. № 5. P.2836-2841.

101. Uzzell V., Chichilnisky E. Precision of spike trains in primate retinal ganglion cells // Journal of Neurophysiology. 2004. V.92. № 2. P.780-789. pmid:15277596.

102. Bloom F., Leiserson A., Hofstedter L. Brain, mind and behavior: Per. from English // M.: Mir, 1988. 248 p.

103. Van Rullen R., Guyonneau R., Thorpe S.J. Spike times make sense // Trends in Neurosciences. 2005. V.28. № 1. P.1-4.

104. Larkum M.E., Zhu J.J., Sakmann B. Dendritic mechanisms underlying the coupling of the dendritic with the axonal action potential initiation zone of adult rat layer 5 pyramidal neurons // The Journal of Physiology. 2001. V.533. № 2. P.447 -466.

105. Gütig R. To spike, or when to spike? // Current Opinion in Neurobiology. 2014. V.25. P.134-139.

106. Kasinski A., Ponulak F. Comparison of supervised learning methods for spike time coding in spiking neural networks // International Journal of Applied Mathematics and Computer Science. 2006.V. 16. № 1. P. 101-113.

107. Mohemmed A., Schliebs S., Matsuda S., Kasabov N. SPAN: Spike pattern association neuron for learning spatio-temporal spike patterns // International Journal of Neural Systems. 2012. V.22. № 4. 1250012.

108. Yu Q., Tang H., Tan K.C., Li H. Precise-spike-driven synaptic plasticity: Learning hetero-association of spatiotemporal spike patterns // PLoS ONE. 2013. V.8. № 11. e78318. pmid:24223789.

109. Писарев А.Д. Энергоэффективное импульсное кодирование входной информации для нейропроцессора // Вестник ТюмГУ. Физико-математическое моделирование. Нефть, газ, энергетика. 2019. № 3. С.186-212.

110. Писарев А. Д., Бусыгин А. Н., Бобылев А. Н., Удовиченко С. Ю. Комбинированный мемристорно-диодный кроссбар как основа запоминающего устройства // Вестник ТюмГУ. Физико-математическое моделирование. Нефть, газ, энергетика. 2017. Том 3. No 4. С. 142-149.

111. Pisarev A.D., Busygin A.N., Bobylev A.N., Udovichenko S.Yu. Operation principle and fabrication technology of the neuroprocessor input unit on the basis of the memristive logic matrix // International journal of nanotechnology. 2019.V.16. № 7-10. P.596-601.

112. Busygin A.N., Ibrahim A.X., Pisarev A.D., Udovichenko S.Yu. Input device for a biomorphic neuroprocessor based on a memristor- diode crossbar for the pulse coding of information // Nanobiotechnology Reports. 2021. V.16. N.6 P.798-803.

113. Udovichenko S.Yu., Pisarev A.D., Busygin A.N., Ebrahim A.H., Bobylev A.N., Gubin A.A. Modeling of processes of information processing in biomorphic neuroprocessor // OBM Neurobiology. 2022. V.6. Special Issue №3: Neuroscience and Information Technology. P.1-15.

114. Lobo J.L., Ser J.D., Bifet A., Kasabov N. Spiking Neural Networks and online learning: An overview and perspectives // Neural Networks. 2020. V.121. P. 88-100.

115. Thorpe S.J., Guyonneau R., Guilbaud N., Allegraud J.-M., VanRullen R. Spike Net: real-time visual processing with one spike per neuron // Neurocomputing. 2004.V.58-60. P.857-864.

116. Pan Z., Wu J., Zhang M., Li H., Chua Y. Neural Population Coding for Effective Temporal Classification // 2019 International Joint Conference on Neural Networks (IJCNN). 2019. arXiv:1909.08018v2

117. Ponulak F., Kasinski A. Introduction to spiking neural networks: Information processing, learning and applications // Acta Neurobiologiae Experimentalis. 2011. V.71. № 4. P.409-433.

118. Lobov S., Mironov V., Kastalskiy I., Kazantsev V. A Spiking Neural Network in sEMG Feature Extraction // Sensors. 2015. V.15. № 11. P.27894-27904.

119. Chan V.H., Carey R.M. Simultaneous latency and rate coding for automatic error correction // 2019. US Patent 10282660.

120. Thakur C.S., Hamilton T.J., Wang R., Tapson J., van Schaik A. A neuromorphic hardware framework based on population coding // 2015 International Joint Conference on Neural Networks (IJCNN). 2015. arXiv:1503.00505.

121. Nuno-Maganda M., Torres-Huitzil C. A temporal coding hardware implementation for spiking neural networks // ACM SIGARCH Computer Architecture News. 2011. V.38. № 4. 2.

122. Christian W. Eurich, Stefan D. Wilke. Multidimensional Encoding Strategy of Spiking Neurons // Neural Computation. 2000. V.12. № 7. P.1519-1529.

123. Udovichenko S.Y., Pisarev A.D., Busygin A.N., Bobylev A.N. Biomorphous neuroprocessor - prototype of a new generation computer being a carrier of artificial intelligence. Part 2 // Nanoindustry. 2021.V.14. №1(103).С.68-80.

124. Писарев А.Д., Бусыгин А.Н., Ибрагим А.Х., Удовиченко С.Ю. Преобразование информации в выходном устройстве биоморфного нейропроцессора // Вестник ТюмГУ. Физико-математическое моделирование. Нефть, газ, энергетика. 2020. Т.6. № 4. С. 179-193.

125. Писарев А.Д., Бусыгин А.Н., Бобылев А.Н., Губин А.А., Удовиченко С.Ю. Исследование электрофизических свойств комбинированного мемристорно-диодного кроссбара, являющегося основой для аппаратной реализации биоморфного нейропроцессора // Вестник Тюменского государственного университета. Физико-математическое моделирование. Нефть, газ, энергетика. 2020. Том 6. №3. С.93 -109.

229 Приложение

РОССИЙСКАЯ ФЕДЕРАЦИЯ

(19, RU (II)

(51 > МПК one зла <2поб oi I

ФЕДЕРАЛЬНАЯ СЛУЖБА ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ

описание изобретения к патенту

2 649 657 131 С1

(52) СП К

g! 1с 5л)2 <2006. 0/)

U

IГ) (о

ст> ч*

(О Psl

(21x22) 1аявка. 2017109255. 20 03.2017

(24> Дата начала отечста срока действия патента 20 03 2017

Дата регистрации 04 04 2018

Приоритеты):

(22) Дата подачи таявки 20 03 2017

(4S) Опубликовано 04 04 2018 Бюл № 10

Адрес для переписки

625003. г Тюмень, ул. Володарского. 6. ФГАОУ ВО "Тюменский государственны« университет"

(721 Авторы):

Маевский Олег Васильевич ((111), Писарев Александр Дмитриевич (1Ш). Бусыгин Александр Николаевич (И1Г), Удовиченко Сергей Юрьевич (1111)

(73) Патентообладатель* и):

федеральное государственное автономное образовательное учреждение высшего образования Тюменский государственный университет" (КII)

(56) Список документов, цитированных в отчете о поиске: 1Ш 2507611 С1.20012014 2016175822 А1.03 11.2016. 115 5646879 А1. 08.07.1997 ив 20160189775 А1.30.063016 ЖО 2010087852 А1.05 002010

(541 Запоминающее устройство на основе комплементарной мемристорно диодной ачейки

(57) Реферат;

Использование: для построения надежных сверхбольших запоминающих матриц с шсргонсгаяисимой памятью, высокой степенью интеграции элементов и малым энергопотреблением. Сущность изобретения гаключаегеа в (х>м. что запоминающее устройство на основе комплементарной мемристорно-диодной ячейки, представляющее собой матрицу электрически перелрограммируемых ячеек с параллельным или последовательным доступом к записи и чтению по обигим »лектрическим

шинам, огличается тем. что в каждой ячейке памяти последовательно пключены мсмрисгоры и к их общему контакту подключен диод Зснера, так что ячейка имеет подключенные к общим электрическим шинам грм вывода, два из которых соединены с контактами мечрисгоров и eine алии • с контактом диода Зенера Технический результат: обсснеченнс возможности высокой интеграции при обьедннении ячеек в сверхбыструю матрицу 7н1

73 С

м о •Гь

(О

о сл

-si

О

РОССИЙСКАЯ ФЕДЕРАЦИЯ

(14)

RU

01)

2 697 623 С2

СМ

О

СО

см ю

N-

о>

(О СМ

Z)

а:

(51) МПК ai юла <2П06 0|)

ВЯ2В1Л0 (2006.01)

ФЕДЕРАЛЬНАЯ СЛУЖБА ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ

описание изобретения к патенту

(52) СП К

GIlC.W2f2W02); BS2B 1ЛЮ<2№.02)

|21к22) 1аявка. 2017138749. 07.11.2017

(24) Лига начала отечет a срока лсАспшя патента 07 II 2017

Дата регистрами 1508 2019

Прнорнгетш):

(22) Даш подачи шявки 07 II 2017

(43) Лита публикации мааки: 07 05 2019 Бюя 13

(45) Опубликовано 15 08 2019 Бюл. № 23

Адрес .хт* переписки:

625003,1 Тюмень. у л Володарского, 6. ФГАОУ ВО "Тюменские государственный университет"

(72) Автор(ы):

Писаре* Александр Дмитриевич (RU), Бусыгин Александр Николаевич (RU). Удовиченко Сергей Юрьевич (RUX Бобылев Андрей Николаевич (RU), МаевскиЯ Олег Васильевич (RU)

(73) Патентообладатель!!!!

федеральное государственное автономное образовательное учреждение высшего образования "Тюменский государственный университет" (RU)

(56) Список документов. цитированных bothcic

0 поиске; WO 2017/131628 AI, 0308 2017 WO 2017/039611 А1.0903.2017. Т POTTEIGER е( ■I "A one Zcdct diode, one mcmrislor crossbar architecture for в » rue-time-based PUP. опубл

01 102015 ив 4 страница* lнайден» 2102.2019). найдено в Интернет по адресу URL: hnp»://icecxpkire leec org/docamcnt/7282l23 Г КРИВУЛЯ и др "Особенности применения

(см. прод.)

(54) 3D 5

i матрица на основе комплементарной мемристорно-диодной ячейки

(57) Реферит:

Изобретение относится к области микро- и nano мектроники. Технический результат заключается в обеспечении высокой степени интеграции 1лемснгов. малою »нергопотребления и высокого быстродействия устройства. 3D запоминающая матрица на основе комплементарной мемрнсгорно-диодной ячейки, представляющая собой искIронносшпelральное уаройствос HK'piонсыянснмой памятью, причем ътектронное интегральное устройство с жерг oneзависимой памятью представляет собой 3Dcipyrrypy, обриювинную in нанесенных друт ни друга комбинированных кроссбаров,

73 С

го о

(О ->|

о

M

со

о

M

состоящих ит запоминающих ячеек, содержащих два мемристора с общим злектродом. соединенным с одним и з кон гак юн диоди Зенери. и образующихся в пересечении двух параллельных проводников с одной стороны кроссбара. обьеднняющн.х соответствующие 1лектроды мемристоров ячеек в столбцы, и одного ортогонального к ним проводника с лруюп стороны, объединяющего контакты диодов Зснера соседних ячеек в строки, причем соседние кроссбары ориентированы зеркально по отношению друт к Другу и имею! обшие шины строк или столбцов. 5 ил.

сщ 1

РОССИЙСКАЯ ФЕДЕРАЦИЯ

(19)

ки

(II)

2 682 548'"' С2

см О

00 Ч*

ю см со СО см

3 02

(51) МПК

н03к 19лж8 <2(106.01)

ФЕДЕРАЛЬНАЯ СЛУЖБА ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ

<12> описание изобретения к патенту

<52|1Т1К

НОЖ ¡9/0948 (2006.0!)

(21X12) Заявки: 2017122704, 27 06.2017

<24) Дата начала отсчета срока действия патента 27 06 2017

Дата регистрации: 19 03 2019

Приоритет! и):

(22) Дата подачн заявки: 27 06.2017

(43) Дата публикации заявки: 27.12.2018 Ьюл. № 36

445) Опубликовано: 19 03 2019 Бюл № 8

Адрес лля переписки:

625003, г Тюмень, ул. Володарского. 6, ФГАОУ ВО Тюменский государственный университет"

<72) Автор« ы):

МаевскиА Олег Васильевич (1Ш). Писарев Александр Дмитриевич (1Ш). Бусыгин Александр Николаевич (Ии), Удовиченко Сергей Юрьевич (КИ)

(73) Патентообладатель»иI:

федеральное государственное автономное образовательное учреждение высшего образования Тюменский государственный университет" (К1Г)

(56» Список документа, цитированных воркче о поиске: ив 20150349026 А1,03 122015 ив 8492886 В2, 23072013 ив 20120182801 А1. 19 07.2012 ив 9461649 В2.М 10.2016 ив 20150249096 А1, 03 09.2015 WO 2015016916 А1, 0502.2015

<541 Многослойная логическая матрица на основе

<57) Реферат:

Использование: .тля создания сверхбольшой логической матрицы с энергонезависимой памятью и высокой степенью интеграции элементов. Сущность изобретения заключается в том. что многослойная логическая матрица на основе мемристорной коммутационной ячейки, прелста&з явнтыя собой электронное интегральное устройство на основе ло) ических илемемтов ИЛИ НЕ. в котором аркнтскту ра электрических цепей является трехмерной, а само устройство обра зовано перпендикулярно ориентированными пластами, коммутируемыми через мемрв|стнвныс кроссбары. и состоит из ячеек с последомгельно армируемыми слоями: монокрнсталлнческого кремния со сквозными проводниками по технологии монолитной 30 интеграции; слоем

мемристорной коммутационной ячейки

плаиарных КМОП инверторов, каждый из которых образован двумя комплементарными полевыми трантегорами с объединенными затворами - входом инвертора, объелннезгнымн стоками ■ выходом инвертора и подключенными к соответствующим шинам питания истокам: слоем сигнальных проводников: мсмристнвным слоем: слоем с диодами Зенсра. причем соединенные последовательно с диодами Зенсра мсмристоры находятся в псрекресгиях выходов КМОП инверторов и сиг пильных проводников нижележащею пласта. Технический результат -обеспечение возможности высокой интеграции цементов, малого энергопотребления, высокого быстродействия устройства. 6 ил.

Я С

ю

О) 00 ю

(Л

■и

00

о го

С» 1