Методы синтеза контролепригодных дискретных устройств тема диссертации и автореферата по ВАК РФ 05.13.01, кандидат технических наук Останин, Сергей Александрович

• Останин, Сергей Александрович
• кандидат технических наук
• 2000

Оглавление диссертации кандидат технических наук Останин, Сергей Александрович

ВВЕДЕНИЕ.

1. ОБЗОР МЕТОДОВ САМОПРОВЕРКИ И САМОТЕСТИРОВАНИЯ ДИСКРЕТНЫХ УСТРОЙСТВ.

1.1. Модели неисправностей.

1.2. Самотестируемые схемы.

1.2.1. Методы генерации тестовых наборов (тестовых последовательностей).

1.2.2. Методы анализа выходных реакций.

1.2.3. Самотестируемые последовательностные схемы.

1.3. Самопроверяемые схемы.

1.4. Выводы.

2. СИНТЕЗ ЛЕГКОТЕСТИРУЕМЫХ КОМБИНАЦИОННЫХ УСТРОЙСТВ.

2.1. Введение.

2.2. Постановка задачи.

2.3. Безызбыточные системы ДНФ.

2.4. Факторизационные методы синтеза.

2.5. Анализ процедуры синтеза.

2.6. Экспериментальные результаты.

2.7. Выводы.

3. СИНТЕЗ САМОПРОВЕРЯЕМЫХ СИНХРОННЫХ АВТОМАТОВ

И АВТОМАТНЫХ СЕТЕЙ.

3.1. Введение.

3.2. Постановка задачи.

3.3. Синтез самопроверяемых синхронных автоматов с наблюдением выходов схемы и линий обратных связей.

3.3.1. Исследование неисправностей схемы.

3.3.2. Кодирование внутренних состояний.

3.3.3. Введение дополнительных выходных переменных.

3.3.4. Введение дополнительных входных переменных.

3.3.5. Упрощение системы функций.

3.3.6. Получение однородной системы.

3.3.7. Монотонные системы и их свойства.

3.4. Синтез самопроверяемых синхронных автоматов с наблюдением только выходов схемы.

3.5. Синтез самопроверяемых синхронных сетей с наблюдением только выходов сети.

3.6. Экспериментальные результаты.

3.7. Выводы.

4. СИНТЕЗ САМОПРОВЕРЯЕМЫХ АСИНХРОННЫХ АВТОМАТОВЮ

4.1. Введение.

4.2. Постановка задачи.

4.3. Кодирование внутренних состояний автомата.

4.4. Экспериментальные результаты.

4.7. Выводы.

Введение диссертации (часть автореферата) на тему «Методы синтеза контролепригодных дискретных устройств»

Актуальность проблемы. Разработка дискретных устройств управления и последующее их применение невозможны без создания эффективных процедур тестирования. Затраты на тестирование дискретных устройств (БИС и СБИС) соизмеримы, а иногда и превосходят затраты на разработку самих устройств. Снижение этих затрат возможно, если в процессе проектирования учитывать проблемы, связанные с последующим тестированием устройства. Такой подход называют контролепригодным проектированием. Развитию методов контролепригодного проектирования уделялось и уделяется много внимания, в том числе, методам синтеза самотестируемых и самопроверяемых дискретных устройств. Преимущество этих методов заключается в том, что тестирующее оборудование является частью схемы, реализующей дискретное устройство, и тестирование производится без нарушения целостности оборудования. Как правило, обеспечение контролепригодности дискретного устройства проводится после этапа логического проектирования устройства путем внесения в него избыточного оборудования. С другой стороны известно, что учет требований контролепригодности на ранних этапах проектирования более эффективен. Таким образом, разработка методов логического проектирования с учетом контролепригодности проектируемого устройства является актуальной.

Цель работы. Целью работы является разработка методов синтеза контролепригодных дискретных устройств, а именно, легкотестируемых и самопроверяемых устройств. Методы синтеза ориентированы на обнаружение константных неисправностей на полюсах элементов логической схемы устройства, которые могут быть как сохраняющимися во времени, так и кратковременными, одиночными и кратными .

Методы исследования. В работе используется аппарат дискретной математики, в частности, алгебры логики, теории автоматов и теории графов. Эффективность разработанных методов подтверждается компьютерными экспериментами.

Научная новизна. Предложен метод синтеза проверяющего теста по безызбыточной системе ДНФ. Показано, что при синтезе факторизацион-ным методом комбинационной схемы, реализующей данную систему ДНФ, построенный тест обнаруживает все кратные константные неисправности на полюсах элементов схемы.

Разработан метод синтеза самопроверяемых синхронных дискретных устройств. В самопроверяемом устройстве, синтезированном данным методом, обнаруживаются все одиночные константные неисправности на входных полюсах и на полюсах вентилей и триггеров логической схемы устройства в условиях их однонаправленного проявления на выходах устройства. В качестве задания на синтез дискретного устройства используется конечный автомат или сеть из конечных автоматов. Компоненты автоматной сети описывают функционально законченные части устройства, разбиение на которые не меняется в процессе проектирования. Методы синтеза самопроверяемых синхронных дискретных устройств разработаны в условиях наблюдения выходов и линий обратных связей и в условиях наблюдения только выходов устройства.

Предложен метод синтеза самопроверяемых асинхронных дискретных устройств, функционирование которых описывается прямыми переходами.

Достоверность полученных результатов. Все научные положения и выводы, содержащиеся в диссертации, основаны на утверждениях, доказанных с использованием аппарата дискретной математики. Эффективность предложенных методов синтеза подтверждена компьютерными экспериментами.

Практическая ценность. Предложенный в работе метод синтеза легкотестируемых комбинационных схем может быть применен на этапе логического проектирования дискретного устройства. Синтезированные этим методом устройства обладают достаточно коротким проверяющим тестом, который обнаруживает все кратные константные неисправности на полюсах элементов логической схемы устройства. Как известно, такие тесты являются тестами высокого качества.

Разработанные методы синтеза самопроверяемых синхронных и асинхронных устройств легко совмещаются с системами их автоматизированного проектирования (САПР), существующими в нашей стране и за рубежом, и могут быть использованы на этапе логического синтеза, который обычно является частью САПР дискретных устройств. Методы ориентированы на традиционное в САПР описание функционирования дискретных устройств в виде системы ДНФ, микропрограммного автомата или сети из микропрограммных автоматов.

Реализация полученных результатов. Исследования, результаты которых изложены в диссертации, проводились в рамках следующих проектов.

1) Госбюджетная тема Сибирского физико-технического института при ТГУ, программа "Исследование и разработка новых методов электромагнитного контроля и1 диагностики материалов, сред и технических систем", 1995-2000 гг., раздел "Разработка методик и аппаратуры исследований".

2) Межвузовская научно-техническая программа "Конверсия и высокие технологии. 1994-2000 гг.", проект №95-1-21 и №59-1-7 "Информационные компьютерные технологии дискретного математического моделирования, анализа, синтеза и тестирования сверхскоростных интегральных схем логического управления".

3) ФЦП "Интеграция". Раздел "Прикладная дискретная математика".

4) Проекты министерства образования по разделу "Автоматика и телемеханика", направление - "Элементы, узлы и устройства автоматики, телемеханики и вычислительной техники" - 1996-1997 гг. "Исследование проблемы повышения качества тестирования и контролепригодного проектирования", - 1998-2000 гг.: "Исследование проблемы синтеза самотестируемых устройств и проблемы повышения качества тестирования".

Результаты работы также используются в курсе лекций "Диагностика дискретных устройств" на факультете прикладной математики и кибернетики Томского государственного университета (ТГУ).

Апробация работы. Научные результаты, составляющие основу данной работы, по мере их получения обсуждались на заседаниях объединенного семинара кафедры математической логики и проектирования радиофизического факультета ТГУ, кафедры программирования факультета прикладной математики и кибернетики ТГУ и лаборатории синтеза дискретных автоматов Сибирского физико-технического института (СФТИ) при ТГУ.

Результаты работы представлялись на следующих научных конференциях:

1) Международная конференция "Всесибирские чтения по математике и механике" (Россия, Томск, 1997);

2) 4th IEEE International On-Line Testing Workshop (IOLTW'98) (Capri, Italy, July, 1998);

3) Международная сибирская конференция по исследованию операций (SCOR98) (Россия, Новосибирск, 1998);

4) The third international symposium "Application of the conversion research results for international cooperation" (SIBCONVERS'99) (Russia, Tomsk, 1999);

5) 5th IEEE International On-Line Testing Workshop (IOLTW'99) (Rhodes, Greece, July, 1999).

Структура и объем диссертации. Диссертация состоит из введения, 4 глав, заключения и списка используемой литературы. Диссертация содержит 12 рисунков и 12 таблиц. Объем диссертации составляет 126 стр., в том числе: титульный лист - 1 стр., оглавление - 3 стр., основной текст - 107 стр., библиография из 91 наименования - 9 стр., приложение - 5 стр.

Заключение диссертации по теме «Системный анализ, управление и обработка информации (по отраслям)», Останин, Сергей Александрович

4.7. Выводы

Сформулировано достаточное условие обеспечения отсутствия опасных состязаний в исправном автомате и в автомате с неисправностями из класса Т. Оно сводится к инверсной 2-ортогональности минимально покрывающих интервалов, представляющих различные переходы при одном и том же входном состоянии.

ЗАКЛЮЧЕНИЕ

Показано, что подход к синтезу комбинационных схем, предложенный в [80], перспективен с точки зрения контролепригодных свойств схемы. В результате совместной минимизации системы булевых функций, получается безызбыточная система ДНФ.

Тест, обнаруживающий все кратные константные неисправности схемы, полученный по безызбыточной системе ДНФ, оказался в 2-3 раза короче исчерпывающего теста. Такой тест может быть применен в системах самотестирования схем с памятью, при этом затраты на самотестирование существенно снижаются.

Исследована проблема синтеза самопроверяемых синхронных автоматов и сетей из них в условиях монотонного проявления одиночных константных неисправностей на полюсах элементов (вентилей и триггеров), реализующих автомат, а также на входных полюсах автомата.

Предложены методы минимизации числа дополнительных переменных системы и сокращения рангов ее интервалов с целью минимизации аппаратурных затрат на реализацию схемы С.

Введено понятие монотонной системы и отношение импликации между системами.

Предложен метод приведения системы ДНФ (задания на синтез автомата) в интервальной форме к сохраняющей функционирование автомата монотонной системе. Установлено, что использование в качестве задания на синтез монотонной системы позволяет наблюдать только выходы синхронного автомата, а не выходы и линии обратных связей, как это обычно принято.

Доказано, что ненаблюдение линий обратных связей не изменяет функционирования синхронного автомата при накоплении в реализующей его схеме неисправностей, необнаружимых на выходах автомата.

Рассмотрена проблема синтеза самопроверяемых сетей из синхронных автоматных компонент. Установлено, что переход к описанию функционирования автоматной компоненты в виде монотонной системы ДНФ позволяет обеспечить самопроверяемость сети в классе отмеченных выше одиночных константных неисправностей ее компонент и линий связи между компонентами. Кроме того, достаточно наблюдать выходы не всех компонент, а только тех, выходы которых являются выходами сети.

Предложенные в работе методы оптимизации аппаратурных затрат проверены на бенч-марках. Показано, что в большинстве случаев в результате применения этих методов задание на синтез автоматов (система ДНФ) значительно сокращается по сравнению с заданием на синтез автоматов, не являющихся самопроверяемыми. Это обусловлено введением дополнительных входов в реализующую автомат логическую схему.

Проведенные исследования позволяют предложить технологию проектирования самопроверяемых синхронных автоматов и сетей из них в условиях описания функционирования автоматных компонент на языке, используемом разработчиками реальных дискретных устройств: язык ДНФ, микропрограммных автоматов и сетей из микропрограммных автоматов.

Рассмотрена проблема синтеза самопроверяемых асинхронных автоматов, функционирование которых выполняется в классе прямых переходов.

Сформулировано достаточное условие обеспечения отсутствия опасных состязаний в исправном автомате и в неисправных порожденных неисправностями из того же класса, который рассматривается при синтезе самопроверяемых синхронных автоматов. Условие сводится к обеспечению инверсной 2-ортогональности интервалов, представляющих различные переходы при одном и том же входном состоянии.

Список литературы диссертационного исследования кандидат технических наук Останин, Сергей Александрович, 2000 год

1. Согомонян Е. С., Слабаков Е. В. Самопроверяемые схемы и системы защищенные от неисправностей. -М.: Радио и связь, 1989. -158 с.

2. Пархоменко П. П., Согомонян Е. С. Основы технической диагностики. -М.: Энергоиздат, 1981. -320 с.

3. Wadsack R. L. Fault Modeling and Logic Simulation of CMOS and MOS Integration Circuits//Bell System Technical Journal. -May-June, -1978. -Pp. 14491474.

4. Rajsuman R. Digital Hardware Testing: Transistor-Level Fault Modeling and Testing. -Boston-London.: Artech House, 1992.

5. Menger K. Checkups for Combinational Gates// IEEE Trans. On Airospace. -1963. AS-l,-№ 2. -Pp. 954-960.

6. McCluskey E. J. Built-in Self-Test Structures// IEEE Design & Test of Computers. -April 1985. -Pp. 29-36.

7. McCluskey E. J. Built-in Self-Test Techniques// IEEE Design & Test of Computers. -April 1985. -Pp. 21-28.

8. Bardell P. H., McAnney W. H., Savir J. Built-in Test for VLSI Pseudorandom Techniques. New York: John Wiley&Sons Inc. -1987.

9. Abramovici M. A., Breuer M. A., and Friedman A. D. Digital Systems Testing and Testable Design. New York: W. H. Freeman and Company. -1990.

10. Agrawal V. D., Kime C. R., Saluja К. K. A Tutorial on Built-in-Self-Test, Part 2: Applications// IEEE Design & Test of Computers. -Vol.10, -№2. -1993. -Pp. 69-77.

11. Savir J., Bardell P. H. Built-in-Self-Test: Milestones and Challenges// VLSI design. -Vol. 1, -№i. -1993. pp. 23-44.

12. McCluskey E. J. Verification Testing-A Pseudo-Exhausted Test Technique// IEEE Tran. on Computers. -Vol.C-33, -№6. -1984. -Pp. 541-546.

13. Tang D. T., Chen C. L. Iterative Exhaustive Pattern Generation for Logic Testing// IBM J. Res. Develop. -Vol. 28, -№2. -1984. -Pp. 212-219.

14. Min Y., Li Z. Pseudo-Exhausted Testing Strategy for Large Combinational Circuits// Computer Systems Science and Engineering. -Vol. 1, -№4. -1986. -Pp. 213-220.

15. Furuya K. A Probabilistic Approach to Locally Exhaustive Testing// Tran. of the IEICE. -Vol. E-72. -1989. -Pp. 656-660.

16. Hellebrand S. Sythese vollstanding testbarer Schaltungen// VDI Verlag. Reihe 10, -№177. -1991.

17. Rajski J., Tyszer J. Recursive Pseudo-Exhaustive Test Pattern Generator// IEEE Tran. on Computers. -Vol. 42, -№12. -1993. -Pp. 1517-1521.

18. Wunderlich H. J. Self Test Using Uniquiprobable Random Patterns// Proc. IEEE Int. Symposium on Fault Tolerant Computing. -1987. -Pp. 258-263.

19. Wunderlich H. J. Multiple Distributions for Biased Random Test Patterns// Proc. IEEE Int. Test Conference. -1988. -Pp. 236-244.

20. Hartmann J. The Random Testability of the n-Input AND Gate// Proc. 8th Annual Symposium on Theoretical Aspects of Computer Science. -1991. -Pp. 488498.

21. Hartmann J. On Numerical Weight Optimization for Random Testing// Proc. EDAC-EUROASIC. -1993. -Pp. 223-230.

22. Pateras S., Rajski J. Generation of Correlated Random Patterns for the Complete Testing of Synthesized Multi-Level Circuits// Proc. 28th Design Automation Conference. -1991. -Pp. 347-352.

23. Pateras S., Rajski J. Cube-Contained Random Patterns and their Application to the Complete Testing of Synthesized Multi-Level Circuits// Proc. IEEE Int. Test Conference. -1991. -Pp. 473-482.

24. Agarwal V. K., Cerny E. Store and Generate Built-in Testing Approach// Proc. 11th Int. Symposium on Fault-Tolerant Computing. -1981. -Pp. 35-40.

25. Daehn W. Deterministische Test. Dissertation. Universität Hannover. -1993.

26. У бар P. Проектирование контролепригодных дискретных систем: Учебное пособие. -Таллин: Изд-во Таллинского политехнического института, -1988. -68 с.

27. Eichelberger Е. В., Williams Т. W. A Logic Design Structure for LSI// Proc. 14th Design Automation Conference. -1977.- Pp. 462-468.

28. Agrawal V. D., Cheng К. Т., Johnson D. D. Designing Circuits with Partial Scan// IEEE Design and Test of Computers. -1988. -Pp. 8-15.

29. Cheng К. Т., Agrawal V. D. A Partial Scan Method for Sequential Circuits with Feedback// IEEE Tran, on Computers. -Vol. 39, -№4. -1990. -Pp. 544548.

30. Gupta R., Gupta R., Breuer M. A. The BALLAST Methodology for structuted Partial Scan Design// IEEE Tran, on Computers. -Vol. 39, -№4. -1990. -Pp. 538-544.

31. Согомонян E. С. Построение дискретных устройств с диагностикой в процессе функционирования// Автоматика и телемеханика. -№11. -1970. -с. 153-160.

32. Аксенова Г. П., Согомонян Е. С. Синтез схем встроенного контроля для автоматов с памятью// Автоматика и телемеханика. -№9. -1971. -с. 170179.

33. Carter W. С., Schneider P. R. Design of Dynamically Checked Computers// JFIP Congress. -1968. -pp. 878-883.

34. Horwarth J. Checking Sequential Logic Circuits/ US PS 4556976, G06F 11/00.-1985.

35. Reinert D. Entwurf und Diagnose komplexer digitaler Systeme. -Berlin: VEB Verlag Technik. -1983.

36. Siewiorek D. P., Schwarz R. S. The Theory and Practice of Reliable System Design. -Bedford: Digital Press. -1982.

37. Sellers F. F., Hsiao M. J., Bearnson L. W. Error Detecting Logic for Digital Computers. -New York: McGraw-Hill. -1968.

38. Minero R. H., Anello A. J., Furey R. G., Palounek L. R. Checking by pseu-doduplication/ US PS 3660646, G06F 11/00. -1972.

39. Murayama N. Matrix Collating System/ US PS 3548376, НОЗК 13/34. -1970.

40. Betrand J. C., Gambiasi N., Mercier J. J. Totally Self-Checking Sequential Circuits//Proc. Int. Sympos. «Discrete Systems». -Riga: Zinatne. -Bd. 2. -1974. -pp. 36-44.

41. Горожин А. Д., Крайнов К. M. Построение полностью самопроверяемых комбинационных устройств с использованием полиномиальных форм// Автоматика и телемеханика. -№12. -1979.- с. 159-166.

42. Аксенова Г. П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2// Автоматика и телемеханика. -№9.-1979. -с. 126-135.

43. Niraj К. J., Abraham J. A. The Design of Totally Self-Checking Embeddedth

44. Checkers// Digest 14 Ann. Int. Conf. on Fault-tolerant Computing. -1984. -p. 265-270.

45. Berger J. M. A Note on Error Detection Codes for Asymmetric Channels, Inform. Contr., -vol.4, -March, -1961, -pp. 68-73.

46. Bums S. W. and Jha N. K. A Totally Self-Checking Checker for a Parallel Unordered Coding Scheme// Proc. IEEE VLSI Test Symposium. -1992. -p. 165170.

47. Dong H. Modified Berger Codes for Detection of Unidirectional Errors// Digest of Papers 12th Annual Symp. On Fault-Tolerant Concurrent Computing. -1982.-pp. 317-320.

48. Anderson D. A., Metze G. Design of Totally Self-Checking Check Circuits for m-out-oi-n Codes// IEEE Tran. on Computers, -vol. C-22. -1973. -pp. 263-269.

49. Khakbas J. Totally Self-Checking Checker for 1-out-of-rc Code Using Two-Rail Codes// IEEE Tran. on Computers, -vol. C-31. -1982. -pp. 677-681.

50. Tohma Y. Coding Techniques in Fault-Tolerant, Self-Checking, and Fail-Safe Circuits. -Englewood Cliffs, NJ: Prentice-Hall/ Chap. 5 in Fault Tolerant Computing, ed. Pradhan D. K. -1986.

51. Paschalis A. M., Nikolos D., Halatsis C. Efficient Modular Design of TSC Checkers for M-out-of-2MCodes//IEEE Tran. on Computers, -vol. 37. -1988. -pp. 301-309.

52. Sapozhnikov V. V., Sapozhnkov VI. V. Design of Self-Checking Checkers for l-out-of-3 code// Automation and Remote Control, -vol. 52, -№2. -1991. -pp. 289-296.

53. Сапожников В. В., Сапожников Вл. В. Самопроверяемые дискретные схемы, -Л: Энергоатомиздат. -1992.

54. Слабаков Е. В. Методы построения одновыходных самопроверяемых схем встроенного контроля для равновесных кодов// Автоматика и телемеханика." №8. -1982. -с. 108-119.

55. Согомонян Е. С. Построение самопроверяемых схем встроенного контроля для комбинационных устройств// Автоматика и телемеханика. -№2. -1974. -с. 121-133.

56. Аксенова Г. П., Согомонян Е. С. Построение самопроверяемых схем встроенного контроля для автоматов с памятью// Автоматика и телемеханика. -№7.-1975.- с. 132-142.

57. Гессель М., Согомонян Е. С. Построение самотестируемых и самопроверяемых комбинационных устройств со слабонезависимыми выходами// Автоматика и телемеханика. -№3. -1992.- с. 150-160.

58. Sogomonyan E. S., Goessel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuit with Weakly Independent Outputs// Journal of Electronic Testing: Theory and Application. -№4. -1993.- pp. 267-281.

59. Гессель M., Морозов А. А., Сапожников В. В., Сапожников Вл. В. Построение комбинационных самопроверяемых устройств с монотонно независимыми выходами// Автоматика и телемеханика. -1994. —с. 148-160.

60. Goessel М., Sogomonyan Е. S. Code Disjoint Self-Parity Combinational Circuits for Self-Testing, Concurrent Fault Detection and Parity Scan Design// 12th IEEE VLSI Test Symp. -1994. -p. 151-157.

61. Gossel M., Sogomonyan E. S. Self-Parity Combinational Circuits for Self-Testing, Concurrent Fault Detection and Parity Scan Design// Procceedings VLSI 93.-1993.-pp. 311-318.

62. Rao Т., Fujiwara E. Error Control Coding for Computer System. -Englewood Cliffs, NJ: Prentice Hall, -1989.

63. Jha N. K. Separable for Detecting Unidirectional Errors// IEEE Tran. on Computer-Aided Design. -Vol.8, -№5. -1989. -pp. 571-574.

64. Busaba F. Y., Lala P. K. Input and Output Encoding Techniques for On-Line Error Detection in Combinational Logic Circuits// Proc. 11th IEEE VLSI Test Symp.-1993.-pp. 48-54.

65. Busaba F. Y., Lala P. K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Error// JETTA. -№5. -1994. -pp. 19-28.

66. Sciuto D., Silvano C., Stefanelli R. Systematic AUED Codes for Self-Checking Architectures// Int. Symp. on Defects on Fault Tolerance in VLSI Systems. -1998, November.

67. Bolchini C., Montandon R., Salice F., Sciuto D. Self-Checking FSMs Based on a Constant instance State Encoding// Int. Symp. on Defects on Fault Tolerance in VLSI Systems. -1998, November.

68. Варшавский В. И., Розенблюм Л. Я., Таубин А. Р. Полностью самопроверяемые асинхронные комбинационные схемы и свойство индицируемости//Автоматика и телемеханика. -№5. -1982. -с. 138-146.

69. Закревский А.Д., Балаклей Л.И., Елисеева H.A. и др. Синтез асинхронных автоматов на ЭВМ. -Минск: Наука и техника, -1975.

70. Матросова А.Ю. Построение полного теста для схем, синтезированных методом факторизации// Автоматика и вычислительная техника. -№5. -1978. -С. 42-46.

71. Матросова А.Ю., Байда В.Д., Сафронов В.В. Синтез легкодиагностируе-мых автоматов// Методы и системы технической диагностики. Вып. 1. Изд-во Саратовского университета. -1980. -С. 17-26.

72. Kohavi I., Kohavi Z. Detection of Multiple Faults in Combinational Logic Networks// IEEE Tran, on Computers. -VC-20, -№6. 1-975. -Pp.556-568.

73. Матросова А.Ю., Останин С.А., Паршина H.A. К синтезу контролепри-годных комбинационных устройств// Автоматика и телемеханика. -№2. -1999. -С. 129-137.

74. Lisanke R. Logic Synthesis and Optimization Benchmarks User Guide: Version 3.0/ Technical Report, Microelectronics Center of North Caroline. -Dec. 1991.

75. Матросова А. Ю., Останин С. А. К синтезу самопроверяемых комбинационных схем// Международная конференция «Всесибирские чтения по математике и механике», Россия, Томск, Тезисы докладов том 1 «Математика»,-1997.-160-161 с.

76. Матросова А. Ю., Останин С. А. К синтезу самопроверяемых комбинационных схем// Международная конференция «Всесибирские чтения по математике и механике», Россия, Томск, Избранные доклады том 1 «Математика», -1997. -179-185 с .

77. Матросова А.Ю., Останин С.А. Синтез самопроверяемых синхронных последовательностных устройств// Материалы международной сибирской конференции по исследованию операций, Новосибирск, 22-27 июня, -1998.-132 с.

78. Матросова А.Ю., Останин С.А. Синтез самопроверяемых синхронных автоматов// Труды международной конференции «Новые информационные технологии в науке, образовании, телекоммуникации и бизнесе», часть 2, Украина, Крым, Ялта-Гурзуф, 15-24 мая. -1998.

79. Matrosova A.Yu., Ostanin S.A. Self-Checking Synchronous Sequential Circuit Design for Unidirectional Error// Compendium of papers. IEEE European Test Workshop 1998, May 27-29, -1998, Sitges, Barcelona, Spain.

80. Matrosova A. Yu., Ostanin S.A. Self-Checking Synchronous FSM Network Design// Compendium of papers. 4th IEEE International On-Line Testing Workshop, July 6-8, 1998, Capri, Italy.

81. Levin I., Matrosova A. Yu., Sinelnikov V., Ostanin S. A. Totally Self-Checking FPGA based FSM// 5th IEEE Intl. On-Line Testing Workshop, Rhodes, Greece, July 1999.

82. Матросова А.Ю., Останин С.А. Синтез самопроверяемых синхронных устройств и сетей из них// Материалы конференции "Новые информационные технологии в исследовании дискретных структур", Екатеринбург, -1998,-173-179 с.

83. Matrosova A. Yu., Levin I., Ostanin S. A. Self-Checking Synchronous FSM Network Design with Low Overhead// Journal of VLSI Design.-Overseas Publishers Assocoation. volOO, -.№00, -2000, -L-L2p.120

84. Яблонский С. В. Введение в дискретную математику. -М.: Наука, -1979. -С. 272.

85. Закревский А. Д. Алгоритмы синтеза дискретных автоматов. -М.: Наука, -1971.-512 с.

86. Ангер С. Асинхронные последовательностные схемы. -М.: Наука, -1977. -400 с.

87. Агибалов Г. П., Оранов А. М. Лекции по теории конечных автоматов: Учеб. Пособие, -Томск: Из-во Том. Университета, -1984. -186 с.

88. Декан факультете " " "г"г"'г

89. Зав. кафедрой программирования ФПМК, профессор /фЛСбЬл Матросова А.Ю.1. УТВЕРЖДАЮ»1. СПРАВ!

90. Руководитель проекта, Агибалов Т.П.1. СПРАВКА

91. Колесник А.Г. » мая 2000 г.1. СПРАВКА

92. Заведующий отделом 102 профессор ^^^—■———3 Семенов B.C.