Методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса "Система на кристалле" с использованием высокоуровневых системных моделей тема диссертации и автореферата по ВАК РФ 05.13.15, доктор технических наук Губарев, Виталий Александрович

• Губарев, Виталий Александрович
• доктор технических наук
• 2012

Оглавление диссертации доктор технических наук Губарев, Виталий Александрович

Введение.

ГЛАВА 1. Анализ современного уровня системного проектирования конечных изделий на основе СБИС класса «Система на кристалле».

1.1. Системное проектирование конечных изделий на основе СБИС СнК в российских технологиях.

1.2. Зарубежные технологии системного уровня проектирования.

1.3. Постановка задачи исследования.

Выводы по главе.

ГЛАВА 2. Методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС СнК.

2.1. Последовательность и содержание работ по методологии.

2.2. Структура и функционирование 8уз1ешС-модели.

Выводы по главе.

ГЛАВА 3. Методы построения 8уз1ешС-моделей.

3.1. Системный уровень проектирования в технологиях современных САПР электроники.

3.2. Метод формирования информационной нагрузки (тестовых воздействий) на модель на уровне транзакций.

3.3. Метод построения макроструктуры модели в стиле блочного проектирования.

3.3.1. Использование централизованного фонда СФ-блоков.

3.3.2. Использование внутренних библиотек СФ-блоков.

3.4. Методы моделирования времени выполнения алгоритмов.

3.4.1. Аналитический метод определения задержек.

3.4.2. Метод учета производительности 1Р-блоков.

3.4.3. Учет задержек, вносимых операционными системам.

3.5. Метод верификации системных SystemC-моделей по технологии моделирования на уровне транзакций.

3.6. Документация модели - составной части технического задания для проектной организации.

3.7. Метод использования SystemC-моделей в центрах проектирования кристалла для создания RTL- описания СБИС СнК.

3.8.Использование стандартной открытой спецификации языка SystemC

Выводы по главе.

ГЛАВА 4. Практическое применение методологии.

4.1. Модель вычислительного комплекса.

4.2. Модель сетевого коммутатора.

4.3. Модель базового модуля первичной цифровой обработки сигнала

Вывод по главе.

Введение диссертации (часть автореферата) на тему «Методология проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса "Система на кристалле" с использованием высокоуровневых системных моделей»

Федеральной целевой программой (ФЦП) «Развитие электронной компонентной базы и радиоэлектроники на 2008-2015 годы» в качестве одного из приоритетных направлений определено развитие технологий создания электронных систем и комплексов. Планируется построить систему сквозного проектирования радиоэлектронной продукции, в которой на первом уровне будет проектироваться функционально-сложная электронная компонентная база (ЭКБ), на втором уровне -унифицированные электронные модули, а на третьем - конечные радиоэлектронные изделия [6].

Успехи отечественных технологий микроэлектроники в создании современной электронной компонентной базы (ЭКБ) предоставляют возможность организациям, разрабатывающим конечные изделия, реализовать в сверхбольших интегральных схемах класса «Система на кристалле» (СБИС СнК), все электронные функциональные части (ФЧ) этих изделий, включая вычислительные машины (процессорные блоки, блоки памяти, интерфейсные узлы, цифровые блоки с «жесткой логикой») и комплексы. В то же время, функциональные части не могут быть определены прежде, чем будут разработаны, как минимум, структура, алгоритмы и функциональная схема изделия. Поэтому СБИС СнК, если отсутствуют готовые СБИС СнК требуемой функциональности, не может быть спроектирована и изготовлена заранее и их проектирование начинается уже в ходе разработки конечного изделия. В этом случае продолжительность проектирования СБИС СнК является одним из этапов разработки конечного изделия и, как показывает практика, может определять её продолжительность в целом.

Традиционное содержание технических заданий (ТЗ), которые получают отечественные проектные организации ИС (дизайн-центры, ЦПК) от заказчиков-организаций, разрабатывающих конечные изделия (требования по производительности, объем памяти, интерфейсы и т.д., включая так называемые исходные данные), не дает возможности передать проектировщику СБИС СнК достаточно полные сведения о функциональности проектируемого изделия. В ряде случаев передача сторонней организации может оказаться невозможной.

В результате после выдачи ТЗ следует продолжительный период (до 1-1,5лет) изучения инженерами ЦПК функциональности части изделия, выделенной для реализации в СБИС СнК (ФЧ), с участием специалистов организации-разработчика конечного изделия. По мере изучения ФЧ разрабатывается её ЯТЬ-описание на одном из языков описания аппаратуры семейства УНБЬ\Уеп1о§. При этом не исключается риск получить СБИС СнК несоответствующей функциональности из-за неадекватного взаимопонимания специалистов заказчика и проектировщиков СБИС.

В современной мировой практике задача уменьшения продолжительности проектирования СБИС СнК решается созданием в организации-разработчике конечного изделия (заказчиком) поведенческой, уровня транзакций, модели функциональной части конечного изделия (процессора, комплекса, системы), подлежащей реализации в СБИС СнК, -высокоуровневой системной модели («золотой модели») СнК [2]. Модели обычно создаются на объектно-ориентированном языке системного моделирования 8уз1етС, полностью описывают функциональность будущей СнК и передаются в составе ТЗ на проектирование организации, проектирующей ИС.

В дальнейшем изложении такие модели называются 8у51ешС-мод елями.

Анализ доступной информации показал, что в зарубежных источниках не публикуются достаточные для практического применения методологические материалы, раскрывающие последовательность и содержание работ процесса и методов создания SystemC-мoдeлeй в организации-разработчике конечного изделия и их использования в дизайн-центрах.

На состоявшихся в последнее время совещаниях и конференциях1 специалистов ведущих отечественных организаций-разработчиков конечных изделий и предприятий, проектирующих СБИС, признано, что наличие 8уз1ешС-модели в составе технического задания для проектной организации СБИС, может в значительной мере сократить время создания ШЪ-описания, как минимум вдвое (до 0,5 года), с одной стороны, и снизит риск - с другой.

Таким образом, существует проблема необходимости сокращения продолжительности проектирования СБИС СнК требуемой функциональности для конечных изделий, разрабатываемых на основе СБИС класса «Система на кристалле».

Пути решения этой проблемы за счет совершенствования отдельных этапов проектирования СБИС СнК, активно обсуждаются российскими Совещание членов Союза разработчиков и производителей микроэлектронных систем, ФГУП «НИИМА «Прогресс», Москва, февраль 2007г.

Совещание «Опыт разработки СБИС типа «Система на кристалле» и путиповышения эффективности их проектирования в формируемой сети дизайн центров всех уровней», ФГУП «НИИМА «Прогресс», Москва, август 2007 г. 3-я, 4-я 5-я 6-я ежегодные конференции «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2007-2010 гг.

Семинар-совещание «Отечественные разработки СБИС класса «система на кристалле» - состояние, проблемы, опыт, разработки и применения, перспективы», Ассоциация «Фонд УНИЭТ», Москва, апрель» 2011г. исследователями. Так, И.Шагуриным и В.Стешенко с соавторами рассмотрены вопросы применения библиотек IP-блоков, построения рационального маршрута проектирования, выбора языка описания проекта для ввода в инструментальные средства САПР; И.Селиванов считает, что ручное преобразование алгоритмического описания проекта в описание на языках VHDL или Verilog является «узким» местом в традиционной технологии проектирования из-за неприемлемых затрат времени. В.Кравченко, Д.Радченко, А.Лоховым, А. Рабоволюком обсуждены методы сокращения сроков на основе технологий виртуального прототипирования и комплексной верификации, использующих средства системного уровня проектирования САПР фирм Synopsis, Mentor Graphics.

Наиболее систематизированно вопросы проектирования «систем-на-кристалле» рассмотрены В.Немудровым и Г.Мартиным, которые показали, что стили блочного и платформенного проектирования СБИС СнК являются эффективными способами сокращения продолжительности на уровне структуры процесса проектирования. Эти же авторы показали необходимость создания разработчиками радиоэлектронной аппаратуры высокоуровневой поведенческой системной модели СБИС СнК, которая «по-сути» является техническим заданием для разработчиков СБИС и позволит легко проводить синтез логической модели СБИС СнК» [2].

В России ведутся работы по формированию современной отечественной системы сквозного проектирования радиоэлектронной продукции. Предусмотрено создание разветвленной отраслевой и межотраслевой системы (до 50 дизайн-центров) центров системного проектирования (ЦСП) и центров проектирования кристалла (ЦПК) [7,8]. В организациях-разработчиках конечных изделий создаются Центры системного проектирования, которые должны формировать технические требования на проектирование СБИС, реализующих функции конкретного изделия, а дизайн-центры кристального уровня (ЦПК) - получать задания и проектировать эти СБИС [8]. Реализуются программы коренной модернизации микроэлектронных производств с освоением технологических норм 0,13 - 0,09мкм [4]. Действует Межотраслевой научный центр проектирования специализированных СБИС - ФГУП НИИ «Прогресс», которым, в частности, разработаны временные нормативные документы по созданию СБИС СнК, в том числе общие требования к разработке, маршруту проектирования, моделированию и верификации, разработан и динамически корректируется ведущими системными организациями перечень сложно-функциональных блоков (СФБ) и СБИС, предусмотренных к первоочередной разработке[5].

Тем не менее, в целом, для всех этапов сквозного маршрута проектирования СБИС СнК проблема сокращения продолжительности проектирования СБИС СнК требуемой функциональности для конечных изделий, разрабатываемых на основе СБИС класса «Система на кристалле», ещё не решена.

В настоящее время, этап создания в отечественном дизайн-центре RTL-описания СБИС СнК, в которой реализуется процессор сравнительно простой архитектуры, на языке Verilog с использованием стандартной библиотеки элементов может иметь, продолжительность до одного года [9] и стоимость, по оценке специалистов, 100 - 150 млн. руб.

Поскольку в настоящее время в радиоэлектронной промышленности функционируют до 10 ведущих лизайн-центров [5], сокращение этапа создания RTL-описания СБИС СнК до 0,5 года даст экономию в целом по стране до 500-750 млн. руб., что может явиться значительным вкладом в развитие экономики и повышение ее обороноспособности.

Учитывая изложенное, в настоящей диссертации выполнены теоретические обоснования и разработка методологии проектирования конечных изделий, включающих вычислительные машины и комплексы, на основе СБИС класса «Система на кристалле», с использованием высокоуровневых системных моделей, позволяющей сократить продолжительность создания. ЮХ-описания СБИС СнК на этапе логического проектирования.

Основные положения и результаты диссертационной работы докладывались и получили положительную оценку на конференциях и совещаниях специалистов системных и проектных организаций:

- Совещание членов Союза разработчиков и производителей микроэлектронных систем, ФГУП «НИИМА «Прогресс», Москва, февраль 2007г.;

- 3-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2007г.;

- Совещание «Опыт разработки СБИС типа «Система на кристалле» и пути повышения эффективности их проектирования в формируемой сети дизайн центров всех уровней», ФГУП «НИИМА «Прогресс», Москва, август 2007 г.;

- 4-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2008 г.

- 5-я ежегодная конференция «Практические аспекты разработки - отечественных СБИС класса «Система на кристалле», ОАО ОТИК,

Москва-Геленджик, апрель 2009г.

- 6-я ежегодная конференция «Практические аспекты разработки отечественных СБИС класса «Система на кристалле», ОАО ОТИК, Москва-Геленджик, апрель 2010г.

- Семинар-совещание «Отечественные разработки СБИС класса «система на кристалле» - состояние, проблемы, опыт разработки и применения, перспективы», Ассоциация «Фонд УНИЭТ», Москва, апрель»2011г.

По теме диссертации опубликовано 17 печатных работ, в числе которых 8 статей в научных журналах, реферируемых ВАК РФ, и 9 работ в научных сборниках трудов МИРЭА и других изданиях. Общий объем публикаций - более 11 п.л.

Диссертация состоит из введения, постановки задачи исследования, четырех глав, заключения и приложения, содержащего примеры программрования 8уз1ешС-моделей и документы, подтверждающие внедрение основных результатов диссертации. Общий объем диссертации 163 страницы. Основная часть работы изложена на 127 страницах, включая 21 рисунков, 12 таблиц и список литературы из 73 наименований.

Заключение диссертации по теме «Вычислительные машины и системы», Губарев, Виталий Александрович

Выводы по главе

1. В настоящее время в российских проектных организациях наиболее распространены САПР электроники фирм Synopsys, Cadence, Synplicity, Mentor Grafhics и Adíes.

Анализ средств системного уровня проектирования этих САПР показывает, что в них используются библиотеки IP-блоков, содержащие синтезируемые модели уровня транзакций (TL-уровня) и эквивалентные им модели RTL-уровня, обеспечивающие построение 8уБ1етСмоделей в стиле блочного проектирования(такие библиотеки в диссертации называются двухуровневыми). По отношению к цели диссертации более продвинутыми представляются системные средства САПР компаний Synopsys и Mentor Grafhics.

2.Разработаны методы построения SystemC-моделей:

- метод формирования информационной нагрузки (тестовых воздействий) на модель на уровне транзакций;

- метод построения макроструктуры SystemC-моделей в стиле блочного проектирования;

- методы моделирования времени выполнения алгоритмов: аналитический метод, метод учета производительности IP-блоков, метод учета задержек, вносимых операционными системами.

3. Показана возможность программирования SystemC-моделей на стандартной открытой спецификации языка SystemC без необходимости приобретения дорогостоящих лицензированных САПР. Приведен состав открыто распространяемых программных продуктов, который с этой целью может быть установлен на компьютерном оборудовании центра системного проектирования.

SystemC-модель, запрограммированная на стандартном SystemC, может быть принята как исполняемая спецификация в любом центре проектирования кристалла, оснащенном САПР от производителей входящих в SystemC сообщество (OSCI).

4. В обычной постановке модели младших уровней маршрута проектирования верифицируются по моделям старших уровней. . Над SystemC-моделями старших по иерархии моделей а, следовательно, эталонных моделей для их верифицикации не существует. Разработан метод верификации SystemC-моделей по технологии моделирования на уровне транзакций на основе анализа функционального покрытия. Особенность метода состоит в представлении тестов проверок по сценариям, созданным системными спецалистами организации разработчика конечного изделия, в виде проверочных транзакций на языке SystemC - в формате класса (термин ООП) SystemC, как это изложено в п.3.2. главы 3.

5. Разработан метод использования SystemC-моделей в центрах проектирования кристалла в стиле блочного проектирования для описания СБИС СнК на RTL-уровне. Метод основан на использовании двухуровневых библиотек СФ-блоков и заключается последовательной замене МОДУЛЕЙ SystemC-модели сначала библиотечными СФ-блоками TL-уровня и затем формирования из эквивалентных СФ-блоков RTL-уровня модели функционального уровня проектирования - RTL-модели. В результате макроархитектура SystemC-модели детализируется и создается описание архитектуры системы уже на RTL-уровне.

Предлагаемый метод позволяет получить исходное описание на RTL-уровне, которое может быть использовано для формирования синтезируемого RTL-описания с учетом необходимых параметров оптимизации. ИсходноеЯТЕ-описание может быть также полезно когда необходимо выполнить проектирование в сжатые сроки без необходимости соблюдения строгих условий оптимизации.

Экспериментальная проверка метода на примере перевода СФ-блока UART (Universal Asynchronous Receiver-Transmitter - универсальный асинхронный приёмопередатчик) TL-уровня, описанного на языке С++, в эквивалентное исходное RTL-описание на языке VHDL из двухуровневой библиотеки DesignWare, интегрированной в САПР Synopsys, позволяет считать, что перевод SystemC-модели, содержащей до 20-ти МОДУЛЕЙ, одним квалифицированным инженером ЦПК может занять около месяца рабочего времени с использованием предварительно подготовленной таблицы соответствия типов исходного и целевого языков.

6. Предложен состав документация модели как составной части технического задания для проектной организации СБИС.

ГЛАВА 4. Практическое применение методологии 4.1. Модель вычислительного комплекса

Модель разработана по заказу ФГУП «НИИ автоматической аппаратуры им. академика В. С. Семенихина» (проект В-59, 2007г.) и предназначена для разработки проекта СБИС СнК, реализующей многозадачный вычислительный комплекс, обеспечивающий решение информационных и расчетных задач в режиме реального времени в составе малогабаритного носимого КСА.

Входными воздействиями являются наборы переменных, представляющих характеристики задач:

К - количество типов задач;

Рк - приоритет задачи к-го типа; к, к = 1,2.К - интенсивность потока задач к-го типа; кВХ - объем входных данных 1-й задачи к-го типа, байт;

С^,кВЫХ - объем выходных данных 1-й задачи к-го типа, байт;

Цк - длина исполняемого кода программы ¡-й задачи к-го типа (количество операций, определяемых в соответствии с п. З.4.2.);

Тусдоп- допустимое время решения ¡-й задачи к-го типа, сек.

Информационная нагрузка модели описывается методом, изложенным в п. 3.2. диссертации.

Функциональная схема вычислительного комплекса включает блоки, описывающие этапы вычислительного процесса в ЭВМ, функционирующей в мультизадачном режиме, подлежащих программной реализации в СБИС СнК - планировщик, диспетчер, прерыватель, и аппаратной реализации - ввод, обработчик, вывод, (рис.4.1., 4.2.). модуль « генератор формирование потока заявок

1 1 1 А

12 13

15 модуль « дескриптор» модуль « контекст»

- формирование дескрипторов процессор

- вычисление квантов

- вычисление объема требуемой памят^ Задержка- Т1

Т и в модуль « результат»

- формирование таблицы процессор

- выдача характеристик процессов модуль « диспетчер

- просмотр таблицы

- выбор процесса для обработки

10 модуль « прерыватель»

- обработка запросов на прерывание

- изменение состояний процессов

- выдача процессов на обработку

- анализ занятости обработчиков

Задержки- Т2, ТЗ, Т4 интерфейс с аппаратной частью

1 - дескрипторы процессов

2 - номер процесс^)

3 - сообщение о смене состояния процесса

4 - кол- во необработанных операц^йиост)

5- характеристики процесс^Этх, СЙвых, Уост, с1еКай)

6 - характеристики процессии, БО

7 - сообщение о выдаче следующего процесса

8 - характеристики процесс^, БО

9 - запросы на прерывания

10 - номер процесса для выдачи характеристик

11 - объем требуемой памяти

12 - диапазоны изменения характеристик заявок

13 - законы распределения случайных величин 14- интенсивность потока заявок

Т1 - время создания процесс^,9 - 2880 мкс)

Т2 - время удаления процессов - 102 мкс)

ТЗ - время переключения контекст(§,6 - 32 мкс)

Т4 - время перехода к подпрограмме обработки прерыван (0,1 - 132 мкс)

Диапазоны данных задержек заданы согласно .тШ

15- заявки

Рис. 4.1. Функциональная схема программной части комплекса

Исходя из анализа условий применения КСА - управление в реальном времени функционирования объектов управления - принято решение о реализации в модели дисциплины приоритетного вытесняющего планирования на основе алгоритма с относительными приоритетами и квантованием процессорного времени.

Интерфейс с программной частью

Рис. 4.2.Функциональная схема аппаратной части комплекса Память виртуальная.

Режим загрузки образов процессов - свопинг.

Назначение приоритетов - по алгоритму Корбато [63] с априорным назначением кванта времени процессу максимального приоритета. Прерывание - по таймеру и по ожиданию завершения операции ввода-вывода.

Модель мультизадачного вычислительного комплекса реализована в виде программы на языке SystemC (назначение КАНАЛОВ и схема программы показаны в таблице 4.1. и рис. 4.3 соответственно). Моделирование времени выполнения алгоритмов в ПРОЦЕССАХ произведено методом учета производительности IP-блоков (см.п.3.4.2.). Модуль Генератор (Generator) формирует входной поток заявок. Модуль Диспетчер (Dispetcher) организует очереди заявок и направляет заявки на обработку. Модуль Ресурсы (Obrabotchik) принимает заявки из модуля Диспетчер, перераспределяет их между модулями Ввод (Blockln), Обработчик (BlockObr), Вывод (BlockOut) и возвращает после обработки обратно в модуль Диспетчер. Модуль Ввод имитирует ввод данных. Модуль Обработчик имитирует выполнение операций с плавающей точкой. Модуль Вывод имитирует вывод данных.

Заключение.

Внедрение результатов диссертации Губарева В.А позволило обосновать и реализовать на ряде практических примеров методику решения задач перехода ог системного уровня проекта СБИС класса СнК к логическому уровню проектирования (ЛТЬ-уровню) на основе использования 8уз1ешС-модслсй в стиле блочного проектирования.

Акт составлен в 3-хэкземплярах.

Председатель комиссии

Члены комиссии

Е.Ф. Певцов с И.Е. Тарасов

X М И. Малето

Список литературы диссертационного исследования доктор технических наук Губарев, Виталий Александрович, 2012 год

1. В. H. Минаев, директор Департамента радиоэлектронной промышленности Минпромторга РФ. Радиоэлектронные технологии: состояние и перспективы развития, ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 6/2009.

2. В. Немудров, Г. Мартин. Системы на кристалле, Проектирование и развитие. Техносфера, М, 2004.

3. High-Level Synthesis. Philippe Coussy and Adam Morawiec editors, 2008, XVI, ISBN: 978-1-4020-8587-1.

4. А.Е.Суворов, Итоги деятельности радиоэлектронного комплекса в 2007 году. ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 3/2008.

5. Бюллетени о состоянии с разработками, применением СФ-блоков и СБИС типа «система на кристалле» и проектированием РЭА на основе СБИС типа СнК. ОАО «Российская электроника», М, 2006, 2007гг.

6. Ю.Борисов, А.Суворов. ФЦП «Развитие электронной компонентной базы и радиоэлектроники» на 2008 2015 годы, ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 1/2008.

7. Концепция и стратегия развития электроники России. Круглый стол, приуроченный 10-ти летию журнала «Электроника: наука, технология, бизнес». ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 3/2006.

8. А.Е.Суворов. Радиоэлектронная промышленность на подъеме, ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 8/2007.

9. Б. Бабаян, А. Ким, Ю. Сахнин. Отечественные универсальные микропроцессоры серии «МЦСТ-R». ЭЛЕКТРОНИКА: Наука, Технология, Бизнес, 3/2003.

10. НИИ СИ РАН. http://www.niisi.ni/rtl.htm.

11. ГУП НПЦ «Элвис» http://www.elvees.selec.ru.

12. Омский НИИ приборостроения, Россия, Омск. Http://www.oniip.ru.

13. David С., В. J. Donovan. System С: From the Ground UP. Kluwer academie publishers, New York -Moskov, 2004.

14. Systemc 2.0 User Guide (www.systemc.org)

15. OSCI TLM-2/0 Language Referense Manual, www. systemc. org/do wlo ad/standards.

16. Using Transaction-Based Verification in SystemC Cadence Berkeley Labs; Technical Report, CDNL-RT-2002-0601,June 2002.

17. Lukai Cai and Daniel Gajski. Trasaction Level Modeling in Level Desingn Centr for Embeded Computer Sistems University of California, Irvine, CA 92697, USA.

18. B.A. Губарев Актуальные вопросы применения современной электронной компонентной базы в системах управления. «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.2, М., 2006г.

19. А. Лохов, А. Рабоволюк. Комплексная функциональная верификация СБИС. «Электроника: Наука, Технология, Бизнес», №3 2007г.

20. С. Павлов. Финансовый анализ рынка EDA в 2008 году. «Электроника и электротехника» №7 2009г.

21. Алекс Толчек. Обзор современных САПР для ПЛИС. «CHIP NEWS», №Ю-11 2008г.

22. А. Иванов. Среда проектирования компании CADENCE. «Электроника: Наука, Технология, Бизнес»,№5 2003г.

23. А. Бухтеев. Synplicity синтез от А до Я. Электроника: Наука, Технология, Бизнес»,№7 2004г.

24. А. Лохов. Средства проектирования СБИС компании Mentor Graphics. «Электроника: Наука, «Электроника: Наука, 7 2003г.

25. А. Лохов, И. Селиванов. Система Catapult С Synthesis: С++ -FPGA.

26. Иван Селиванов. Маршруты высокоуровневого синтеза. «Современная электроника» №6 2007г.

27. А. Бухтеев. Система логического моделирования RIVERA, «Электроника: Наука, «Электроника: Наука,№8 2005г.

28. D&R Silicon IP Catalog (http://www.us.design-reuse.com./sip/).

29. В. Кравченко, Д. Радченко. Виртуальное прототипирование для аппаратно-программной верификации СБИС. «Электроника: Наука, Технология, Бизнес»,№7 2003г.

30. В.А. Губарев Моделирование времени выполнения алгоритмов в системных моделях цифровых устройств, реализуемых в СБИС класса «Система на кристалле». Нано и микросистемная техника", №11,2009г.

31. В.А. Губарев, Ф.А. Добрянский, Н.В.Солдатов, Г.П.Петухов,

32. Н.В.Борисенко. Моделирование на системном уровне проектирования СБИС «Система на кристалле». Сборник трудов 55 научно-технической конференции, часть 1, МИРЭА, Москва, 2006г.

33. N.Meghanathan. A Survey of Real-time Operating Systems (http://www.utdallas.edu/~natrajm/rtos.pdf)

34. Comparison Between VxWorks/x86 5.3.1, QNX 4.25 And pSOSystem/x86 2.2.6. Real-Time Magazine, 1999 (http://sslab.postech.ac.kr/zboard/data/PosRAIDproject/comp.pdf)

35. Интернет-сайт компании Wind River (http://www.windriver.com/)

36. LynxOS 3.0.1. Performance May the Best RTOS Win (http ://www.lynuxworks .com/)

37. K. Low, S. Acharya, M. Allen, E. Faught, D. Haenni, C. Kalbfleisch. Overview Of Real-Time Kernels At The Superconducting Super Collider Laboratoryhttp://accelconf.web.cern.ch/accelconf/p91/PDF/P AC 19911308.PDF)

38. Shahmil Merchant, Kalpen Dedhia. Performance Comparison of RTOS (http://wwwl .cs.columbia.edu/%7esedwards/classes/200 l/w4995-02/reports/shamil-kalpen.pdf)

39. Benjamin Ip. Performance Analysis of VxWorks and RTLinux

40. Интернет-сайт компании Microsoft (http://www.microsoft.com)

41. Bart Van Beneden. Examining Windows CE 3.0 Real-Time Capabilities (http://www.ddj.eom/l84404887)

42. QNX Neutrino RTOS v.6.2 Evaluation Report. Dedicated Systems Experts, 2002 (http://www.qnx.com/download/download/8123/ QNXNeutrino620EvaluationReport.pdf)

43. ThreadX Datasheet (http://www.ghs.com)

44. Real-Time Linux Benchmarks (http://www.mvista.com/products/realtimebenchmarks.html)

45. INTEGRITY RTOS Datasheet (http://www.ghs.com/download/datasheets/INTEGRITYRTOS.pdf)

46. AMX User's Guide, 2005 (http://www.kadak.com/manual/amx/amxugd.pdf)

47. AMX Timing Guide and Data for AMX 386/ET Multitasking Executive, 2002 (http://www.kadak.com/manual/amx/386et/timinggd.pdf)

48. Интернет-сайт компании MQX Embedded (http://www.psti.com/)

49. John Hogan. pSOSystem for Integrated Systems // Real-Time Magazine, №3, 1997 (http://www.realtime-info.be/magazine/97Q3/1997q3p014.pdf)

50. Интернет-сайт компании Freescale (http://www.freescale.com)

51. CPU World (http://www.cpu-world.com/)

52. ARM7TDMI 32-bit Core Product Letter (http://www.ee.nec.de)

53. М.В.Ульянов. Метод прогнозирования временных оценок программных реализаций на основе функции трудоемкости. «Информационные технологии», №5 2004г.

54. К.Максфилд. Проектирование на ПЛИС. М, Изд. дом «Додэко-XXI» 2007г.

55. David С., В. J. Donovan. System С: From the Ground UP. Kluwer academie publishers, New York -Moskov58. Systeme 2.0 User Guide

56. B.A. Губарев, C.O. Воронков Системное моделирование устройств для реализации в СБИС СнК с применением программы-анализатора, Нано и микросистемная техника, №2, М, 2010г.

57. Э.М.Кларк и др. Верификация моделей программ. М,2002г.

58. С.О.Воронков Подход к реализации синтеза модели с системного на логический уровень. «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.1, М., 2009г.

59. С.О.Воронков. В.А.Губарев Об одном подходе решения проблемы автоматизированного перехода от высшего к низшему уровню проектирования СБИС. Сборник трудов 56 научно-технической конференции, часть 1, МИРЭА, Москва, 2007г.

60. Основы теории вычислительных систем. Под ред. С.А. Майорова. Учеб. пособие для вузов. М., «Высш. школа», 1978г.

61. В.А.Губарев Моделирование времени работы алгоритмов в. системных моделях «Система на кристалле» Сборник трудов 58 научно-технической конференции, часть 1, МИРЭА, Москва, 2009г

62. В.А.Губарев Системное моделирование СБИС СнК и взаимоотношения заказывающих и проектных организаций. «Научный вестник МИРЭА» №1, М., 2008г.

63. А.Н.Волхонский, В.А.Губарев. Использование средств языка 8уз1етС для имитации параллельной обработки данных. «Научный вестник МИРЭА» №4, М., 2008г.

64. Дж. Макконелл. Основы современных алгоритмов. Техносфера, М., 2006 г.

65. В.А. Губарев Статья на специальную тему. Труды ФГПУ«НПО Агат». Спецфонд сс18117, 2008г.

66. В.А. Губарев Особенности верификации цифровых изделий, реализуемых СБИС класса «Система на кристалле». «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.2, М, 2010г.

67. В.А. Губарев Системное моделирование цифровых устройств в стиле блочного проектирования СБИС СнК, «Вопросы радиоэлектроники», Серия «Общетехническая» (ОТ), вып. 2, М, 2010г. стр 132-140.

68. В.А. Губарев, С.О.Воронков Формирование информационной нагрузки на 8уз1ешС-модель в форме транзакций. «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.1, М, 2011г.

69. В.А. Губарев, С.О. Воронков, Г.В.Антюфеев Системное моделирование цифровых устройств в стиле блочного проектирования СБИС СнК, «Вопросы радиоэлектроники», Серия «Электронная вычислительная техника» (ЭВТ) вып.2, М, 2012г. стр.138-146.