Разработка и исследование алгоритмов оптимального размещения компонентов СБИС трёхмерной интеграции тема диссертации и автореферата по ВАК РФ 05.13.12, кандидат наук Кулаков, Андрей Анатольевич

• Кулаков, Андрей Анатольевич
• кандидат наук
• 2016

Оглавление диссертации кандидат наук Кулаков, Андрей Анатольевич

ОГЛАВЛЕНИЕ

Введение

Глава 1. Теоретико-методологические предпосылки задач проектирования СБИС трёхмерной интеграции

1.1 Эволюция конструкций СБИС и задачи САПР

1.2 Теория и модели тепловыделения в СБИС

1.3 Упрощенная тепловая модель

1.4 Алгоритм расчета упрощенной тепловой модели на основе

тепловых оценок

1.5 Тепловая эвристика для алгоритмов размещения элементов СБИС

1.6 Задачи и алгоритмы проектирования СБИС

1.7 Выводы

Глава 2. Исследование возможностей метаэвристических алгоритмов

в решении задач физического проектирования СБИС

2.1 Метаэвристические алгоритмы для задач комбинаторной оптимизации

2.2 Сравнение возможностей метаэвристических алгоритмов в решении задач физического проектирования СБИС

2.3 Метаэвристические алгоритмы в решении задач размещения компонентов СБИС

2.4 Выводы

Глава 3. Разработка и исследование алгоритмов топологического размещения модулей и блоков СБИС трехмерной интеграции

3.1 Постановка задачи 3D топологического размещения

3.2 Алгоритм размещения с интегральным критерием

3.3 Многокритериальный генетический алгоритм топологического размещения

3.4 Экспериментальная оценка эффективности метаэвристических алгоритмов оптимизации планировки кристалла СБИС

3.5 Выводы

Глава 4. Разработка алгоритма тепловой оптимизации размещения

базовых элементов СБИС

4.1 Постановка задачи

4.2 Алгоритм теплового размещения базовых элементов СБИС

4.3 Экспериментальная оценка алгоритма размещения базовых элементов СБИС

4.4 Выводы

Заключение

Список использованной литературы

Введение диссертации (часть автореферата) на тему «Разработка и исследование алгоритмов оптимального размещения компонентов СБИС трёхмерной интеграции»

ВВЕДЕНИЕ

Актуальность темы исследования. В настоящее время трёхмерная (3D) интеграция электронных микросхем признана перспективной технологией, которая благодаря своим преимуществам способна привести к смене парадигмы развития отрасли. Широкое внедрение этой технологии всё ещё сопряжено со значительными техническими и коммерческими трудностями, однако общепризнано, что в области интеллектуальных систем САПР эту технологию ожидает многообещающее будущее.

Большой вклад в разработку и исследование интеллектуальных САПР, эволюционных алгоритмов и биоинспирированного поиска внесли А.Л. Стемпковский, Б.Л. Баталов, И.П. Норенков, А.П. Карпенко, Breuer М.А, S. Goto, N. Sherwani и многие другие. В научной школе ЮФУ в области разработки и исследования методов размещения, планирования и трассировки СБИС известны Лебедев Б.К., Лебедев О.Б., Курейчик В.М., Курейчик В.В., Гладков Л.А и д.р.

Как отмечают многие разработчики, методы проектирования для трёхмерных (3D) ИС существенно отстают от успехов, достигнутых в производственных технологиях. Передовые методологии проектирования двумерных ИС не являются достаточными, чтобы справиться с дополнительной сложностью, вызванной третьим измерением ИС. Следовательно, необходимы новые методы и алгоритмы проектирования, которые будут эффективно справляться с дополнительной сложностью и присущей 3D микросхемам гетерогенностью.

Большинство производственных технологий для трёхмерной интеграции включают соединённые кристаллы или пластины, получая в результате многослойные печатные системы, в которых стандартные полевые транзисторы используются для реализации логических функций. Следовательно, предопределённая скорость логического элемента в сверхбольших интегральных микросхемах трехмерной интеграции (3D СБИС) остаётся постоянной, в то время как производительность межсоединений может быть

значительно улучшена вертикальной укладкой подключенных пластин по сравнению с традиционными двумерными (2Э) микросхемами. В этой связи, вертикальная интеграция является новой парадигмой коммуникации, в которой проектирование межсоединений уделяется особое внимание [1].

Преимуществом трёхмерной интеграции считается резкое снижение длины межсоединений, особенно длины глобальных соединений, которое приводит непосредственно к увеличению быстродействия СБИС [2]. Межсоединения цепей питания также уменьшаются, снижая ёмкость проводников. Кроме того, дополнительно уменьшается общая мощность, рассеиваемая системой межсоединений, так как снижается количество ретрансляторов, включаемых вдоль межсоединений. Наконец, межсоединения связей между прилегающими внутриплатными соединениями ниже, за счёт уменьшения длины, улучшая целостность сигнала.

Другой особенностью 3Э ИС, ещё более значимой, чем уменьшением длины межсоединений, является способность этих систем включать в себя разнородные технологии, расширяющей возможности современной системы-на-кристалле (СнК) и успешно реализующей концепцию облака-на-чипе (ОнЧ). Это определяющая черта 3-0 ИС предлагает уникальные возможности для неоднородных и сложных систем. Подавляющая сфера приложений, таких как медицина, беспроводная связь, военные и потребительские товары, требует высокой производительности и низкой конечной мощности устройств, что решается применением новых технологий трехмерной интеграции. Вместе с тем, гетерогенность 3Э-ИС усложняет процесс автоматизированного проектирования размещения компонентов в многослойной системе, так как потенциальные методики проектирования должны управлять разнообразными характеристиками сопротивления межсоединений и вариациями технологического процесса.

Введение третьего измерения повысило сложность процесса проектирования ИС и задач, поставленных перед системами автоматического

проектирования (САПР). Среди основных проблем физического проектирования СБИС трехмерной интеграции выделяют [3-6]:

• проблемы и ограничения вертикальных межсоединений (TSV), связанные, в первую очередь, с обеспечением высокий пропускной способности TSV межсоединений;

• сложности в разработке 3-D схем, обусловленные с тем, что физическое расстояние между двумя ячейкам, содержащими компоненты СБИС, в схеме снижается, как размещением этих ячеек рядом в горизонтальной плоскости на одной плате, так и в вертикальной - на разных платах, что приводит к увеличению множества решений размещения компонентов, в результате чего происходит экспоненциальный рост времени на расчёты в САПР,

• проблемы нагрева, вызванные особенностями конструкции таких схем. 3-D ИС состоит из разнородных материалов, значительно различающихся

по тепловым свойствам, включая полупроводники, металлы, диэлектрики и полимерные слои для сварки пластин. Несмотря на это, потребляемая мощность этих микросхем уменьшается благодаря значительно более коротким межсоединениям, а плотность мощности увеличивается вследствие большего количества устройств в объёме блока, по сравнению со схемой 2-D. Поскольку плотность рассеиваемой мощности увеличивается, температура пластин на радиаторе пакета может расти, в результате происходит снижение производительности или работа за пределами допустимых тепловых режимов. Поэтому необходимы методики и алгоритмы проектирования на различных этапах маршрута проектирования ИС, такие как синтез, планировки кристалла и размещение базовых элементов внутри блоков, трассировка, обеспечивающие поддержку температуры микросхемы в заданных пределах или снижающие температурные градиенты между пластинами 3-D микросхемы.

Увеличение числа слоёв металла приводит к формированию вычислительных проблем в задачах планировки кристалла и маршрутизации.

Вычислительно эффективные эвристические алгоритмы служат основным инструментом управления увеличением пространства решений для 3Э СБИС.

Традиционные цели или критерии оптимизации, связанные с длиной проводников и площадью кристалла, являются недостаточными для 3Э микросхем, в частности, гетерогенных многослойных интегрированных систем, и связанных с ними проблемами нагрева СБИС, необходимо будет одновременно рассматривать в дополнении к обычным целям и критериям. В первую очередь эти задачи САПР связаны с решением проблем размещения компонентов СБИС трёхмерной интеграции.

Такие цели требуют развития методик многокритериального проектирования, которые ранее были индивидуально разработаны для каждого типа микросхемы. Кроме того, будут необходимы средства САПР и алгоритмы, которые применяют эти новые методы. На сегодняшний день, недостаток этих методов значительно ограничивает развитие гетерогенных 3Э систем и исключает трёхмерные СБИС из эксплуатации важных производственных усовершенствований, достигнутых в последнее время.

Актуальность проблемы разработки и исследования новых и модифицированных алгоритмов размещения компонентов СБИС трёхмерной интеграции, её недостаточная научная разработка определили цель и задачи, объект и предмет данного диссертационного исследования.

Цель диссертационных исследований состоит в повышении эффективности решения задачи размещения компонентов СБИС трёхмерной интеграции с учетом тепловых критериев.

Для достижения поставленной цели диссертационного исследования были сформулированы и решены следующие задачи:

• выявить теоретико-методологические предпосылки и структурировать задачи и алгоритмы проектирования СБИС трёхмерной интеграции;

• разработать алгоритм для выполнения температурных ограничений разбиения площади размещения в ячейках стандартных конструкций и тепловую модель СБИС трехмерной интеграции

• провести сравнительный анализ возможностей метаэвристических алгоритмов и анализ практики их применения в решении задач размещения компонентов СБИС;

• разработать алгоритм оптимизации размещения модулей и блоков СБИС;

• разработать алгоритм размещения базовых элементов СБИС;

• сформировать подсистему программного обеспечения САПР для экспериментальной оценки эффективности предлагаемых метаэвристических алгоритмов;

• исследовать эффективность предложенных алгоритмов с помощью численных экспериментов.

Объектом исследования являются задачи САПР по оптимизации размещения компонентов СБИС.

Предметом исследования являются метаэвристические, биоинспирированные и генетические алгоритмы оптимизации размещения компонентов СБИС.

Методы исследования. В работе использовались методы системного анализа, метаэвристические методы решения №-трудных задач, математический аппарат теории графов и эволюционных вычислений. Численные эксперименты по исследованию предложенных алгоритмов проводились по стандартной методике эталонных тестов МСКС.

Научная новизна результатов, полученных в диссертационной работе, заключается в следующем:

1. Разработан алгоритм расчета упрощённой тепловой модели на

основе тепловых оценок. В отличие от существующих методик и алгоритмов, использует приближенную функцию проводимости на дискретной сетке. Алгоритм позволяет рассчитывать тепловую модель на различных фазах размещения с необходимой для каждого этапа точностью. Это позволяет снизить вычислительную сложность расчета тепловой модели (пункт 3 паспорта специальности 05.13.12), 35-38 страницы диссертационной работы.

2. Разработан механизм тепловой эвристики для алгоритмов размещения.

Эвристика основана на методе разбиений, расширенном для СБИС трехмерной интеграции. В отличие от существующих эвристик, она рассчитывается с помощью дельта-вектора температуры прилегающих ячеек, и определяет, будет ли принято перемещение ячейки в процессе размещения. Это позволяет уменьшить градиент теплового распределения СБИС (пункт 3 паспорта специальности 05.13.12) уже на стадии разбиения схемы, 38-41 страницы диссертационной работы.

3. Разработан алгоритм размещения с интегральным критерием,

основанный на методе имитации отжига. В отличие от существующих методов, в предложенном алгоритме используется представление на основе транзитивного замыкания графов, а так же введены глобальные и локальные операторы изменения графа. Целевая функция учитывает длину проводников, максимальный градиент температуры, или взвешенную сумму этих критериев. Это позволяет решать задачу оптимизации топологии СБИС трехмерной интеграции с улучшением тепловых параметров схемы (пункт 3 паспорта специальности 05.13.12), 100-105 страницы диссертационной работы.

4. Разработан многокритериальный генетический алгоритм размещения. В отличие от существующих подходов, в алгоритме используется эвристика на основе деления блоков на категории «горячий» и «холодный», что дает возможность выбирать лучшие точки размещения блоков в зависимости от того, является блок радиатором или источником тепла (пункт 3 паспорта специальности 05.13.12), 106-1110 страницы диссертационной работы.

5. Разработан алгоритм оптимизации теплового размещения базовых элементов, обеспечивающий предпочтительный профиль распределения тепла в СБИС трехмерной интеграции. В отличие от существующих, в предложенном алгоритме используются операторы локального и глобального перемещения, применяемые на разных этапах размещения, и включающие в

л

себя метрику оптимизации на основе тепловых «окон» размером t. Алгоритм позволяет существенно снизить температуру схемы с небольшим увеличением

длины проводников (пункт 3 паспорта специальности 05.13.12), 133-143 страницы диссертационной работы.

Практическая ценность работы состоит в том, что основные теоретические положения доведены до конкретных методик и алгоритмов. Разработанные методы, модели, алгоритмы топологического планирования СБИС трехмерной интеграции с учетом тепловых критериев в процессе проведения экспериментальных исследований на реальных архитектурах (бенчмарках) показали их пригодность к синтезу решений, близких к оптимальным. Второй основной научный результат диссертационной работы состоит в разработке нового гибридного биоинспирированного алгоритма решения задачи теплового размещения базовых элементов СБИС, который реализован в виде программы на языке С++ в виде готовой подсистемы САПР.

Реализация результатов работы. Основные теоретические и практические результаты, полученные в диссертационной работе, использованы в ряде научно-исследовательских работ, проводимых в Южном федеральном университете на кафедрах Систем автоматизированного проектирования и Дискретной математики и методов оптимизации.

Материалы диссертации внедрены в учебный процесс на кафедре Систем автоматизированного проектирования в Южном федеральном университете в цикле лекций и практических занятий по курсам «Автоматизация конструкторского и технологического проектирования», «Методы оптимизации» и «Эволюционное моделирование и генетические алгоритмы».

Апробация работы. Основные результаты диссертационной работы обсуждались и были одобрены на VI Всероссийской научно-техническая конференции «Проблемы разработки перспективных микро- и наноэлектронных систем-2014» (Москва, 2010-2014), Международных научно-технических конференциях «Интеллектуальные САПР» (п. Дивноморское, 2010-2014), VII Международная научно-практическая конференция "Интегрированные модели и мягкие вычисления в искусственном интеллекте" (г.Коломна, 2013), Молодежной научно-технической конференции

«Интеллектуальные системы - 2011» («ИС-2011»), X Всероссийская научная конференция молодых ученых аспирантов и студентов «Информационные технологии, системный анализ и управление» (Таганрог, 2012г.), конгресс по интеллектуальным системам и информационным технологиям «ЛК-ГТ'12» (Дивноморское, 2012г.), конгрессе по интеллектуальным системам и информационным технологиям «^-ГГ'14» (Дивноморское, 2014г.).

Публикации. Результаты диссертации отражены в 8 источниках, включая 5 работ в изданиях, рекомендованных ВАК, а так же 2-х свидетельствах о регистрации программ.

Личный вклад автора заключается в разработке подходов, методов, алгоритмов поиска оптимальных решений с учетом тепловых критериев в задачах конструкторского проектирования 3D СБИС.

Структура и объем работы. Диссертация изложена на 164 страницах, состоит из введения, четырёх глав, заключения и содержит 42 рисунка и 8 таблиц. Список литературы включает 143 источников.

Во Введении показана актуальность, сформулированы основные задачи исследований, указаны полученные в работе научные результаты, их практическая значимость. Приводится структура и характеристика разделов работы.

В первой главе приводится постановка задачи исследования. Проведен анализ эволюции конструкций СБИС и задач САПР. Идентифицированы особенности теории и моделей тепловыделения в СБИС. Сформулирована постановка задачи, получены компактная и упрощённая тепловые модели и решения задачи теплового размещения компонентов СБИС на основе метода разбиений. Структурированы задачи и алгоритмы проектирования СБИС.

Во второй главе исследованы возможности метаэвристических алгоритмов в решении задач физического проектирования СБИС. Проведенные исследования позволили сделать выводы о том, что предложенный модифицированный гибридный алгоритм размещения элементов СБИС, основанный на использовании генетического алгоритма, позволяет снизить

временные затраты на получение качественных решений, по сравнению с использованием только генетического поиска.

В третьей главе проводится постановка задачи 3Э топологического размещения, а также разработка и исследование алгоритмов оптимизации размещения модулей и блоков СБИС, обосновывается подсистема программного обеспечения САПР. Приведена экспериментальная оценка эффективности метаэвристических алгоритмов оптимизации планировки кристалла СБИС.

В четвёртой главе проведена разработка модифицированного алгоритма, основанного на методе имитации отжига, имеющего фазы локального и глобального улучшения решения и обеспечивающего обеспечивающие дифференцированное распределение температур в разных слоях микросхемы, а так же минимизирующего количество межуровневых соединений и общую длину проводников. Дана экспериментальная оценка алгоритма оптимизации размещения базовых элементов СБИС, показавшая преимущество разработанного алгоритма перед существующими аналогами.

В Заключении приводятся основные результаты, полученные в диссертационной работе.

В приложениях приведены копии актов внедрения, свидетельства об официальной регистрации программы для ЭВМ.

ГЛАВА 1. ТЕОРЕТИКО-МЕТОДОЛОГИЧЕСКИЕ ПРЕДПОСЫЛКИ ЗАДАЧ ПРОЕКТИРОВАНИЯ СБИС ТРЁХМЕРНОЙ ИНТЕГРАЦИИ

1.1 Эволюция конструкций СБИС и задачи САПР

1.1.1 Развитие конструкций СБИС

Драйвером развития технологии сверхбольших интегральных схем (СБИС) стали ограничения в повышении производительности систем на основе интегральных микросхем (ИС) со степенью интеграции 109 элементов на кристалле из-за влияния межсоединений, а многоуровневое расположение кристаллов позволяет существенно сократить длину межсоединений 2D-чипов. Другой важной причиной совершенствования 3D-интеграции стала разработка четырёх ключевых 3D-технологий: совмещение, сварка и утонение пластин, а также создание межслойных соединений.

Технология 3D-ИС активно разрабатывается во всем мире. Она стала основной в кремниевых промежуточных слоях, системах с широкой полосой пропускания и гетерогенных продуктах для высокопроизводительных и компактных интеллектуальных систем с низким энергопотреблением [1-3].

Процесс 3D-интеграции пластин выполняется соединением пластин и реализацией TSV-межсоединений. Этот метод позволяет объединять пластины из различных материалов, содержащих различные функциональные элементы, выполненные по различным технологиям, то есть осуществлять гетероинтеграцию микросхем.

Выделяются три основных метода 3D-интеграции [4-5]:

• интеграция кристаллов;

• формирование 3D-транзисторных структур на кристалле;

• формирование 3D-структур на пластине в ходе конечных операций обработки.

В настоящее время главный вектор исследований и разработок 3D-интеграции ориентирован на изучение тепловой, механической, электрической надежности интегрированных систем 3D-TSV с особым упором на управление

тепловыми режимами SD-систем. Разработки в области SD-интеграции переходят от систем на платформе кристалл-на-кристалле к системам на платформе кристалл-на-пластине.

Введение третьего измерения повысило сложность процесса проектирования ИС. При этом, наряду с основными проблемам физического проектирования СБИС трехмерной интеграции, такими как с обеспечением высокий пропускной способности TSV межсоединений и увеличение пространства решений при размещения компонентов, особое значение приобретают проблемы нагрева в СБИС [6-13]. На рисунке 1.1 на примере изменения температурного диапазона тепловых карт для схемы с 4 слоями показано, как возрастает температура в SD-ИС от слоя к слою.

^■140

(с) Ы)

Рисунок 1.1. - Изменения температурного диапазона тепловых карт с ростом

сложности 3Б-ИС: (а) 4-й слой, (б) 3-й слой, (с) 2-й слой, (ё) 1-й слой

Для многих высокопроизводительных микропроцессоров в связи с большим размером матрицы и большой рассеиваемой мощностью, типичным является разница температуры в 30°-50°С между областями с высокой

активностью переключения (например, процессор) и с низким уровнем активности (например, памяти). Потенциально, эти большие пространственные распределения могут вызвать функциональные сбои.

3-0 система состоит из разнородных материалов, значительно различающихся по тепловым свойствам, включая полупроводники, металлы, диэлектрики и полимерные слои для сварки пластин. Несмотря на это, потребляемая мощность этих микросхем уменьшается благодаря значительно более коротким длинам проводников, а плотность мощности увеличивается вследствие большего количества устройств в объёме блока, по сравнению со схемой 2-0. Поскольку плотность рассеиваемой мощности увеличивается, температура пластин ИС возрастает, в результате происходит снижение производительности и повышение температурных градиентов, которые могут ускорить износ схемы и привести к деградации полупроводников [8,14]. Поэтому необходимы новые методики и алгоритмы проектирования на различных этапах маршрута проектирования ИС, таких как синтез, планировка кристалла и размещение блоков, трассировка, обеспечивающие снижение температурных градиентов между пластинами 3-0 микросхемы.

Необходимы два ключевых элемента для создания успешной стратегии управления температурным режимом: тепловая модель, описывающая термическое поведение микросхемы, и методы и алгоритмы проектирования, ориентированные на снижение температурных градиентов между пластинами 3-0 стека при сохранении температуры в пределах допустимых уровней. Основные требования тепловой модели составляют высокая точность и низкая сложность, в то же время методы теплового проектирования должны обеспечивать проектирование микросхем без значительных затрат времени на вычисления [15-17]. Для снижения сложности процесса моделирования чаще всего используются стандартные методы анализа теплообмена, например, методы конечных разностей, конечных элементов, и методы граничных элементов. Также необходима разработка простых аналитических представлений, чтобы описывать температуру в пределах 3-0 системы [12].

Методы «тепловой» оптимизации могут быть классифицированы следующим образом:

1) тепловые стратегии, которые улучшают тепловой профиль за счет оптимизации топологии схемы

2) методики, которые используют теплоотводящие соединения [18].

В настоящей работе рассматриваются методы 1-го типа. Рассмотрим задачи САПР СБИС и маршрут проекта, которые являются основой построения квазиоптимальных с точки зрения теплового профиля схем.

1.1.2 Задачи САПР СБИС

Маршрут проектирования определяет последовательность процедур проектирования, используемых на всех этапах разработки, - от выработки и формализации идеи до проведения тестирования готовых изделий. Чаще всего, при проектировании специализированных интегральных схем используется нисходящая модель маршрута проектирования [19-21].

На основании данных синтеза топологии разрабатывают и оптимизируют план кристалла, размещая библиотечные элементы и межсоединения неким оптимальным образом. После разработки топологии можно повторно выполнить формирование файла задержек и последующее временное моделирование, учитывающее влияние межсоединений.

Маршрут проектирования СБИС с учетом тепловых требований содержит следующие основные этапы.

1. Формальное описание проекта - проектирование СБИС осуществляется с использованием либо языка моделирования аппаратных средств (HDL Verilog, VHDL) или использованием разработанной принципиальной схемы. В обоих случая используются специальные средства САПР от производителей Mentor Graphics, Synopsys, Сadence, Magna.

2. Логический синтез - средства САПР от производителей, указанных выше обеспечивают генерацию перечня логических вентилей и их межсоединений (netlist).

3. Разбиение на модули - большая система разбивается на модули, которые можно проектировать как отдельные СБИС или сложнофункциональные одной СБИС. Группирование компонентов производится по критерию связности, что необходимо или для размещения формируемых групп в отдельных чипах при многокристальной реализации, или для определения их взаимного расположения в одном кристалле в процессе выполнения последующей процедуры.

4. Логическое моделирование дизайна СБИС - проверка всех функциональных параметров и характеристик СБИС на логическом уровне. Если моделирование не даёт корректных результатов, то этапы 1,2,3 повторяются до достижения успеха.

5. Топологическое размещение - размещение модулей и блоков из списка логических вентилей и соединений на площади кристалла СБИС. Floorplanning заключается в определении ориентировочного взаимного расположения блоков структурной схемы на кристалле (при многокристальном исполнении блоки предварительно распределяются между кристаллами) и внешних выводов блоков. Это позволяет приблизительно оценить длины связей и, следовательно, задержки в передаче данных уже в самом начале разработки.

6. Размещение базовых элементов внутри блоков - выбор размещения базовых библиотечных элементов в блоках.

7. Трассирование и разводка межсоединений - соединение базовых библиотечных элементов, модулей и блоков между собой. Трассировка состоит из глобальной фазы, во время которой намечается положение трасс, и детальной, которая, в свою очередь, подразделяется на канальную и локальную.

К процедурам конструкторского проектирования относят планирование кристалла, размещение компонентов и трассировку межсоединений. Расчёт задержек в межсоединениях и их использование в процедуре верификации позволяют уточнить параметры быстродействия схемы.

На рис. 1.2 показан маршрут цикла физического проектирования ИС трехмерной интеграции по технологии TSV с акцентом на тепловую оптимизацию схемы [49].

Рисунок 1.2. - Маршрут физического проектирования СБИС с учетом тепловых

Список литературы диссертационного исследования кандидат наук Кулаков, Андрей Анатольевич, 2016 год

СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ

1. IFTLE 18 The 3D IC Forum at 2010 Semicon Taiwan. [Электронный ресурс]. URL: http://electroiq.com (дата обращения: 22.11.2014).

2. Черняк Л. Электроника третьего измерения // Открытые системы. -2014. - №3.

3. Юдинцев В. Трехмерная кремниевая Технология Что, где, когда? // ЭЛЕКТРОНИКА: НТБ. - 2011. - №4. - С. 70-75.

4. Albert M. Young A.M., Koester S.J. 3D Process Technology Considerations. /In: Y. Xie et al. (eds.), Three-Dimensional Integrated Circuit Design. - 2010. - P. 15-32.

5. Friedman E.G. 3-D Design: Architectures, Methodologies, and Test Circuits. - 2nd Design for 3-D Silicon Integration Workshop, June 11, 2010.

6. Gómez D.C. Thermal Aware Design Techniques for Multiprocessor Architectures in Three Dimensions. - Thesis Doctoral. Universidad Complutense de Madrid, 2013.

7. Pavlidis V. F., Friedman E. Three-dimensional integrated circuit design. - Morgan Kaufmann Publishers Inc., MA, USA, 2009.

8. Rhines W. 3D-IC Evolution Is Similar to Previous Semiconductor Technology Transitions. - WCR, 3D-IC Challenges, March 2011.

9. Xie Y., et al. Three-Dimensional Integrated Circuit Design. EDA, Design and Microarchitectures. - Springer Science+Business Media, 2010.

10. Choobineh L., Ankur J. Determination of temperature distribution in 3D ICs with unequally sized die. //Applied Thermal Engineering Journal. - 2013. - Vol. 56. - P.176-184.

11. Cong J. From Design to Design Automation /ISPD'14 International Symposium on Physical Design Petaluma, CA, USA. - March 30 - April 02, 2014.

12. Pavlidis V. F., Friedman E. Interconnect-Based Design Methodologies for Three-Dimensional Integrated Circuits // Proceedings of the IEEE. - January 2009. - Vol. 97, №1. - P. 123-140.

13. Raghuvanshi S., et al. A Review on Thermal Aware Optimization of Three Dimensional Integrated Circuits (3D ICs) // International Journal Of Modern Engineering Research (IJMER). - December 2014. - Vol. 4, №12. - P. 31-41.

14. Chiang T.-Y., et al. Thermal analysis of heterogeneous 3-D ICs with various integration scenarios. /In: Proceeding IEEE Int. Electron Devices Meeting. -December 2001. - P. 681-684.

15. Digele G., et al. Fully coupled dynamic electro-thermal simulation //IEEE Trans. Very Large Scale (VLSI) Systems. - September 2007. - Vol. 5. - P. 250-257.

16. Wilkerson P., et al. Compact thermal model analysis for 3-D integrated circuits. /In: Proc. Int. Conf. Mixed Design Integr. Circuits Syst. - Jun. 2004. - P. 277-282.

17. Kleiner M.B., et al. Thermal analysis of vertically integrated circuits. /In: Proceeding IEEE Int. Electron Devices Meeting. - December 2005. - P. 487-490.

18. Banerjee K., et al. 3-D ICs: A novel chip design paradigm for improving deep-submicrometer interconnect performance and systems-on-chip integration. /Proceeding IEEE. - May 2001. - Vol. 89. - P. 602-633.

19. VLSI Design. Ed. E. Tlelo-Cuautle. - Publisher: InTech, 2012.

20. Handbook of algorithms for physical design automation / edited by Charles J. Alpert C.J, et al. - Taylor & Francis Group, LLC, 2009.

21. Jiang J-H.R. Introduction to Electronic Design Automation. -Department of Electrical Engineering National Taiwan University, 2011.

22. Sherwani N.A. Algorithms for VLSI Physical Design and Automation. -New Delhi: Springer (India) Private Limited, 2005.

23. Chen D. Design Automation for Microelectronics. /In: Springer Handbook of Automation, 2009. - P. 653-670.

24. Аракелян В.А. Трехмерная интеграция и задачи для систем автоматизированного проектирования // Интернет-журнал «НАУКОВЕДЕНИЕ». - Выпуск 2, март - апрель 2014. -http: //publ .naukovedenie.ru.

25. Yang J-s, et al. TSV Stress Aware Timing Analysis with Applications to 3D-IC Layout Optimization. - ACM Design Automation Conference, 2010

26. Jang C., Chong J. Thermal-Aware Floorplanning with Min-cut Die Partition for 3D ICs // ETRI Journal. - August 2014. - Vol. 36, №4. - P. 635-642.

27. Krit A., et al. Exploiting Die-to-Die Thermal Coupling in 3D IC Placement. /Proc. Design Automation (DAC). - 49th ACM/ IEEE DAC. - 2012. -P.741-746.

28. Luo G., et al. An Analytical Placement Framework for 3-D ICs and Its Extension on Thermal Awareness // IEEE Transaction Computer-Aided Design of Integrated Circuits Systems. - 2013. - Vol. 25, №4. - P. 510-523.

29. Oprins H., et al. Fine grain thermal modelling and experimental validation of 3D-ICs //Microelectronics Journal. - 2011. - Vol.42. - P. 572-578.

30. Ayala J.L., et al. Thermal modeling and analysis of 3D multiprocessor chips //Integration, the VLSI Journal. - 2010. - Vol. 43. - P. 327-341.

31. Bazaz R. Design exchange formats for assessing ohmic drops and thermal profiles in three dimensional integrated circuits. - A Thesis Presented to The Academic Faculty. - Georgia Institute of Technology. - May 2013.

32. Colgan E.G., et al. Measurement of microbump thermal resistance in 3D chip stacks. /In: Proceeding IEEE Semiconductor Thermal Measurement and Management Symposium. - 2012. - P. 1-7.

33. Cuesta D., et al. Thermal-aware floorplanner for 3D IC, including TSVs, liquid microchannels and thermal domains optimization // Applied Soft Computing. -September 2015. - Vol. 34 Issue C. - P. 164-177.

34. Frantz F., et al. 3D IC floorplanning: Automating optimization settings and exploring new thermal-aware management techniques // Microelectronics Journal. - 2012. - Vol. 43. - P. 423-432.

35. Samal S.K., et al. Fast and Accurate Thermal Modeling and Optimization for Monolithic 3D Ics / In: DAC '14 Proceedings of the 51st Annual Design Automation Conference. - San Francisco, CA. - 2014. - P. 1-6.

36. Venkatadri V., et al. A review of recent advances in thermal management in three dimensional chip stacks in electronic systems. // ASME Journal Electronic Packaging. - 2011. - Vol. 133, №4.

37. Кулаков А.А., Курейчик В.М. Метод размещения блоков СБИС трехмерной интеграции // Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть I. С. 167-170.

38. Кулаков А. А. Курейчик В.М. Подсистема планирования сверхбольших интегральных схем трехмерной интеграции с учетом взаимного теплового влияния элементов // Программные продукты и системы. - 2014. - № 1. - С. 131-136.

39. Лебедев Б.К., Меркухин Е.Н. Оптимизация тепловых характеристик при размещении элементов. / Вопросы радиоэлектроники. Серия: "Электронная вычислительная техника (ЭВТ). - 1988. - № 11. - С.186-194.

40. Лебедев О.Б. Оптимизация методом генетического поиска тепловых характеристик при размещении элементов СБИС. / Известия ТРТУ. Тематический выпуск «Интеллектуальные САПР», 2003. - С. 102-107.

41. Фокин В.М., Бойков Г.П., Видин Ю.В. Основы технической теплофизики. - М.: Изд-во "Машиностроение-1", 2004. - 172 с.

42. CFD-ACE+ Module Manual, Vol. I, Version 2002.

43. Tsai C., Kang S. Cell-level placement for improving subtrate thermal distribution // IEEE Transactions on Computer-Aided Design. - February 2010. -Vol. 19, №2. - P. 253-266.

44. Banerjee K., et al. On thermal effects in deep sub-micron VLSI interconnects. / Proceedings of the ACM. - IEEE Design Automation Conference. -2009. - P. 885-891.

45. Sun W., Sechen C. Efficient and effective placement for very large circuits // IEEE Transactions on Computer-Aided Design. - March 2005. - Vol. 14, №3. - P. 349-359.

46. Марченко А.М. Математические методы проектирования топологии СБИС. - http://mk.cs.msu.rU/images/8/80/Marchenko-VSLI-models-2015.pdf, 2015.

47. Alpert C. J., et al. Faster minimization of linear wirelength for global placement // IEEE Transactions on Computer-Aided Design. - January 2008. - Vol. 17, №1. - P.3-13.

48. Chen G., Sapatnekar S. Partition-Driven Standard Cell Thermal Placement /In: Proceeding ISPD '03 Proceedings of the 2003 international symposium on Physical design. - P. 75-80.

49. Chu C., Wong D. F. A matrix synthesis approach to thermal placement // IEEE Transactions on Computer-Aided Design. - November 2008. - Vol. 17, №11. -P. 1166-1174.

50. Trottenberg U., Oosterlee C., Schuller A. Multigrid. - New York: Academic Press, 2001.

51. Cong J., et al. Net partitions yield better module partitions /29th ACM/IEEE Design Automation Conference , 2002. Anaheim, CA. - P. 47-52.

52. Areibi S., Vannelli A. Circuit partitioning using a tabu search approach / IEEE International Symposium on Circuits and Systems. - March, 2003. - Chicago, Illinois. - P. 1643-1646.

53. Palesi M., Givargis T. Multi-Objective Design Space Exploration Using Genetic Algorithms /In: Proceedings of the 10th international symposium on Hardware/software codesign. - 2002. - ACM Press, Estes Park, Colorado. - P. 67-72.

54. Wang L., et al. Objective Functions for Fixed-Outline Floorplanning //ITC CSCC 2008. - P. 569-572.

55. Moffitt M.D., et al. Constraint-Driven Floorplan Repair //ACM Transaction on Design Automation of Electronic Systems. - 2008. - Vol. 13, №4. -P. 1-13.

56. Kahng A.B., et al. VLSI Physical Design: From Graph Partitioning to Timing Closure. - Springer Science+Business Media B.V., 2011.

57. Elmiligi H. Power-Aware Mapping for 3D-NoC Designs using Genetic Algorithms // Procedia Computer Science. - 2014. - №34. - P. 538-543.

58. Das A., et al. An Elitist Area-Power Trade off in VLSI Floorplan Using Genetic Algorithm. / 2012 7th International Conference on Electrical and Computer Engineering 20-22 December, 2012, Dhaka, Bangladesh. - P. 729-732.

59. Ерошенко И.Н. Планирование кристалла СБИС с учётом энергопотребления // МЭС-2012. - Октябрь 2012.

60. Healy M., et al. Multiobjective Microarchitectural Floorplanning for 2-D and 3-D ICs // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. - 2007. - Vol. 26, №1. - P. 38-52.

61. Chu C. Placement /In: Electronic Design Automation: Synthesis, Verification, and Test. - Morgan Kaufmann, San Francisco, 2009. - P. 635-685.

62. Pan M., Chu C. An Efficient and Effective Detailed Placement Algorithm / Computer-Aided Design, 2005. - ICCAD-2005. IEEE/ACM International Conference.

63. Wu X., et al. Scan-Chain Design and Optimization for Three-Dimensional Integrated Circuits // ACM Journal on Emerging Technologies in Computing Systems. - July 2009. - Vol. 5, №2. - Article 9.

64. Pangracious V., et al. Physical Design Exploration of 3D Tree-based FPGA Architecture. /GLSVLSI '13 Proceedings of the 23rd ACM international conference on Great lakes symposium on VLSI. - Paris, 2013.

65. Marrakchi Z. Exploration and optimization of tree-based FPGA architectures. Hardware Architecture. - Thesis University Pierre et Marie Curie -Paris VI, 2008.

66. Sheng Y., Takahashi A. A Simulated Annealing Based Approach to Integrated Circuit Layout Design. - http://www.intechopen.com/books/simulated-annealing-single-and-multiple-objective-problems/a-simulated-annealing-based-approach-to-integrated-circuit-layout-design, 2012.

67. Danassis P. A Novel 3-D FPGA Placement Algorithm based on Ant Colony Optimization. - Thesis for the degree of Diploma in Electrical and Computer Engineering. - National Technical University of Athens, 2015.

68. Комбинаторная оптимизация: теория и алгоритмы / Корте Б., Фиген Й.; пер. с англ. Бабенко М. А. - М.: МЦНМО, 2015. - 719 с.

69. Kureichik V.M., Lebedev B.K., Lebedev O.B. Channel routing based on ant colony adaptive behavior model//Journal of Computer and Systems Sciences International. - 2015. - V. 54., №2. - P. 278-293.

70. Гладков Л.А., Курейчик В.В., Курейчик В.М. Генетические алгоритмы / Под ред. В.М. Курейчика. - 2-е изд. - М.: Физматлит, 2010.

71. Ванидовский В.А., Лебедев О.Б. Двумерная упаковка в полуограниченную полосу на основе моделирования адаптивного поведения муравьиной колонии. / Известия ЮФУ. Технические науки. - 2014. - № 7 (156). - С. 34-42.

72. Chen T.-Ch., Chang Y.-W. Modern Floorplanning Based on B*-Tree and Fast Simulated Annealing // IEEE Transaction on CAD. - 2006. - Vol. 25, №4. -P. 637-650.

73. Zhang Y., Wu L. A Robust Hybrid Restarted Simulated Annealing Particle Swarm Optimization Technique // Advances in Computer Science and its Applications. - March 2012. - Vol. 1, №1. - P. 5-8.

74. Zomaya A.Y., Kazman R. Simulated Annealing Techniques. /In: Algorithms and theory of computation handbook. - Chapman & Hall/CRC, 2010. - P. 33.1-33.18.

75. Batra D. Analysis of Floorplanning Algorithms in VLSI Physical Designs // International Journal of Advanced Technology & Engineering Research (IJATER) - September 2012. - Vol. 2, Issue 5. - P. 62-71.

76. Курейчик В.В., Курейчик В.М., Родзин С.И. Теория эволюционных вычислений. - М.: Издательская фирма «Физико-математическая литература», 2012.

77. Курейчик В.М., Лебедев Б.К., Лебедев О.Б. Гибридный алгоритм разбиения на основе природных механизмов принятия решений // Искусственный интеллект и принятие решений. - Москва: Изд-во Институт системного анализа РАН, 2012. - С. 3-15.

78. Gore C., et al. Genetic Algorithms /In: VLSI Floorplanning // International Journal of Engineering Research & Technology (IJERT). - October -2012. - Vol. 1, Issue 8. - P. 1-6.

79. Ерошенко И.Н. Методы адаптации генетических алгоритмов к задаче планирования СБИС // Труды конгресса по интеллектуальным системам и информационным технологиям «IS-IT'll». - М: Физматлит. - 2011. - Т.3. - С. 138-145.

80. Shanavas H., Gnanamurthy R. K. Physical Design Optimization Using Evolutionary Algorithms // International Journal of Computer and Electrical Engineering. - June 2012. - Vol. 4, №3, - P. 373-379.

81. Ерошенко И.Н. Обзор современных моделей эволюционных вычислений для решения задачи планирования СБИС. // Известия ЮФУ. Технические науки. - Т. 120, №7. - Изд-во ТТИ ЮФУ, 2011 - С. 45-51.

82. Лопатин А.С. Метод отжига // Стохастическая оптимизация в информатике. - СПб. : Изд-во СПбГУю - Вып. 1. - 2005. - С. 133-149.

83. Vanier M.C., Bower J.M. A Comparative Survey of Automated Parameter-Search Methods for Compartmental Neural Models // Journal of Computational Neuroscience. - 2009. - Vol.7. - P. 149-171.

84. Weavera C.M., Wearne S.L. The role of action potential shape and parameter constraints in optimization of compartment models // Neurocomputing. -2006. - Vol.69. - P. 1053-1057.

85. Zolfaghari S., Liang M. A comparative study of simulated annealing, genetic algorithm and tabu search for solving binary and comprehensive machine grouping problems //International Journal of Production Research. - 2002. - Vol.40, №9. - P. 2141-2158.

86. Тикиджи-Хамбурьян Р.А. Модификация генетического алгоритма на основе элитарного отбора для поиска параметров биологически обоснованных моделей нейронов. // Нейроинформатика. - 2008. - Том 3, №1. -С. 1-12.

87. Львович Я. Е., Каширина И. Л. Разработка методов решения многокритериальной задачи оптимального резервирования // Вестник ВГТУ. 2013. №6-2. URL: http://cyberleninka.ru/article/n7razrabotka-metodov-resheniya-mnogokriterialnoy-zadachi-optimalnogo-rezervirovaniya (дата обращения: 04.12.2014).

88. Курейчик В.М. Биоинспирированный поиск с использованием сценарного подхода // Известия ЮФУ. Технические науки. - 2010. - № 7 (108). - C. 7-13.

89. Курейчик В.В, Курейчик Вл.Вл. Архитектура гибридного поиска при проектировании. /Известия ЮФУ. Технические науки. Тематический выпуск «Интеллектуальные САПР». - Таганрог: Изд-во ТТИ ЮФУ, 2012, - № 7 (132) - С. 22-27.

90. Sathiamoorthy S., Andaljayalakshmi G. Hybrid Genetic Algorithm for VLSI Macro Cell Layout. /In: Soft Computing and Industry. Recent Applications. -Springer. - 2002. - P. 791-798.

91. Schnecke V., Vornberger O. Hybrid Genetic Algorithms for Constrained Placement Problems //IEEE Transactions on Evolutionary Computation, Volume 1, Number 4, November 2007. - P. 266-277.

92. Курейчик В.М. Гибридные генетические алгоритмы // Известия ЮФУ. Технические науки. - 2007. - № 2 (77). - C. 5-12.

93. Areibi S. Memetic Algorithms for VLSI Physical Design: Implementation Issues. /Genetic and Evolutionary computation Conference, July,2001. - San Fransisco, California. - P. 140-145.

94. Shanavas H., Gnanamurthy R. K. Physical Design Optimization Using Evolutionary Algorithms // International Journal of Computer and Electrical Engineering. - June 2012. - Vol. 4, №3, - P. 373-379

95. Devi K.A. Algorithms for CAD Tools VLSI Design. /In: VLSI Design. Ed. E. Tlelo-Cuautle. - Publisher: InTech, 2012. - P. 129-166.

96. Feo T., Resende M. Greedy randomized adaptive search procedures //Journal of Global Optimization. - 2005. - №6, - P. 109-133.

97. Levine J., Ducatelle F. Ant Colony Optimization and Local Search for Bin Packing and Cutting Stock Problems //Journal of the Operational Research Society, Special Issue on Local Search. - July 2004. - Vol. 55, №7. - P. 705-716.

98. Gill S.S., et al. Genetic Algorithm Based Approach To Circuit Partitioning // International Journal of Computer and Electrical Engineering. - April, 2010. - Vol. 2, №2. - P. 196-202.

99. Arora M., Lall G.C. (2013).Circuit partitioning in VLSI design: an ant colony optimization approach // International Journal of Advances in Engineering & Technology. - Mar. 2013. - P. 536-541.

100. Choi W., Bazargan K. Hierarchical global floorplacement using simulated annealing and network flow area migration. / Proceedings -Design, Automation and Test in Europe, DATE, 2003. - P. 11104-11105.

101. Lichen Z., et al. An Efficient Simulated Annealing Based VLSI Floorplanning Algorithm for Slicing Structure. / 2012 International Conference on Computer Science and Service System. - 2012. - P. 327-321.

102. Zang M., et al. Thermal Placement Optimization of Stacked Chips Based on Partheno-genetic Algorithm // Journal of Information & Computational Science. -2013. - Vol. 10, №2. - P. 553-562.

103. Berntsson J, Tang M. A Slicing Structure Representation for the Multilayer Floorplan Layout Problem. /In: G.R. Raidl et al. (Eds.): EvoWorkshops. -Springer-Verlag Berlin Heidelberg, 2004. - P. 188-197.

104. Stockmeyer L. Optimal orientations of cells in slicing floorplan designs //Information and Control. - 2003. - Vol. 57, №(2-3). - P. 91-101.

105. Cuesta-Infante A., et al. Comparative study of meta-heuristic 3D floorplanning algorithms // Neurocomputing. Part A - October 2014. - P. 67-81.

106. Arnaldo I., et al. Power profiling-guided floorplanner for thermal optimization in 3D multiprocessor architectures. /In: Proceedings of the 21st international conference on Integrated circuit and system design: power and timing modeling, optimization, and simulation. - Springer-Verlag, Berlin, Heidelberg, 2011. - P. 11-21.

107. Cuesta Gomez D., et al. A combination of evolutionary algorithm and mathematical programming for the 3D thermal-aware floorplanning problem. /In: Proceedings of the 13 th annual conference on Genetic and evolutionary computation.

- ACM, New York, 2011. - P. 1731-1738.

108. Kleiner M. B., et al. Performance and improvement of the memory hierarchy of risc-systems by application of 3-D technology //IEEE Transactions on Components, Packaging, and Manufacturing Technology. - 2006. - Vol. 19, №4. - P. 709-718,

109. Tremblay M., et al. A three dimensional register file for superscalar processors. /Proceedings of the 28th HICSS. - 2005. - P. 191-201.

110. Puttaswamy K., Loh G. The impact of 3-dimensional integration on the design of arithmetic units. /Proceedings of ISCAS 2006, pp. 4951-4954, May, 2006.

111. Puttaswamy K., Loh G. Dynamic instruction schedulers in a 3-dimensional integration technology. /Proceedings of ACM/IEEE GLS-VLSI 2006. -May 1, 2006. - P. 153-158.

112. Cuesta D., et al. 3D thermal-aware floorplanner using a MILP approximation //Microprocessors and Microsystems. - 2012. - Vol. 36. - Special Issue on Design of Circuits and Integrated Systems. - P. 344-354.

113. Hiroyuki Y., et al. The 3D-packing by meta data structure and packing heuristics (Special Section on Discrete Mathematics and Its Applications) //IEICE transactions on fundamentals of electronics, communications and computer sciences.

- 2000. - Vol. 83. - P. 639-645.

114. Cong J., et al. A thermal-driven floorplanning algorithm for 3D ICs. /In: Proceedings of the 2004 IEEE/ACM International conference on Computer-aided design //IEEE Computer Society. - 2004. Washington, DC. - P. 306-313.

115. Lin J.M., Chang Y.W. TCG: a transitive closure graph-based representation for non-slicing Flooplans. /In: Proceedings of the 38th annual Design Automation Conference. - 2001. - ACM, New York. - P. 764-769.

116. Sedgewick R., Wayne, K. Algorithms in Java. - Addison-Wesley Professional, 2011.

117. Berntsson J., Tang M. A slicing structure representation for the multilayer floorplan layout problem. /In: EvoWorkshops, 2004. - P. 188-197.

118. Li X., et al. A novel thermal optimization flow using incremental floorplanning for 3D ICs. /In: Proceedings of the 2009 Asia and South Pacific Design Automation Conference. - Piscataway, NJ. - IEEE Press, 2009. - P. 347-352.

119. Cuesta D., et al. 3D thermal-aware floorplanner using a MOEA approximation // Integration, the VLSI journal. - 2013. - Vol. 46. - P. 10-21.

120. Lucas I.A. Bioinspired Heuristics for the Thermal-Aware Floorplanning of 3D MPSoCs. - Memoria presentada para optar al grado de Doctor por la Universidad Complutense de Madrid en el programa de Ingenier'ia Inform'atica, 2013.

121. Janakiraman N., et al. An optimized Mapping of IP Core onto NoC using Multi-Objective Evolutionary Algorithms // International Journal of Innovative Research in Science, Engineering and Technology. - March 2014. - Vol. 3, Special Issue 3. - P. 1409-1414.

122. Arnaldo I., et al. Fast and Scalable Temperature-driven Floorplan Design in 3D MPSoCs. / 13th IEEE Latin American Test Workshop. - Quito, Ecuador, April 11-13, 2012. - P. 98-103.

123. Wall M. GAlib: A C++ Library of Genetic Algorithm Components. -Massachusetts Institute of Technology. - http://lancet.mit.edu/ga.

124. MOMH Multiple-Objective MetaHeuristics . [Электронный ресурс]. URL: http://home.gna.org/momh (дата обращения: 05.02.2015).

125. Intel Labs, SCC External Architecture Specification (EAS), May 2010. [Электронный ресурс]. URL: https://fenix.tecnico.ulisboa.pt/downloadFile/3779576744964/SCC_EAS.pdf (дата обращения: 29.01.2015)

126. Oracle SPARC T-Series Servers. [Электронный ресурс]. URL: http://www.oracle.com/technetwork/documentation/sparc-tseries-servers-252697.html (дата обращения: 17.12.2014)

127. Risco-Martin J.L, David Cuesta J.L.A., 2012. Niagara 3D heterogeneous benchmarks.[Электронный ресурс]. URL: http://bioinspired.dacya.ucm.es/lib/exe/fetch.php?media=n3hcnnn.zip (дата обращения 06.12.2014)

128. Goplen B., Sapatnekar S. Placement of 3D ICs with thermal and interlayer via considerations. /Proceedings of the 44th Annual Conference on Design Automation. - 2007. - P. 626-631.

129. Yan H., et al. Thermal aware placement in 3D ICs using quadratic uniformity modeling approach //Integration, the VLSI Journal. - 2009. - Vol. 42, №2. - P. 175-180.

130. Cong J., et al. Thermal-aware 3D IC placement via Transformation. /Proceedings of the 2007 Conference on Asia and South Pacific Design Automation. -2007. - P. 780-785.

131. Nam G.-J., Cong J. (Eds.) Modern Circuit Placement: Best Practices and Results. - New York: Springer, 2007.

132. Ababei C., et al. Three-dimensional place and route for FPGAs. / Proceedings of the 2005 Conference on Asia South Pacific Design Automation, 2005. - P. 773-778.

133. Balakrishnan K., et al. Wire congestion and thermal aware 3D global placement. / Proceedings of the 2005 Conference on Asia South Pacific Design Automation, 2005. - P. 1131-1134.

134. Kaya I., et al. Wirelength reduction using 3-D physical design. / Proceedings of the 14th International Workshop on Power and Timing Optimization and Simulation. - 2004. - P. 453-462.

135. Hentschke R., et al. 3D-vias aware quadratic placement for 3D VLSI circuits. / ISVLSI '07 Proceedings of the IEEE Computer Society Annual Symposium on VLSI, 2007. - P. 67-72.

136. Cong J., Luo G. A multilevel analytical placement for 3D ICs. / Proceedings of the 2009 Conference on Asia and South Pacific Design Automation. -Yokohama, Japan. - 2009. - P. 361-366.

137. Ghosal P., et al. Thermal-aware placement of standard cells and gate arrays: Studies and observations. /In: Proceeding of the IEEE International Symposium on VLSI Design, 2008. - P. 369-374.

138. Goplen B., Sapatnekar S. Efficient thermal placement of standard cells in 3D ICs using a force directed approach. / Proceedings of the 2003 IEEE/ACM International Conference on Computer-Aided design. 2003. - P. 86-89.

139. Obermeier B., Johannes F. M. Temperature-aware global placement. /In: Proceedings of the Asia-Pacific Design Automation Conference (ASP-DAC). - Jan 2004. - P. 143-148.

140. Haixia Y., et al. Thermal aware placement in 3D ICs using quadratic uniformity modelling approach //Integration, the VLSI Journal. - 2009. - Vol.42. - P. 175-180.

141. Krit A., et al. Exploiting Die-to-Die Thermal Coupling in 3D IC Placement. /Proceeding Design Automation (DAC), 49th ACM/ IEEE DAC. - 2012.

- P.741-746.

142. Ghosal P. Study and Design of Algorithms for 3D VLSI Layout Design.

- Thesis degree of Doctor of Philosophy. - Bengal Engineering and Science University, Shibpur, 2011.

143. Paradise E.J., et al. Thermal-driven Circuit Partitioning and Floorplanning. - GIT-CERCS Technical Report. - Georgia Institute of Technology, 2003.