Методы и алгоритмы повышения отказоустойчивости программируемых логических интегральных схем на основе КМОП элементов с избыточным базисом тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат технических наук Громов, Олег Александрович

• Громов, Олег Александрович
• кандидат технических наук
• 2013

Оглавление диссертации кандидат технических наук Громов, Олег Александрович

СОДЕРЖАНИЕ

Определения, обозначения и сокращения

ВВЕДЕНИЕ

1 АНАЛИЗ СУЩЕСТВУЮЩИХ МЕТОДОВ ПОВЫШЕНИЯ ОТКАЗОУСТОЙЧИВОСТИ ЦИФРОВЫХ СИСТЕМ И ПОСТАНОВКА ЗАДАЧИ ИССЛЕДОВАНИЯ

1.1 Анализ объекта исследования - программируемых логических интегральных схем и средств повышения их отказоустойчивости

1.1.1 Классификация программируемых логических интегральных схем

1.1.2 Архитектурные особенности различных типов ПЛИС

1.2 Анализ моделей отказов современных интегральных микросхем

1.3 Методы и средства повышения отказоустойчивости программируемой логики

1.3.1 Методы, предлагаемые производителями ПЛИС

1.3.2 Современные подходы к повышению отказоустойчивости

1.3.3 Обзор методов повышения отказоустойчивости

1.4 Постановка задачи исследования

1.5 Выводы по главе 1

2 РАЗРАБОТКА МЕТОДА СИНТЕЗА ЭЛЕМЕНТОВ С ИЗБЫТОЧНЫМ БАЗИСОМ, СОХРАНЯЮЩИХ ФУНКЦИОНАЛЬНУЮ ПОЛНОТУ ПРИ КРАТНЫХ ОТКАЗАХ

2.1 Разработка КМОП схемы классического ФПТ элемента

2.2 Разработка КМОП схемы двойственного ФПТ элемента

2.3 Разработка метода синтеза элементов сохраняющих функциональную полноту при кратных отказах

2.4 Моделирование предлагаемых схем ФПТ и двойственного ФПТ элементов

2.5 Сравнительный анализ элементов с избыточным базисом и классических базисов

2.6 Выводы по главе 2

3 РАЗРАБОТКА МЕТОДА СИНТЕЗА ЭЛЕМЕНТОВ С ИЗБЫТОЧНЫМ БАЗИСОМ, СОХРАНЯЮЩИХ БАЗИСНУЮ БУЛЕВУ ФУНКЦИЮ ПРИ КРАТНЫХ ОТКАЗАХ

3.1 Разработка КМОП схемы элемента сохраняющего функцию при кратных отказах

3.2 Разработка КМОП схемы двойственного элемента сохраняющего функцию при кратных отказах

3.3 Разработка метода синтеза элементов сохраняющих функцию при кратных отказах

3.4 Моделирование схем КМОП элементов с избыточным базисом, сохраняющих вид функции

3.5 Сравнительный анализ элементов с избыточным базисом и классических базисов

3.6 Выводы по главе 3

4 РАЗРАБОТКА АЛГОРИТМА РЕКОНФИГУРАЦИИ ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМ

4.1 Разработка контрольных тестов для элементов с избыточным базисом

4.2 Разработка алгоритма диагностирования программируемых логических интегральных схем, допускающих перерывы в работе

4.3 Разработка алгоритма диагностирования программируемых логических интегральных схем, не допускающих перерывы в работе

4.4 Разработка алгоритма реконфигурации программируемых логических интегральных схем

4.5 Разработка алгоритма поиска остаточного базиса крупнозернистых программируемых логических интегральных схем

4.6 Методика оптимизации структурной схемы надежности

4.7 Выводы по главе 4

5 ОЦЕНКА ЭФФЕКТИВНОСТИ ПРИМЕНЕНИЯ КМОП ЭЛЕМЕНТОВ С ИЗБЫТОЧНЫМ БАЗИСОМ

5.1 Оценка эффективности применения КМОП элементов с избыточным базисом в отказоустойчивых элементах памяти

5.2 Элементы с избыточным базисом в структуре конфигурируемых логических блоков программируемых логических интегральных схем

5.3 Оценка отказоустойчивости КМОП логических элементов, реализованных на различных ПЛИС

5.4 Оценка отказоустойчивости логических элементов в крупнозернистых ПЛИС

5.5 Разработка Марковской модели программируемой логической интегральной схемы на основе КМОП элементов с избыточным базисом

5.6 Выводы по главе 5

ЗАКЛЮЧЕНИЕ

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

Приложение А

Приложение Б

Приложение В

Определения, обозначения и сокращения

ALM - англ. Adaptive Logic Module - адаптивный логический модуль. ASIC - англ. Application-Specific Integrated Circuit - интегральная схема для специфического назначения (заказная интегральная схема). CPLD - англ. Complex Programmable Logic Device - сложное программируемое логическое устройство.

EEPROM - англ. Electrically Erasable Programmable Read-Only Memory -электрически стираемое перепрограммируемое постоянное запоминающее устройство.

FPGA - англ. Field-Programmable Gate Array - программируемые пользователем вентильные матрицы.

JTAG - англ. Joint Test Action Group - специализированный аппаратный интерфейс на базе стандарта IEEE 1149.1, предназначенный для подключения сложных цифровых микросхем или устройств уровня печатной платы к стандартной аппаратуре тестирования и отладки. LUT - англ. Look Up Table - оперативное запоминающее устройство. PAL - англ. Programmable Arrays Logic - программируемая матричная логика.

PIP - англ. Programmable Interconnection Point - программируемые точки связи (ПТС).

SOPC - англ. System On Programmable Chip - системы на программируемом кристалле.

SRAM - англ. Static Random Access Memory - статическое оперативное запоминающее устройство. AJIM - адаптивный логический модуль. БИС - большая интегральная схема. БМК - базовые матричные кристаллы. ВБР - вероятность безотказной работы. ДНФ - дизъюнктивная нормальная форма. ИМС - интегральная микросхема.

КЛБ - конфигурируемые логические блоки.

КМОП - комплементарный металл оксид полупроводник.

КНФ - конъюнктивная нормальная форма.

ЛИЗМОП - полевой металл оксид полупроводник транзистор с лавинной инжекцией заряда. ЛЭ - логический элемент. ОЗУ - оперативное запоминающее устройство. ПЗУ - постоянное запоминающее устройство. ПЛИС - программируемая логическая интегральная схема. САПР - система автоматизированного проектирования. СДНФ - совершенная дизъюнктивная нормальная форма. СБИС - сверхбольшая интегральная схема. СКИФ - совершенная конъюнктивная нормальная форма. СОЗУ - статическое оперативное запоминающее устройство. ФПТ - функционально-полный толерантный элемент, элемент с избыточным базисом, сохраняющий функциональную полноту. ФПТ+ - элемент с избыточным базисом, сохраняющий базисную булеву функцию.

Введение диссертации (часть автореферата) на тему «Методы и алгоритмы повышения отказоустойчивости программируемых логических интегральных схем на основе КМОП элементов с избыточным базисом»

ВВЕДЕНИЕ

Актуальность работы. В современных цифровых устройствах используется большое количество интегральных микросхем сверхбольшой степени интеграции. К ним можно отнести микроконтроллеры, микропроцессоры, цифровые процессоры обработки сигналов и программируемые логические интегральные схемы (ПЛИС) [1]. ПЛИС это универсальный базис для проектирования цифровых устройств любого уровня сложности, который в настоящее время содержит встроенную память, блоки умножения, умножители частоты и прочие встроенные блоки [2,3]. Спектр применения этих ИМС очень разнообразен. Они активно применяются и в аппаратуре специального назначения [4-7]. К устройствам специального назначения можно отнести изделия, применяемые в области авионики, космонавтики, управления ответственными промышленными объектами, например, атомными электростанциями. В таких устройствах очень большое внимание уделяется надежности элементной базы. В том числе остро стоит проблема повышения отказоустойчивости программируемых интегральных схем[8]. Важность данной проблемы подтверждается вниманием к ней со стороны правительства РФ. В частности была создана федеральные целевая программа "Развитие электронной компонентной базы и радиоэлектроники" на 2008 - 2015 годы [9], в которой подчеркивается необходимость создания новой элементной базы, и есть раздел посвященный созданию военной и специальной электронной компонентной базы. Кроме того в указе Президента РФ от 7 июля 2011 года № 899 говорится об исключительной важности разработки критических технологий для создания высоконадежной специальной техники, что имеет существенное значение для развития страны [10].

Однако, следует отметить, что производители микросхем недостаточно развивают эти направления. Среди имеющихся решений на рынке можно выделить однократно программируемые радиационно-стойкие

ПЛИС фирмы Actel [6], которые содержат троированные триггеры с мажоритарной схемой подавления сбоев и ПЛИС фирм Atmel, Altera и Xilinx, с возможностью проведения частичной динамической реконфигурации [1113], что позволяет в рамках одной микросхемы реализовывать многоканальные системы. Не смотря на рост интереса к рынку отказоустойчивых ПЛИС число их пользователей все еще не слишком велико и производители не видят коммерческой выгоды в проектировании отказоустойчивых кристаллов.

Поэтому объектом исследования являются программируемые логические интегральные схемы.

Большинство исследований, которые проводятся в настоящее время, в области повышения отказоустойчивости ПЛИС направлены на решение проблемы парирования отказов на уровне проектируемой платы и на системном уровнях [14,15,16]. Следовательно, данные работы строятся исходя из принципа, что ПЛИС не надежное средство проектирования. В таких работах, как правило, разрабатываются алгоритмы реконфигурации ПЛИС и парирование отказов происходит за счет резерва. Ряд работ посвящены изменению архитектуры программируемых логических интегральных схем.

Поэтому практической целью исследования является повышение отказоустойчивости логических элементов ПЛИС.

Вопросы исследования надежности цифровой аппаратуры и ПЛИС освещены в работах ведущих отечественных и зарубежных ученых М.Ф. Каравая [17-19], Ю.А. Степченкова [20,21], B.C. Харченко [22,23], В.И. Хаханова [24,25], Z. Yervant [26], В.А. Твердохлебовым [27], A. Doumar [14], С.С. Уварова [15], F. Meyer [28], N. Hastie [29], J.Emmert [30], С.Ф. Тюрина [31-34] и т.д.

В 1996 г. С. Ф. Тюриным была предложена концепция функционально-полных толерантных элементов (ФПТ) [31]. Особенностью данных элементов является сохранение ограниченной функциональности при отка-

зах удовлетворяющих заданной модели, за счет избыточности введенной на этапе создания элемента. Первоначально были предложены элементы способные сохранять функциональную полноту. Дальнейшим развитием данного подхода стали элементы с избыточным базисом, сохраняющие базисную булеву функцию (ФПТ+).

Использование элементов с избыточным базисом, сохраняющих базисную булеву функцию позволяет обеспечить парирование отказов в логических ячейках ПЛИС. Однако, аппаратные затраты на реализацию элементов с избыточным базисом, сохраняющих базисную булеву функцию существенно превышают затраты на реализацию элементов с избыточным базисом, сохраняющих функциональную полноту. Поэтому целесообразно синтезировать логические ячейки ПЛИС на основе КМОП элементов с избыточным базисом, сохраняющих функциональную полноту и обеспечивать повышение отказоустойчивость с помощью проведения дополнительных процедур реконфигурации, что позволит использовать остаточный базис, образованный при отказах.

Таким образом, актуальным является проведение исследований в области создания методов и алгоритмов повышения отказоустойчивости ПЛИС на основе использования КМОП элементов с избыточным базисом в составе логических ячеек программируемых логических интегральных схем.

Поэтому предметом исследования являются отказоустойчивые программируемые логические интегральные схемы на основе КМОП элементов с избыточным базисом.

Цель работы - повышение отказоустойчивости программируемых логических интегральных схем на основе КМОП элементов с избыточным базисом.

Для достижения поставленной цели требуется решить в диссертационной работе следующие частные задачи:

1. разработка метода синтеза КМОП логических элементов с избыточным базисом, сохраняющих функциональную полноту при к-кратных отказах;

2. разработка метода синтеза КМОП логических элементов с избыточным базисом, сохраняющих базисную булеву функцию при к-кратных отказах;

3. разработка алгоритма реконфигурации отказоустойчивых ПЛИС на основе КМОП элементов с избыточным базисом;

4. разработка алгоритма поиска остаточного базиса таблиц преобразования LUT крупнозернистых ПЛИС.

Методы исследования: дискретная математика: теория булевых функций и автоматов, комбинаторика, теория надежности.

Научная новизна результатов:

- разработан новый метод синтеза элементов сохраняющих функциональную полноту, новизна которого в том, что он ориентирован на получение схем элементов на транзисторном уровне и учитывает отказы произвольной кратности к;

- разработан новый метод синтеза элементов сохраняющих реализуемую базисную булеву функцию, новизна которого в том, что он ориентирован на получение схем элементов на транзисторном уровне и учитывает отказы произвольной кратности к;

- предложен алгоритм реконфигурации отказоустойчивых ПЛИС на основе КМОП элементов с избыточным базисом, новизна которого в том, что он включает процедуры диагностирования и подбора остаточного базиса КМОП элементов с избыточным базисом, что позволяет парировать однократные константные отказы входов и транзисторов комбинационной части логического элемента ПЛИС;

- предложен алгоритм поиска остаточного базиса таблиц преобразования крупнозернистых ПЛИС, новизна которого в том, что он позволяет

выявлять и использовать остаточные функциональные возможности таблиц преобразования при константных отказах транзисторов.

Основные положения, выносимые на защиту:

- метод синтеза КМОП логических элементов с избыточным базисом, сохраняющих функциональную полноту при к-кратных константных отказах входов и транзисторов;

- метод синтеза КМОП логических элементов с избыточным базисом, сохраняющих базисную булеву функцию при к-кратных константных отказах входов и транзисторов;

- алгоритм реконфигурации отказоустойчивых ПЛИС на основе КМОП элементов с избыточным базисом, с подбором остаточного базиса образованного однократными константными отказами входов и транзисторов;

- алгоритм поиска остаточного базиса таблиц преобразования крупнозернистых ПЛИС.

Достоверность исследования основывается на соответствии результатов аналитических выводов и данных экспериментальных исследований, а также на сопоставлении полученных результатов с известными работами.

Практическая значимость диссертации состоит в том, что разработаны технические решения КМОП логических элементов с избыточным базисом и ЯБ триггеров на их основе. На ряд принципиальных схем получены патенты. Разработаны контрольные тесты КМОП логических элементов с избыточным базисом, которые позволяют осуществлять проверку технического состояния элементов. Разработана Марковская модель отказоустойчивой ПЛИС на основе КМОП элементов с избыточным базисом, которая позволяет осуществлять расчет устройств на основе программируемых логических интегральных схем. Разработана программа выбора структурной схемы надежности цифровых устройств, которая позволяет автоматизировать процесс выбора структуры отказоустойчивых устройств на ПЛИС с КМОП элементами с избыточным базисом. Получены показатели

отказоустойчивости различных базовых ячеек ПЛИС при неисправностях удовлетворяющих модели однократных константных отказов входов и транзисторов, которые позволяют анализировать отказоустойчивость различных ячеек программируемых логических интегральных схем.

Реализация результатов работы. Полученные в диссертационной работе методы и алгоритмы внедрены в виде ОКР новых образцов отказоустойчивых электронных регуляторов на основе ПЛИС в ОАО «СТАР» (г. Пермь). Применение типовых комбинационных и последовательностных схем на основе КМОП элементов с избыточным базисом показало их устойчивость к однократным отказам входов и транзисторов. Результаты работ внедрены в технические требования на создание новых образцов цифровых регуляторов, осуществляющих управление авиационными двигателями и используются также в учебном процессе на кафедре «Автоматика и телемеханика» Пермского национального исследовательского политехнического университета при преподавании дисциплин «Надежность систем автоматизации» и «Основы схемотехники».

Апробация работы. Основные теоретические и прикладные результаты диссертационной работы докладывались на следующих научно-технических конференциях: Международной интернет-конференции «Инновационные технологии: теория, инструменты, практика» (Пермь, 2010), Международной научно-технической конференции «Dependable Systems, Services and Technologies (DeSSerT)» (Украина, Кировоград, 2010, 2012), Международной научно-технической конференции «Вычислительный интеллект» (Украина, Черкассы, 2011), Всероссийской научно-технической конференции «Информация, инновации, инвестиции» (Пермь, 2012), Международной конференцию Всероссийской конференции с международным участием "Технические и программные средства систем управления, контроля и измерения" (УКИ-12), Международной конференции молодых ученых Информационные технологии в науке, образовании, телекоммуникации и бизнесе (Украина, Крым, Ялта-Гурзуф, 2012), Краевой научно-

технической конференции «Автоматизированные системы управления и информационные технологии» (Пермь, 2012). Результаты работы докладывались и получили положительную оценку на технических семинарах в Институте проблем информатики РАН (2012) и Институте проблем управления РАН (2013). Работа была удостоена диплома I степени за победу во Всероссийском конкурсе научно-исследовательских работ аспирантов и молодых ученых в области стратегического партнерства вузов и предприятий радиоэлектронной промышленности (Санкт-Петербург, 2010). Тематика диссертационного исследования включена в образовательный проект "Fostering Innovations on Green Computing and Communications TEMPUS GreenCo" project number 530270-TEMPUS-1-2012-1-UK-TEMPUS-JPCR.

Публикации. Основные результаты диссертационной работы опубликованы в 12 научных работах, в том числе в трех статьях в рецензируемых научных изданиях, входящих в Перечень ВАК.

Структура и объем работы. Диссертационная работа состоит из введения, пяти глав, заключения, списка использованных источников, включающего 93 наименования и 3 приложений. Основная часть работы изложена на 161 странице машинописного текста и содержит 79 рисунков и 17 таблиц. Приложения включают программу автоматизированного выбора структурной схемы надежности и акты внедрения результатов работы.

В первой главе проводится анализ объекта исследования - программируемых логических интегральных схем и средств повышения их отказоустойчивости. Дана классификация ПЛИС и показаны особенности различных типов архитектур. Описаны применяемые в настоящее время модели отказов КМОП ИМС. Проведен анализ используемых методов и средств повышения надежности. Показано, что большая часть работ со стороны производителей ведется в области совершенствования технологических аспектов производства. Все это тормозит создание отказоустойчивых цифровых систем.

Приводится постановка научной задачи и частных задач исследования.

Вторая глава посвящена решению первой задачи. Разработаны две принципиальные схемы элементов с избыточным базисом, сохраняющих функциональную полноту. Создан метод синтеза КМОП элементов с избыточным базисом, сохраняющих функциональную полноту при к-кратных константных отказах. Даны выражения для оценки сложности и вероятности безотказной работы разработанных схем. Проведено моделирование разработанных схем, которое подтвердило их корректное функционирование. Проведено сравнение КМОП элементов с избыточным базисом и классических вентилей 4И-НЕ и 4ИЛИ-НЕ. Расчеты показали, что вероятность сохранения функциональной полноты у вновь предлагаемых элементов в два раза выше, чем у классических элементов.

В третьей главе решена вторая научная задача. Разработаны две принципиальные схемы КМОП элементов с избыточным базисом, сохраняющих базисную булеву функцию. Разработан метод синтеза таких элементов, вместе с выражениями для оценки сложности и вероятности безотказной работы. Проведено моделирование схем. Показано, что при всех случаях однократных константных отказах сохраняется вид реализуемой функции. Сравнение с классическим методом сохранения функции - ма-жоритированием, показало, что при применении элементов сохраняющих базисную булеву функцию помимо меньшей сложности (16 транзисторов, вместо 30 транзисторов у мажоритара) удается получить более высокую вероятность безотказной работы, которая при интенсивности отказов равных А = 10"7 выше ориентировочно на 20 %, чем у классического метода сохранения функции.

Четвертая глава посвящена решению третьей и четвертой задачи. В ней разработан алгоритм реконфигурации ПЛИС на основе элементов с избыточным базисом сохраняющих функциональную полноту. Совместное применение алгоритмов реконфигурации и диагностирования позволяет

восстанавливать работоспособность логики ПЛИС при отказах, при использовании остаточного базиса. Алгоритм диагностирования ПЛИС требует незначительных изменений в архитектуре программируемых логических интегральных схем. В главе приведены примеры контрольных тестов для элементов с избыточным базисом. Для модели однократных константных отказов достаточно теста длиной четыре. На основе анализа работы крупнозернистых ПЛИС при отказах, разработан алгоритм поиска остаточного базиса таблиц преобразования крупнозернистых ПЛИС, который позволяет выявлять и использовать их остаточные функциональные возможности отказах транзисторов. Кроме того, в главе усовершенствована методика выбора оптимальной структурной схемы надежности отказоустойчивых цифровых устройств ПЛИС на базе КМОП элементов с избыточным базисом. Обновленная методика учитывает элементы с избыточным базисом сохраняющие функцию. Также в данной главе разработана программа позволяющая осуществлять автоматизированный выбор оптимальной структурной схемы надежности.

В пятой главе приведены оценки эффективности применения КМОП элементов с избыточным базисом в качестве базисных структур ПЛИС. Введен показатель удельной вероятности сохранения функциональной полноты КМОП элемента, который показывает способность восстанавливать работоспособность различных структур ПЛИС при отказах. Его применение показало, что использование в качестве логической ячейки элемента с избыточным базисом более предпочтительно. Приведен пример встраивания классического ФПТ элемента в структуру ПЛИС. Расчет аппаратных затрат показал, что использование этого элемента дает экономию более чем 300 транзисторов на каждый конфигурируемый логический блок ПЛИС. Предложена Марковская модель ПЛИС на основе КМОП элементов с избыточным базисом. Расчет показал, что применение остаточного базиса образованного отказами позволяет повысить вероятность безотказной работы системы на 15-20 % при интенсивности потока восстановления !л1Хост =10-5.

Представлен пример разработки отказоустойчивых элементов памяти на основе КМОП элементов сохраняющих функцию. Сравнение данных элементов памяти, с применяемыми в настоящее время, троированными триггерами с мажоритаром показывает, что вновь предлагаемая схема имеет выигрыш по вероятности безотказной работы ориентировочно на 10% от максимально возможного выигрыша.

Приложения

1. Таблица реконфигурации LUT при однократных константных отказах.

2. Листинг программы выбора оптимальной структурной схемы надежности.

3. Акты внедрения результатов диссертационной работы.

Автор выражает благодарность коллективу кафедры «Автоматика и телемеханика» ПНИПУ и лично Тюрину Сергею Феофентовичу.

Простые программируемые логические устройства SPLD (англ. Simple Programmable Logic Devices). Эти ПЛИС делятся на два подкласса программируемых логических матриц ПЛМ (англ. PL A, Programmable Logic Array) и программируемой матричной логики ПМЛ (англ. PAL, Programmable Arrays Logic, или G AL, Generic Array Logic). Также в последнее время в эту группу вносят подкласс программируемых постоянных запоминающих устройств ПЗУ (англ. PROM, Programmable Read Only Memory). Основным структурным компонентом ПЛМ является последовательность программируемых матриц элементов И и ИЛИ, а также входные и выходные буферы. В ПМЛ выходы элементов И (выходы первой матрицы) жестко распределены между элементами ИЛИ (входы второй матрицы). В сравнение ПЛМ схемы ПМЛ имеют меньшую функциональную гибкость, т.к. в них матрица ИЛИ фиксирована.

Сложные программируемые логические схемы CPLD (англ. Complex Programmable Logic Devices). В основе архитектуры CPLD лежит несколько блоков подобных PAL, которые объединяются с помощью программируемой коммутационной матрицы. В CPLD могут входить сотни блоков и десятки тысяч эквивалентных вентилей.

Программируемые пользователем вентильные матрицы FPGA (англ. Field Programmable Gâte Arrays) представляют из себя матрицу конфигурируемых логических блоков, расположенную по строкам и столбцам, окруженную трассировочными ресурсами. Получение конкретного проекта реализуется воздействием на программируемые межсоединения.

ПЛИС с комбинированной архитектурой появились благодаря стремлению к сочетанию достоинств CPLD и FPGA. Класс ПЛИС с комбинированной архитектурой не имеет четких границ, отличается большим разнообразием вариантов и зачастую представляется производителем под каким-либо конкретным именем.

Класс систем на программируемом кристалле - SOPC (англ. System On Programmable Chip) появился вследствие существенного прогресса в

ремычек пережигается. Недостатком таких ПЛИС является то, что в процессе программирования имеется определенный процент брака.

В однократно программируемых FPGA применяются пробиваемые перемычки типа antifuse. В исходном состоянии сопротивления перемычек чрезвычайно велики, а в пробитом достаточно малы. Преимуществом таких ПЛИС являются компактные размеры перемычек и маленькая паразитная емкость перемычек.

Также существуют ПЛИС, в которых роль программируемых элементов играют однозатворные ЛИЗМОП-транзисторы. В исходном состоянии плавающий затвор не имеет заряда, что дает закрытое состояние транзистора. В процессе программирования в затвор вводится заряд (который сохраняется в течение десятков лет), который обеспечивает открытие транзистора и появления проводящего канала. Память конфигурации с элементами данного типа называют EPROM-OTP (англ. Electrically Programmable Read-Only Memory - One Time Programmable).

Микросхемы с возможностью многократного программирования в специальных режимах также используют программируемые элементы на основе ЛИЗМОП-транзисторов, но отличаются наличием схемы стирания записанной конфигурации.

В микросхемах на основе EPROM либо РПЗУ-УФ (репрограммируе-мые запоминающие устройства с ультрафиолетовым стиранием) стирание информации происходит с помощью облучения кристалла ультрафиолетовыми лучами.

В многократно программируемой ПЛИС с памятью конфигурации EEPROM (англ. Electrically Erasable Programmable Read-Only Memory) стирание данных осуществляется электрическим способом. В таких ИМС используются двухзатворные ЛИЗМОП-транзисторы, которые управляются с помощью двух затворов - обычного и плавающего. Число цикло записи-стирания - 105 ...106.

-TU

-<ъ

Jl

Ii

о-

1

■o<y

э->

t—г

J.

CLR/ JEnable ^

Х1

ХС* Т

/ У

а

I

Y pin 1

F2

L-[>o-yl

I. I

Legend: V -Via (hard connection) / Switch (Flash connection) Ground

Рисунок 1.6 - Пример логической ячейки FPGA фирмы Actel на основе мультиплексоров.

Данная структура может реализовывать либо логическую функцию 3-х переменных, либо D-триггер [40].

4. Логические модули на основе конфигурируемых ПЗУ - LUT (англ. Look-Up Table). Это в настоящее время самый распространенный вариант реализации логической ячейки. Такими структурами пользуются фирмы Altera и Xilinx, которые занимают большую часть рынка ПЛИС. Упрощенный пример ячейки ПЛИС фирмы Altera показан на рисунке 1.7.

От

трассировочных межсоединений

Рисунок 1.7 - Упрощенная схема логической ячейки FPGA фирмы

Altera.

Также в состав АЛМ входят два полных сумматора и 4 регистра на основе Б-триггеров.

Рисунок 1.9 - Структура ALM семейства Stratix V фирмы Altera.

В крупнозернистных ПЛИС ячейки объединяются в конфигурируемые логические блоки - КЛБ. В одном КЛБ 8 элементарных ячеек. Каждый КЛБ окружен множеством трассировочных линий, которые представляют из себя каналы строк и каналы столбцов, которые могут замыкаться друг на друга (рисунок 1.10) [42].

Каналы стоблца

Каналы строки

Рисунок 1.10- Трассировочные ресурсы ПЛИС.

Для соединения канала строки и канала столбца используются программируемые переключательные элементы - проходные транзисторы (англ. pass transistors) [43]. В матрице межсоединений он образует программируемую соединительную точку, которую называют PIP (анг. programmable interconnect point). Программируемая точка пересечения состоит из 6 программируемых переключателей, соединяющих соответствующие сегменты (рисунок 1.11).

Столбец

□нш

Строка

Е—1С

□НЕ

Рисунок 1.11- Схема программируемой точки соединения ПЛИС.

Количество трассировочных линий определяется объемом кристалла. Чем больше объем кристалла, тем больше требуется трассировочных линий.

1.2 Анализ моделей отказов современных интегральных микросхем

В настоящее время вопрос диагностики интегральных микросхем имеет важное значение. Это связано с тем, что поставщики цифровой аппаратуры должны гарантировать исправность поставляемой продукции. Кроме того, существует необходимость отслеживания работоспособности ИМС в процессе эксплуатации. В связи с этим остро стоит вопрос подбора моделей неисправностью, так как с одной стороны они должны адекватно представлять реальные физические дефекты, а с другой стороны иметь не-

высокую вычислительную сложность, чтобы длина генерируемых контрольных тестов была мала.

В соответствии с [44] модель неисправности - это упрощение, которыми пытаются представить поведение устройств при физических дефектах. Наибольшее распространение в настоящее время имеют следующие модели:

1. Модель константных неисправностей (или модель залипания) -англ. stuck-at-1, stuck-at-О. Модель предполагает, что в определенном узле схемы может устанавливаться только фиксированное значение логической единицы или логического нуля.

Преимуществом модели являются: простота, вычислительная эффективность, используется для других моделей неисправностей.

Недостатком модели является низкая адекватность для современных КМОП СБИС.

Основной метод диагностирования подача тестовых наборов [44-46].

2. Модель неисправностей замыкания (англ. bridge fault). Предполагает электрическое соединение между двумя цепями сигналов, которые не должны быть связаны по проекту. Выделяют множество разновидностей данной модели таблица 1.1 [47,48].

Таблица 1.1- Разновидности модели замыкания

Название разновидности Описание

Замыкания типа монтажное И и ИЛИ Значения в месте замыкания определяются результатом операции И или операции ИЛИ над логическими значениями замкнутых линий.

Замыкания с доминированием Значения в месте замыкания определяются значениями установленными на доминирующей линии.

Замыкания с доминированием И и ИЛИ Значение доминирующей линии сохраняется, значение ведомой определяется результатом операции логическое И и ИЛИ замкнутых функций.

Замыкания с соперничеством сигналов разной силы Значение в месте замыкания определяется отношением силы переходов 0—>1 и 1—>0.

Преимущества: имеет более высокую адекватность для современных КМОП СБИС и используется для других моделей неисправностей.

Недостаток сложность диагностики на этапе эксплуатации устройства.

Основной метод диагностирования: измерение тока покоя (предполагается, что в случае дефекта образуется проводящий путь от источника питания к земле, создавая повышенный ток).

3. Замыкания подзатворного окисла. Данную модель неисправности можно рассматривать как особый вид bridge неисправности. Как известно, в КМОП транзисторе затвор изолирован от канала между стоком и истоком с помощью слоя окиси кремния, который является диэлектриком. В КМОП микросхемах в данном слое происходят разрывы. В зависимости от места разрыва различают: замыкание затвор-исток, замыкание затвор-сток и замыкание затвор-подложка [44,49].

Преимущество модели: описывает реальный физический дефект, который связан с технологией производства КМОП микросхем.

Недостатки модели: сложность диагностики на этапе эксплуатации устройства и большая зависимость свойств замыканий от места разрыва, типа легирования полупроводника и электрических характеристик моста замыкания.

Основной метод диагностирования: измерение тока покоя.

4. Bridge-неисправность с обратными связями. Данная модель предполагает замыкание, между двумя линиями, которые соединены другим путем. При этом комбинационная схема трансформируется в последова-тельностную. Рассматриваются следующие разновидности подобных неисправностей: путь не является активизированным; путь является активизированным и на обратной связи имеется четное число инверсий и путь является активизированным и на обратной связи имеется нечетное число инверсий [44].

Преимущество модели: позволяет работать со сбоями в микросхемах, так как зачастую период колебаний, вызванный таким видом отказов бывает меньше, чем период синхросигнала всей схемы.

Недостатки модели: высокая сложность диагностики и анализа, зависимость поведения схемы от топологических характеристик кристалла.

Основной метод диагностики: применение переключательного анализа.

5. Ореп-неисправности. Эта такая модель неисправностей, которая описывает разрывы в металле, регионах поликремния или диффузии. На основании расположения неисправности, все случаи можно разбить на четыре основные группы таблица 1.2 [44,45,47].

Таблица 1.2 - Разновидности Ореп-неисправностей

Название разновидности Описание

Внешний обрыв сети. При этом считается, что неисправность произошла во внешних соединениях, результатом этого являются отключенные затворы транзисторов.

Обрыв в сети. Это обрывы внутри ячейки, влияющие на нарушение связи между стоком и истоком транзистора.

Обрыв внутри ячейки Данная группа неисправностей затрагивает связь между Ы-канальным КМОП транзисторами и нулевой шиной, или между Р-канальным КМОП транзистором и шиной питания.

Обрыв затвора транзистора. При этом на затворе транзистора может устанавливаться как фиксированный уровень, чаще всего низкий логический уровень, так и за счет емкостной связи наводиться сигнал с соседних линий связи.

Часто Ореп-неисправности делят на две группы: полный обрыв (подразумевает отсутствие электрического соединения между двумя узлами

схемы) и частичный обрыв (не вызывает полного отключения двух узлов схемы).

Очень часто, рассматривая, Ореп-неисправности их сводят к простой модели залипания. В этой модели считается, что на входе транзистора имеется фиксированное значение, что приводит к тому, что он постоянно открыт или закрыт, при этом на выходе не возможно получить значение исправной схемы.

Преимущество модели: часть дефектов описывается моделью залипания, что в данном случае дает все преимущества этой модели.

Недостатки модели: большая сложность диагностирования, так как подобные обрывы могут вызывать колебания или последовательностное поведение комбинационной схемы; также необходимы дополнительные исследования для разработки новых моделей, которые бы покрывали большую часть реальных дефектов.

Основные методы диагностирования: подача тестовых наборов и применение переключательного анализа.

6. Модель неисправностей задержки. Данная модель предполагает неправильную работу схемы на рабочей частоте. При этом зачастую схема может функционировать правильно на более низкой частоте. Выделяют несколько моделей неисправности типа задержки таблица 1.3 [50-52].

Таблица 1.3 - Разновидности модели неисправностей задержки

Название разновидности Описание

Модель задержки перехода. Данная модель описывает такое поведение, при котором возникает задержка между переходами на входах и выходах вентиля. Существует две модели неисправности перехода: слишком медленный фронт и слишком медленный срез импульса. Эти модели в течение определенного времени представляют с помощью модели залипания 1 и 0.

Продолжение табл. 1.3

Название разновидности Описание

Модель неисправности задержек вентиля. Здесь подразумевается, что задержки вентиля известны. Неисправность рассматривается, как задержка в распространении переходов от входа к выходам вентиля. Преимущество данной модели, что число неисправностей линейно зависит от числа вентилей схемы.

Модель неисправности задержка пути. Задержка пути рассматривается как сумма малых задержек на каждое соединение по пути сигнала. Путь, у которого общая задержка превышает значение тактового интервала является неисправным.

Модель неисправности задержки линии. Данная модель является сочетанием моделей неисправности перехода и задержки пути. Количество неисправностей непосредственно зависит от числа линий. Проблема в том, что число неисправностей здесь может быть огромным.

Модель неисправности задержки сегмента. В данной модели длина сегментов может быть равной как единице (как в модели задержки перехода), или, максимальной глубине схемы (модели неисправностей задержек пути). Идея этой модели в том, чтобы объединить преимущества одной модели, при этом избегая недостатков другой. Что в итоге предотвращает увеличение числа моделируемых неисправностей.

Преимущество модели: высокая адекватность модели.

Недостатки модели: большая сложность диагностирования и высокая неопределенность поведения схемы в случае отказа.

Основной метод диагностирования: применение переключательного анализа.

Следует сказать об отказах и сбоях, которые проявляются при воздействии радиационного излучения. При этом рассматривается различная

природа возникновения радиации, как от воздействия высокоэнергичных нейтронов, генерируемых в атмосфере Земли, так и в результате техногенных аварий и катастроф. При этом количество сбоев численно существенно превышает количество отказов. Интенсивность сбоев под действием радиации для БРвА большого объема такова, что, например, при 2-часовом полете самолета на высоте 10 км в ПЛИС У^ех-П объемом 6 млн. вентилей почти гарантированно произойдет хотя бы один сбой, нарушающий ее нормальное функционирование [40].

Под действием радиации в микросхемах наблюдаются два вида отказов: одни происходят в результате накопления дозы радиации, другие происходят в результате попадания одной частицы [4]. Основные отказы, вызванные воздействием радиационного излучения, приведены в таблице 1.4 [53,54].

Таблица 1.4 - Неисправности вызванные воздействием радиации

Термин Расшифровка англ. Расшифровка Определение

SEL Single Event Latch Тиристорный эффект, вызванный ионизацией Переход микросхемы в состояние с высоким потреблением тока. Требуется обязательное снятие питания для восстановления.

SEGR Single Event Gate Rupture «Разрыв» вентиля, вызванный ионизацией Выход из строя затвора или подза-творной области в результате перехода транзистора в состояние высокого потребления тока, обусловленного тиристорным эффектом.

SET Single Event Transient Однократный восстанавливаемый отказ Кратковременное изменение состояния логического выхода.

SEU Single Event Upset Однократный восстанавливаемый сбой памяти Обратимое изменение состояния регистра памяти, ОЗУ или триггера.

Продолжение табл. 1.4

Термин Расшифровка англ. Расшифровка Определение

SHE Single Event Hard Error Необратимое изменение состояния регистра Необратимое изменение состояния регистра памяти, ОЗУ или триггера.

SEFI Single Event Functional Interrupt Функциональный отказ в результате 8Еи Отказ в работе прибора. Как правило, для устранения этого отказа требуется либо снятие и восстановление питания, либо перезагрузка системы.

1.3 Методы и средства повышения отказоустойчивости программируемой логики.

В настоящее время СБИС с программируемой структурой стали основой для проектирования электронных устройств. Очевидно, программируемая логика получила широкое распространение и в аппаратуре специального назначения. Поэтому остро стоит проблема повышения отказоустойчивости данного класса микросхем. Поэтому ученые активно принялись за решение данной проблемы. Более того отдельные производители начали удовлетворять потребности потребителей и наладили выпуск ПЛИС со встроенными средствами повышения отказо- и сбоеустойчиво-сти.

1.3.1 Методы, предлагаемые производителями ПЛИС

Одним из ведущих мировых поставщиков ПЛИС является фирма Actel. Данный производитель выпускает несколько семейств ИМС ориентированных на аппаратуру специального назначения. В частности они выпускают радиационно-стойкие ПЛИС для применения в аппаратуре космического назначения, например, семейства RTAX, RT Pro ASIC3, RTSX-SU и т.д. Данные микросхемы бывают как однократно программируемые,

так и много программируемые. Они выполняются по технологии FLASH или AntiFuse. В таблице 1.5 приведены характеристики радиационно-стойких ПЛИС фирмы Actel [53].

Таблица 1.5- Сравнение радиационно-стойких ПЛИС фирмы Actel

Семейство Быстродействие Емкость, тыс. вент. Число выводов Максимальная доза радиации Другие особенности

RTAX Более 350МГц 2504000 2081272 ЗООкРад Технология Antifuse

RT РгоА-SIC3 До 350 МГц 6003000 256-896 25кРад Технология FLASH, перепрограммируемая структура

RTSX-SU 250 МГц 32-72 84-624 1ООкРад Технология AntiFuse, гарантированное отсутствие тиристорно-го эффекта

Фирма Actel активно продвигает данные ИМС. И в настоящее время они активно используются в самых различных устройствах, в том числе, есть сведения, что данные ПЛИС применялись в марсоходах, проектируемых NASA[4].

Кроме фирмы Actel интересные решения с точки зрения отказоустойчивости предлагает фирма Atmel. В частности они выпускают радиа-ционностойкие микросхемы, которые по заверениям производителя предназначены для работы в космических спутниках.

Также в настоящее время у многих производителей ПЛИС имеются микросхемы способные производить процедуру частичной реконфигурации. В частности семейство Virtex фирмы Xilinx [55], семейство Stratix V фирмы Altera [2] и некоторые микросхемы фирмы Atmel [56]. Сложность в использовании ЭРИ данного класса с отказами заключается в том, что при отказе в ПЛИС построенной на основе СОЗУ для дальнейшего ее использования необходимо проводить загрузку другого файла упаковки (размещения элементов схемы по ячейкам ПЛИС), что приводит к полной

неработоспособности устройства на определенном временном интервале. В случае применения решений способных осуществлять частичную реконфигурацию, имеется возможность нивелировать этот недостаток. То есть появляется возможность делить сложную систему на кластеры и отдельно проводить их диагностику, а если нужно, то и последующую реконфигурацию отказавшей части. При этом, ни коим образом не нарушится функционирование соседних кластеров. Таким образом, появляется возможность в пределах одной микросхемы создавать многоканальные структуры [58].

1.3.2 Современные подходы к повышению отказоустойчивости

Работы Хэмминга в 40-е годы XX века, послужили импульсом к развитию отказоустойчивости в цифровой схемотехнике [58]. Хэмминг применял помехоустойчивое кодирование и таким образом, использовал информационную избыточность. В дальнейшем Джон Фон Нейманн сформулировал принцип «надежных организмов из ненадежных компонентов» [59]. Большой вклад в развитие принципов отказоустойчивости внес А. Avizienis, который предложил методологию гарантоспособных вычислений [60,61].

Последние пару десятилетий опубликовано множество работ в области поиска методов и средств повышения отказоустойчивости. Так в работах Харченко B.C. сформулирована парадигма гарантосопособных систем [24,25], которая является продолжением работ A. Avizienis. Большое влияние в работах Харченко B.C. уделяется развитию принципов многоверси-онности при проектировании высоконадежных систем. Предлагается строить несколько версий одной и той же системы, причем предполагается, что над этими версиями будут работать разные группы разработчиков и будет использоваться разная элементная база. Вероятность того, что в разных версиях устройства будет допущена одна и та же ошибка чрезвычайно ма-

ла. Существенным недостатком данного метода являются большие затраты на разработку системы.

Активно развивается направление самосинхронной схемотехники. Основоположником данного направления является Варшавский В.И. [62]. В настоящее время его исследования продолжает группа Степченкова Ю.А. [22,23], которая работает в ИЛИ РАН. Одним из свойств таких схем является самопроверяемость по отношению к выходным константным неисправностям типа залипания, одиночным и кратным. Отличительными свойствами самосинхронных схем помимо толерантности к константным отказам являются: предельно широкий диапазон правильной работы по температуре и напряжению питания, а также низкое энергопотребление. Недостатками данного подхода являются более высокие аппаратные затраты, более того, данный подход никак не затрагивает другие модели отказов.

Большой вклад в развитие современной теории отказоустойчивости вносит ИЛУ РАН. Так М.Ф. Каравай продолжает исследование инвариантно-групповых структур систем [19-21], впервые предложенное П.П. Пархоменко. Вопросам диагностирования отказов посвящены работы Г.П. Аксеновой [63,64] и В.А. Ведешенков [65,66].

В работах Хаханова [26,27] представлены методы восстановления работоспособности систем на кристалле (SOC). Суть этих методов заключается в покрытии дефектных блоков резервными блоками, которые остаются в системе еще на этапе проектирования начального проекта. Недостатком данного подхода, является малый срок службы таких систем в случае большого числа отказов, так как помимо резервных ячеек отсутствуют другие методы восстановления.

Ряд работ в области отказоустойчивости связаны с информационной избыточностью, с кодированием информации, например, работы A.B. Тка-ченко [67,68].Диагностированию цифровых систем посвящены работы

Пархоменко П.П. [69], Согомоняна Е.С. [70], Кона E.JI. [71], Гончаровско-го О.В. [72] и др.

В работах Тюрина С.Ф. [31-34] предлагается создавать «живучие», «катастрофоустойчивые» системы путем сохранения хотя бы базисных функций для заданной модели отказов, позволяющих вычислять исходные за большее время после соответствующей реконфигурации. Греков A.B. перенес этот подход на области ПЛИС [73,74], однако в его работах не была детализирована внутренняя структура, ориентированная на применение в КМОП интегральных схемах.

Большое количество работ посвящено вопросам повышения надежности ПЛИС. Среди них часть исследований посвящена разработке методов реконфигурирования ПЛИС. Данные методы предлагают в случае возникновения отказа в какой-либо ячейке, произвести процедуру переупаковки, т.е. изменении расположения элементов схемы в обход отказавшей ячейки. Среди отечественных работ можно выделить С.С. Уварова[15], в зарубежной литературе алгоритмы двумерной упаковки разрабатываются в [75,76].Однако недостатком данного метода является то, что из работы полностью исключаются отказавшие ячейки, что на фоне большого числа отказов и отсутствия возможности произвести своевременное техническое обслуживание устройства может приводить к катастрофическим последствиям.

Серия работ посвящена изменению имеющейся архитектуры ПЛИС. В [28] F. Meyer и D. Paradham вводят резервный столбец ячеек, в [29] N. Hastie и R. Cliff вводят резервный столбец и строку, в [30] J. Emmert вводит специальную шину, которая позволяет заменить отказавшую ячейку.

1.3.3 Обзор методов повышения отказоустойчивости

Все методы повышения отказоустойчивости можно разделить на методы пассивной и активной отказоустойчивости [77]. При пассивной отка-

Таким образом, анализ существующих методов повышения отказоустойчивости ПЛИС, показал, что задачей, имеющей существенное значение в области создания элементов и устройств вычислительной техники и систем управления, является повышения отказоустойчивости программируемых логических интегральных схем на основе КМОП элементов с избыточным базисом.

Решение поставленной научной задачи требует решения ряда частных задач исследования.

1. Разработка метода синтеза КМОП логических элементов с избыточным базисом, сохраняющих функциональную полноту.

Предыдущие работы не были ориентированы на детализацию внутренней структуры элементов с избыточным базисом. Кроме того, ранее не рассматривались вопросы сохранения исходной функции и не анализировалась работа схем при к-кратных отказах и сбоях.

Дано: модель отказов ¥ и кратность отказов - к.

Ограничения по числу транзисторов. Даны интенсивности отказов одного КМОП-транзистора - Ят, электрических связей - я/, источника питания - Я ■

ип

Задана требуемая вероятность безотказной работы, зависящая от уровня воздействий ¥ и (или) времени (/) - и (или) Р{{).

Получить: принципиальную электрическую схему элемента на КМОП-транзисторах, сохраняющего функциональную полноту при заданных отказах с заданной вероятностью для времени заданного уровня воздействий ¥ и (или) времени /.

2. Разработка метода синтеза КМОП логических элементов с избыточным базисом, сохраняющих базисную булеву функцию.

Дано: модель отказов ¥ и кратность отказов - к.

Ограничения по числу транзисторов. Даны интенсивности отказов одного КМОП-транзистора - Ят, электрических связей - , источника питания - Лип.

Задана требуемая вероятность безотказной работы, зависящая от уровня воздействий ¥ и (или) времени (/) - Р(Ч/) и (или) Р(^).

Получить: принципиальную электрическую схему элемента на КМОП-транзисторах, сохраняющего базисную булеву функцию при заданных отказах с заданной вероятностью для времени заданного уровня воздействий и(или) времени г.

3. Разработка алгоритма реконфигурации отказоустойчивых ПЛИС на основе КМОП элементов с избыточным базисом.

Дано: программируемая логическая интегральная схема на основе КМОП элементов с избыточным базисом.

Получить: алгоритм реконфигурации отказоустойчивых ПЛИС на основе КМОП элементов с избыточным базисом, который включает процедуру подбора остаточного базиса при однократных константных отказах в комбинационной части логической ячейки ПЛИС и процедуру диагностирования комбинационной части логических ячеек ПЛИС.

4. Алгоритм поиска остаточного базиса таблиц преобразования крупнозернистых ПЛИС.

Дано: внутренняя структура таблицы преобразования крупнозернистой программируемой логической интегральной схемы.

Получить: алгоритм поиска остаточного базиса таблиц преобразования.

1.5 Выводы по главе 1

1. Несмотря на большой спрос в области отказоустойчивых ПЛИС среди разработчиков цифровой аппаратуры производители микросхем слабо развивают это направление рынка. Среди массово выпускаемых микро-

схем можно отметить введение в структуру элементарных ячеек троированных триггеров с мажоритарной схемой подавления сбоев фирмой Actel и разработку ПЛИС с возможностью частичной реконфигурации фирмами Atmel, Altera, Xilinx.

Большая же часть работ ведется в области совершенствования технологических аспектов производства и увеличения стойкости ИМС к внешним воздействующим факторам, включая радиацию.

2. Анализ моделей отказов показывает, что наибольшее число неисправностей описываются Open и Bridge неисправностями. В свою очередь Open неисправности часто сводят к модели константных отказов. При этом следует отметить, что диагностировать Bridge неисправности на этапе эксплуатации устройства крайне сложно, что делает модель константных отказов самой подходящей для исследования и применения.

3. Разработанные в настоящее время методы повышения отказоустойчивости ПЛИС не используют остаточные функциональные возможности отказавших элементов. В определенных ситуациях при исчерпании резерва остаточный базис является единственным способом реализации хотя бы базовых функций, которые возложены на устройство. В связи с этим, целесообразным является использование в качестве базисных структур ПЛИС элементов, которые имеют свойство сохранения хотя бы ограниченной функциональности, за счет избыточности введенной на этапе создания элемента.

4. В работах Тюрина С.Ф. предложены, а в работах Грекова A.B. получили дальнейшее развитие вопросы создания элементов с избыточным базисом, которые позволяют сохранять функциональную полноту при модели однократных константных отказах. Однако, не был освещен вопрос устойчивости к k-кратным отказам, не рассматривались вопросы создания элементов позволяющих сохранять реализуемую булеву функцию в случае отказов, не была детализирована внутренняя структура элементов.

5. Научно-методический аппарат восстановления логики ПЛИС в настоящее время разработан не в полном объеме. Задачей, имеющей существенное значение в области создания элементов и устройств вычислительной техники и систем управления, являются разработка методов синтеза отказоустойчивых логических ячеек ПЛИС на основе КМОП элементов с избыточным базисом.

6. Решение поставленной научной задачи обеспечивается постановкой и решением в диссертационной работе следующих частных задач:

- разработка метода синтеза КМОП логических элементов с избыточным базисом, сохраняющих функциональную полноту;

- разработка метода синтеза КМОП логических элементов с избыточным базисом, сохраняющих базисную булеву функцию;

- разработка алгоритма реконфигурации отказоустойчивых ПЛИС на основе КМОП элементов с избыточным базисом;

- разработка алгоритма поиска остаточного базиса таблиц преобразования крупнозернистых ПЛИС.

2 РАЗРАБОТКА МЕТОДА СИНТЕЗА ЭЛЕМЕНТОВ С ИЗБЫТОЧНЫМ БАЗИСОМ, СОХРАНЯЮЩИХ

ФУНКЦИОНАЛЬНУЮ ПОЛНОТУ ПРИ КРАТНЫХ ОТКАЗАХ

Примером элементов с избыточным базисом сохраняющих функциональную полноту при однократных константных отказах являются функционально полные толерантные элементы, которые исследовались в работах Тюрина С.Ф. и Грекова A.B.. Однако, в этих работах не была детализирована внутренняя структура элементов и не рассматривались элементы, сохраняющие саму базисную функцию при кратных отказах.

2.1 Разработка КМОП схемы классического ФПТ элемента

Классический ФПТ элемент это элемент с избыточным базисом, который имеет свойство сохранения функциональной полноты при модели однократных константных отказах и реализует функцию

Z = ххх2 vx3x4 . (2.1)

В предыдущих работах элемент синтезировался на классических вентилях И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ. Это затрудняет возможность применения таких элементов в составе ИМС. Поэтому требуется разработать транзисторную схему такого элемента. С учетом того, что подавляющее большинство ИМС в настоящее время выпускаются по КМОП технологии, то будем ориентироваться именно на эту технологию производства.

Анализ любой транзисторной КМОП схемы логического вентиля [37,87] показывает, что такая схема состоит из двух частей. Каждая часть реализует отдельную функцию - функцию подключения к источнику питания и функцию подключения к нулевой шине. Причем справедливо следующее выражение (2.2)

где Z - функция, которую реализует вентиль, - функция подключения к источнику питания, функция подключения к нулевой шине. С учетом этого выражения любой вентиль можно условно изобразить следующим образом (рисунок 2.1).

О ивы*

I-О ОУ

Рисунок 2.1 - Структурная схема произвольного КМОП вентиля.

При этом операция дизъюнкции реализуется путем параллельного соединения транзисторов, а операция конъюнкции путем последовательного соединения транзисторов (рисунок 2.2).

Дизъюнкция Конъюнкция

Рисунок 2.2 - Реализация операций дизъюнкция и дизъюнкция в транзисторном исполнении.

Таким образом, для синтеза КМОП схемы классического ФПТ элемента необходимо реализовать две функции (2.3) и (2.4).

= X] Х2 V Х^ х^, (2.3)

= (X] V х2 )(х3 V х4). (2.4)

Для реализации функции (2.3) необходимо использовать две последовательные цепочки р-канальных транзисторов, соединенные параллельно (рисунок 2.3). Р-канальные транзисторы используются, так как переменные х:,х2,х3,х4входят в выражение с инверсией.

Рисунок 2.3 - Реализация функции = ххх2 V х3х4 в транзисторном

исполнении.

Для реализации функции (2.4) необходимо последовательное соединение двух параллельных цепочек п-канальных транзисторов (рисунок 2.4).

XI

^ и,

Хг

^ и,

Хз Н И Ха

Рисунок 2.4 - Реализация функции 2_ = (хх Vх2)(х3 ух4) в транзисторном исполнении.

Тогда в соответствии с рисунком 2.1 получим принципиальную схему ФПТ элемента на основе КМОП транзистора (рисунок 2.5).

Х1 о-

Хг о-

УГ1

о

>5 У

Л

УТ2

УТ5

У Те

УТз

УП

УТ7

У Та

Хз

-о Ха

о 7

Рисунок 2.5 - Принципиальная схема ФПТ элемента на основе

КМОП транзисторов.

На рисунке 2.6 приведена временная диаграмма работы данного элемента, отображающая изменение состояния выходной шины 2, в зависимости от состояния входных сигналов хх,х2,хъ и х4. ▲

XI

N А/ Г2 ¡Аз 1 Н Аб ¡А? 1 tв N Аю | А/; I Ы А13 Ы ¡А/5 А I

1 1 I I „

п 1 1 1 1 1 1 1 1 1 ! А 1

1 1 1 1 *

Заключение диссертации по теме «Элементы и устройства вычислительной техники и систем управления», Громов, Олег Александрович

5.6 Выводы по главе 5

1. Представленные примеры разработки отказоустойчивых элементов памяти на основе КМОП элементов с избыточным базисом сохраняющих функцию, подтверждают эффективность применения данных схем. Расчет показывает, что в сравнении с мажоритированием исходной функции имеется выигрыш более чем на 30% по числу транзисторов и по вероятность безотказной работы на 10% при времени наработки 100 000 ч и

Ктктр =Ю 9 > Кбтр = Ю

2. Использование КМОП элемента с избыточным базисом сохраняющего функциональную полноту в составе ПЛИС, приводит к уменьшению аппаратных затрат, а именно экономится более 300 транзисторов.

3. Полученные показатели отказоустойчивости различных вариантов КМОП элементов на ПЛИС, доказывают целесообразность использования элементов с избыточным базисом. Расчет показывает, что наибольшей адаптацией к отказам имеют ПЛИС, реализованные на элементах с избыточным базисом.

4. Разработанная Марковская модель ПЛИС на основе элементов с избыточным базисом, показывает, что использование остаточного базиса позволяет существенно повысить вероятность безотказной работы системы. При интенсивности потока восстановления ¡лг 1ост = 10-5 выигрыш по сравнению с классическим вариантом ПЛИС с реконфигурацией за счет резерва составляет ориентировочно 15-20 %.

ЗАКЛЮЧЕНИЕ

В ходе исследования проведена разработка методов и алгоритмов, обеспечивающих повышение отказоустойчивости ПЛИС на основе КМОП элементов с избыточным базисом.

Разработан метод синтеза КМОП логических элементов с избыточным базисом, сохраняющих функциональную полноту, который позволяет получать принципиальные электрические схемы элементов, сохраняющих базис при константных отказах произвольной кратности к.

Разработан метод синтеза КМОП логических элементов с избыточным базисом, сохраняющих базисную булеву функцию, который позволяет получать принципиальные электрические схемы элементов, сохраняющих реализуемую функцию при константных отказах произвольной кратности к.

Разработан алгоритм реконфигурации отказоустойчивых ПЛИС на основе КМОП элементов с избыточным базисом, который позволяет производить диагностирование указанных элементов и определять возможность использования остаточного базиса, образованного отказами.

Разработан алгоритм поиска остаточного базиса таблиц преобразования крупнозернистых ПЛИС, который позволяет выявлять и использовать остаточные функциональные возможности таблиц преобразования при константных отказах транзисторов.

Полученные научные и практические результаты создают предпосылки для создания катастрофоустойчивых систем, которые способны функционировать не только в широком диапазоне внешних воздействующих факторов, но и в условиях техногенных аварий и террористических актов. Такие системы активно применяются в авиации, космонавтике, военной технике, системах управления ответственными объектами, например, атомными электростанциями и т.д. Автор считает, что внедрение полученных результатов позволит снизить количество аварий вызванных отказами техники в аппаратуре специального назначения, что повысит безопасность жизни в целом.

Таким образом, диссертационная работа вносит существенный вклад в развитие теоретической и технической базы устройств вычислительной техники и систем управления, ориентированных на применение в аппаратуре ответственного применения, что имеет важное научное и оборонное значение.

Дальнейшие исследования, по мнению автора, целесообразно продолжить в следующих направлениях:

- исследованию вопросов синтеза отказоустойчивых ячеек памяти и последовательностных автоматов;

- исследованию вопросов парирования отказов, удовлетворяющих другим моделям отказов;

- внедрении разработанных подходов в электронной промышленности РФ и других стран.

Список литературы диссертационного исследования кандидат технических наук Громов, Олег Александрович, 2013 год

СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ

1. Угрюмов Е.П. Цифровая схемотехника: учебное пособие для вузов / Е.П. Угрюмов. 2-е изд., перераб. и доп. - СПб.: БХВ-Петербург. - 2007. - 800 с.

2. Stratix V Device Handbook//Altera Corporation. [Электронный ресурс].

- URL: http://www.altera.com/literature/hb/stratix-v/stx5_xcvr.pdf (дата обращения 28.12.2012).

3. Kilts S. Advanced FPGA Design. Architecture, Implementation and Optimization/ The Institute of Electrical and Electronics Engineers, Inc., New York. -2007.

4. Телец В., Цыбин С., Быстрицкий А., Подъяпольский С. ПЛИС для космических применений. Архитектурные и схемотехнические особенности // Электроника: Наука, Технология, Бизнес. - 2005. - № 6. - С. 44-48.

5. Попович А. Перспективная платформа для построения бортовых вычислительно-управляющих систем// Компоненты и технологии. - 2008. -№8. - С. 168-170.

6. Попович А. ПЛИС Actel - платформа для «систем на кристалле» бортовой аппаратуры // Электроника: Наука, Технология, Бизнес. - 2004. -№4.-С. 34-37.

7. Федухин A.B., Муха A.A., Муха A.A. ПЛИС-системы как средство повышения отказоустойчивости // Математичш машини i системи. - 2010.

- № 1.-С. 198-204.

8. Цыбин С.А., Быстрицкий A.B., Скуратович С.Н. Архитектура отказоустойчивой ПЛИС емкостью 100 тыс. вентилей // Проблемы разработки перспективных микроэлектронных систем - 2006. Сборник научных трудов/ под общей ред. А.Л. Стемпковского. М.: ИППМ РАН. - 2006. - С. 376-381.

9. Программа «Развитие электронной компонентной базы и радиоэлектроники» на 2008-2015 годы //Федеральные целевые программы России, 2008 [Электронный ресурс]. - URL:

http://www.fcp.economy.gov.ru/cgi-bin/cis/fcp.cgi/Fcp/ViewFcp/View/2008/ 246 (дата обращения 28.12.2012).

10. Указ Президента РФ от 7 июля 2011 г. №899 «Об утверждении приоритетных направлений развития науки, технологий и техники в Российской Федерации и перечня критических технологий Российской Федерации // Информационно-правовой портал «Гарант», 08.07.11. [Электронный ресурс]. - URL: http://www.garant.ru/products/ipo/prime/doc/55071684/ (дата обращения 15.11.2012).

11. Eric J. McDonald Runtime FPGA Partial Reconfiguration// IEEE A&E SYSTEMS MAGAZINE. - 2008. - July. - Pp.10-15.

12. Björn Osterloh , Harald Michalik , Sandi Alexander Habinc , Björn Fiethe Dynamic partial reconfiguration in space applications// Conference on Adaptive Hardware and Systems AHS'09, NASA/ESA. - 2009. -Pp.336-343.

13. Vijay G. Savani, Akash I. Mecwan, N.P. Gajjar Dynamic partial reconfiguration of FPGA for SEU Mitigation and area efficiency// International Journal of Advancements in Technology. - 2009. - Vol.2, № 2. - Pp.285-291.

14. Doumar A., Ito H. Detecting, Diagnosing and Tolerating Faults in SRAM-Based Field Programmable Gate Arrays: A Survey// IEEE Transactions on Very Large Scale Integration (VLSI) Systems// Vol.11, No.3, June 2003.

15. Уваров С.С. Проектирование реконфигурируемых отказоустойчивых систем на ПЛИС с резервированием на уровне ячеек // Автоматика и телемеханика. - 2007. - №9. - С. 176-189.

16. Emmert J.M., Bhatia D. Partial reconfiguration of FPGA mapped designs with applications to fault tolerance and yield enhancement // Springer Lecture Notes. New-York: Springer-Verlag. - 1997. Pp. 141-150.

17. Каравай М.Ф. Инвариантно-групповой подход к исследованию k-отказоустойчивых структур // Автоматика и телемеханика. - 2000. - № 1. -С. 144- 156.

18. Каравай М.Ф. Минимизированное вложение произвольных га-мильтоновых графов в отказоустойчивый граф и реконфигурации при от-

казах. Часть I. 1-отказоустойчивые структуры// Автоматика и Телемеханика. - 2004. - №12. - С. 174-189.

19. Каравай М.Ф. Минимизированное вложение произвольных га-мильтоновых графов в отказоустойчивый граф и реконфигурации при отказах. Часть II. Решетки и k-откзаоустойчивость// Автоматика и Телемеханика. - 2005. - №2. - С. 175-189.

20. Степченков Ю.А., Дьяченко Ю.Г., Петрухин B.C., Плеханов Л.П. Самосинхронные схемы - ключ к построению эффективной и надёжной аппаратуры долговременного действия // Системы высокой доступности. - 2007. Т. 3. №1-2. - С. 73 - 88.

21. Соколов И.А., Степченков Ю.А., Петрухин B.C., Дьяченко Ю.Г., Захаров В.Н. Самосинхронная схемотехника - перспективный путь реализации аппаратуры // Системы высокой доступности. - 2007. Т. 3. № 1-2.-С. 61-72.

22. Харченко B.C. Гарантоздатш системи та багатоверсшш обчис-лення: аспекта еволюцп /Харченко B.C. //Радюелектронш i комп'ютерш системи. - 2009. - №7.- С. 46-59.

23. Харченко B.C. Научно-методические результаты в области развития гарантоспособных систем //Радюелектронш та комп'ютерш системи. - 2009. - №4. - С. 24-33.

24. Хаханов В.И. Инфраструктура диагностического обслуживания SoC// Вестник Томского государственного университета. - 2008. -№4(5).-С. 74-101.

25. Парфентий А.Н., Хаханов В.И., Литвинова Е.И. Модели инфраструктуры сервисного обслуживания цифровых систем на кристаллах // АСУ и приборы автоматики. - 2007. Вып. 138. С. 83 - 99.

26. Yervant Z. Gest editors' introduction: Design for Yield and reliability/ Z. Yervant, G. Dmytris // IEEE Design & Test of Computers. - May-June -2004.-Pp. 177-182.

27. Твердохлебов В.А. Геометрические образы поведения дискретных детерминированных систем. //Радюелектронш i комп'ютерш си-стеми.-2006.-№5.-С. 161-165.

28. Meyer F., Paradham D.K. Modeling defect special distribution// IEEE Transactions on Computer. - 1989. - Vol. 38, №4. - Pp. 538-546.

29. Neil Hastie, Richard Cliff The implementation of hardware subroutines on field programmable gate arrays// IEEE Custom integrated circuits conference.-1990. -Pp. 31.4.1-31.4.4.

30. Jonh M. Emmert, Dinesh Bhatia Partial Reconfiguration of FPGA Mapped Designs with Applications to Fault Tolerance and Yield Enhancement// Springer Lecture Notes. New-York: Springer-Verlag. - 1997. - Pp. 141-150.

31. Тюрин С. Ф. Функционально-полные толерантные булевы функции / С. Ф. Тюрин // Наука и технология в России. - 1998. - № 4. - С. 7-10.

32. Тюрин С. Ф. Синтез адаптируемой к отказам цифровой аппаратуры с резервированием базисных функций // Приборостроение. - 1999. -№ 1.-С. 36-39.

33. Тюрин С. Ф. Адаптация к отказам одновыходных схем на генераторах функций с функционально-полными толерантными элементами / С. Ф. Тюрин // Приборостроение. - 1999. - № 7. - С. 32-34.

34. Тюрин С. Ф. Проблема сохранения функциональной полноты булевых функций при «отказах» аргументов / С. Ф. Тюрин // Автоматика и телемеханика. - 1999. -№ 9. - С. 176-186.

35. ПЛИС. Классификация интегральных микросхем//Факультет радиофизики и компьютерных технологий, БГУ, Минск [Электронный ресурс]. - URL: http://rfe.by/media/kafedry/kaf4/publication/stetsko/program-cifr-elektonika/lection3.pdf (дата обращения 11.11.2012).

36. Титце У., Шенк К. Полупроводниковая схемотехника. 12-е изд. Том I: Пер. с нем. - М.: ДМК Пресс, 2008. - 832 с.:ил.

37. Архитектурные особенности различных типов ПЛИС//Факультет радиофизики и компьютерных технологий, БГУ, Минск

[Электронный ресурс]. - URL:

http://rfe.by/media/kafedry/kaf4/publication/stetsko/program-cifr-elektonika/lection4.pdf (дата обращения 11.11.2012).

38. Rose J., Gamal А.Е., Sangiovani-vincentelli A. Architecture of Field-Programmable Gate Arrays// Proc. Of the IEEE. - 1993. - Vol. 81, № 7. -Pp. 1013-1029.

39. Rose J., Francis R., Lewis D., Chow P. Architecture of Field-Programmable Gate Arrays: The effect of Logic Block Functionality on Area Efficiency// IEEE Journal of Solid-State Circuits. - 1990. - Vol. 25, № 5. - Pp. 1217-1225.

40. Вычужанин В., Тарасов И. Новые семейства ПЛИС фирмы Ас1е1//Компоненты и технологии. - 2005. - №9. - С. 63-68.

41. Look up table implementation of fast carry for adders and counters: US 005274581A, 28.12.1993.

42. Строганов А., Цыбин С. Программируемая коммутация в ПЛИС: взгляд изнутри// Компоненты и технологии. - 2010. - №11. - С. 5662.

43. Xiaoling Sun, Jian Xu, Ben Chan, Pieter Trouborst Novel technique for built-in self-test of fpga interconnects// Proc. of the IEEE International Test Conference. - 2008. - Pp. 795 - 803.

44. Андрюхин А.И. Переключательное моделирование и диагностирование основных моделей неисправностей КМОП-структур/Андрюхин А.И.// HayKOBi пращ ДонНТУ. 2011. - №11. - С. 54-65.

45. Manoj Sachdev, Jose Pineda de Gyvez Defect-oriented testing for nano-metric CMOS VLSI circuits//Springer. - 2007. - P. 328.

46. Janak H. Patel Stuck-at Fault: A Fault Model for the Next Millenium// Proc. of the IEEE International Test Conference. - 1998. - P. 1166.

47. Vijay Lakamraju, Russell Tessier Tolerating Operational Faults in Cluster-based FPGA//In Proceedings, ACM/SIGDA International Symposium on Field Programmable Gate Arrays. - 2000. - Pp. 187-194.

48. Steven D. Millman, John M. Acken Diagnosis CMOS bridging faults with stuck-at, Iddq, and voting model fault dictionaries// IEEE Custom Integrated Circuits Conference. - 1994. - Pp. 409-412.

49. M.Renovell, J.M. Galliere, F. Azais, Y. Bertrand Modeling Gate Oxide Short Defects in CMOS Minimum Transistors//Proceedings of the Seventh IEEE European Test Workshop (ETW'02). - 2002. - Pp. 75-80.

50. I. Pomeranz, S.M. Reddy. Unspecified Transition Faults: A Transition Fault Model for At-Speed Fault Simulation and Test Generation// IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. -2008. - Vol.27, №1.-Pp. 137-146.

51. I. Pomeranz, S.M. Reddy. Double-Single Stuck-at Faults: A Delay Model for Synchronous Sequential Circuits// IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. - 2009. - Vol.28, №1. - Pp. 426-432.

52. E. Bareisa, V. Jusas, L. Motiejunas, R. Seinauskas Generating functional delay tests for non-scan sequential circuits//124X Information Technology and Control - 2010. - Vol.39, №2. - Pp. 100 - 107.

53. Котельников E. Actel FAQ// Компоненты и технологии. - 2010. - №6. - С. 53-58.

54. Юдинцев В. Радиационно стойкие интегральные схемы надежность в космосе и на земле//Электроника: Наука, Технология, Бизнес. -2007,-№5.-С. 72-77.

55. Царев Д. Радиационностойкие ПЛИС Virtex-5С)У//Электронные компоненты. - 011. - № 7. - С. 1-3.

56. Петропавловский Ю. Радиационно-стойкие микросхемы компании А1те1//Современная электроника. - 2012. - № 7. - С. 5-9.

57. Methods and circuitry for reconfigurable SEU/SET tolerance: US 7859292, 28.12.2010.

58. Питерсон У., Коды, исправляющие ошибки. Пер. с англ. - М., 1964.-340 с.

59. J. Von Neumann. Probabilistic Logic and the Synthesis of Reliable Organisms from Unreliable Components. Automata Studies, C. Shannon and J. McCarthy (eds). Princeton University Pressio - 1956, - pp. 43-98.

60. Avizienis A. Fault-Tolerance: The survival attribute of digital system / A. Avizienis // Proc. of the IEEE. - 1978. -Vol. 66, № 10. - Pp. 1109-1125.

61. Avizienis A., Laprie J.-C. Dependable Computing: From Concepts to Application // IEEE Trans, on Computers. - 1986. - №74 (5). - Pp. 629-638.

62. Апериодические автоматы: Под редакцией Варшавского В.И. -М.: Наука, 1976.-С.304.

63. Г.П. Аксенова, В.Ф. Халчев Метод параллельно-последовательного самотестирования в интегральных схемах типа FPGA//Автоматика и телемеханика. - 2007. - №1. - С. 163-174.

64. Г.П. Аксенова Контролепригодная архитектура для самотестирования в программируемых логических матричных структу-рах//Автоматика и телемеханика. - 2010. - №12. - С. 154-165.

65. Ведешенков В.А. Путевой метод самодиагностирования цифровых систем//Автоматика и телемеханика. - 2005. - № 3. - С. 154 - 168.

66. Ведешенков В.А. Подход к самодиагностированию возникающего отказа в цифровых системах //Автоматика и телемеханика. - 2005. - № 4. -С. 127-140.

67. Ткаченко А.В. Отказоустойчивые структуры в корректирующих счислениях //Автоматика и телемеханика. - 1993. - № 1. - С. 154-166.

68. Ткаченко А.В. Представление, коррекция и обработка избыточных счислений //Автоматика и телемеханика. - 1991. - № 12. - С. 138148.

69. Пархоменко П.П. Основы технической диагностики / П.П. Пархоменко, Е.С. Согомонян/-М.: Энергоиздат, 1981.-321 с.

70. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. - М.: Радио и связь, 1984. - 206 с.

71. Надежность и диагностика компонентов инфокоммуникацион-

ных и информационно-управляющих систем: учеб. пособие / E.J1. Кон, М.М. Кулагина. - Пермь: Перм. гос. техн. ун-т, 2011. - 179 с.

72. Гончаровский О.В. Проектирование диагностических и отладочных стендов при производстве аппаратуры связи. Тестовое диагностирование и контролепригодное проектирование цифровых устройств: Учеб. пособие/ О.В. Гончаровский, E.J1. Кон. - Пермь: Перм. гос. техн. ун-т. -Пермь, 2005. - 73с.

73. Тюрин С.Ф., Богатырев С.В., Голубев A.B., Греков A.B., Прохоров A.A., Прохоров Д.А. Функционально-полные толерантные цифровые схемы на базе ПЛИС фирмы «Altera» // Радюелектронш та комп'ютерш системи. - 2007. - № 8(27). - С. 66-70.

74. Греков A.B., Тюрин С.Ф., Алексеев H.A., Прохоров A.A., Прохоров Д.А. Программируемые логические устройства на основе функционально-полных толерантных элементов // Сборник «Информация, инновации, инвестиции. Материалы 7-й Всероссийской конференции». - Пермь: Пермский ЦНТИ. - 2006.-С. 136-138.

75. Bansal N., Correa J.R., Kenyon С., Sviridenko М. Bin Packing in Multiple Dimensions: Inapproximability Results and Approximation Schemes // Mathematics of Operations Research. - 2006. - Vol.31, № 1. - Pp. 31-49.

76. Yagiutra M., Nagamochi H. Exact Algorithms for the 2-Dimensional Strip Packing with and without Rotations//Technical report 2007005, Jan. 30 2007 [Электронный ресурс]. - URL: http://www.or.amp.i.kyoto-u.ac.ip/members/nag/Technical_report/TR2007-005.pdf (дата обращения 28.03.2011).

77. Бородин В.А. и др. Отказоустойчивые вычислительные системы,- МО СССР, 1990. - С. 55.

78.Results of the SER Test of Actel, Xilinx and Altera FPGA instances // Ace-уд Corporation. [Электронный ресурс]. - URL: http://www.actel.com/documents/ RadResultsIRO Creport.pdf (дата обращения 27.05.12) .

79. Quintiple modular redundancy for high reliability circuits implemented in programmable logic devices: US 6812731, 02.11.2004.

80. Quintiple modular redundancy for high reliability circuits implemented in programmable logic devices: US 6720793, 13.04.2004.

81. Коротаев H.А., Попечиц В.И. Обеспечение отказоустойчивости программируемых логических интегральных схем на основе самовосстановления// Электроника ИНФО. - 2012. - № 1. - С. 99-102.

82. Тюрин С.Ф., Громов О.А., Сулейманов А.А., Греков А.В. Отказоустойчивая ПЛИС со скользящим резервированием на основе ФПТ элементов // Вестник ПГТУ. Электротехника, информационные технологии, системы управления. № 5, 2011. - Пермь: ПНИПУ, 2011. - С. 102-114.

83. Р 50-54-82-88. Надежность в технике. Выбор способов и методов резервирования. - М. : Государственный комитет СССР по стандартам, 1988 - Утвержден 22.09.1988. - 94с.

84. Steve Trimberger, Dean Carberry, Anders Johnson, Jennifer Wong A Time-Multiplexed FPGA//The 5-th Annual IEEE Symposium on Field-Programmable Custom Computing Machines. - 1997. - Pp. 22-28.

85. Stephen M. Scalera, Jose R. VazquezThe design and implementation of a context switching FPGA // IEEE Symposium on FPGAs for Custom Computing Machines. - 1998. - Pp. 78-85.

86. Sudhakar M. Reddy, Madhukar K. Reddy Testable Realizations for FET Stuck-Open Faults in CMOS Combinational Logic Circuits// IEEE Transactions on Computer. - 1986. - Vol. 35, № 8. - Pp. 742-754.

87. Иыуду К. Надежность, контроль и диагностика вычислительных машин и систем - М.: Высшая школа, 1989. - 219 с.

88. Тюрин С.Ф., Громов О.А., Греков А.В. Функционально-полный толерантный элемент // Научно-технические ведомости СПбГПУ. Сер. Информатика. Телекоммуникации. Управление. - 2011. - № 1(115). -С. 24-30.

89. JTAG // Википедия. Свободная энциклопедия [Электронный ресурс]. - URL: http://www.ru.wikipedia.org/wiki/JTAG (дата обращения 23.11.2012).

90. Тюрин С.Ф., Громов O.A., Каменских А.Н. Программный комплекс исследования методов повышения надежности// Вестник Ижевского государственного технического университета. - 2012.- №2.-С. 153-156.

91. Ю.А. Степченков, А.Н. Денисов, Ю. Г. Дьяченко, Ф.И. Грин-фельд, О.П. Филимоненко Библиотека самосинхронных элементов для проектирования полузаказных микросхем серий 5503 и 5507. - М.: ИЛИ РАН, 2008.-238 с.

92. Тюрин С.Ф., Громов O.A. Базисный элемент программируемых логических интегральных схем//Вестник Ижевского государственного технического университета. - 2010. - №3. - С. 122-126.

93. Справочник надежность электрорадиоизделий [Электронный ресурс]. - Электрон, дан. - Мытищи: ФГУП "22 ЦНИИ Минобороны России", 2006. - 1 электрон, опт. Диск (CD-ROM). Систем, требования: IBM PC, Windows 2000, Acrobat Reader. - Загл. с экрана