Динамическая помехоустойчивость триггерных элементов высокочастотных многофункциональных интегральных схем тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат технических наук Стахин, Вениамин Георгиевич

• Стахин, Вениамин Георгиевич
• кандидат технических наук
• 0

Оглавление диссертации кандидат технических наук Стахин, Вениамин Георгиевич

Введение

Глава1 Источники и приемники помех в триггерных 13 элементах быстродействующих ИС

1.1. Общие положения.

1.2. Моделирование помех в ТЭ.

1.3. Интегральный триггерный элемент как приемник 22 помехи.

Выводы

Глава2 Помехоустойчивость триггерных запоминающих ячеек

2.1. Общие положения квазистатического моделирования помехоустойчивости.

2.2. Особенности моделирования помехоустойчивости триггерных элементов статических ЗУ.

2.3. Особенности квазистатического моделирования динамической помехоустойчивости триггерных элементов памяти.

2.4. Компьютерное моделирование квазистатических характеристик динамической помехоустойчивости для триггерных элементов СОЗУ.

Выводы.

ГлаваЗ Моделирование динамической помехоустойчивости триггерных элементов

3.1. Динамическая помехоустойчивость биполярных триггерных элементов.

3.2. Динамическая помехоустойчивость униполярных триггерных элементов.

3.3. Малосигнальные динамические характеристики триггерных элементов.

Выводы.

Глава4 Элементы схемотехники высокочастотных помехозащищенных интегральных схем с использованием триггерных элементов

4.1 Высокочастотные элементы памяти.

4.2 Элементы схемотехники триггерных ячеек памяти в многопортовых системах.

4.3 Элементы схемотехники быстродействующих многофункциональных радиочастотных ИС.

Выводы.

Введение диссертации (часть автореферата) на тему «Динамическая помехоустойчивость триггерных элементов высокочастотных многофункциональных интегральных схем»

Диссертационная работа посвящена исследованию динамической помехоустойчивости и разработке соответствующей элементной базы высокочастотных и многофункциональных микросхем на примере интегральных триггерных элементов.

Актуальность проблемы. Основные тенденции развития современной микроэлектроники связаны с необходимостью повышения уровня интеграции, быстродействия, надежности и реализуются на основе современных промышленных субмикронных технологий. Переход на рабочие частоты свыше 1ГГц, проектные нормы 0,1-0,18 мкм требует принципиально новых методов организации и управления микроэлектронным производством, подходов к проектированию и изготовлению БИС [1-3]. В настоящее время складывается ситуация, когда фактор помехоустойчивости в характеристиках элементной базы в ряде приложений становится определяющим условием работоспособности и точности электронной аппаратуры. Развитие номенклатуры быстродействующих многофункциональных отечественных микросхем сдерживают сейчас как технологические проблемы, так и отсутствие научно обоснованных методик схемотехнического и системного проектирования, как помехоустойчивых функциональных элементов, так и микросхем на их основе, которые могли бы обеспечить качественно более высокие показатели соответствующей электронной аппаратуры. Как показали исследования, проводимые в частности на предприятиях АООТ «НИИМЭ и завод «Микрон», решение данной задачи только конструктивно-технологическими методами невозможно. Прежде всего это связано с факторами влияния внутренних источников помех и наводок и повышенной чувствительностью компонентов схем к характеристикам сигналов управления и синхронизации [4]. Прежде всего это связано с факторами влияния внутренних источников помех и наводок и повышенной чувствительностью компонентов схем к характеристикам сигналов управления и синхронизации.

В общем случае, помехоустойчивость ипомтах является одним из основных стандартных параметров логических ИС и характеризует способность микросхем сохранять нормальное функционирование при максимальном воздействии помех одновременно по всем выводам основной и соседних с ней схем [5]. Так как логическая ИС может находиться в одном из двух устойчивых состояний (открытом или закрытом), то различают помехоустойчивость закрытой схемы по отношению к отпирающим помехам и°пом и помехоустойчивость открытой схемы по отношению к запирающим помехам и1,,™. Часто используют не абсолютные значения напряжений максимально допустимых помех по входу, а их отношения к минимальному перепаду напряжения Лит1„ на выходе элемента при его переключении. Это отношение называют коэффициентом статической помехоустойчивости. Динамическая помехоустойчивость, т. е. помехоустойчивость логических ИС в динамическом режиме, зависит от амплитуды и длительности сигнала помехи, скорости переключения основного логического элемента в серии и его статической помехоустойчивости. Как правило, динамическая помехоустойчивость той или иной серии микросхем устанавливается на триггере, составленном из основных элементов этой серии. Характеристикой динамической помехоустойчивости служит критическая длительность импульса помехи, при которой ее амплитуда соответствует уровню статической помехоустойчивости элемента. Разработка монолитных интегральных схем (ИС) с рабочей частотой от 300 МГц и выше, таким образом, накладывает ряд существенных ограничений на схемотехнику и топологию соответствующих функциональных узлов и элементов. Прежде всего это связано с необходимостью учета динамической помехоустойчивости, минимизации уровня помех и наводок на шинах ИС, коррекции взаимного влияния каналов и элементов ИС друг на друга при схемотехническом проектировании соответствующих ИС. Методологический подход, основанный на детальном анализе динамической помехоустойчивости компонентов высокочастотных и многофункциональных БИС, может обеспечить значительное сокращение затрат и сроков разработки БИС за счет минимизации влияния внутренних частотных факторов и помех на обеспечение работоспособности БИС.

Основой методик схемотехнического проектирования помехоустойчивых микросхем является соответствующий математический аппарат - модели, позволяющие достаточно просто учесть, оценить и минимизировать влияние динамической помехи в сложных функциональных микросхемах и комплексах. Структурные средства построения фукциональных элементов памяти современных микросхем должны ориентироваться на минимизацию источников погрешности и потери информации в ячейках памяти - помех, наводок и т.д. Результатом должны быть практические разработки, подтверждающие обоснованность и достоверность методических подходов к построению соответствующей элементной базы современной микроэлектроники.

Методической основой анализа и синтеза триггерных элементов микросхем являются методы моделирования, включая методы моделирования физических характеристик элементов, алгоритмов управления и взаимодействия с внешними функциональными элементами, структурной организации микросхем с использованием внутренних триггерных элементов, электрических характеристик отдельных узлов и системы в целом. Решению этих вопросов, а именно исследованию и анализу динамических характеристик триггерных элементов быстродействующих микросхем при воздействии помех и наводок, разработке основ проектирования быстродействующих и многофункциональных микросхем, разработке соответствующей микроэлектронной аппаратуры, автор посвятил исследования, проводившиеся с 1984 по 2000 год, итогом которых является данная диссертация.

Можно выделить следующие основные факторы, влияющие на помехоустойчивость современных высокочастотных цифровых и аналого-цифровых интегральных схем:

1. Время переключения из одного логического состояния в другое становится сравнимым с периодом обращения/опроса триггерной ячейки. Это соответствует тому, что основным во времени состоянием транзисторных элементов триггерных ячеек становится активное (усилительное), а не ключевое (логическое). Поэтому реакция на помехи, поступающие по разрядным, адресным и шинам питания, начинает соответствовать помехоустойчивости усилительных, а не логических элементов, то есть становится существенно ниже, чем у традиционной логики.

2. Существенное уменьшение топологических размеров транзисторов и переход в субмикронную область размеров приводит к соответствующему снижению нагрузочной способности и помехоустойчивости логических элементов. В этом случае емкость шин и нагрузки логических элементов начинает определять время переключения и быстродействие элементов памяти. Недооценка этого фактора приводит к дополнительным сбоям и потере информации при высокочастотных режимах управления и опроса триггерных ячеек, когда время опроса триггерной ячейки становится сравнимым или меньшим, чем постоянная времени перезаряда емкости нагрузки логического элемента.

3. Уменьшение напряжений питания высокочастотных цифровых схем приводит, помимо соответствующего уменьшения помехоустойчивости, к дополнительному росту чувствительности характеристик триггерных ячеек, к разбросу конструктивно-топологических параметров транзисторов в триггерных ячейках. Прежде всего, это связано с высокочастотной несимметрией инверторов в плечах триггерных ячеек. Вероятность появления таких сбоев повышается с увеличением тактовой частоты, уменьшением размеров транзисторов и с увеличением количества запоминающих ячеек или объемом СОЗУ.

4. Аналоговые элементы комбинированных и аналого-цифровых схем для рабочих частот в сотни и более МГц оказываются чрезвычайно зависимыми от уровня помех и наводок, производимых цифровой частью интегральной схемы. Это соответственно приводит не только к уменьшению чувствительности устройства в целом, но и в значительной степени усложняет его конструктивное и технологическое исполнение.

5. Наличие сигналов помех определенного спектра на шинах питания, земли и сигнальных выводах в высокочастотных ИС создает не только искажения цифрового сигнала в виде джиттера, фазового шума, но и при определенных условиях вызывает сбои в высокочастотных триггерных ячейках, используемых для деления частоты.

Таким образом, состояние вопроса диктует следующую цель диссертационной работы.

Цель работы - развитие методов и средств проектирования и разработки быстродействующих триггерных элементов многофункциональных микросхем при воздействии локальных и распределенных помех и наводок, как основы создания новой элементной базы микроэлектроники.

Цель достигается путем решения следующих задач: развитие методов моделирования динамической помехоустойчивости интегральных триггерных элементов памяти и многофункциональных БИС при воздействии импульсной помехи; совершенствование структурной и схемотехнической организации элементов памяти на основе симметричных триггерных ячеек, включая развитие методов и схемотехнических средств улучшения совокупности характеристик основных блоков таких микросхем: многопортовых буферных устройств, согласующих преобразователей для считывания и формирования сигналов, устройств управления и синхронизации, радиоэлектронных микросхем; развитие методологического подхода к проектированию быстродействующих интегральных схем на основе расширенного применения результатов анализа динамической помехоустойчивости вычислительными средствами современных САПР; разработка помехоустойчивых интегральных микросхем с триггерными элементами памяти повышенного быстродействия; разработка многофункциональных и аналого-цифровых схем на основе применения методов подавления и минимизации влияния локальных и распределенных источников помех и наводок по шинам управления и синхронизации.

Научная новизна работы: предложен метод моделирования динамической помехоустойчивости по экстремумам временных характеристик плеч триггерных элементов, рассматриваемых как устройства с петлевой положительной обратной связью; обоснован метод емкостной коррекции динамической помехоустойчивости в симметричных триггерных элементах, учитывающий технологические и топологические характеристики элементов микросхем; развитие методики проектирования быстродействующих триггерных элементов для многофункциональных и радиоэлектронных интегральных схем повышенной помехоустойчивости, обеспечивающей уменьшение фазового шума, дребезга и потребляемой мощности; схемотехнические решения и рекомендации к конструкции триггерных элементов памяти быстродействующих запоминающих устройств, многопортовых схем и радиочастотных аналого-цифровых микросхем с повышенной помехоустойчивостью.

Практическая ценность работы применение теоретических результатов работы позволяет моделировать динамическую помехоустойчивость симметричных триггерных элементов в составе многофункциональных и аналого-цифровых интегральных схем при наличии как локализованных, так и распределенных источников помех; предложенные и обоснованные методы проектирования помехозащищенных триггерных элементов и их обрамления обеспечивают реализацию комплекса требований к конструкции и топологии высокочастотных многофункциональных, многопортовых и аналого-цифровых интегральных схем на этапе их схемотехнического проектирования и моделирования; схемотехнические решения, представленные в диссертации, расширяют номенклатуру изделий электронной промышленности при решении перспективных и актуальных задач современной микроэлектроники; предложенные рекомендации по методам численного анализа динамической помехоустойчивости триггерного элемента как библиотечного функционального элемента сложных многофункциональных интегральных схем применимы для развития схемотехники новых направлений субмикронной и наноразмерной электроники.

Использование результатов работы. Под руководством и при личном участии автора были разработаны высокочастотные интегральные микросхемы памяти с повышенной помехоустойчивостью. Разработан комплект радиочастотных навигационных аналого-цифровых интегральных схем для систем ГЛОНАСС, НАВСТАР. Разработаны элементы многопортовых систем широкого спектра задач для оборонных и гражданских применений.

Апробация работы. Результаты исследований, составляющих содержание диссертации, были представлены докладами на следующих конференциях и совещаниях:

Восьмая школа-семинар «Математическое и машинное моделирование в микроэлектронике»/ Институт физики полупроводников АН Литвы.-Вильнюс, 1981г.

VII Международная конференция по микроэлектронике - Минск,

1990г.

Научно техническая конференция «Проектирование, конструирование и технология СБИС»/ МИЭТ.- Москва, 1991.

Третья научно-техническая конференция АООТ «НИИМЭ и завод Микрон».- Москва, 2000 г.

Вторая научно-техническая конференция «Электроника, микро- и наноэлектроника»/ МИФИ, НИИ СИ РАН.- Суздаль, 2000 г.

Третья международная научно-техническая конференция "Электроника и информатика - XXI век"/ МИЭТ.- Москва, 2000 г.

Достоверность результатов подтверждается строгими доказательствами, совпадением результатов, полученных различными авторами, включая зарубежных исследователей, результатами экспериментальных исследований и эксплуатации серийных и опытных микросхем, а также авторскими свидетельствами на изобретения.

Публикации. По результатам работы опубликовано 13 печатных работ, включая доклады на научно-технических конференциях, семинарах, симпозиумах и авторские свидетельства на изобретения. Автор принял участие в выполнении более 15 НИОКР, имеющих отношение к тематике данной диссертации, как в качестве исполнителя, так и главного конструктора и руководителя работ.

Основное содержание диссертации отражено в публикациях, приведенных в списке литературы. Личный вклад автора в работы, опубликованные в соавторстве, состоит в постановке задачи, проведении аналитических исследований и в анализе полученных результатов.

Объем и структура работы Диссертация состоит из введения, четырех глав, заключения, изложенных на 151 страницах, включая 73 рисунка и список литературы 91 наименования.

Заключение диссертации по теме «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», Стахин, Вениамин Георгиевич

Выводы:

1. Практическая реализация принципа емкостной коррекции динамической помехоустойчивости подтверждает положения аналитического и численного моделирования для высокочастотных биполярных триггерных элементов памяти.

2. Емкостная коррекция динамической помехоустойчивости для КМОП многопортовых элементов памяти обеспечивает обоснованное уменьшение площади запоминающей ячейки в рамках сохранения потребляемой мощности и быстродействия и эквивалентно использованию развязывающего инвертора.

3. Практическая реализация принципов уменьшения фазового шума и неопределенности группового времени задержки для навигационных ИС позволило разработать быстродействующие (более 1 ГГц) триггерные элементы и усилители формироватекли для навигационной ИС М-52 системы ГЛОНАСС-МАУБТАК.

4. Методологический и схемотехнический метод коррекции динамической помехоустойчивости подтверждается результатами применения и эксплуатации разработанных ИС и элементов ядра аналого-цифровых навигационных ИС.

Заключение

1. Исследованы факторы формирования и влияния сигналов помех в быстродействующих триггерных элементах для случаев большого сигнала помехи, вызывающей сбой и потерю информации в элементе памяти, а также для случая малых помех и наводок, инициирующих формирование фазового шума и дребезга (джиттера) в цифровых частотоформирующих элементах микросхем. Доказано, что моделирование помехоустойчивости симметричных триггерных элементов быстродействующих интегральных схем оправдано проводить для экспоненциальных моделей помех, управляющих и информационных сигналов. Проведенные расчеты показали, что допустимо проведение анализа помехоустойчивости с разделением источников помех, с определением граничных условий помехоустойчивости для помех и управляющих сигналов. После этого может быть определена взаимная чувствительность или взаимное влияние помех. Введение в анализ помехоустойчивости временных составляющих на основе переходных характеристик плечей триггерных элементов позволяет определить экстремумы динамической помехоустойчивости, как функции параметров быстродействия триггерного элемента. Аппроксимация быстродействующего триггерного элемента устройством на усилительных звеньях с петлевой положительной обратной связью позволяет определить граничные условия для емкостной коррекции динамической помехоустойчивости.

2. Разработан метод моделирования динамической помехоустойчивости по экстремумам временных характеристик плеч триггерных элементов. Моделирование зависимости помехоустойчивости триггерного элемента многофункциональной ИС от времени имеет целью определение граничных и предельных условий работоспособности ИС в условиях воздействия локальных и распределенных помех и наводок, а также формирование требований к временным и частотным характеристикам схем обрамления и управления. Методологические основы квазистатического моделирования динамической помехоустойчивости симметричных триггерных элементов памяти, как следует из физики их работы и взаимодействия между собой, должны учитывать следующее:

•существование двух видов связей ТЭ - между внутренними элементами/плечами триггера и между ними и внешними структурами;

•различие временных и частотных характеристик как каждого отдельного плеча ТЭ при переходах 0-1 и 1-0, так и несимметрии характеристик плеч ТЭ;

•существование нескольких основных операций, осуществляемых над ТЭ, лежащих в основе работы и реализации конкретных схемотехнических решений;

•возможность использования макромоделей (т.е. моделей более высокого уровня) при рассмотрении многофункциональных и аналого-цифровых структур, состоящих из совокупности функциональных элементов, описываемых на уровне предлагаемых моделей.

Для высокочастотного моделирования характеристик ТЭ допустима их аппроксимация линейными функциональными элементами с экспоненциальным приближением временных характеристик и включением в анализ соответствующей временной составляющей для переключательных характеристик триггерного элемента.

Для квазистатического анализа динамической помехоустойчивости рационально использовать метод анализа динамической помехоустойчивости ТЭ памяти на основе трехмерного {У1 ,Уп ,/} моделирования триггера, который легко может быть реализован в рамках современных схемотехнических САПР на ЭВМ.

3. Разработана методика проектирования триггерных элементов с учетом фактора динамической помехоустойчивости, позволившая численными и аналитическими методами учитывать и минимизировать также фазовый шум, джиттер, влияние помех и наводок на работоспособность основных функциональных элементов микросхем. Подчеркнуто, что хотя амплитуды и ширины импульсов помех являются очень важными параметрами, все же способность источников помех «выделять» или «отбирать» энергию в цепи и переводить логические элементы в ошибочные состояния требует учета и энергетических уровней помех.

Результаты проведенного теоретического и расчетного исследования помехоустойчивости интегрального КМОП симметричного триггерного элемента статического ОЗУ показали хорошее согласование с основными выводами данной работы. Проведенные вычисления показали, что применение квазистатического метода анализа динамической помехоустойчивости позволяет скорректировать величину ускоряющей емкости плеч триггерного ЭП таким образом, что для КМОП ЭП при частоте записи 200 МГц помехоустойчивость увеличивается в 3-4 раза.

4. Разработана и обоснована методика емкостной коррекции динамической помехоустойчивости в симметричных триггерных элементах, учитывающая технологические и топологические характеристики элементов микросхем. Полученные в работе аналитические выражения для помехоустойчивости позволяют определить область работоспособности элементов памяти на симметричных триггерных элементах с учетом ограничений на схемотехнические и конструктивно-топологические параметры ПС, а также определить критерии допустимой длительности воздействия помехи.

Численное моделирование динамической помехоустойчивости показывает наличие локального минимума помехоустойчивости, определяемого временными характеристиками как управляющих сигналов так и емкостными параметрами плеч триггерного элемента.

Применение емкостных корректирующих цепочек для триггерных элементов памяти позволяет при уменьшении размеров запоминающей ячейки в 1,5 раза повысить помехоустойчивость и нагрузочную способность в 2-3 раза на той же рабочей частоте ИС.

Малосигнальные динамические параметры триггерных элементов определяют зависимости фазового шума и дребезга (джиттера) в соответствующих цепях многофункциональных и радиочастотных ИС. Определена форма зависимости фазового шума от величины динамической помехоустойчивости.

Численное моделирование показывает допустимость применения линейных и экспоненциальных аппроксимаций временных и передаточных характеристик плеч триггера и управляющих сигналов в пределах точности, требуемой при схемотехническом проектировании соответствующих ИС. На примере аналитических выражений и численного моделирования для фазового шума показано, что определение спектральной плотности шума соответствует стандартам методикам анализа шумовых составляющих для КМОП и биполярных транзисторов. Соответственно в работе подтверждается ряд предположений, что минимум фазового шума обратно пропорционален потерям энергии и возрастает квадратично по отношению к частоте генерирования сигнала ТЭ.

5. Разработаны схемотехнические решения и рекомендации к конструкции триггерных элементов памяти высокочастотных запоминающих устройств, многопортовых схем и радиочастотных аналого-цифровых микросхем учитывающие фактор динамической помехоустойчивости.

6. На основании теоретических и экспериментальных исследований под руководством и непосредственном участии автора изготовлены и успешно эксплуатируются ряд микросхем, обеспечивающие работоспособность в условиях повышенного уровня помех и наводок, в частности БИС М 5-2, М 5-3, М 5-4 системы ГЛОНАСС ЫАУЗТАЯ, быстродействующие многопортовые элементы, высокочастотные генераторы с фазовой автоподстройкой частоты.

Список литературы диссертационного исследования кандидат технических наук Стахин, Вениамин Георгиевич, 0 год

1. Красников Г.Я., Зайцев H.A. Физико-технологические основы обеспечения качества СБИС.-М.: Микрон-принт, 1999.- 226 с.

2. Балбус В.А., Моисеева В.А., Стахин В.Г. Организационно-методическое обеспечение стратегического планирования наукоемкой продукции// Третья научно-техническая конф. АООТ «НИИМЭ и завод Микрон»: Сб. науч.тр./ Под ред. Г.Я. Красникова, М.: Микрон, 2000.

3. Казеннов Г.Г., Кремлев В.Я., Дьяконов В.М. Классификация методов физико-топологического моделирования элементов БИС// Известия вузов. Электроника. 1999, №4. С.33-40.

4. ГОСТ Р 50397-92. Совместимость технических средств электромагнитная. Термины и определения.

5. ГОСТ Р 51515-99 Совместимость технических средств электромагнитная. Помехоустойчивость. Требования и методы испытаний.

6. Немудров В.Г., Малышев И.В., Пучков В.А.Специализированные большие интегральные схемы для аппаратуры телекоммуникаций: проблемы и перспективы// Экономика и производство. Технологическое оборудование и материалы.-1997.- №8-9.

7. Макаров A.A. Основы теории помехоустойчивости дискретных сигналов: Учеб.пособие/ Макаров A.A., Чиненков J1.A. -Новосибирск, 1997. -42 с.

8. Хлыбов А.И. Разработка комплексной системы повышения помехоустойчивости скоростных интегральных микросхем на арсениде галлия// Автореф. дис. канд. техн. наук: 05.27.01. -М., 1992. -31 с.

9. НейчевО.В. Методы и средства повышения помехозащишенности цифровых микроэлектронных устройств// Автореф. дис. на соиск. учен. степ, к.т.н.: (05.13.05, 05.12.13) / Харьк. ин-т инж. жел. дор. трансп.-Харьков,1993.- 22с.

10. Брайловский Г.И. Быстродействующие и функционально устойчивые цифровые устройства для радиовещательной аппаратуры// Автореф. дис. на соиск. учен. степ. канд. техн. наук: 05.12.17/ Ленингр. электротехн. ин-т связи. СПб, 1991. - 16 с.

11. Косолапов A.C. Электромагнитная совместимость радиоэлектронных систем и устройств. М.: МГТУ,1993.- 56с.

12. Мещанкин В.М. Характеристики электромагнитной совместимости радиоприемных устройств. М.: МИРЭА, 1993.-76с.

13. Некрасов И.С. Электромагнитная совместимость в конструкциях электронной вычислительной аппаратуры. Курск.: Политехнический ин-т, 1993, 163с.

14. Климачев К.Г. Основы прогнозирования и обеспечения электромагнитной совместимости радиотехнических систем и устройств. -М.: МАИ, 1994.- 83с.

15. Волин М.Л. Паразитные процессы в радио электронной аппаратуре. - М.: Радио и связь, 1981.- 295с.

16. Тарченко Н.В. Повышение помехоустойчивости приемных устройств волоконно-оптических систем передачи телевизионных сигналов// Автореф. дис. канд. техн. наук: 05.12.17. -Минск, 1998. -21 с.

17. Chappell В., Schuster S.E., Sai-Halasz G.A. Stability and SER analysis of static RAM cells// IEEE J.Solid State Circuits.- vol.20, Nol.- 1985.-p.383.

18. Lohstron J., Seevinck E., Jan de Groot. Worst-case static noise margin criteria for logic circuits and their mathematical equivalence// IEEE J.Solid State Circuits.- vol.18, No6.- 1983,- p.803.

19. Ichikawa Т., Sasaki M. A new analytical model of SRAM cell stability in low-voltage operation// IEEE J.Solid State Circuits.- vol.43, Nol.-1996.-p.54.

20. Hajimiri A., Limotirakis S., Lee Т.Н. Jitter and phase noise in ring oscillators// IEEE J.Solid State Circuits.- vol.34.- 1999,- p.790.

21. L'opez J. F., Sarmiento R., Eshraghian K., N'u~nez A. Noise Margin Enhancement in GaAs ROM's Using Current Mode Logic// IEEE J.Solid State Circuits.- vol.32, No4.- 1997.- p.592.

22. Razavi B. A study of phase noise in CMOS oscillators// IEEE J.Solid State Circuits.- vol.31, No3.- 1996.- р.ЗЗ 1.

23. Kleeman L., Cantoti A. Metastable behavior in digital systems// IEEE Design and Test of Computers.- vol. 4.-1987.- pp. 4-19.

24. Рогачевский Б.М. Паразитные связи (помехи) в электронных схемах. Новосибирск.: Гос. ун-т, 1997.-28с.

25. Сквира А.В., Стахин В.Г. Исследование динамической помехоустойчивости элементов памяти накопителей ОЗУ// Проектирование, конструирование и технология СБИС.- М.: МИЭТ, 1991.- С.54-63.

26. Агаханян Т.М., Плеханов С.П. Интегральные триггеры устройств автоматики.- Машиностроение, 1978.- 368 с.

27. Стахин В.Г. Моделирование динамической помехоустойчивости интегральных триггерных элементов// Электроника, микро и наноэлектроника. Сб. науч. тр.-М.:МИФИ, 2000. С. 117.

28. Tang D.D., Ching-te Chuang. A circuit concept for reducing soft error in high speed memory cells// IEEE J.Solid State Circuits.- vol.23, Nol.- 1988.-p.201.

29. Шишкин Г.И. Помехозащищенные цифровые устройства. -Саров.: РФЯЦ- ВНИИЭФ, 1999. -316с.

30. Селезнев И.Л. Разработка методов и средств оценки устойчивости микропроцессоров в составе РЭС при воздействии электромагнитных помех// Дис. .канд. техн. наук: 05.27.01. Минск, 1994. -198 с.

31. ШияновВ.А. Исследование и разработка методов повышения помехозащищенности высокоскоростных цифровых волоконно-оптических систем передачи// Дис. . канд. техн. наук: 05.12.13. Новосибирск, 1998. - 205 с.

32. Михайлов А.Г. Исследование и разработка отказоустойчивых элементов и узлов информационных систем на основе методов структурной схемотехники// Автореф. дис. канд. техн. наук: 05.13.05 / МИРЭА. Кафедра Вычислит, техники. -М., 1996. 22 с.

33. Бояринов И.М. Методы помехоустойчивого кодирования и их применение в полупроводниковой памяти высокопроизводительных ЭВМ// Дис. д-ра техн. наук: 05.13.13. М., 1993. - 306 с.

34. Пинаев А.И. Разработка методов и средств оценки устойчивости КМОП ИС к воздействию электромагнитных помех// Автореф. Дис. . канд.техн.наук / 05.27.01. -Минск, 1992. -23 е.:

35. Assad F., Zhibin R., Datta S., Lundstrom M. Performance Limits of Silicon MOSFET's// IEEE IEDM Technical Digest. Washington, D.C.-Session 21.- 1999.

36. Грачев Н.Н. Конструкторские методы обеспечения помехозащищенности при монтаже радиоэлектронных устройств. М.: Ин-т Электронного Машиностроения, 1990.- 87с.

37. Горин А.В. Проектирование помехозащищенных командно-измерительных систем космических аппаратов. М.: Акад. Оборонных Отраслей Промышленности, 1999.-32с.

38. Виницкий А.С. Вопросы повышения помехоустойчивости и эффективности радиотехнических систем. М.: Ин-т Радиотехники, Электроники и Автоматики, 1991.-159с.

39. Рогачевский Б.М. Паразитные связи (помехи) в электронных схемах Ч. 1: Основные причины. Методы уменьшения. -1997,- С.28.

40. L'opez J. F., Sarmiento R., Eshraghian K., N'u~nez A. Gallium arsenide MESFET memory architectures// IEEE Int. Workshop on Memory Technology, Design and Testing, San Jose, CA. -1995.- pp. 103-108.

41. Дигун О.Г.Сигналы, помехи, шумы: Учеб.пособие,-Новочеркасск, 1994.- С.94.

42. Pat. 4,783,765 US. Bipolar Memory Cell with Cross-Connected Transistors and an External Capacitance/ Siemens Aktiengesellschaft, Berlin and Munich, Fed. Rep. Of Germany; W. Werner.- Filed: Aug. 21, 1986; Date of Patent: Nov. 8, 1988.

43. Любомудров A.A. Электромагнитные помехи и помехозащищенность радиоэлектронной аппаратуры/ Воен. акад. им. Ф.Э.Дзержинского.- М.:ВА, 1996.-207с.

44. Красников Г.Я. Переспективы развития кремниевой микроэлэктроники// Труды седьмой научно-технической конференции.-Таганрог, 2000.-С.194.

45. Нестеров А.Э., Сквира А.В., Стахин В.Г. и др. Комплект биполярных ОЗУ 1К, 4К, 16К с новыми принципами выборки и управления записью-считыванием информации в накопителе// VII Международная конференция по микроэлектронике,- Минск, 1990.

46. Исследование и разработка методов создания логических СБИС на основе единого базиса функциональных узлов: Отчет «Исполин БД»// НПО «Микрон». ГР № Ф22133. М., 1985,- 60 с. Отв. исполн. В.Г.Стахин.

47. Park J., Lee J., Kim W. Current sensing differential logic: a CMOS logic for high reliability and flexibility// IEEE J.Solid State Circuits.- vol.34.-1999.-p.904.

48. Pat. 4,792,923 US. Darlington BICMOS Driver Circuit Bipolar Semiconductor Memory Device with Double Word Lines Structure/ Mitsubishi Denki Kabushiki Kaisha, Tokyo, Japan; Y. Nakase, K. Anami.- Filed Aug. 29, 1986; Date of Patent: Dec. 20, 1988.

49. Reyneri L. M., Corso D. Oscillatory Metastability in Homogeneous and Inhomogeneous Flip-Flops// IEEEJ. Solid-State Circuits.- vol. 25, no. 1.-1990.-p. 254.

50. Kato H., Matsui M., Sato K. et al. SRAM Cell Stability Under the Influence of Parasitic Resistances and Data Holding Voltage as a Stability Prober// IEEE J.Solid State Circuits.- vol.32, No2.- 1997.- p.232.

51. Макаров A.A. Основы теории помехоустойчивости дискретных сигналов: Учеб.пособие. Новосибирск, 1997. С.42 с.

52. Wieckowski T.W. Badanie odpornosci urzadzen elektronicznych na impulsowe narazenia elektromagnetyczne// Prace naukowe Instytutu telekomunikacji i akustyki Politechniki Wroclawskiej. -Wroclaw, 1993. S.126.

53. Kim L.-S., R. W. Dutton. Metastability of CMOS latch/flip-flop// IEEEJ. Solid-State Circuits.- vol. 25, no. 4,- 1990.- pp. 942-951.

54. Cohen N., Sriram T.S., Leland N. et al. Soft Error Considerations for Deep-Submicron CMOS Circuit Applications// IEEE IEDM Technical Digest. Washington, D.C.-Session 13.- 1999.

55. Long S. I.,. Butner S. E. Gallium Arsenide Digital Integrated Circuit Design// New York.- McGraw-Hill, 1990

56. Kacprzak Т., Albicki A. Analysis of metastable operation in RS CMOS flip-flops// IEEE J.Solid State Circuits.- vol.22.- 1987.- p.57.

57. Громзин М.М. Работоспособность радиосредств при наличии помех : (Теория и практика) / М. М. Громзин. М., 1995.- 20с.

58. Петров Б.В. Конструирование быстродействующей помехозащищенной аппаратуры. М.: Ин-т Электронного Машиностроения,1991.-С.1991.

59. Борисов В.И. Помехозащищенность систем радиосвязи// Вероятност.-врем. подход / В. И. Борисов, В. М. Зинчук. М. : Радио и связь, 1999. - 252 с.

60. Громзин М.М. Работоспособность радиосредств при наличии помех: (Теория и практика) / М. М. Громзин. М., 1995- 20с.

61. Kurita К. et al.PLL-based BiCMOS on-chip clock generator for very high speed microprocessor // Symp. VLSI Circuits Dig. Tech. Papers.- 1990.- pp. 85-86.

62. Голеницкий И.А. Электромагнитная совместимость радиосистем. М.: МАИ, 1997,-70с.

63. Первачев С.В. Цифровые системы поиска сигнала по частоте: Учеб. пособие по курсу «Цифровые системы радиоавтоматики». М.: МЭИ ,1992.- С.78.

64. Борисов В.И., Зинчук В.М. Помехозащищенность систем радиосвязи// Вероятност.-врем. подход / В. И. Борисов, В. М. Зинчук. М.: Радио и связь, 1999. - 252 с.

65. Terrovitis М.Т., Meyer R.G. Noise in current-commutating CMOS mixer// IEEE J.Solid State Circuits.- vol.34, No6.- 1999.- p.773.

66. Bloom I., Nemirovsky Y. 1/f noise in CMOS oscillators// Appl. Phys. Lett.,.- vol.58, Nol5.- 1991.-p.1664.

67. Gierkink S.L.J., Klumperink E., Hoogzaad G. and others. Intrinsic 1/f device noise reduction and its effect on phase noise in CMOS ring oscillators// IEEE J.Solid State Circuits.- vol.34, No7.- 1999.- p. 1022.

68. McNeill J. Jitter in ring oscillators// IEEE J.Solid State Circuits.-vol.32.- 1997.-p.870.

69. Исследование и разработка элементной базы и принципов создания БИСОЗУ с изменяемой организацией емкостью до 4096 бит. Отчет «ИОН 29»// НПО «Микрон». ГР № И60.008.248. М., 1987. 80с. Отв. исполн.1. B.Г.Стахин.

70. Ли За Сон. Оптимизация радиоприемного устройства покритерию помехозащищенности// Автореф. Дис. д-ра техн. наук//0512.17.-СПб, 1993. С.39.

71. Неклюдов В.А., Нестеров А.Э., Стахин В.Г. Быстродействующее ОЗУ К1500РУ474 емкостью 4К// Электронная промышленность.- 1988, №7.1. C.65.

72. Накопитель/ НПО «Микрон»; В.И. Дятченко, В.Н. Савенков, В.Г. Стахин и др. A.C. №165659537913; Опубл. 26.04.89.

73. Сквира A.B., Стахин В.Г., Трунов И.В. Синтез параметров БиКМОП буфера по динамическому критерию// Восьмая школа-семинар «Математическое и машинное моделирование в микроэлектронике»/ Институт физики полупроводников АН Литвы.-Вильнюс, 1981.

74. Разработка микросхемы ОЗУ емкостью 1Кбит ЭСЛ типа с временем выборки адреса 10 не: Отчет «ИОН 14»// НПО «Микрон». ГР № И60.007.8(4). М., 1981. 75с. Отв. исполн. В.Г.Стахин.

75. Разработка ОЗУ ЭСЛ типа с организацией 1Кх4 в расширение серии К1500: Отчет «ИОН 19»// НПО «Микрон». ГР № И60.008.230. М., 1986. 55с. Отв. исполн. В.Г.Стахин.

76. Исследование и разработка ОЗУ ЭСЛ-типа емкостью 4К с временем выборки адреса 5-7нс: Отчет «ИОН 35»// НПО «Микрон». ГР № И60.008.374. М., 1988. 75с. Отв. исполн. В.Г.Стахин.

77. Способ формирования электрического контакта к подложке при щелевой изоляции ИС/ НПО «Микрон»; Д.Д. Гордеев, В.И. Дягилев, Ю.А. Парменов, В.Г.Стахин и др. A.C. №1464802; Опубл. 13.02.87.

78. Усилитель записи-считывания/ НПО «Ангстрем»; А.Э.Нестеров, В.Н. Савенков, В.Г. Стахин и др. A.C. №1437913; Опубл. 10.12.86.

79. Аткин Э.В., Волков Ю.А., Кондратенко C.B. и др. Интегральные микросхемы предварительной обработки аналоговых сигналов на основе биполярных базовых матричных кристаллов// Приборы и техника эксперимента.- 1999, №5.- С.54.

80. Электромагнитная совместимость электроприемников промышленных предприятий /А.К. Шидловский, Б.П. Борисов, Г.Я. Вагин и др. Киев: Наукова думка, 1992. - 236 с.

81. Мещанкин В.М. Характеристики электромагнитной совместимости радиоприемных устройств. М.: Ин-т Радиотехники, Электроники и Автоматики, 1993. -76с.

82. Красников Г.Я., Манжа Н.М., Нечипоренко А. П. Технологические проблемы изготовления СБИС с субмикронными размерами// Труды седьмой научно-технической конференции.- Таганрог, 2000.-c.35.

83. Климачев К.Г. Основы прогнозирования и обеспечения электромагнитной совместимости радиотехнических систем и устройств. -М.: МАИ, 1994. -83с.

84. Емельянов В.Е. Электромагнитная совместимость радиоэлектронного оборудования гражданской авиации. М.: Гос. Тех. Ун-т Гражданской Авиации, 1994.-44с.

85. Красников Г.Я., Стахин В.Г. Интегральные триггерные элементы высокочастотных навигационных БИС// Электроника, микро и наноэлектроника. Сб. науч. тр.-М.:МИФИ, 2001.

86. Мещанкин В.М. Характеристики электромагнитной совместимости радиопередающих устройств. М.: Московский Институт Радиоэлектроники и Автоматики.-1992.-71с.

87. Пахоменко C.B. Методы повышения помехоустойчивости и расширения функциональных возможностей цифровой радиоприемной аппаратуры// Автореф. дис. . канд. техн. наук: 05.12.17. -Омск, 1995. -16 с.

88. Настоящий акт составлен в том, что на предприятии ЗАО «Конструкторское бюро

89. Данные результаты вошли в отчеты предприятия ЗАО «Навис» по ОКР «Бриз» и былииспользованы при разработке и изготовлении опытных образцов БИС М 5-2, М 5-3, М 5-4.