Встраиваемые системы контроля параметров интегральных схем пикосекундного разрешения тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат технических наук Чураев, Сергей Олегович

• Чураев, Сергей Олегович
• кандидат технических наук
• 2012

Оглавление диссертации кандидат технических наук Чураев, Сергей Олегович

Оглавление.

Список сокращений и обозначений.

Введение.

1. Обзор существующих методов измерений параметров ЦЭИС.

1.1. Задержки в ЦЭИС и их роль в моделировании цифровых схем.

1.2. Основные методы измерения задержек ЦЭИС.

1.3. Базовые встраиваемые измерительные схемы ЦИС.

1.4. Интегральные преобразователи нониусного типа.

1.5. Альтернативные архитектуры ВЦП высокого разрешения.

1.6. Выводы по главе.

2. Теоретические основы построения измерительных систем на кристалле

2.1. Прямая и обратная задача теории вероятности.

2.2. Попадание равномерно распределенной случайной величины на заданный интервал.

2.3. Переход от непрерывной к дискретной модели измерительного процесса.

2.4. Анализ модели измерения метода случайной выборки.

2.5. Вычисление длины участка при пуассоновском распределении случайной величины.

2.6. Метод реверсивной случайной выборки путем сокращения длины неинформативных интервалов.

2.7. Выводы по главе.

3. Исследование общих вопросов оценки качества и оптимизации процесса измерения.

3.1. Общий критерий достоверности результата измерения.

3.2. Частный критерий точности результата измерения.

3.3. Оптимизация по скорости и точности процесса измерения.

3.4. Численный метод получения случайной последовательности с нормальным законом распределения.

3.5. Метод накопления фазовой ошибки.

3.6. Выводы по главе.

4. Принципы построения встраиваемых измерительных систем на кристалле.

4.1. Аппаратная реализация метода случайной выборки.

4.2. Измерение времени задержки в элементах памяти методом случайной выборки.

4.3. Использование метода случайной выборки для определения критических путей и избыточной функциональности встраиваемых модулей.

4.4. Использование технологического разброса и метода накопления фазовой ошибки для построения случайных генераторов и «суперстабильных» временных генераторов на кристалле.

4.5. Особенности построения и архитектуры встраиваемых тестовых модулей контроля и диагностики интегральных схем.

4.6. Выводы по главе.

Введение диссертации (часть автореферата) на тему «Встраиваемые системы контроля параметров интегральных схем пикосекундного разрешения»

Актуальность темы.

В течение последних тридцати лет доминирующее положение удерживают цифровые ИС (ЦИС), произведенные по технологии комплементарной логики на транзисторах металл-оксид-полупроводник (КМОП), что является следствием их важных технологических преимуществ, а также потребностей рынка. Согласно наблюдениям доктора Гордона Мура, в развитии микроэлектроники шел процесс двойного увеличения плотности транзисторов на кристалле интегральной схемы (ИС) за каждые последующие два года развития технологической базы. Геометрические размеры топологических элементов транзисторов приблизились к значениям 20 нм, а частота их работы превышает несколько ГГц. С уменьшением геометрических размеров транзисторов, снижаются паразитные емкости, растет быстродействие, падает энергопотребление ИС. При этом возрастает влияние токов утечки в транзисторах, увеличивается технологический разброс параметров, обусловленный различного рода термодинамическими изменениями физических и химических процессов, используемых при производстве микросхем по нормам глубокого субмикрона. Все большую роль при проектировании ИС начинает играть учет и анализ эффектов целостности сигнала на кристалле.

В связи с этим возрастают трудности при разработке и анализе моделей цифровых компонент ИС и собранных на их базе схем. Результаты моделирования в системах автоматизированного проектирования (САПР) могут значительно отличаться от получаемых экспериментальных данных при реальном производстве, и связаны с новыми физическими эффектами неучтенными в моделях при моделировании схемы, упрощенными моделями элементов, а также с неточностью экстракции параметров компонентов схемы. Основную проблему представляет, в первую очередь, определение динамических временных параметров, характеризующих элементы ЦИС, которые используются для статического и динамического временного анализа в САПР. К данным параметрам относятся время задержки по фронту и спаду сигнала, определяемые при различных схемах включения элементов, температурных режимах схемы, режимах питания и комбинациях входных и выходных сигналов.

Автором работы в течение ряда лет активно разрабатывался и успешно применялся сравнительно новый, динамично развивающийся и слабо освещаемый в современной литературе (в силу его исключительной коммерческой ценности) метод измерений внутри-кристальных задержек с использованием встраиваемых систем контроля и диагностики ИС (ВСКиДИС). Под этим термином следует понимать специализированные схемы, размещаемые вблизи интересующего модуля или элемента на кристалле, конструктивно состоящие из элементов, выполненных по одной технологии с элементами тестируемого модуля, при этом обеспечивающих возможность интенсивного контролируемого взаимодействия с объектом тестирования. Такие схемы могут быть реализованы на кристаллах ИС, ПЛИС с использованием стандартных библиотечных элементов. Данные схемы могут осуществлять, как функциональный, так и параметрический контроль элементов ИС. Важным преимуществом реализации такого рода схем является достижение технологической независимости разрабатываемого устройства от технологического процесса, используемого на полупроводниковой фабрике. Единожды разработанное устройство, на базе стандартных библиотечных элементов, может быть сравнительно легко воспроизведено при переходе фабрики на новые технологические нормы и процессы.

К основным средствам контроля и диагностики ИС относящихся к классу ВСКиДИС, можно отнести схемы позволяющие измерять временные параметры элементов, которые определены, как время-цифровые преобразователи (ВЦП) и широко используется во многих областях науки и техники. Актуальность развития и использования данного класса преобразователей определяется в первую очередь важностью оценки и исследования временных характеристик сигналов компонентов ЦИС для использования в САПР ИС. Кроме того, схемы собранные с использованием ВЦП, позволяют уточнить величину многих вторичных параметров определяющих работу цифровых схем. В дальнейшем эти параметры используются в библиотеках полупроводниковых фабрик для описания и моделирования электронных схем с использованием САПР.

Важной особенностью разрабатываемых схем является их уникальная возможность определять величину задержки в одном элементе ИС с пикосекундной точностью. Это предопределяет высокую точность экстракции реальных параметров и, следовательно, высокое качество создаваемых моделей новых нанометровых цифровых библиотечных элементов, используемых при проектировании и моделировании сложной схемы в САПР. Это дает соответственно, высокую степень предсказуемости параметров изготовленной микросхемы с заранее определенными характеристиками, что существенно экономит средства на этапе разработки и запуска в серию изделия. Кроме того, позволяет проектировщикам библиотечных элементов ИС и дизайнерам схем, делать выводы о степени 8 соответствия моделей аналоговых элементов, таких как транзисторы, реальным аналогам, полученным при полупроводниковом производстве.

Автором предложен ряд методов и построенных на их базе схем встраиваемых в кристаллы ИС, позволяющих решать ряд задач характеризации стандартных библиотечных элементов полупроводниковой фабрики в автоматизированном режиме, сокращающих время обработки результатов тестирования кристаллов и повышающих оперативность корректировки и создания новых библиотек элементов ЦИС для САПР. Эти методы позволяют обойтись без крайне дорогостоящего оборудования, используемого для измерений параметров произведенных кремниевых пластин.

Цель работы.

Целью работы является разработка новых методов и средств измерений на базовых матричных кристаллах (БМК), обеспечивающих измерение времени задержки в единичном элементе ЦИС с пикосекундным разрешением.

Задачи исследований.

1. Обзор и сравнительный анализ существующих методов измерений на кристалле. Определение наиболее перспективных направлений развития.

2. Разработка теоретических основ построения встраиваемых высокоточных измерительных систем, связанных с разработкой новых аппаратно-реализуемых методов внутрикристального измерения временных задержек.

3. Разработка измерительного комплекса аппаратных средств на кристалле, позволяющих производить измерения временных характеристик цифровых элементов ИС на основе разработанных методов.

4. Получение экспериментальных данных и их сравнение с данными моделирования, устанавливающих обоснованность теоретических исследований и их применимость на практике.

5. Разработка архитектуры тестового кристалла, концепции системного решения тестовой платы и создание методики тестирования БМК.

Методы исследования.

В данной работе использованы численные методы математического анализа, теории вероятностей, методы математической статистики, цифровой обработки сигналов, теории конечных автоматов, теории измерений.

Научная новизна.

Научная новизна работы состоит в обосновании нового научного подхода к вопросу проектирования и реализации встраиваемых измерительных модулей пикосекундного разрешения на кристалле, глубоком теоретическом обосновании методов с последующей практической реализацией, имеющей важное народнохозяйственное значение в области контроля качества и диагностики ИС, а также при создании качественных моделей элементов ИС для САПР.

В результате проведенных исследований автором получены следующие основные научные результаты:

1. Предложен и исследован МСВ, на базе решения обратной задачи теории вероятности, для определения времени задержки по фронту и спаду в единичном элементе ЦИС с пикосекундным разрешением. На базе МСВ разработан МРСВ обеспечивающий сокращение неинформативных участков измерения и увеличивающий соотношение информативных и неинформативных интервалов в среднем в 3.5 раза. Адаптирован метод случайной выборки для определения времени задержки в элементе памяти, инерционной задержки логических вентилей, критических путей синтезированной схемы и детектирование избыточной функциональности встраиваемых модулей.

2. Выявлены ранее не описанные в литературе свойства разработанной системы обеспечивать измерение временных интервалов с пикосекундным разрешением при использовании комбинации случайных частот на входах системы.

3. Предложен МГЛ, обеспечивающий измерение временного интервала с использованием нормального времени переключения случайного сигнала, что позволяет увеличивать точность и уменьшать время измерительного процесса. Обосновано использование мультимодальных распределений в специализированных генераторах для формирования времени переключения случайного сигнала.

4. Предложен метод повышения стабильности генерации частоты с использованием управляемого массива идентичных кольцевых генераторов с контролем ухода фазы, а также с использованием естественного технологического разброса каждого из генераторов.

5. Введены критерии точности и достоверности для измерительного процесса.

6. Разработан МНФО для измерения времени задержки с использованием идентичных кольцевых генераторов.

Основные научные положения, выносимые на защиту:

1. Метод случайной выборки для измерения времени задержки в элементе ЦИС с использованием фронтов равномерно распределенного на интервале измерения случайного сигнала.

2. Метод реверсивной случайной выборки, обеспечивающий сокращение длины неинформативных интервалов измерения, за счет использования случайного сигнала на входе тестируемого элемента ЦИС.

3. Метод Гауссовой линзы, обеспечивающий исследование границ информативной области участка измерения и позволяющий уменьшить время тестирования.

4. Метод накопления фазовой ошибки в кольцевых генераторах, не использующий генерацию случайной последовательности импульсов.

5. Критерии точности и достоверности результата измерения.

Практическая ценность.

Полученные тестовые данные и сравнение с теоретическими расчетами подтверждают возможность измерения на кристалле времени задержки элементов с пикосекундным разрешением средствами ВСКиДИС. Разработчики цифровых библиотечных элементов получают мощный и точный инструмент верификации библиотек. Отдел экстракции может использовать данный инструмент для косвенного уточнения параметров отдельных аналоговых элементов ИС при создании или корректировке новых моделей. Низкая стоимость реализации метода и малая площадь, занимаемая на кристалле, определяют новый вектор в использовании данных устройств в качестве систем контроля работоспособности ИС в реальном режиме времени и валидации моделей ЦЭИС. Дополнительным плюсом является и то, что метод позволяет передавать тестовые данные в автоматическом режиме, без использования оператора. Использование экстраполяционых методик при их аппаратной реализации позволит существенно сократить время тестирования ИС с целью увеличения соотношения сигнал/шум, а также использовать такого рода тестовые модули в виде коммерчески реализуемых высокоточных сенсорных систем на кристалле различного назначения. Впервые предложенный метод был реализован автором в декабре 2005 года на базе Южно-Корейской полупроводниковой фабрики Dongbu Hi-Tek, что подтверждено тремя публикациями в журналах IEEE и выступлениями на различных конференциях, как в России, так и за рубежом.

Апробация работы.

Основные результаты работы докладывались и обсуждались на научно-технических конференциях и семинарах:

1. V научно-техническая конференция молодых специалистов по радиоэлектронике, Российская Федерация, г. Санкт-Петербург, ОАО «Авангард», 18 апреля 2012 г.

2. XL научная и учебно-методическая конференция СПбГУ НИУ ИТМО, Российская Федерация, г. Санкт-Петербург, 1-4 февраля 2012 г.

3. 2-я международная конференция по фотонике ICP2011, Кота-Кинабала, Малазия, 2011 г.

4. Разработка и диагностика электронных схем и систем DDCES-2011, Германия, г. Котбас, 15 апреля 2011 г.

5. VIII Всероссийская Межвузовская Конференция Молодых Ученых, Российская Федерация, г. Санкт-Петербург 12 апреля, 2011 г.

6. Российская Электроника: Стратегия Возрождения CivEl-2010, Российская Федерация, г. Санкт-Петербург 20 - 22 сентября, 2010 г.

Публикации.

Основные результаты диссертации опубликованы в 11 работах (в период с 2008 по 2011 гг.), в том числе 8 статей в рецензируемых изданиях.

Выигранные гранты.

В 2011 выигран именной грант правительства Санкт Петербурга для аспирантов вузов расположенных на территории города по материалам исследования темы диссертационной работы.

Структура и объем работы.

Диссертация состоит из введения, 4 глав, заключения, списка использованной литературы и приложения. Основной объем диссертации составляет 146 страниц, включая 56 рисунков и 16 таблиц. Список литературы включает 106 наименований.

Заключение диссертации по теме «Элементы и устройства вычислительной техники и систем управления», Чураев, Сергей Олегович

4.6. Выводы по главе

В результате теоретического исследования сделаны следующие выводы:

1. Предложена аппаратная реализация МСВ при измерении времени задержки в логическом вентиле.

2. Предложен метод измерения времени задержки, основанный на МСВ в триггерах и элементах памяти.

3. Предложен метод накопления фазовой ошибки для обеспечения контроля времени задержки в наноразмерных элементах СБИС.

4. Предложено использование массива кольцевых генераторов для формирования импульсов случайной последовательности.

5. Предложено использование технологического разброса и метода накопления фазовой ошибки в идентичном массиве кольцевых генераторов для создания «супер-стабильных» генераторов с предсказуемым контролем и коррекцией частоты.

6. Разработана архитектура тестового кристалла, описаны особенности функционирования внутренних модулей, приведены тестовые данные измерения времени задержек методом случайной выборки и фазового накопления ошибки.

Заключение

Главный научный результат диссертационной работы заключается в разработке методов высокоточных измерений обеспечивающих пикосекундную точность в цифровом библиотечном элементе интегральной схемы, а также практической реализации специализированной СнК для тестирования цифровых библиотечных элементов фабрики.

К основным результатам диссертационной работы относятся следующее:

1. Проведен детальный анализ существующих методов измерения временных параметров цифровых элементов ИС. Сделаны выводы о перспективных направлениях развития новых методов измерения.

2. Разработаны теоретические основы измерения методом случайной выборки и методом фазового накопления ошибки.

3. Разработан способ измерения временных параметров ЦЭИС на базе метода случайной выборки. Разработан способ измерения временных параметров ЦЭИС на базе метода накопления фазовой ошибки.

4. Разработан метод оптимизации по скорости и точности процесса измерения. Исследованы теоретические основы оценки качества измерительного процесса.

5. Построены и опробованы программно-аппаратные модели, реализующие вышеперечисленные методы измерения на кристалле. Разработаны, реализованы на практике и исследованы схемы измерения. Определен порядок калибровки схем.

6. Указаны основные практические аспекты применения разработанных методов и схемных решений, а также важные следствия для продолжения дальнейшего исследования по данной теме.

Список литературы диссертационного исследования кандидат технических наук Чураев, Сергей Олегович, 2012 год

1. Аникст Д.А., Константинович K.M., Меськин И.В. Высокоточные угловые измерения,- М: МАШИНОСТРОЕНИЕ. 1987.

2. Арнольд В.И. Теория катастроф.- М: Знание, 1981.

3. Аршилов М.Н., Садовский JI.E. Коды и математика (рассказы о кодировании). М: НАУКА, 1983.

4. Берд Дж. Инженерная математика: Карманный справочник / Пер. с англ. Москва: Издательский дом «Додэка-ХХ1», 2008.

5. Борисенко В.Е. Воробьева А.И., Уткина Е.А. Наноэлектроника. М: БИНОМ. 2009.

6. Вентцель Е.С. Теория вероятностей. М: Гос. Издательство Физико-Математической Литературы. 1958.

7. Глебов А.Л., Гурарий М.М., Жаров М.М., Егоров Ю.Б., Русаков С.Г., Стемпковский А.Л., Ульянов С.Л. Актуальные проблемы моделирования в системах автоматизации схемотехнического проектирования,- М: Наука, 2003.

8. Группа компаний «Ангстрем». URL:http://www.angstrem.ru/.

9. Данилина Н.И., Дубровская Н.С., Кваша О.П., Смирнов Г.Л., Феклисов Г.И. Численные методы. М : Высш. школа, 1976.

10. Денисенко В.В. Компактные модели МОП-транзисторов для SPICE в микро- и наноэлектронике. . М: ФИЗМАТ ЛИТ, 2010.

11. Дьяконов В.П. Справочник по алгоритмам и программам на языке бейсик для персональных ЭВМ . М : НАУКА, 1987.

12. Жан М. Рабаи, Ананта Чандракасан, Боривож Николич Цифровые Интегральные Схемы. Методология проектирования. М : Вильяме, 2007.

13. Кафедра вычислительной техники СПбГУ ИТМО. URL: http://с sne ws. ifmo. ru.

14. Кемени Дж., Снелл, Дж. Кибернетическое моделирование, некоторые приложения / Пер. с англ. Б.Г. Миркина . M : Советское Радио, 1972.

15. Кнут Д. Исскуство программирования. Том 1. M : МИР, 1977.

16. Кнут Д. Исскуство прогрммирования. Том 2. M : МИР, 1977.

17. Компания "АСАМ". URL:http://www.acam.de/.

18. Компания "Altera". URL:http://www.altera.com/.

19. Компания "Dongbu Hi-Tek". URL:http://www.dongbuhitek.co.kr/.

20. Компания "Fairchild Semiconductor". URL:http://www.fairchildsemi.com/.

21. Компания "Maxim". URL:http://www.maxim-ic.com/.

22. Компания "STMicroelectronics". URL:http://www.st.com/.

23. Компания "Synópsys". URL:http://www.synopsys.com/.

24. Компания "Xilinx". URL:http://www.xilinx.com/.

25. Компия "Mentor Graphics". URL:http://www.mentor.com/.

26. Компния "Cadenee". URL:http://www.cadence.com/.

27. Кофман А. Введение в прикладную комбинаторику . M : НАУКА, 1975.

28. Кунц К.С. Численный анализ. Киев : TEXHIKA, 1964.

29. Мак-Кракен Д. Дорн У. Численные методы и программирование на ФОРТРАНе / Первод с англ. Б.Н. Казака . M : МИР, 1969.

30. Максфилд К. Проектирование на ПЛИС. Курс молодого бойца. M : Издательский дом «Додэка-ХХ1», 2007.

31. Маткаримов Б.Т., Палташев Т.Т., Чураев С.О., Внутрисхемные измерения временных задержек стандартных библиотечных элементов // Доклады Национальной Академии наук Республики Казахстан. -Алматы : -2010 г. 2. - стр. 7-10.

32. Маткаримов Б.Т., Палташев Т.Т., Чураев С.О. Измерение временных параметров стандартных библиотечных элементов на кристалле. Вестник Казахстанско-Британского технического университета. 2009. стр. 77-80.

33. Маткаримов Б.Т., Чураев С.О., Реализация на ПЛИС системы шумоподавления для мобильных устройств. // Известия НТО КАХАК. -Алматы : -2009. 3 (25). - стр. 45-48.

34. Моли Б. Unix/Linux: Теория и практика программирования / Пер. с англ. В.Д. Никитин. М : Кудиц-Образ, 2004.

35. Научно-производственная фирма "ЛМТ". URL:http://lmt.ifmo.ru/.

36. Научно-технический центр "БелМикроСистемы". URL:http://www.bms.by/.

37. ОАО «НИИМЭ и Микрон». URL:http://mikron.sitronics.ru/.

38. Органик Э. Организация системы Интел 432 . М : МИР, 1987.

39. Платунов А.Е., теоретические и методологические основы высокоуровневого проектирования встраиваемых вычислительных систем // Тезисы докторской диссертации. Санкт-Петербург : НИУ ИТМО, 2011.

40. Плотников А.Д. Численные методы. Минск : Новое знание, 2007.

41. Потехин Д.С., Тарасов И.Е. Разработка систем цифровой обработки сигналов на базе ПЛИС. М : Горячая линия - Телеком, 2002.

42. Поттер Д. Вычислительные методы в физике / Пер. с англ. Переверзева Г.В. М : МИР, 1975.

43. Ричард Л. Цифровая обработка сигнало: Второе издание. М : ООО «Бином-Пресс», 2006 г.

44. Соболь И.М. Численные методы Монте-Карло. М : НАУКА, 1973.

45. Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых схем на VHDL . СПб : БХВ-Петербург, 2003.

46. Тихонов В.И., Харисов В.Н. Статистический анализ и синтез радиотехнических устройств и систем: М : Радио и связь, 2004.

47. Тюрин Ю.Н., Макаров A.A. Статистический анализ данных на компьютере / Под редакцией Фигурнова В.Э. М : ИНФРА-М, 1998.

48. Харин Ю.С. Компьютерный практикум по математическим методам защиты информации. Минск : БГУ, 2001.

49. Хаусхолдер A.C. Основы численного анализа . М : ИЛ, 1956.

50. Хемминг Р. Численные методы для научных работников и инженеров / Пер. с англ. Гутера. М : Наука, 1972.

51. Чураев С.О., Адамова А.Д., Палташев Т.Т., Реализация алгоритма шумоподавления в речевом тракте систем мобильной связи на базе СБИС . Вестник СПбГУ ИТМО, 2011. №01(71). - стр. 72-77.

52. Чураев С.О., Алексеев М.Н., Палташев Т.Т. Развитие новых методов повышения точности измерений в микроэлектронике и наноструктурах, CivEl 2010, Санкт-Петербург, СПбГУ ИТМО.

53. URL :http ://www. civel.ru/eng/.

54. Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения: Справочник 2-е изд. перераб. и доп. . - М : Радио и связь, 1990.

55. Щукин А.Н. Теория вероятностей и эксперементальное определение характеристик сложных объектов . М : Государственное Энергетическое Издательство, 1959.

56. Яглом И.М. Математика и реальный мир . М : ЗНАНИЕ, 1978.

57. Andreou A., Sanchez-Sinencio E. Low-Voltage/Low-Power Integrated Circuits and Systems: Low-Voltage Mixed-Signal Circuits. Wiley-IEEE Press, 1999.

58. Bailey D. Design for Embedded Image Processing on FPGAs . Wiley-IEEE Press.

59. Behzad Razavi. Design of Analog CMOS Integrated Circuits. Mc-Graw-Hill, 2001.

60. Bhattacharyya A. Compact MOSFET Models for VLSI Design . Wiley-IEEE Press , 2009.

61. Bogatin Eric. Signal Integrity simplified . New Jersey: Prentice Hall PTR, 2004.

62. Bowhill W., Chandrakasan A., Fox F. Design of High-Performance Microprocessor Circuits .Wiley-IEEE Press , 2001.

63. Brodersen R., Chandrakasan A. Low-Power CMOS Design . Wiley-IEEE Press, 1998.

64. Chen P., Chen C., Tsa C. A Time-to-Digital-Converter-Based CMOS Smart Temperature Sensor // IEEE Journal of Solid-State Circuits, vol. 40, no. 8,. -August 2005. pp. 1642-1648.

65. Chu P. RTL Hardware Design Using VHDL:Coding for Efficiency, Portability, and Scalability .Wiley-IEEE Press , 2006.

66. Churayev S. O., Paltashev T. T., Speed improvement in random sampling for on-chip cell characterization // Proceedings. 2011 IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS-2011). Cotbus : , apr 2011. - pp. 305-308.

67. Churayev S.O., Matkarimov B.T., FPGA FFT Implementation // Proceedings of IEEE East-West Design & Test Symposium (EWDTS'09). -M: September 18-21, 2009. pp. 96-98.

68. Churayev S.O., Matkarimov B.T., Paltashev T.T., On-chip Measurements of Standard-Cell Propagation Delay // Proceedings of IEEE East-West Design143

69. Test Symposium (EWDTS'09). Moscow : , September 18-21, 2009. -pp. 93-95.

70. Ciletti Michael. Advanced digital design with Verlog HDL .Prentice Hall, 2003.

71. Davenport W., Root W. An Introduction to the Theory of Random Signals and Noise . Wiley-IEEE Press ,1987.

72. Davis W. Radio Frequency Circuit Design . Wiley-IEEE Press ,2010.

73. Goel A. High-Speed VLSI Interconnections . Wiley-IEEE Press , 2008.

74. Hall S., Heck H. Advanced Signal Integrity for High-Speed Digital Designs . Wiley-IEEE Press , 2009.

75. Handkiewicz A. Mixed-Signal Systems: A Guide to CMOS Circuit Design . Wiley-IEEE Press , 2002 .

76. Harame D., Oprysko M., Singh R. Silicon Germanium.Technology, Modeling, and Design . Wiley-IEEE Press , 2004.

77. Hawkins C., Segura J. CMOS Electronics:How It Works, How It Fails. Wiley-IEEE Press, 2004.

78. Haykin S., Kosko B. Intelligent Signal Processing . Wiley-IEEE Press , 2001.

79. Heydari P. Design and analysis of low-voltage current-mode logic buffers. Proceedings. Fourth International Symposium on Quality Electronic Design: IEEE Xplore, 2003.

80. Hsu S., Ker M. Transient-Induced Latchup in CMOS Integrated Circuits. Wiley-IEEE Press , 2009.

81. Huray P. The Foundations of Signal Integrity . Wiley-IEEE Press , 2010 .

82. Ituero P. Leakage-based On-Chip Thermal Sensor for CMOS Technology. Proceedings. IEEE International Symposium on Circuits and Systems, ISCAS 2007. 27-30 May 2007.

83. Kaeslin Hubert, ETH Zurich. Digital Integrated Circuit Design. From VLSI Architectures to CMOS Fabrication .Cambrifge University Press, 2008.

84. Kantardzic M. Data Mining:Concepts, Models, Methods, and Algorithms Wiley-IEEE Press, 2011.

85. Kilts S. Advanced FPGA Design:Architecture, Implementation, and Optimization . Wiley-IEEE Press , 2007.

86. Kodali W. Engineering Electromagnetic Compatibility Principles, Measurements, Technologies, and Computer Models . Wiley-IEEE Press, 2001.

87. Lee K. Principles of MEMS . Wiley-IEEE Press , 2011.

88. Luryi S., Xu J., Zaslavsky A. Future Trends in Microelectronics:From Nanophotonics to Sensors to Energy . Wiley-IEEE Press. 2010.

89. Mantyniemi Antti. An integrated cmos high precision time-to-digital converter based on stabilised three-stage delay line interpolation. // PhD thesis. OULU UNIVERSITY PRESS, 2004.

90. May G., Spanos C. Fundamentals of Semiconductor Manufacturing and Process Control. Wiley-IEEE Press , 2006.

91. Mcandrew C. Statistical modeling for circuit simulation // Proceedings. Fourth International Symposium on Quality Electronic Design. Tempe, AZ, USA : March 24-26 , 2003.

92. Najm F. Circuit Simulation. Wiley-IEEE Press , 2010.

93. Pablo Ituero, L'opez-Vallejo, Jos'e L., Ayala Marisa. Leakage-based On-Chip Thermal Sensor. // IEEE Transactions on Circuits and Systems. -2007.-pp. 3327 3330.

94. Padmanabhan T., Sundari B., Design Through Verilog HDL . Wiley-IEEE Press, 2004.

95. Palniktar S. Verilog HDL. A Guide to digital design and synthesis . SunSoft Press A Prentice Hall Title, 2003.

96. Paul C. Inductance: Loop and Partial. Wiley-IEEE Press ,2010.

97. Paul C. Transmission Lines in Digital and Analog Electronic Systems: Signal Integrity and Crosstalk . Wiley-IEEE Press , 2010.

98. Ruffoni M., Bogliolo A. Direct Measures of Path Delays on Commercial FPGA Chips. // Signal Propagation on Interconnects, 6th IEEE Workshop on. Pisa, Italy: May 12- 15, 2002. - pp. 157 - 159.

99. Sayed A. Adaptive Filters . Wiley-IEEE Press , 2008.

100. Schroder D. Semiconductor Material and Device Characterization . Wiley-IEEE Press , 2006.

101. Singh R. Signal Integrity Effects in Custom IC and ASIC Designs . Wiley-IEEE Press , 2002.

102. Straayer Matthew. Noise Shaping Techniques for Analog and Time to Digital Converters Using Voltage Controlled Oscillators. PhD thesis. MASSACHUSETTS INSTITUTE OF TECHNOLOGY, June 2008.

103. Sutherland S., Davidmann S., Flake P. System Verilog for Design (Second Edition) .Springer Science+Business Media, 2006.

104. Taylor F. Digital Filters: Principles and Applications with MATLAB. Wiley-IEEE Press ,2012.

105. Tsai Jeng-Liang. Clock Tree Synthesis for Timing Convergence and Timing Yield Improvement in Nanometer Technologies. PhD thesis. UNIVERSITY OF WISCONSIN-MADISON, 2005.

106. Xiu, L. VLSI Circuit Design Methodology Demystified: A Conceptual Taxonomy . Wiley-IEEE Press , 2008.