Модернизация архитектуры системы на кристалле для снижения энергопотребления в декодерах потоковых видеоданных тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат технических наук Пучков, Григорий Анатольевич

• Пучков, Григорий Анатольевич
• кандидат технических наук
• 2010

Оглавление диссертации кандидат технических наук Пучков, Григорий Анатольевич

Введение.

Глава 1. Сравнительный анализ современных архитектур построения систем декодирования потоковых видео данных.

1.1. Введение. Методы и стандарты компрессии видео (МРЕО-1,2,4, Н.261, Н.262, Н.263, Н.264). Основные определения.

1.2. Обзор процесса декодирования МРЕО-2 видео.

1.3. Структура и особенности работы системы декодирования потоковых видеоданных. Общая архитектура декодера.

1.4. Макроблочная модель работы конвейера декодирования.

1.5. Блочная модель работы конвейера декодирования.

1.6. Особенности работы конвейера декодирования с памятью.

1.7. Анализ затрат энергии при работе СнК декодера потоковых видеоданных

1.8. Выводы по главе 1. Постановка задачи диссертационной работы.

Глава 2. Разработка алгоритма динамического изменения скорости? при работе с внешней памятью и способа арбитража, обеспечивающего непрерывную работу внутреннего конвейера обработки данных, пр»и изменении скорости доступа к внешней памяти в системе декодирования видео. Разработка блока ускоренных вычислений потоковых данных

2.1. Разработка алгоритма динамического изменения скорости при работе с внешней памятью системы декодирования видео.

2.1.1. Анализ и выявление возможных этапов обработки, позволяющих понизить скорость обращений к общей внешней памяти.

2.1.2. Анализ работы. ЗВКАМ-памяти. Анализ потребления тока при доступе к памяти на разных скоростях работы конвейера декодирования видеоданных.

2.1.3. Формулировка алгоритма динамического изменения скорости работы общей внешней памяти

2.2. Разработка способа арбитража; комбинирующего выделение непрерываемых временных интервалов и защитных окон.

2.2.1. Описание очередности доступа на-внешнюю шину.

2.2.2. Специфика использования блочной схемы обработки для модели очередности с фиксированным приоритетом

2.2.3 . Разработка способа арбитража в системе с общей памятью, дополненного защитными интервалами и непрерываемыми временными окнами .;.

2.2.4. Работа временных окон и защитных интервалов.

2.3. Разработка блока ускоренной обработки потоковых данных.

2.3.1. Анализ структуры извлекаемых слов и операций, выполняемых устройством разбора битового потока.

2.3;2. Варианты реализации устройства разбора битового потока. Работа, процессора над извлечением слова. Последовательность исполняемых команд.

2.3.3. Возможность минимальной реализации задачи. Разработанный блок ускоренной обработки потоковых данных.

2.4. Выводы по главе 2.

Разработка алгоритма адаптивного изменения скорости работы общей внешней памяти.

Глава 3. Интеграция разработанных- методов, блоков и алгоритмов в структуру системы-декодера видео по стандарту МРЕС-2.

3.1. Интеграция метода адаптивного изменения скорости доступа и метода арбитража, с выделением непрерываемых временных окон и защитных интервалов при работе с общей внешней памятью системы на кристалле декодирования видео.

3.1.1. Основные компоненты системы. Особенности модернизации.

3.1.2. Обеспечение синхронизации при изменении тактовой частоты работы внешней шины. Работа устройств генераторов тактовой частоты.

Возможности реализации.

3.1.3; Переход внешней шины на другую тактовую частоту.

3.1.4. Реализация работы алгоритма адаптивного изменения скорости и арбитража, с выделением непрерываемых временных окон и защитных интервалов при доступе к общей внешней памяти.

3.2. Интеграция блока ускоренной обработки потоковых данных в систему на кристалле декодирования видеоданных.

3.2.1. Процессор для вычисления и управления работой системы на кристалле декодера видеоданных.

3.2.2. Особенности системы команд. Специальные команды длинного сдвига.

3.3. Выводы по главе.

Юлава* 4. Исследование эффективности применения алгоритма адаптивного1 изменения скорости? доступа.' к общей внешней памяти- и способа арбитража« с непрерываемыми временными^ интервалами и защитными окнами в системе на кристалле* декодированиял видеоданных. Эффект от внедрения блока ускоренной обработки битового потока.

4.1. Исследование применения» алгоритма адаптивного изменения скорости доступа к общей внешней памяти.

4.1.1. Исследование применения алгоритма адаптивного изменения скорости доступа к общей внешней памяти при обработке последовательностей компрессированных кадров 1РВВ.

4.1.2. Исследование применения алгоритма адаптивного изменения^ скорости доступа к общей внешней памяти при обработке последовательностей компрессированных кадров типа 1РВВРВВРВВ.

4.1.3. Исследование влияния разрядности внешней шины на организацию передачи и общее количество передаваемых данных на шине.

4.2. Исследование эффективности применения способа арбитража с непрерываемыми временными интервалами и защитными окнами в системе на кристалле декодирования видеоданных.

4.3. Эффект от внедрения блока ускоренной обработки потоковых данных в процессор обработки и управления системы на кристалле декодирования видеоданных.

Введение диссертации (часть автореферата) на тему «Модернизация архитектуры системы на кристалле для снижения энергопотребления в декодерах потоковых видеоданных»

Сегодня характеристики аппаратуры записи и воспроизведения цифрового видео сигнала очень высоки, а развитие медийных технологий стремительно- продолжается. Реализация все более сложных алгоритмов сжатия видео и звука (МРЕО-1,2,4, Н.261-264), а также увеличение разрешения обрабатываемых кадров вплоть до изображений высокой четкости подразумевает увеличение количества памяти и качества вычислительных ресурсов для повышения производительности конечных устройств записи и воспроизведения цифрового видео.

Уровень развития современных полупроводниковых технологий позволяет реализовать, на едином кристалле ядро сложной вычислительной системы, включающей- высокопроизводительный процессор и набор специализированных аппаратных вычислительных блоков, реализующих конвейер скоростной обработки потоковых данных в виде системы на кристалле (СнК).

Уменьшение линейных размеров транзисторов и уменьшение напряжения перепадов логических уровней способствует снижению энергии, потребляемой логическими блоками, находящимися непосредственно- на кристалле обработки. Однако компактные схемы памяти реализуются на отдельном кристалле по специализированным технологиям с низкими токами утечки.

Затраты энергии на передачу одного бита информации к внешней памяти остаются на прежнем уровне. При общем увеличении разрешения кадра примерно в пять раз, количество постоянно передаваемой во внешнюю память информации увеличивается более чем в десять раз, что приводит к существенно большему расходу энергии. Так, в современной системе обработки видео, затраты энергии на передачу данных во внешнюю память становятся наиболее значимыми среди всех других составляющих общего расхода энергии.

Экономия энергии в устройствах обработки цифрового видео актуальна не только для увеличения времени работы от батарей, но также по причине выделения тепла при нагреве аппаратуры, из-за чего требуется применять специальные конструктивно-технические методы охлаждения, что увеличивает массогабаритные показатели.

Для принципиального снижения затрат энергии при передаче информации к памяти возможны следующие подходы в построении системы:

1. Объединить на одном кристалле вычислительный конвейер обработки и массив памяти для кадров.

2. Реализовать переменную скорость работы внешней памяти и конвейера обработки в зависимости от загрузки.

3. Использовать принципиально новые интерфейсы для передачи информации к памяти (скоростные дифференциальные линии, оптические линии связи).

Детальный анализ упомянутых подходов показывает, что:

1. Требуемый размер массива памяти для системы декодирования видеоданных составляет десятки мегабайт. Кристалл конвейера обработки объединенный с массивом памяти будет иметь значительные размеры, что резко снижает выход годных, ухудшает тепловые режимы и показатели надежности работы схемы. Из-за сильных токов утечки субмикронных транзисторов проблематично в рамках единой технологии реализовать скоростные вычислительные блоки и компактные системы памяти.

2. Проблематика реализации переменной скорости самого конвейера обработки обусловлена непредсказуемостью объема передаваемых данных, что делает аппаратуру контроля и управления крайне сложной. Такой системой тяжело управлять.

3. Использование принципиально новых интерфейсов для передачи информации в память представляется перспективным в будущем во многих отношениях, но пока еще это не получило широкого развития. Сейчас это требует использования дополнительной аппаратуры преобразования, что только удорожает систему и повышает ее потребление энергии.

Для снижения энергопотребления декодера потоковых видеоданных возможен и другой подход, а именно периодическое уменьшение рабочих частот при обращении к внешней памяти, при постоянной скорости работы конвейера обработки данных. Этот подход приемлем так же и для решения задачи кодирования потоковых видеоданных. Работа такой системы будет прогнозируема, что не усложнит контроль над ней. При этом необходимо стремиться к уменьшению и упорядочиванию обращений к внешним компонентам - общей внешней памяти, что невозможно без глобальных схемотехнических модернизаций на разных архитектурных уровнях построения системы обработки. Поэтому соответствующая модернизация архитектуры системы на кристалле декодирования потоковых видео данных, несомненно, является актуальной задачей.

Целью работы является разработка модернизированной архитектуры СнК для снижения энергопотребления в декодерах потоковых видеоданных. Для достижения поставленной цели необходимо решить следующие задачи:

1. Провести анализ существующих архитектур построения систем декодирования потоковых видеоданных. Подробно исследовать существующие модели работы конвейеров обработки различных уровней и выявить их характерные особенности, достоинства и недостатки с точки зрения построения энерго-экономичного устройства.

2. Для модернизации архитектуры СнК декодирования предложить решения наиболее значимых с точки зрения энергопотребления задач, а именно:

• разработать алгоритм уменьшения скорости передачи данных к внешним ресурсам памяти;

• разработать способ арбитража к общим ресурсам системы, обеспечивающего непрерывную работу внутреннего конвейера обработки данных при изменении скорости доступа к внешней памяти;

• разработать ускоренный метод вычислений потоковых данных для повышения производительности сложнофункциональных (СФ) блоков в системе обработки.

3. Создать экспериментальный программно-аппаратный комплекс для проведения экспериментов и анализа работы вычислительных блоков системы.

4. Провести эксперименты, анализирующие работу различных архитектур и элементов систем обработки потоковых видеоданных и сравнить предложенные методы и способы реализации с уже существующими аналогами.

Научная новизна

1. Предложена архитектура декодера потоковых видеоданных для реализации в СнК, имеющая постоянную скорость работы внутреннего конвейера обработки и изменяемую скорость доступа к внешней памяти.

2. Предложен алгоритм адаптивного изменения скорости доступа к памяти, основанный на свойствах последовательности потоковых видеоданных, который позволяет регулярно уменьшать скорость работы внешней памяти на предопределенные временные периоды. (Патент №2367001).

3. Предложен способ арбитража на общей шине, комбинирующий выделение непрерываемых временных интервалов и защитных окон, позволяющий корректировать количество передаваемых данных в каналах без изменения приоритетов.

4. Предложен новый способ ускоренного вычисления потоковых данных, повышающий скорость обработки и обеспечивающий снижение количества команд. (Патент №2380738).

Практическая значимость

1. Разработана модернизированная архитектура декодера потоковых видеоданных, имеющая постоянную скорость работы внутреннего конвейера обработки и изменяемую скорость доступа к внешней памяти. Она обеспечивает существенное снижение потребления энергии от 10% до 34 % для разных последовательностей кадров.

2. Разработан новый алгоритм адаптивного изменения скорости при работе с внешней памятью, позволяющий поддерживать скорость обменов в соответствии с текущей загрузкой. Его применение уменьшает энергопотребление системы декодирования видео МРЕв-2 МР@МЬ на 1013% для последовательностей кадров 1РВВРВВРВВ и 1РВВ соответственно.

3. Применение алгоритма динамически-выбираемого арбитража, комбинирующего выделение непрерываемых временных интервалов и защитных окон при обращении к памяти, позволяет временно снижать тактовую частоту общей шины без потери непрерывности транзакций и без увеличения размеров буферов временного хранения данных.

4. Алгоритмы адаптивного изменения скорости и динамически-выбираемого арбитража повышают производительность системы декодирования последовательностей видеоданных за счет упрощения и упорядочивания схемы доступа при обращении к памяти в многопотоковой системе.

5. Разработанный способ и реализующий его «Блок ускоренной обработки потоковых данных» существенно упрощает и ускоряет на 33% работу центрального процессора системы видеообработки при начальном декодировании сжатого битового потока.

6. Предложенные алгоритмы адаптивного изменения скорости и динамически-выбираемого арбитража, а также блок ускоренной обработки потоковых данных нашли применение в разработанном в ООО НПК «СенсорИС» устройстве «Мультимедийная система на кристалле «Термит».

Внедрение результатов работы

Результаты работ внедрены в ООО НГЖ, «СенсорИС» при разработке проекта «Мультимедийная система на кристалле «Термит» и в ООО «Hi 111 «Цифровые решения» в НИР «Исследования и разработка отечественной высокопроизводительной' системы кодирования; передачи, приема и декодирования мультимедийной информации». Разработанные методы внедрены в учебный процесс кафедры СМ-5 «Автономные информационные и управляющие системы» МГТУ им. Баумана1 в дисциплинах «Схемотехническое проектирование микроэлектронных устройств» и «Вычислительные машины, системы и сети», что подтверждается соответствующими- актами.

На защиту выноситсягследующее

1. Архитектура декодера потоковых видеоданных-для реализации-в СнК, имеющая постоянную скорость- работы внутреннего конвейера^ обработки и изменяемую.в зависимости'от количества передаваемых данных скорость доступа-к внешней памяти.

2. Алгоритм адаптивного изменения скорости доступа ю памяти, основанный на- свойствах последовательности, потоковых видеоданных, позволяющий снизить энергопотребление системы декодирования на 1013%.

3. Способ^ арбитража на1 общей шине, комбинирующий выделение непрерываемых временных интервалов и защитных окон. Данный способ арбитража в системе обработки видеоданных- упрощает и упорядочивает схему доступа к общей памяти на разных скоростях.

4. Способ* ускоренного. вычисления потоковых данных, повышающий' скорость ' начальной обработки в центральном, процессоре управления на1 33% и обеспечивающий при этом снижение на 33% количества команд по сравнению с аналогами.

5. Новое алгоритмическое, математическое, логическое и схемотехническое обеспечение устройств адаптивного изменения скорости доступа к памяти; арбитража комбинирующего выделение непрерываемых временных интервалов изащитных окон, способа и. реализующего его блока ускоренного вычисления потоковых данных, реализуемое в системах на кристалле.

Апробация работы

Результаты' диссертационной работы докладывались и обсуждались на международных и всероссийских научно-технических конференциях:

• 47-я научная конференция МФТИ; Москва, 2004 г.;

• VII международная конференция Цифровая обработка сигналов и ее применение (В8РА 2005). Москва, 2005 г.;

• . 50-я научная конференция МФТИ, Москва, 2007г.;.

• • 7-я международная научная конференция. Телевидение: передача и обработка изображений. ЛЭТИ.им В. И. Ульянова (Ленина), Санкт-Петербург, 2009г.;

• годовое собрание научного совета по новым материалам при МААН. Секция по проблемам функциональных- материалов электронной техники. ИРЭ РАН им. В.А. Когельникова, Москва, 28-30 сентября 2010г. . .

Публикации

Основные результаты диссертационной; работы опубликованы в 12 печатных работах. Из- них 3 опубликованы в научно-технических журналах из перечня ВАК Минобрнауки. По теме диссертации получены 2 патента.

Структура и объем диссертации

Диссертация-состоит из введения, четырех глав, заключения, списка литературы и приложений.

Заключение диссертации по теме «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», Пучков, Григорий Анатольевич

3.3. Выводы по главе

В данной главе рассмотрены особенности реализации:

• разработанного алгоритма адаптивного изменения скорости доступа к общей внешней памяти;

• способа арбитража с выделением непрерываемых временных интервалов и защитных окон при доступе к общей внешней памяти системы на кристалле декодера видеоданных;

• представлена интеграция блока ускоренной обработки битового потока в управляющий процессор системы на кристалле декодирования видео, разобраны особенности системы команд и специальные команды длинного сдвига.

Для построения архитектуры СнК для декодирования потоковых видеоданных детально разобраны особенности модернизации системы синхронизации, вычислены и обоснованы наборы коэффициентов умножения и деления синхрогенераторов, позволяющие внешней шине переходить на другую тактовую частоту за один такт, что не вносит задержек в работу общей шины. В систему предлагается ввести второй синхрогенератор, работающий на исходной опорной частоте, что не требует дополнительных выводов и внешних компонентов.

Глава 4. Исследование эффективности применения алгоритма адаптивного изменения скорости доступа к общей внешней памяти и способа арбитража с непрерываемыми временными интервалами и защитными окнами в системе на кристалле декодирования видеоданных. Эффект от внедрения блока ускоренной обработки битового потока

4.1. Исследование применения алгоритма адаптивного изменения скорости доступа к общей внешней памяти

4.1.1. Исследование применения алгоритма адаптивного изменения скорости доступа к общей внешней памяти при обработке последовательностей компрессированных кадров IPBB

Основная цель применения алгоритма адаптивного изменения скорости доступа к общей внешней памяти - добиться экономии в потреблении энергии. Будем исследовать работу системы декодирования именно с этой точки зрения.

В главе 2 были рассмотрены используемые режимы микросхемы памяти SDRAM, выведены формулы вычисления пребывания микросхемы в режимах: одиночной передачи, ожидания и пакетной передачи. Также выведены значения тактовых частот работы внешней шины при обработке 1-, Р- и В-кадров.

Рассчитав все приведенные времена пребывания микросхемы памяти SDRAM в разных режимах, можно вычислить значения потребляемого тока микросхемой памяти при использовании внешней шины.

Для последовательности кадров IPBB средний потребляемый ток будет вычисляться по формуле 2.10

1 N I =—У/.ср Nit тогда используя формулу 2.11

1, = ПГ (Ки ■ Iddx + К3, • 1МЪ)+К21 • Idd2; 1Р = Пр ■ (К1Р ■ Iddl + КЗР • Iddз) + К2Р • 1М2\ IВ ~ Пв ' В ' Лш + Кзв ' Idd3 ) + К2В • IJd2.

Для последовательности IPBB средний потребляемый ток будет вычисляться, используя формулу 2.12:

1Ср!Рвв = ~' (// +1р + 2- 1В ).

Для максимальной тактовой частоты 200МГц (по данным табл. 2.1.1 с применением формул 2.4 - 2.9) возможно вычислить потребляемый микросхемой памяти SDRAM ток при обработке 1-, Р- и В-кадров. Значения потребляемого тока при декодировании последовательности кадров типа IPBB, а также среднее его значение показаны в таблице 4.1.1.

Заключение

По результатам, полученным в диссертационной работе, можно сделать следующие выводы:

1. разработана модернизированная архитектура декодера видеоданных, имеющая внутренний конвейер обработки, работающий с постоянной скоростью и изменяющуюся скорость доступа к внешней памяти;

2. разработан алгоритм адаптивного изменения скорости доступа к общей внешней памяти в системе на кристалле декодирования потоковых видеоданных, который позволяет уменьшать скорость работы внешней памяти;

3. разработан способ арбитража, комбинирующий выделение непрерываемых временных интервалов и защитных окон в системе обработки видеоданных, который упрощает и упорядочивает схему доступа к памяти на разных скоростях;

4. совместное использование алгоритма адаптивного изменения скорости доступа и способа арбитража, комбинирующего выделение непрерываемых временных интервалов и защитных окон при доступе к общей внешней памяти в системе на кристалле декодирования потоковых видеоданных позволяет снижать тактовую частоту работы внешней шины от 18 до 43% при декодировании односторонне предсказанных и опорных кадров без нарушения непрерывности процесса декодирования;

5. внедрение способа арбитража с непрерываемыми временными интервалами и защитными окнами в системе на кристалле декодирования видеоданных позволяет реализовать алгоритм адаптивного изменения скорости работы шины при доступе к общей внешней памяти без увеличения размеров буферов промежуточного хранения данных;

6. разработан блок ускоренной обработки потоковых данных, работающий совместно с процессором управления, который позволяет на треть ускорить выборку необходимой битовой последовательности при сокращении на треть программного кода;

7. проведенное исследование и сравнение результатов работы существующих систем и системы на кристалле обработки потоковых видеоданных, реализующей предложенные алгоритмы и способы, показало, что при использовании предложенного алгоритма адаптивного изменения скорости, способа арбитража с непрерываемыми временными интервалами и защитными окнами и блока ускоренной обработки битового потока экономия энергии при доступе к внешней памяти составляет:

• 13,2% для последовательности кадров 1РВВ,

• 10,0% для последовательности кадров 1РВВРВВРВВ для видеодекодера МР@МЬ МРЕО-2;

8. разработанная модернизированная архитектура системы на кристалле для обработки потоковых видеоданных использована в проекте «Мультимедийная система на кристалле «Термит»;

9. получено два патента на изобретение.

Список литературы диссертационного исследования кандидат технических наук Пучков, Григорий Анатольевич, 2010 год

1. Information technology—Coding of moving pictures and associated audio for digital storage media up to about 1.5 Mbit/s, ISO/IEC JTC1 IS 11172-2 (MPEG-1), 1993.

2. ITU-T Recommendation H.261, Video CODEC for audiovisual services at px64 kbit/s, 1993.

3. Information technology—Generic coding of moving pictures and associated audio, ISO/IEC JTC1 IS 13818-2 (MPEG-2), 1994.

4. ISO/IEC DIS 14496-2, Coding of Audio-Visual Objects, International Organization for Standardization, 1999.

5. ITU-T Recommendation H.263, Video coding for low bit rate communication, Version 2, 1998.

6. ISO/IEC 14496-10 and ITU-T Recommendation H.264. Advanced Video Coding, 2003.

7. B.G. Haskell, A. Puri and A.N. Netravali, Digital Video: An Introduction to MPEG-2, Chapman & Hall, 1997.

8. J.L. Mitchell, W. B. Pennebaker, С. E. Fogg and D. J. LeGall, MPEG Video Compression Standard, Chapman & Hall, 1996.

9. Bhaskaran V. Konstantinides K., "Image and Video Compression Standards Algorithms and Architectures," Kluwer Academic Publishers, Boston, MA, 1995.

10. N. Ahmed, T. Natarajan and K.R. Rao, "Discrete Cosine Transform," IEEE Trans, on Computers, Vol. C-23, pp. 90-94, Jan. 1974.

11. D.A. Huffman, "A Method for the Construction of Minimum Redundancy Codes," Proc. IRE, 40(9): 1098-101, Sep. 1952.

12. IEEE 1180-1990, IEEE standard specifications for the implementations of 8x8 inverse discrete cosine transform.

13. ISO/IEC 23002-l:2006(E) Information technology — MPEG video technologies. Part 1: Accuracy requirements for implementation of integer-output 8x8 inverse discrete cosine transform.

14. Jui-Hua Li and Nam Ling "Architecture and Bus Arbitration Schemes for MPEG-2 Video Decoder", IEEE Transactions on Video Technology, Vol.9, No. 5, pp. 727-736, Aug.1999.

15. C.-H. Lin et al., "The VLSI Design of MPEG2 Video Decoder," Proc. of Int. Conf. on Computer Systems Technology for Industrial Applications, 1996.

16. J.M. Kim and S.I. Chae, "New MPEG2 Decoder Architecture Using Frequency Scaling," IEEE Int. Symp. Circuit and System, Vol.4, pp.253256, May 1996.

17. Nien-Tsu Wang. Processing and Storage Models for MPEG-2 Main Level and High Level Video Decoding A Block-Level Pipeline Approach. Computer Engineering in the School of Engineering of Santa Clara University, 2003.

18. Nam Ling, Nien-Tsu Wang, and Duan-Juat Ho, "An Efficient Controller Scheme for MPEG-2 Video Decoder," IEEE Trans, on Consumer Electronics, Vol.44, No. 2, pp. 451-458, May 1998.

19. Nien-Tsu Wang, Chen-Wei Shih, Duan Juat Wong-Ho, and Nam Ling,th

20. MPEG-2 Video Decoder for DVD," The 8 Great Lakes Symposium on VLSI, pp. 157-160, Lafayette, LA, Feb. 18-21, 1998.

21. Nien-Tsu Wang and Nam Ling, "Architecture for Real-time HDTV Video Decoding," Tamkang Journal of Science and Engineering, Vol. 2, No. 2, pp. 53-60, Nov. 1999.

22. S.-I. Uramoto et al., "An MPEG2 Video Decoder LSI with Hierarchical Control Mechanism," IEICE Trans. Electron., Vol. E78-C, No. 12, pp. 1697-1708, Dec. 1995.

23. M. Winzker, P. Pirsch, and J. Reimers, "Architecture and Memory Requirements for Stand-Alone and Hierarchical MPEG2 HDTVDecoders with Synchronous DRAMs," IEEE Int. Symp. on Circuits and Systems, pp. 609-612, Apr. 1995.

24. M.N. Liu, "MPEG Decoder Architecture for Embedded Applications," IEEE Trans, on Consumer Electronics, Vol. 42, No. 4, pp. 1021-1028, Nov. 1996.

25. T. Takizawa, and M. Hirasawa, "An Efficient Memory Arbitration Algorithm for a Single Chip MPEG2 AV Decoder," IEEE Trans, on Consumer Electronics, Vol. 47, No. 3, pp. 660-665, Aug. 2001.

26. T. Demura et al., "A Single-Chip MPEG2 Video Decoder LSI," IEEE Int. Solid-State Circuits Conf. Digest of Technical Papers, pp. 72-73, Feb. 1994.

27. T. Fautier, "VLSI Implementation of MPEG Decoder," IEEE Int. Symp. on Circuits and Systems, tutorial paper, May 1994.

28. Ю. Ф. Адамов, E. А. Шевченко. Проблемы энергетической эффективности.// Электросвязь 2007. №7. - С. 48-51.

29. MICRON-Semiconductors, "SDRAM memory specification". PDF: 09005aef811celfe/Source: 09005aef811celd5 64MSDRAMx32.pmd -Rev. E; Pub. 2001.

30. Jui-Hua Li. Optimization of Queueing Performance and Design Variables in a Single-Bus Shared-Memory System with Application to MPEG-2 Video Decoder System. Computer Engineering in the School of Engineering of Santa Clara University, 2002.

31. C. L. Liu, and J. W. Layland, "Scheduling Algorithms for Multiprogramming in a Hard-Real-Time Environment," Journal of the ACM, No. 30, pp. 46-61, Jan. 1973.

32. J. Lehoczky, L. Sha, and Y. Ding, "The Rate Monotonic Scheduling Algorithm: Exact Characterization and Average Case Behavior," IEEE Real Time Systems Symposium, 1989.

33. D. I. Katcher, H. Arakawa, and J. K. Strosnider, "Engineering and Analysis of Fixed Priority Schedulers," IEEE Trans, on Software Engineering, Vol. 19, No. 9, pp. 920-934, Sep. 1993.

34. S. Sathaye, D. Katcher, and J. Strosnider, "Fixed Priority Scheduling with Limited Priority Levels", Tech Report CMU-CDS-92-7, Carnegie Mellon University, August, 1992.

35. K. A. Kettler and J. K. Strosnider, "Scheduling Analysis of the Micro Channel Architecture for Multimedia Applications", Proc. of the Int. Conf on Multimedia Computing and Systems, pp. 403-414, May, 1994.

36. S. Yagyu and H. Takagi, "Queueing model with input of MPEG frame sequence and interfering traffic", Proceedings ofSPIE, pp. 196-207, Aug 1999.

37. Nam Ling and Jui-hua Li "A Bus-Monitoring Model for MPEG Video Decoder Design", IEEE Transactions on Consumer Electronics, pp.526530, Aug. 1997.

38. Cohen Earl Т., Blomgren James S., Richter David E. Merge/mask, rotate/shift and boolean operations from two instruction set in a vectored mux on a dual-ALU.// US Patent 5,781,457.

39. Peleg Alexander D., Yaari Yaakov, Mittal Millind, Mennemeier Larry M., Eitan Benny. Processor for performing shift operations on packed data.// US Patent 5,818,739.

40. Lin Derrick Chu, Minocha Punit, Peleg Alexander D., Yaari Yaakov, Mittal Millind, Mennemeier Larry M., Eitan Benny. Method and apparatus for performing packed shift operations.// US Patent 6,901,420.

41. Пучков Г.А. Адаптивное управление скоростью работы внешней памяти.// Современные проблемы фундаментальных и прикладных наук. 50-я Научная конференция. Тезисы докладов часть V. 22-23 ноября 2007г., МФТИ, Москва.

42. Пучков Г. А. Методика распределения ресурсов СнК при декодировании потоковых аудиоданных.// Современные проблемы фундаментальных и прикладных наук. ХЬУИ Научная конференция. Тезисы докладов часть V. 26-27 ноября 2004г., МФТИ, Москва.

43. Пучков Г.А. Уменьшение накладных расходов для систем декодирования звука на базе СнК.// VII международная конференция «Цифровая Обработка Сигналов и ее применение-ББРА 2005». Тезисы докладов часть I. 16-18 марта 2005г., Москва.

44. Пучков Г.А. Ускорение работы системы на кристалле при обработке потоковых аудиоданных.// Электросвязь. 2006г. №4. - С. 50-51.

45. Пучков Г.А., Ефремов Н.В., Тишин А.Ю. Устройство обработки битовых потоков в системах сжатия/восстановления аудио- и видеоданных.// Патент №2380738.

46. Пучков Г.А. Система доступа к памяти с адаптивно подстраиваемой скоростью работы.// Патент №2367001.

47. Пучков Г.А. Организация работы видеосистемы с внешней памятью.// Электросвязь. 2008г. №8. - С. 46-47.

48. Пучков Г.А. Способ арбитража при доступе к памяти в системе видеообработки. //Телевидение: передача и обработка изображений. 7-я Международная научная конференция. Тезисы докладов. 29-30 июня 2009г., ЛЭТИ им В. И. Ульянова (Ленина), Санкт-Петербург.

49. Андрианов М.Н, Бумагин А.В, Гондарь А.В, Калашников К.С, Прудников А.А, Пучков Г.А, Руткевич А.В, Стешенко В.Б.- \

50. Устройство компрессии видеоданных.// Заявка на выдачу патента № 2009142692 в ФГУ ФИПС РОСПАТЕНТ. Москва 19.11.2009г.

51. Зарецкий М.М., Мовшович М.Е. Синтезаторы частоты с кольцомфазовой автоподстройки. JL: Энергия, 1974г. -255с.

52. Григорьев В.В., Дроздов В.Н., Сабинин Ю.А. (и другие). Импульсные системы автоподстройки частоты. JL: Энергоатомиздат, 1982 год.

53. Шевченко Е. А. Синхрогенератор с цифровой ФАПЧ, основанный на высокочастотном генераторе, управляемом цифровым кодом. // Диссертация на соискание ученой степени к.т.н. Москва, МИЭТ 2004 год.

54. Зайцев A.A. Нелинейное комбинированное управление в системе импульсной фазовой автоподстройки. //Сборник трудов МФТИ 2009 год, том 1, №2. С.48-53.