Технологически ориентированный синтез аналого-цифровых преобразователей последовательного приближения для микромеханических датчиков тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат наук Михтеева Анна Александровна

• Михтеева Анна Александровна
• кандидат наук
• 2019

Оглавление диссертации кандидат наук Михтеева Анна Александровна

Введение

Глава 1. Анализ Современных методов снижения нелинейности и технологической миграции АЦП ПП

1.1 Характеристики АЦП ПП и особенности микромеханических датчиков

1.2 Методы снижения нелинейности АЦП ПП

1.3 Методы технологической миграции аналоговых блоков

1.4 Выводы

Глава 2. Технологически ориентированный синтез ЦАП в составе АЦП ПП

2.1 Базовые положения технологически ориентированного синтеза ЦАП

2.2 Анализ влияния паразитных параметров на нелинейность ЦАП

2.3 Методика оценки достижимости требуемого уровня точности АЦП. Выбор архитектуры ЦАП в составе АЦП ПП

2.4 Методика топологического синтеза ЦАП в составе АЦП ПП

2.5 Анализ эффективности методики топологического синтеза ЦАП

2.6 Выводы

Глава 3. Технологически ориентированный синтез аналоговых блоков в составе АЦП ПП

3.1 Основные положения технологически ориентированного синтеза аналоговых блоков АЦП ПП

3.2 Анализ влияния паразитных параметров на характеристики аналоговых блоков АЦП ПП

3.3 Методика топологического синтеза аналоговых блоков АЦП ПП

3.4 Анализ эффективности методики топологического синтеза аналоговых блоков АЦП ПП

3.5 Выводы

Глава 4. Результаты практической апробации метода синтеза АЦП ПП. Обеспечение миграции АЦП ПП

4.1 Разработка 18-разрядного АЦП ПП для интегральной схемы

микромеханического акселерометра

4.2 Разработка АЦП 1111 с использованием методики преобразования моделей для

обеспечения миграции проекта

4.3 Характеристики разработанных АЦП ПП

4.4 Тестирование изготовленных АЦП ПП

4.5 Выводы

Заключение

Список сокращений и условных обозначений

Список терминов и определений

Список публикаций автора

Список литературы

Приложение А. Преобразование математических моделей в схемотехнические 163 Приложение Б. Акт внедрении результатов диссертационной работы

Введение диссертации (часть автореферата) на тему «Технологически ориентированный синтез аналого-цифровых преобразователей последовательного приближения для микромеханических датчиков»

ВВЕДЕНИЕ

Неотъемлемой частью современных массовых систем обработки информации, навигации и управления являются микромеханические датчики (ММД), состоящие из чувствительного элемента (ЧЭ) и интегральной схемы (ИС). Функциональность ИС обеспечивает управление ЧЭ, а также съем и обработку его выходных данных. В настоящей работе рассматриваются ИС ММД, разрабатываемые по КМОП технологии с проектной нормой в десятки-сотни нанометров, к которым предъявляются жесткие требования по точности, энергопотреблению, быстродействию и занимаемой площади. В состав ИС входит аналого-цифровой преобразователь (АЦП), параметры которого в существенной степени определяют характеристики всего ММД. Технологически ориентированные методы разработки АЦП ММД составляют предмет исследования настоящей работы. Потребность в недорогих массовых отечественных ММД заставляет российских ученых и инженеров искать адекватные технические и технологические решения в условиях существенно ограниченного доступа к наиболее передовым зарубежным технологиям.

Значительный вклад в эти разработки внесли как российские ученые Мухопад Ю.Ф., Прокопенко Н.Н., Адамов Ю.Ф. [1-2], Грушвицкий Р.И. [6-7], Бутузов В.А., Бочаров Ю.И. [4], Коротков А.С. [15-16], Пилипко М.М. [15,18], Топильский В.Б. [20] и другие, так и зарубежные ученые J. Baker [25], B. Baker [2729], P.R. Gray [70], B Murmann [35,72], W.Kester [63] и другие. При этом микроминиатюризация устройств на фоне растущих требований по точности заставила в существенной степени пересмотреть сложившиеся подходы к обеспечению при проектировании АЦП заданных значений статических и динамических характеристик. Одной из причин пересмотра послужила соизмеримость значений штатных и паразитных элементов. При этом среди наиболее важных оказалась проблема снижения нелинейности преобразования за счет учета паразитных параметров и особенностей технологии изготовления. Данная проблема является центральной для настоящей диссертации, где она

исследуется в отношении АЦП последовательного приближения (АЦП ПП). Подобные АЦП широко используются на практике в ММД с разомкнутой архитектурой. При этом известно, что для разработки высокоточных АЦП ПП с малой занимаемой площадью требуется либо современная высокоинтегрированная КМОП технология с большими коэффициентами удельной ёмкости или резистивности на единицу площади, либо сегментирование массива конденсаторов ЦАП в составе АЦП ПП. При невозможности использовать высокоинтегрированную технологию применяют второй путь, недостатком которого является значительная нелинейность преобразования, препятствующая достижению требуемых точностных характеристик для микромеханического датчика. Вопросам снижения нелинейности АЦП в современной литературе уделяется много внимания, в том числе вопросам учета влияния на нелинейность паразитных параметров топологии. Однако известные методы являются недостаточно комплексными и направлены на снижение влияния лишь отдельных факторов. Так целый ряд результатов связан с проектированием ЦАП, входящим в состав АЦП ПП, но и эти предложения, как показано в настоящей работе, неполны. Кроме того, известные рекомендации предназначены для применения при разработке топологии ИС, т.е. на заключительном этапе ее проектирования. Этот недостаток приводит к значительным временным затратам из-за необходимости перепроектирования АЦП в случае невозможности достижения требуемой точности. На основании сказанного можно утверждать, что исследуемая в диссертации проблема снижения нелинейности АЦП за счет учета паразитных параметров и особенностей технологии изготовления на более ранних этапах проектирования является актуальной. Также представляется актуальной исследуемая в диссертации возможность технологической миграции существующих проектов АЦП в новые разработки и на другие технологии, что позволяет существенно сокращать трудоемкость разработок.

Цель работы состоит в разработке метода технологически ориентированного синтеза АЦП ПП, позволяющего уменьшить нелинейность АЦП и снизить

трудоемкость проектирования с учетом ряда ограничений микромеханического датчика и с обеспечением технологической миграции разработки.

Для достижения поставленной цели в работе были решены следующие задачи:

1. Разработка метода технологически ориентированного синтеза АЦП последовательного приближения.

2. Разработка расширенных моделей ЦАП и аналоговых блоков, учитывающих влияние паразитных параметров и других источников нелинейности.

3. Разработка методики оценки достижимости требуемого уровня точности преобразования АЦП ПП.

4. Разработка методики преобразования математических моделей в схемотехнические для обеспечения технологической миграции проектов.

5. Подтверждение эффективности разработанного метода по результатам практической апробации.

Для решения поставленных задач применялись методы математического моделирования, многомерной оптимизации, анализа и синтеза электрических цепей. При этом использовались понятия математической, схемотехнической и топологических моделей, под которыми понимается следующее.

Математическая модель ЦАП (АЦП) - статическая функциональная модель, описывающая зависимость значения выходного напряжения ЦАП от входного двоичного цифрового кода.

Схемотехническая модель ЦАП (АЦП) - структурно-функциональная модель, описывающая электрическую схему, как соединение ее элементов, модели которых определяются фабрикой-изготовителем интегральных схем.

Топологическая модель (топология) интегральной микросхемы -структурная модель, представляющая собой зафиксированное пространственно -геометрическое расположение элементов и связей между ними.

Научная новизна диссертационной работы заключается в следующих результатах:

1. Предложен метод технологически ориентированного синтеза АЦП последовательного приближения, включающий методики топологического синтеза ЦАП и аналоговых блоков из состава АЦП, использующий в отличие от известных принцип пропорционального управления значениями паразитных параметров и позволяющий снизить уровень нелинейности преобразования.

2. Разработана расширенная математическая модель секционных емкостных ЦАП, учитывающая значимые паразитные емкости и позволяющая, минуя этап разработки топологии, оценить ожидаемый уровень нелинейности ЦАП.

3. Разработана методика оценки достижимости требуемой точности АЦП последовательного приближения, основанная на расширенной математической модели ЦАП. Методика позволяет по сравнению с известными учесть ряд ограничений микромеханического датчика, влияние паразитных емкостей при прогнозе нелинейности преобразования АЦП ПП и сократить время его разработки.

4. Разработана методика преобразования математических моделей ЦАП и аналоговых блоков АЦП в схемотехнические с учетом ограничений технологических библиотек. Методика составляет основу процедур технологической миграции проектов.

Практическая значимость работы определяется тем, что предложенный метод позволяет снизить нелинейность АЦП ПП в интегральных схемах для микромеханических датчиков. Кроме того, разработанная методика преобразования математических моделей в схемотехнические позволяет сократить временные затраты на разработку при технологической миграции проектов. Предложенные решения были применены при разработке интегральной схемы для микромеханического акселерометра в АО «Концерн «ЦНИИ «Электроприбор».

Основные положения, выносимые на защиту:

1. Метод технологически ориентированного синтеза АЦП последовательного приближения.

2. Расширенная математическая модель секционных емкостных ЦАП.

3. Методика оценки достижимости требуемой точности АЦП последовательного приближения на основе расширенной математической модели ЦАП.

4. Методика преобразования математических моделей ЦАП и аналоговых блоков АЦП в схемотехнические с учетом ограничений технологических библиотек.

Достоверность научных и практических результатов подтверждается использованием корректных математических приемов, сопоставлением аналитических результатов и данных, полученных в ходе математического моделирования и экспериментальных исследований, критическим обсуждением результатов работы на научно-технических конференциях.

Апробация результатов работы. Материалы диссертации докладывались и обсуждались на международной конференции IEEE NW Russia Young Researchers in Electrical and Electronic Engineering Conference в 2016, XXII Международном научно-техническом семинаре «Современные технологии в задачах управления, автоматики и обработки информации» (Алушта, 2016), конференции молодых ученых «Навигация и управление движением» (Санкт-Петербург, 2015-2018), XXIV Санкт-Петербургской международной конференции по интегрированным навигационным системам (2017, 2018), Всероссийской научно-технической конференции «Проблемы и разработки перспективных микро- и наноэлектронных систем» (Москва, г. Зеленоград, 2018).

Публикации. По материалам диссертации опубликовано 16 работ, из них 4 статьи в изданиях, рекомендуемых ВАК, 3 публикации в изданиях, включенных в системы цитирования Scopus и 3 свидетельства о регистрации программ для ЭВМ.

Структура и объем диссертации. Диссертация состоит из введения, четырех разделов, заключения и списка использованных источников, содержащего 98 наименований. Объем работы составляет 177 страницы, включая 88 рисунков и 26 таблиц.

ГЛАВА 1. АНАЛИЗ СОВРЕМЕННЫХ МЕТОДОВ СНИЖЕНИЯ НЕЛИНЕЙНОСТИ И ТЕХНОЛОГИЧЕСКОЙ МИГРАЦИИ АЦП ПП

Настоящая глава носит обзорно-аналитический характер. Основное ее содержание посвящено проблеме значительной нелинейности АЦП последовательного приближения. Приводится обзор существующих методов снижения нелинейности АЦП ПП. Представлены результаты анализа известных методик и подходов к технологической миграции моделей аналоговых блоков. На основании представленного обзора формулируется постановка задачи, рассматриваемой в диссертационном исследовании, в том числе, требования к разрабатываемому методу синтеза АЦП ПП.

1.1 Характеристики АЦП ПП и особенности микромеханических датчиков

Предварительно приведем краткую информацию о самих микромеханических датчиках (ММД). ММД состоит из чувствительного элемента (ЧЭ) и интегральной схемы (ИС). Конструкция ЧЭ в общем случае включает инерциальную подвижную массу (ПМ) и емкостную электродную структуру.

Для случая дифференциального измерения величина ускорения пропорциональна разности значений емкостей двух конденсаторов, образованных ПМ с каждым из неподвижных электродов. Для определения значения разности емкостей и последующей обработки результатов измерений используется ИС. Интегральная схема состоит из трех основных частей: аналоговой, выполняющей функцию первичной обработки сигнала от ЧЭ, аналого-цифровой, осуществляющей преобразование сигнала к цифровому виду, и цифровой части, обрабатывающей полученный цифровой сигнал и передающий его потребителю с помощью внешнего интерфейса.

Датчики прямого преобразования (разомкнутая архитектура) за счет задания требуемой жесткости подвеса инерциальной массы ЧЭ могут обеспечивать измерение значительных ускорений (от 50 g и выше) без необходимости использования высоких напряжений управления, но при этом, как правило,

обладают большей нелинейностью градуировочной характеристики (масштабного коэффициента) ММД [А7]. Улучшение характеристик такого датчика возможно за счет конструктивных и топологических решений по оптимизации подвеса ЧЭ, за счет применения блока коррекции выходного сигнала, а также за счет использования обратной связи по изменению заряда для снижения влияния нелинейных электростатических сил, возникающих при отклонении инерциальной массы под действием ускорения [80].

Коррекция выходного сигнала выполняется двумя методами: табличной и полиномиальной. Наиболее гибкой является использование табличной коррекции, которая требует для реализации большого объема памяти и усложнение цифровой части [А9]. Коррекция используется для компенсации нелинейностей чувствительного элемента микромеханического акселерометра [А10], а также других источников нелинейности, в число которых входит АЦП. При этом значительная нелинейность преобразования АЦП ведет к пропуску кодов и снижению эффективности применения цифровой коррекции выходного сигнала.

Широко используемым типом АЦП для микромеханических датчиков является АЦП последовательного приближения, поскольку для датчиков требуются невысокая частота преобразования, разрядность 12-18 бит, небольшое энергопотребление и обеспечение синхронной обработки данных с нескольких источников.

Переходя к обсуждению характеристик АЦП ПП, прежде всего, отметим, что он содержит компаратор, цифро-аналоговый преобразователь (ЦАП), устройство выборки и хранения (УВХ), а также регистр последовательного приближения (см. рисунок 1.1.1). Последний реализует алгоритм двоичного поиска, генерируя текущее значение кода Б001...0Ы_, подаваемого на вход ЦАП. В широко используемом двоично-взвешенном емкостном ЦАП каждому ьму биту цифрового кода сопоставляется «ветвь» с конденсаторами, содержащая 2i единичных конденсаторов и формирующая соответствующее значение напряжения. В итоге ЦАП преобразует код в аналоговую величину, сопоставляемую компаратором с

входным напряжением Увх. Результаты сопоставления управляют регистром последовательного приближения.

Рисунок 1.1.1 - Структура АЦП последовательного приближения Как уже отмечалось, в фокусе настоящего исследования находится проблема снижения нелинейности АЦП 1111. Этой проблеме при проектировании АЦП 1111 уделяется особое внимание. При этом под нелинейностью (интегральной нелинейностью, ГЫЪ) понимается отклонение реальной характеристики преобразования в точках, делящих шаг квантования пополам, от точек на прямой линии, которая аппроксимирует характеристику преобразования через крайние точки диапазона преобразования, и выражается согласно:

УьБВ

(1.1.1)

где ШЦ - интегральная нелинейность 1-го шага квантования, УШеа1 ^ - напряжение, соответствующее значению кода 1-го шаге квантования идеального АЦП, Угеа1; -напряжение, соответствующее значению кода 1-го шага квантования на выходе АЦП, У15В - напряжение, соответствующее одному младшему значащему разряду, п - количество разрядов АЦП.

Дифференциальная нелинейность АЦП определяется как отклонение разности значений двух аналоговых сигналов, соответствующих последовательной смене кодов, от значения, соответствующего единице младшего значащего разряда (шагу квантования):

" " " 1, (1.1.2)

БИЦ = Угеа1_1+\г Угеа1_1 Уь5В= 1,2,..,2п

где DNLi - дифференциальная нелинейность i-го шага квантования, Vreai t, Vreai ¿+х -напряжение, соответствующее значению кода i-го шаге квантования, i+1-го шага квантования на выходе АЦП.

Смещение нуля (offset error) АЦП - аддитивная погрешность и определяется отклонением смены нулевого кода АЦП от идеального значения.

Погрешность полной шкалы (gain error) является мультипликативной и определяется в конечной точке шкалы как разность между реальной передаточной характеристикой и идеальной [20].

Известно, что на характеристики АЦП 1111 влияют характеристики аналоговых и цифро-аналоговых блоков, входящих в его состав [26-30,49,67,78]. На нелинейность преобразования АЦП, прежде всего, будут оказывать влияние шум источника опорного напряжения [28,49], величина инжекции заряда аналоговых ключей [21,78], проникание тактового сигнала в аналоговых ключах [78], разрешающая способность, смещение [33,45] и время срабатывания компаратора, нелинейность ЦАП, связанная с технологическим разбросом и влиянием паразитных параметров [43-44,49,56,78,84,97-98].

Источник опорного напряжения в АЦП ПП формирует напряжение, равное половине входного диапазона АЦП, подаваемое на один из входов компаратора и на ключи массива конденсаторов в архитектуре АЦП ПП с перераспределением заряда [85]. Шум на выходе источника опорного напряжения, сопоставимый с разрешающей способностью компаратора, приведет к ошибкам сравнения компаратора, что, в конечном счете, скажется на нелинейности преобразования АЦП.

На нелинейность преобразования АЦП будет также влиять и разрешающая способность компаратора, к значению которой обычно предъявляются требования в 1 МЗР и менее. Кроме того, нелинейность АЦП будет зависеть и от динамических характеристик компаратора таких, как быстродействие, поскольку, если компаратор не успеет принять решение, то цифровая часть получит ошибочное значение [35,42].

Наличие сопротивления аналогового ключа в открытом состоянии приводит к линейному снижению напряжения сигнала, поскольку вызывает его падение, пропорциональное протекающему через ключ току [12], что может привести к смещению нуля.

1.2 Методы снижения нелинейности АЦП ПП

Нелинейность АЦП, а, значит, и эффективное число бит напрямую зависит от характеристик ЦАП, входящего в состав АЦП. ЦАП формирует напряжение, участвующее в сравнении с напряжением на входе, и вносит основную нелинейность в преобразование. Этим объясняется тот факт, что существующие методы направлены на улучшение характеристик лишь одного блока ЦАП.

Однако результаты анализа литературы [37, 97] показывают, что методов снижения нелинейности только блока ЦАП может быть недостаточно для достижения требуемой точности АЦП. Другими распространенными методами снижения нелинейности АЦП являются методы коррекции, требующие добавления специальных аналоговых и цифровых схем, которые выполняют компенсацию выходных данных или самокалибровку.

Методы снижения нелинейности ЦАП. Цифро-аналоговый преобразователь может быть реализован на основе различных компонентов: конденсаторов, резисторов или и тех и других. Широко используемыми на практике являются ЦАП с емкостной архитектурой. Это связано с тем, что в современных КМОП технологиях толщиной диэлектрика в конденсаторе управлять легче, чем толщиной резистивного слоя. Как следствие, конденсаторы обладают меньшим технологическим разбросом [68]. Кроме того, конденсаторы могут быть лучше согласованы между собой [21]. В силу сказанного далее в работе рассматриваются вопросы снижения нелинейности АЦП, в состав которых входит ЦАП, выполненных на переключаемых конденсаторах по субмикронным технологиям (350 нм - 90 нм).

ЦАП преобразует входной цифровой код в аналоговый сигнал, например, в напряжение. Для реализации данной функции ЦАП включает набор

конденсаторов, как правило, двоично-взвешенных, которые разделены на единичные конденсаторы с одинаковым значением емкости. Различают следующие основные архитектуры недифференциального емкостного ЦАП: двоично-взвешенный массив (Binary Weighted) [56,70,83] (см. рисунок 1.2.1 а); двухсекционный массив (Split Binary Weighted) [44] (см. рисунок 1.2.1 б); разделенный на N секций (ступеней) массив ЦАП [96] (см. рисунок 1.2.1 в); массив ЦАП C2C [40] (см. рисунок 1.2.1 г). В случае двоично-взвешенного массива каждому i-му биту цифрового кода соответствует «ветвь» с конденсаторами, содержащую 2i единичных конденсаторов.

Рисунок 1.2.1 - Распространенные архитектуры ЦАП: (а) - Двоично-взвешенный массив ЦАП, (б) - двухсекционный массив ЦАП, (в) - К-секционный массив ЦАП, (г) - массив ЦАП С2С

[А4].

Напряжение на выходе ЦАП зависит не от абсолютного значения элементов, а от точности их соотношения между собой. В свою очередь, точность соотношения элементов зависит от нескольких факторов, в частности, разброса параметров технологии и наличия паразитных параметров.

Как правило, ЦАП занимает наибольшую площадь в АЦП. В связи с этим для уменьшения площади АЦП широко используются ЦАП с массивом, разделенным на секции. В таких архитектурах присутствуют мостовые элементы. Их значения не являются целыми и кратными значению единичного конденсатора, который составляет основу всех остальных элементов ЦАП, что приводит к использованию в архитектуре мостовых элементов со значениями приближенными к расчетным, что ведет к нелинейности ЦАП.

Таким образом, для АЦП ПП с секционным ЦАП можно выделить несколько классов причин появления нелинейности в ЦАП: схемотехнические, технологические и топологические. Схемотехнические факторы связаны с использованием мостовых элементов со значениями приближенными, но не равными их расчетным значениям, технологические - с технологическим разбросом параметров и топологические - с появлением паразитных параметров.

Для уменьшения влияния технологических причин появления нелинейности ЦАП необходимо уменьшить систематический и случайный разброс значений элементов. Систематический разброс элементов ЦАП вызван несовершенством технологических процессов изготовления кристалла: несоответствием элементов по периметру (mismatched perimeter ratio), «эффектом близости» при фотолитографии (proximity effect in unit capacitor photolithography), несогласованностью емкости, возникающей из-за краевых эффектов (mismatched long range fringe capacitance). Случайный разброс значений элементов вызван статистическими флуктуациями условий технологического процесса и свойств материала.

Разброс емкостей конденсаторов можно выразить следующей формулой [68]:

(т)2= (*)' + (Ь)' +№' + (%)', (1.1.3)

где Аег - изменение диэлектрика, которое появилось вследствие повреждения диэлектрика, появления примесей, давления, температуры и смещения; Аtox - изменение толщины диэлектрика; AL, АW - изменение длины и ширины обкладок конденсаторов, которое зависит от процессов травления и согласованности конденсаторов.

Для уменьшения разброса параметров при разработке топологии придерживаются следующих основных правил: разделение конденсаторов с различной емкостью на единичные конденсаторы; расстановка конденсаторов-болванок по краям массива конденсаторов ЦАП; размещение единичных конденсаторов для удовлетворения критериев согласованности, симметричности,

разброса, уплотненности [13] с применением метода расстановки элементов с общим центром [22,25].

Метод расстановки элементов с общим центром (соттоп-сеп1го1ё) предполагает симметричную расстановку элементов вокруг одного центра. Элементы располагаются симметричным образом в виде массива таким образом, чтобы геометрический центр элемента лежал на пересечении осей симметрии массива [13]. При этом исключается влияние рассогласующих факторов, связанных с наличием на кристалле градиентов толщины окисла, механических напряжений и температуры [25, 47].

Для построения массива конденсаторов согласно методу расстановки с общим центром необходимо выполнить следующие правила:

1. Геометрические центры согласуемых элементов должны совпадать.

2. Элементы должны располагаться симметрично относительно осей х и у.

3. Элементы массива должны быть распределены по массиву равномерно.

4. Идеальная форма массива элементов - квадрат.

5. Каждый элемент должен быть ориентирован одинаково [13].

Пример применения метода для массива конденсаторов четырехразрядного ЦАП представлен на рисунке 1.2.2.

Рисунок 1.2.2 - Пример топологии ЦАП с общим центром [68]

Следует отметить, что вариантов распределения элементов массива согласно выше перечисленным правилам может быть несколько в зависимости от степени рассеивания элементов. Чем выше степень рассеивания, тем, считается, меньше влияние случайного разброса на нелинейность ЦАП. Однако высокая степень рассеивания элементов ведет к появлению множественных проводников, что влечет к большому числу паразитных параметров [50]. Кроме того, некоторые предложенные алгоритмы расстановки элементов с общим центром [48,57,59-60] предполагают наличие значительного расстояния между конденсаторами для трассировки, что увеличивает занимаемую площадь ЦАП.

Для устранения этого недостатка (появления множественного числа паразитных емкостей) предложен модифицированный метод расстановки элементов с общим центром, учитывающий паразитные параметры [57,58]. Метод основан на алгоритме, который автоматически минимизирует систематический и случайный разброс, общую длину проводников и общую емкость между проводниками.

По сравнению с методом расстановки с общим центром [25, 68], учитывающим только разброс параметров, предложенный в работе [57] метод позволяет уменьшить общую емкость паразитных параметров, возникающих между проводниками, соединяющими верхние обкладки конденсаторов, с подложкой (С75), между нижними обкладками конденсаторов и соединяющими их проводниками с подложкой (С55), между нижними обкладками и соединяющими их проводниками соседних конденсаторов (Свв). Результаты сравнения общепринятого метода с его модификацией представлены в работе [57]. Они показывают, что учет паразитных параметров для 10-разрядного двоично-взвешенного АЦП последовательного приближения позволил на 6,1% снизить общую емкость паразитных параметров типа СТБ, в 5 раз снизить емкость паразитных параметров типа Свв и на 40% паразитных параметров типа СВБ.

Однако сравнению были охвачены некоторые архитектуры ЦАП: двоично-взвешенные ЦАП и ЦАП с массивами конденсаторов, взвешенными произвольно. При этом не рассматривались архитектуры секционных ЦАП.

По результатам анализа существующих методов, предполагающих расстановку с общим центром, можно выделить следующие недостатки. Во-первых, методы применяются на этапе разработки топологии блока и не гарантируют обеспечение низкого уровня нелинейности для высокоразрядных АЦП с ЦАП, разделенным на сегменты или секции. Это означает, что только на последнем этапе разработки может быть определено, что предельный уровень нелинейности превышен и требуется перепроектирование всего АЦП.

Список литературы диссертационного исследования кандидат наук Михтеева Анна Александровна, 2019 год

СПИСОК ЛИТЕРАТУРЫ

1. Адамов, Ю.Ф. Проектирование систем на кристалле: учеб. пособие / Ю. Ф. Адамов, Л. Ю. Шишина - М-во образование и науки РФ, МИЭТ, 2005. -163 с.

2. Адамов, Ю.Ф. Проектирование систем на печатных платах на САПР Mentor Graphics: В 5-ти частях. Часть 4: Проектирование элементов микроэлектронных аналого-цифровых систем: Уч. Пособие / Адамов Ю.Ф., Сомов О.А. // Под ред. Тимошенкова С.П. - М.: МИЭТ, 2009.

3. Безруков, А.Е. Методы экстракции паразитных элементов в интегральных схемах / А.Е. Безруков, А.С. Русаков, Д.Ф. Ткачев, М.М. Хапаев // Проблемы разработки перспективных микроэлектронных систем - 2005. Сборник научных трудов под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН. - 2005. - С. 45-50.

4. Бочаров, Ю.И. Проектирование БИС класса «система на кристалле»: Учебное пособие/Ю.И. Бочаров, А.С. Гуменюк, А.Б. Симаков, П.А. Шевченко. - М.: МИФИ, 2008. -188 с.

5. Быковский, С. В. Метод встроенного функционального мониторинга с динамической актуализацией модели поведения системы на кристалле: дис... канд. техн. наук. Санкт-Петербургский национальный исследовательский университет информационных технологий, механики и оптики, Санкт-Петербург, 2015.

6. Грушвицкий, Р.И. Аналого-цифровые периферийные устройства микропроцессорных систем / Р.И. Грушвицкий, А.Х. Мурсаев, В.Б. Смолов. - Л.: Энергоатомиздат. Ленингр. отделение, 1989. - 160 с.

7. Грушвицкий, Р.И. Проектирование в условиях временных ограничений: верификация проектов / Грушвицкий Р., Михайлов М. // Компоненты и технологии, Санкт-Петербург. -2008. - Т. 3. - С. 96-102.

8. Дмитревич, Г.Д. Методические указания к лабораторным работам по курсу «Методы оптимизации» / Г.Д. Дмитревич, А.И. Ларистов. - Изд. СПбГЭТУ, 2004. - 16 с.

9. Журавлев, А.А. Особенности проектирования параметризованных аналоговых ячеек на основе согласованных КНИ матричных элементов / А.А. Журавлев, Т.Ю. Крупкина, А.В. Эннс, В.И. Эннс // Известие высших учебных заведений. Электроника. - 2016. - т.21 - №4 -С.325-332.

10. Макаров, А.Б. Технологическая миграция КМОП аналоговых блоков / А.Б. Макаров // Проблемы разработки перспективных микро- и наноэлектронных систем - 2010. Сборник трудов под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН. - 2010. - С. 553558.

11. Миронов, С.Э. Средства автоматизации проектирования иерархических макроблоков СБИС с использованием параметризированных ячеек / С.Э. Миронов, А.А. Баранов, Т.О. Ефимова // Изв. СПбГЭТУ «ЛЭТИ». - 2014 - Вып. 4. - С. 15 - 18.

12. Усама, М. Аналоговые КМОП-Ключи. Руководство по выбору. Часть 1. / М. Усама, Д. Кэнни // Электроника: Наука, Технология, Бизнес. - 2. - 2013 - C. 76-92.

13. Кириллова, Е. Физическое проектирование прецизионных аналоговых блоков в цифро-аналоговых ИМС / Кириллова Е. // Компоненты и технологии. - 2007. - № 6. - C.154-163.

14. Королев, М.А. Технология, конструкции и методы моделирования кремниевых интегральных схем / М.А. Королев, Т.Ю. Крупкина, М.Г. Путря, В.И. Шевяков // под общей ред. Чл.-корр. РАН полф. Чаплягина. - 2 изд.- М.: Бином. Лаборатория знаний, 2012. - С.429.

15. Коротков, А.С., Аналого-цифровые преобразователи для беспроводных систем связи: опыт разработки / Коротков А., Морозов Д., Пилипко М., Пятак И., Буданов Д. // Электроника: Наука, технология, бизнес. - 2016. -№ 2 (152) - С. 40-47.

16. Коротков, А.С. Методы калибровки и коррекции аналого-цифровых преобразователей / Коротков А.С. // журнал «Микроэлектроника». - 2014. - том 43. - С. 228-240.

17. Осипов, Д.Л. Применение поведенческих моделей для проектирования сложно-функциональных блоков аналого-цифровых преобразователей: дис... канд. техн. наук. Национальный исследовательский ядерный университет «МИФИ» (НИЯУ МИФИ), Москва, 2013.

18. Пилипко, М.М. Исследование статических характеристик АЦП средствами платформы NI ELVIS II / М.М. Пилипко, И.А. Румянцев // Сборник «Неделя науки СПбГПУ». Материалы научной конференции с международным участием. - 2018 - С. 144-146.

19. Рабаи, Ж. М. Цифровые интегральные схемы. Методология проектирования. / Ж. М. Рабаи,

A. Чандракасан, Б. Николич. - М. : ООО "И.Д. Вильямс", 2007. - 912 с.

20. Топильский, В.Б. Схемотехника аналого-цифровых преобразователей. Учебное пособие. /

B.Б. Топильский. - Москва: Техносфера, 2014. - 288 с.

21. Эннс, В. И. Проектирование аналоговых КМОП-микросхем : краткий справочник разработчика. 2-е изд. / В. И. Эннс, Ю. М. Кобзев - Горячая Линия - Телеком, 2015. - 454 с.

22. Agarwal, A. Foundations of Analog and Digital Electronic Circuits / Agarwal, A., Lang, J. H. - San Francisco: Elsevier. - 2005. - 984 p.

23. Allen, P.E. CMOS Analog Circuit Design, 2nd Edition Reference / P.E. Allen, A. Holberg. - Oxford University Press, 3 edition. - 2011. - 784 p.

24. Arian, A. A 10-bit 50-MS/s redundant SAR ADC with split capacitive-array DAC / A. Arian M. Saberi, S. Hosseini-Khayat, R. Lotfi, Y. Leblebici // Analog Integr Circ Sig Process. - 71. - 2012. pp.583-589.

25. Baker, J.R. CMOS Circuit Design, Layout, and Simulation, 3rd Edition / Baker, J.R. - IEEE Press Series on Microelectronic Systems, 2010. - 1208 p.

26. Baker, B. Will the right voltage reference stand up? / B. Baker //, EDN Baker's Best, March 14.2014.

27. Baker, B., Oljaca M. How the voltage reference affects ADC performance. Part 1. Analog Application Journal. Texas Instruments. - 2009 - 2 - 5-8 pp.

28. Baker, B., Oljaca M. How the voltage reference affects ADC performance. Part 2. Analog Application Journal. Texas Instruments. - 2009 -3 - 13-16 pp.

29. Baker, B., Oljaca M. How the voltage reference affects ADC performance. Part 3. Analog Application Journal. Texas Instruments. - 2009 -4 - 5-9 pp.

30. Bocharov Y., Butuzov V. Effect of impedance of reference source on successive approximation ADC dynamic performance. 2017 - International Siberian Conference ans Communications (SIBCON).

31. Cardoso, B.C. AIDA-Pex: Accurate Parasitic Extraction for Layout-Aware Analog Integrated Circuit Sizing / Cardoso B.C., R. Martins, N. Lourenco, N. Horta // Conference PRIME 2015. -2015. - pp. 129-132.

32. Cardoso, B.C. AIDA-PEx: Parasitic Extraction on Layout-Aware Analog Integrated Circuit Sizing: thesis to obtain the Master of Science Degree, 2015.

33. Carusone, C. T., Analog Integrated Circuit Design / Carusone, C. T., Johns, D. A., Martin, K. W. -Wiley & Sons. - 2011. - 816 p.

34. Castro-Lopez, R. An Integrated Layout-Synthesis Approach for Analog ICs / R. Castro-Lopez, O. Guerra, E. Roca, F. V. Fernandez. // IEEE Transactions on computer-aided design of integrated circuits and systems. - vol. 27. - no. 7. - 2008.

35. Chan, C.-H. Metastablility in SAR ADCs / C.-H. Chan, Y. Zhu, S.-W. Sin, B. Murmann, S. U, R.P. Martins // IEEE Transactions On Circuits And Systems.-vol. 64.- No. 2.- 2017.-pp.11-115.

36. Chang, A. H., A 12b 50MS/s 2.1mW SAR ADC with redundancy and digital background calibration / A. H. Chang, H. S. Lee, D. Boning // 2013 Proceedings of the ESSCIRC (ESSCIRC). - 2013. - pp. 109-112.

37. Chang, A. H. Low-power high-performance SAR ADC with redundancy and digital background calibration: Thesis Ph. D.-Massachusetts Institute of Technology, Dept. of Electrical Engineering and Computer Science. - 2013.

38. Chen Y. Split capacitor DAC mismatch calibration in successive approximation ADC / Y. Chen // 2009 IEEE Custom Integrated Circuits Conference, San Jose, CA. - 2009. - pp. 279-282.

39. Choi, Y. A 100MS/s 10-bit Split-SAR ADC with Capacitor Mismatch Compensation Using Built-In Calibration / Y. Choi, Y. B. Kim and I. S. Jung // 2016 IEEE 25th North Atlantic Test Workshop, Providence, RI. - 2016. - pp. 1-5.

40. Cong, L. A New Charge Redistribution D/A and A/D Converter Technique-Pseudo C2C Ladder / L.Cong and W.C.Black // Proc. 43rd IEEE Midwest Symposium on Circuits and Systems. -vol.1 -2000. -pp. 498 - 501.

41. Dessouky, M. Analog Design Migration: An Overview / M. Dessouky // Proceedings of International Conference on Electronics, Circuits, and Systems. - 2009. - pp. 992-995.

42. Evans, W. Comparator Metastability Analysis / W. Evans, E. Naviasky, H. Tang, B. Allison, J. Matsuzaki // The Designer's Guide Community.-2006.-pp.1-6.

43. Fiorelli, R. Effects of capacitors non-idealities in un-even split-capacitor array SAR ADCs / R. Fiorelli, O. Guerra, R. Rio, A. Rodriguez-Vazquez // 2015 Conference on Design of Circuit and Integrated Circuit. - 2015. - 1-4.

44. Ginsburg, B P. 500-MS/s 5-bit ADC in 65-nm CMOS With Split Capacitor Array DAC / Ginsburg, B.P., Chandrakasan, A.P. // IEEE Journal of Solid-State Circuits, - vol.42, no.4 - 2007.- pp.739-747.

45. Graupner A. A Methodology for the Offset Simulation of Comparators / A. Graupner // The Designer's Guide Community.-2006.-pp.1-7.

46. Graeb, H E. Analog Layout Synthesis, / H. E. Graeb. - Springer US - 2011. - 302p.

47. Hastings, A The Art of Analog Layout, 2nd Ed./ Hastings, A. - Prentice Hall, 2006. - 672 p.

48. Hsiao, W.-H. Automatic Common-Centroid Layout Generation for Binary-Weight Capacitors in Charge-Scaling DAC / W.-H. Hsiao, Y-T. He, M. P. Lin, R.-G. Chang, and S.-Y. Lee // International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD). - 2012. - pp. 173-176.

49. Huang, C.-P. Analysis of Nonideal Behaviors Based on INL/DNL Plots for SAR ADCs / C.-P. Huang, H.-W. Ting, S.-J. Chang. // IEEE Transactions on Instrumentation and Measurement. - 65.2016. - pp.1-14.

50. Ho, K-H. Coupling-Aware Length-Ratio-Matching Routing for Capacitor Arrays in Analog Integrated Circuits / K.-H. Ho, H.-C. Ou, Y.-W. Chang // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems.- vol. 34.- No. 2.- 2015.-pp.161-172.

51. Hotta, M. SAR ADC Architecture with Digital Correction / M. Hotta, M. Kawakami, H. Kobayashi, H.San, N. Takai, T. Matsuura, A. Abe, K. Yagi, T. Mori //IEEJ Transactions on Electrical and Electronic Engineering.-2010.-pp.651-659.

52. IEEE Std 1241. IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters. IEEE Std 1241-2000, 2000.

53. Jung, I.-S. A 12-bit 32MS/s SAR ADC Using Built-in Self Calibration Technique yo Minimize Capacitor Mismatch / Jung I.-S., Kim Y.-B. // 2014 International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT). - 2014. - pp. 276-280.

54. Jung, I.-S. A Novel Self-Calibration Scheme for 12-bit 50MS/s SAR ADC / Jung I.-S., Kim Y.-B. // 2014 IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS), College Station. - 2014. - pp. 5-8.

55. Jung, I.-S. A 12-bit 32MS/s SAR ADC Using Built-in Self Calibration Technique To Minimize Capacitor Mismatch / I.-S. Jung, Y.-B. Kim // IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT).- 2014.-pp.276-281.

56. Lian, Y. Improved binary-weighted split-capacitive-array DAC for high-resolution SAR ADCs / Lian, Y., & Li, Y. // Electronics Letters. - 2014. - pp. 1194-1195.

57. Lin, M. P. Common-centroid capacitor layout generation considering device matching and parasitic minimization / Lin M. P., H. He, W. H. Hsiao, R. G. Chang, S.Y. Lee // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. - 2013. - pp. 991-1002.

58. Lin, C. W. Mismatch-aware common-centroid placement for arbitrary-ratio capacitor arrays considering dummy capacitors / Lin, C. W., Lin, J. M., Chiu, Y. C., Huang, C. P., Chang, S. J. // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. - 2012. -pp.1789-1802.

59. Lin, P.-H. Analog Placement Based on Novel Symmetry-Island Formulation / P.-H. Lin and S.-C. Lin // Proceedings of ACM/IEEE Design Automation Conference. - 2007.- pp.465-470.

60. Lin, P.-H. Method of common-centroid IC layout generation / P.-H. Lin, Y.-T. He, W.-H. Hsiao -Патент № US8751995B1, 2013.

61. Jin L. A Digital Self-Calibration Algorithm for ADCs Based on Histogram Test Using Low-Linearity Input Signals/ L. Jin, D. Chen, R. Geiger // 2005 IEEE International Symposium on Circuits and Systems, Kobe. - 2005. - pp. 1378-1381.

62. Kao, W. H. Parasitic Extraction: Current State of the Art and Future Trends / W. H. Kao, C.-Y. Lo, M. Basel and R. Singh// Proc. IEEE. - vol. 89. - no. 5. -2001.- pp.729-739.

63. Kerster W. Testing ADCs / W. Kester // Analog Devices.-2004. - pp. 27-44.

64. Kundert, K. The Designer's Guide to Verilog-AMS / K. Kundert, O. Zinke. - Springer. - 2004. -270 p.

65. Lavango, L. EDA for IC implementation, circuit design, and process technology / Lavango L., Martin G., Scheffer L.K. - CRC Press, Taylor & Francis Group. - 2006. - 608 p.

66. Ling, D. A Digital Background Calibration Technique for Successive Approximation Register Analog-to-Digital Converter / D. Ling, N.Ning , S.Wu, Q.Yu, Y. Liu. // Journal of Computer and Communications. - 1. - 2013. - pp. 30-36.

67. Michaeli, L. Error Models of the Analog to Digital Converters. / L. Michaeli, J. Saliga. // Measurement Science Review. - vol.14. - 2 - 2014.- pp. 62-77.

68. Maloberti, F. Analog Design for CMOS VLSI Systems / Maloberti F. -Kluwer Academic Publishers, 2003. - 374 p.

69. Massier, T. The Sizing Rules Method for CMOS and Bipolar Analog Integrated Circuit Synthesis /T. Massier, H. Graeb, U. Schlichtmann // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. - 2008.-pp. 2209-2222.

70. McCreary, J. L. All-MOS Charge Redistribution Analog-to-Digital Conversion Techniques-Part 1 / J. L. McCreary, P. R. Gray // IEEE Journal Of SolidState Circuit,Vol. SC-IO, NO. 6. - 1975. - pp. 371-379.

71. McNeill, J.A., All-Digital Background Calibration of Successive Approximation ADC using Split ADC Architecture / J. A. McNeill, K. Y. Chan, M. C. W. Coln, C. L. David and C. Brenneman // IEEE Transactions on Circuits and Systems I: Regular Papers.- vol. 58.- no. 10.- 2011.- pp. 23552365.

72. Murmann, B. The Successive Approximation Register ADC: A Versatile Building Block for Ultra-LowPower to Ultra-High-Speed Application / B. Murmann // IEEE Communications Magazine. -2016. - pp. 78-83.

73. Ng, D. Implantable Microimagers / D. Ng, T. Takashi, S. Sadao, T. Yasuo, O. Jun. // Sensors. - № 8. - 2008. - pp. 3184-3204.

74. Ochotta, E.S. Synthesis of High-Performance Analog Circuits in ASTRX/OBLX / E. S. Ochotta, R. A. Rutenbar, L. R. Carley // IEEE Transactions on computer-aided design of integrated circuit and systems. - vol. 15.- № 3. - 1996.- pp. 273-294.

75. Ogawa T., SAR ADC Algorithm with Redundancy / T. Ogawa, H. Kobayashi, M. Hotta, Y. Takahashi, Hao San and Nobukazu Takai // 2008 IEEE Asia Pacific Conference on Circuits and Systems, Macao.- 2008.- pp. 268-271.

76. O'Riordan, D. Mixed-Signal Design and Verification Methodology for Complex SoCs / D. O'Riordan, C. O'Sullivan // S3 Group, 2013. - (https://www.design-reuse.com/articles/33499/mixed-signal-design-verification-methodology-for-complex-socs.html).

77. Osipov, D. Behavioral model of split capacitor array DAC for use in SAR ADC design / Osipov, Y. Bocharov // PRIME 2012, Germany.-2012. - pp. 127-130.

78. Osipov, D. Linearity analysis of single-ended SAR ADC with split capacitive DAC / D. Osipov, D., E. Malankin, V. Shumikhin // IOP Conference Series: Materials Science and Engineering. - 151. -2016.- pp. 1-8.

79. Pecheux, F. VHDL-AMS and Verilog-AMS as Alternative Hardware Description Languages for Efficient Modeling of Multi-Discipline Systems / F. Pecheux, C. Lallement, A. Vachoux // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. - vol. 24. - no. 2. -2005.- pp. 204-225.

80. Petkov, V., A fully differential charge-balanced accelerometer for electronic stability control / V. Petkov, G. Balachandran, J. Beintner // IEEE J. Solid-State Circuits - vol. 49- no. 1.- 2014. -pp. 262270.

81. Ragab, K. A 1.4mW 8b 350MS/s Loop-Unrolled SAR ADC with Background Offset Calibration in 40nm CMOS / Ragab K. and Sun N. // ESSCIRC Conference 2016: 42nd European Solid-State Circuits Conference, Lausanne. - 2016. - pp. 417-420.

82. Rikan, B.S., Digital Error Correction for a 10-bit Straightforward SAR ADC /B.S. Rikan, H. Abbasizadeh, S.-H. Do, D.-S. Lee, K.Y. Lee // IEEE Transactions on Smart Processing and Computing. - 4. - 2015. - pp. 51-58.

83. Rodriguez-Perez, A. Power Efficient ADCs for Biomedical Signal Acquisition / A. Rodriguez-Perez, M. Delgado-Restituto, F. Medeiro // Biomedical Engineering Trends in Electronics, Communications and Software. - 2011. -pp. 171-192.

84. Rodriguez-Perez, A. Impact of parasitics on even symmetric split-capacitor arrays / A. Rodriguez-Perez, M. Delgado-Restituto, F. Medeiro // International Journal of Circuit Theory and Applications.- 2012.- pp. 972-987.

85. Suarez, R. E. All-MOS charge-redistribution analog-to-digital conversion techniques. II / R. E. Suarez, P. R. Gray, D. A. Hodges // IEEE Journal of Solid-State Circuits, - vol. 10, no. 6. - 1975. -pp. 379-385.

86. Teva, J. From VHF to UHF CMOS-MEMS monolithically integrated resonators / J. Teva et al. // Proceedings of the IEEE International Conference on Micro Electro Mechanical Systems (MEMS). - 2008. - pp.82 - 85.

87. Uddin, A. Integration of Solid-State Nanopores in a 0.5 p,m CMOS Foundry Process / A. Uddin, S. Yemenicioglu, C.-H. Chen, E. Corigliano, K. Milaninia, L. Theogarajan // Nanotechnology. 24. -2013 - pp.1-13.

88. Wang, L-T. VLSI Test Principles and architectures/ Wang L-T., Wu C-W, Wen X. - Elsivier. -2006. - 808 p.

89. Waters, A. A fully automated verilog-to-layout synthesized ADC demonstrating 56dB-SNDR with 2MHz-BW / A. Waters, U. Moon // 2015 IEEE Asian Solid-State Circuits Conference (A-SSCC), Xiamen. - 2015. - pp. 1-4.

90. Weng Y.-P. Fast Analog Layout Prototyping for Nanometer Design Migration / Y.-P. Weng, H.-M. Chen, T.-C. Chen, P.-C. Pan, C.-H. Chen, W.-Z. Chen // 2011 IEEE /ACM Interational Conference on Compiter-Aided Design.- 2011.- pp. 517-522.

91. Yu W., Advanced filed-Slover Techniques for RC Extraction of Integrated circuits / W. Yu , X. Wang. - Springer-Verlag Berlin Heidelberg, 2014 - 246p.

92. Yue, X. Determining the reliable minimum unit capacitance for the DAC capacitor array of SAR ADCs / X. Yue //Microelectronics Journal. - 2013. - pp. 473-478.

93. Zhang, Y. Study of Split Capacitor DAC Mismatch and Calibration in SAR ADC / Zhang Y., Y. Zhao, P. Dai // Journal of Circuits System and Computers. - 26. - 2015. - pp. 1-19.

94. Zhang, L. Parasitic-Aware Optimization and Retargeting of Analog Layouts: A Symbolic-Template Approach / L. Zhang, N. Jangkrajarng, S. Bhattacharya, C.-J. R. Shi // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. - 2008.- pp. 791-802.

95. Zhao, Y., Digital Self-Calibration Technique Based on 14-Bit SAR ADC / Zhao Y., J. Nan, P. Dai, M. Yang. // Transactions of Tianjin University. - 19. -2013. - pp. 454-458.

96. Zheng, Y. A Novel Two-Split Capacitor Array with Linearity Analysis for High-Resolution SAR ADCs / Y. Zheng, Z. Wang, S. Yang, Q. Li, L. Xiang // International Journal of Electronics and Electrical Engineering. - vol. 3 - No. 3. - 2015.- pp. 177-181.

97. Zhu, Y. Linearity Analysis on a Series-Split Capacitor Array for High-Speed SAR ADCs/ Y. Zhu, U-F. Chio, H.-G. Wei, S.-W. Sin, S.-P. U, R. P. Martins // Midwest Symposium on Circuits and Systems. - 2008. - pp. 922-925.

98. Zhu, Y. Split-SAR ADCs: Improved Linearity With Power and Speed Optimization / Y. Zhu, C.- H. Chan , U- F. Chio , S.- W. Sin , S.-P. U, R. P. Martins, F. Maloberti // IEEE Transactions on Very Large Scale Integration (VLSI) Systems-vol. 22. -No. 2.-2014.-pp.372-382.

ПРИЛОЖЕНИЕ А. ПРЕОБРАЗОВАНИЕ МАТЕМАТИЧЕСКИХ МОДЕЛЕЙ

В СХЕМОТЕХНИЧЕСКИЕ

Таблица А1 - Фрагмент программы на языке C++, реализующее преобразование математических моделей на языке Verilog-AMS в схемотехнические модели формата spectre

string PlussMinus(string s); string Num(string s); string MultD(string s); string Brack(string s); string FuncVar(string s); int getVariable(string s); void Analysis_chains (void); double get_Num(string s); string getLibName(string s); string line; int found_str[10]; int found_var[10]; int found_var_end[10]; int found_end[10]; int i;

string v_str[10]={"module","input"j"output"}; string v_end[10M"(V,;V';"};

string var_types_str[10]={"logic", "electrical", "real"};

string var_types_end[10]={",", "=", ";"};

string var_type_temp;

string module_name,ports_in,ports_out;

string final_list[100][100];

int final_list_i;

string prev_element="";

string prev_element_type="";

vector <string> v;

vector <int> v_num;

int v_i;

int brackets_num = 0; int elements_num = 0; string elements_list[100][100]; char last_sign;

vector <string> bridge_element; vector <string> ports; vector <string> bridge_element_net1; vector <string> bridge_element_net2;

map <string, int> ports_map; // ассоциативный массив со всеми портами модуля string out_var_name; // выходная аналоговая величина

class variables {

public:

string var_type; string var_name; double var_value; string lib; string lib_value;

public:

void set_var(string,string);

};

class bridge // класс мостовых элементов {

public:

_string name;_

string net1; string net2;

public:

void set_bridge(string,string,string);

};

void bridge::set_bridge(string name_b,string net1_b,string net2_b) {

name = name_b; net1 = net1_b; net2 = net2_b;

}

variables vars[50]; int vars_i=0;

//--------------------------------------------------------

string find_vars(string line_str) {

string line_res, line_temp,value_temp;

int line_f;

double value_temp_d;

line_f=line_str.find(var_types_end[0]);

if(line_f != std::string::npos) {

line_res = line_str.substr(line_f+1); line_temp = line_str.substr(0,line_f);

line_temp.erase(remove(line_temp.begin(), line_temp.end(), ' '),line_temp.end());

vars[vars_i].var_name =line_temp; vars[vars_i].var_type = var_type_temp; vars_i++;

}

else {

line_f=line_str.find(var_types_end[1]);

if(line_f != std::string::npos) {

line_temp = line_str.substr(0,line_f);

line_temp.erase(remove(line_temp.begin(), line_temp.end(), ' '),line_temp.end());

vars[vars_i].var_name =line_temp; vars[vars_i].var_type = var_type_temp;

value_temp = line_str.substr(line_f+1,line_str.find(var_types_end[2])-

(line_f+1));

value_temp_d = atof(value_temp.c_str()); vars[vars_i].var_value = value_temp_d;

vars_i++; }

else {

line_f=line_str.find(var_types_end[2]);

if(line_f != std::string::npos) {

line_res = line_str.substr(line_f+1); line_temp = line_str.substr(0,line_f);

line_temp.erase(remove(line_temp.begin(), line_temp.end(), '

'),line_temp.end());

vars[vars_i].var_name =line_temp; vars[vars_i].var_type = var_type_temp; vars_i++;

}

}

}

_return line_res;_

//--------------------------------------------------------

int Parse(string s) {

s.erase(remove(s.begin(), s.end(), ' '),s.end());

cout<<"all spaces removed \n";

cout<<s<<"\n";

string ss=PlussMinus(s);

Analysis_chains();// анализ цепочек и портов return 0;

}

//--------------------------------------------------------

void Analysis_chains (void) {

string temp_element_list="";

for(int i=0;i<30;i++) {

for(int jjj=0; jjj<30; jjj++) {

cout<<elements_list[i][jjj]<<" "; } cout<<" \n";

for(int j=29; j>=0; j--)

{

if(j==0)

elements_list[i][0] = out_var_name;

else

elements_list[i][j]=elements_list[i][j-1];

}

for(int jjj=0; jjj<30; jjj++) {

cout<<elements_list[i][jjj]<<" "; } cout<<" \n";

}

long double num=1; int kj=1;

string ports_temp; // сортировка

for (int i=0;i<ports.size()-1;i++)

for (int j=i;j<ports.size();j++) {

if(alphanum_comp(ports.at(i), ports.at(j))>0) {

ports_temp=ports.at(i); ports.at(i) = ports.at(j);

ports.at(j) = ports_temp; }

}

for (int i=0;i<ports.size();i++)

final_list[i][0] = ports.at(i); // 1 - находим порт в цепочке

for(int k=0;k<final_list_i;k++) // по портам {

for(int i=0;i<30;i++) {

for(int j=0; j<30; j++) {

if(final_list[k][0] == elements_list[i][j]) {

cout<<"\n all elements"; for(int jjj=0; jjj<30; jjj++) _cout<<elements_list[i][jjj]<<" ";

cout<<" \n";

// нашли порт в цепочке

if(elements_list[i][j+1]=="") // если следующего элемента нет {

k j =1;

for (int m=j-1;m>=0;m--) {

// анализируем элемент j-1 if (getVariable(elements_list[i][m])==0)

num=num*(get_Num(elements_list[i][j-1]));

else {

if (getVariable(elements_list[i][m])==2 &&

getVariable(final_list[k][kj-1])==2) // если два рядом элемента библиотеки

{

if(find(bridge_element.begin(), bridge_element.end()Jeleirients_list[i][iTi])== bridge_element.end() | | bridge_element.size()==0)

bridge_element.push_back(elements_list[i][m]);

}

if (getVariable(elements_list[i][m])!=1) {

final_list[k][kj]=to_string(num); kj++;

final_list[k][kj]=elements_list[i][m]; kj++;

num=1; }

}

}

}

else {

int m=j;

while (elements_list[i][m+1]!="") {

m++;

}

k j =1;

for (;m>=0;m--) {

// анализируем элемент

if(elements_list[i][j] != elements_list[i][m]) {

if (getVariable(elements_list[i][m])==0)

num=num*(get_Num(elements_list[i][j-1]));

else {

if (getVariable(elements_list[i][m])==2 &&

getVariable(final_list[k][kj-1])==2) // если два рядом элемента библиотеки

{

bridge_element.push_back(elements_list[i][m]); }

if (getVariable(elements_list[i][m])!=1) {

final_list[k][kj]=to_string(num); kj++;

final_list[k][kj]=elements_list[i][m]; kj++;

num=1; }

_}_

}

}

cout<<"\n result"; // вывод for(int j j j =0; jjj<30; jjj++)

cout<<final_list[k][jjj]<<" "; cout<<" \n";

break; }

}

} }

}

//--------------------------------------------------------

string PlussMinus(string s) {

string s_res = MultD(s);

while (s_res.length() > 0) {

if (!(s_res.at(0) == '+' || s_res.at(0) == '-')) break;

{

while (s_res.length() > 0) {

if (!(s_res.at(0) == '+' || s_res.at(0) == '-')) break;

char sign = s_res.at(0); string next = s_res.substr(1);

if (sign == ■+' || sign == ■-') {

int i;

if(brackets_num>0 && v.size()>0) {

for (i=0;i<(int)(v.size());i++)

elements_list[elements_num][i]=v.at(i);

elements_list[elements_num][i] = prev_element;

for (i=0;i<(int)(v.size()+1);i++)

cout<<elements_list[elements_num][i]<<"

elem="<<elements_num<<"\n";

elements_num++;

}

}

last_sign = sign; s_res = MultD(next);

if (last_sign == '+' || last_sign == '-') {

int i;

if(brackets_num>0 && (int)(v.size())>0) {

for (i=0;i<(int)(v.size());i++)

elements_list[elements_num][i]=v.at(i); elements_list[elements_num][i] = prev_element;

for (i=0;i<(int)(v.size()+1);i++)

cout<<elements_list[elements_num][i]<<" elem=

"<<elements_num<<"\n";

elements_num++;

}

last_sign = s_res.at(0); _}_

} }

return s_res;

}

string MultD(string s) {

string s_res = Bracket(s);

double acc;

while(true) {

if(s_res.length() == 0)

return s_res; char sign = s_res.at(0); if((sign != ■*■) && (sign != ■/■)) return s_res;

if (sign == '*') {

v.push_back(prev_element); v_i++;

}

string next= s_res.substr(1); s_res = Brack(next);

}

return s_res;

}

string Brack(string s) {

string s_res;

char zeroC = s.at(0);

if (zeroC == '(') {

brackets_num++;

v_num.push_back(v_i);

v_i=0;

s_res= PlussMinus(s.substr(1)); if (s_res.length()!=0 && s_res.at(0) == ')') { brackets_num-- ;

for(int i=0;i<v_num.at(v_num.size()-1); i++)

v.pop_back(); v_num.pop_back();

if (brackets_num==0) v.clear();

s_res = s_res.substr(1); } else {

cout<<"Error: no closed bracket \n";

}

return s_res;

}

}

return FuncVar(s);

string FuncVar(string s) {

string f = ""; string s_res; int i = 0;

while ((i < (int)(s.length()) && (isalpha(s.at(i))))

|| ( s.at(i)=='_' && i > 0 )) {

f += s.at(i); i++;

}

if (f.length()!=0) {

if ((int)(s.length()) > i && s.at( i ) == '(') {

s_res = Bracket(s.substr(f.length())); } else

{

cout<<f<<"\n";

if (getVariable(f)!=0 ) {

if(getVariable(f) == 3) {

ports.push_back(f); // добавить в список final_list[final_list_i][0]= f;

final_list_i++; }

return s.substr(f.length());

}

}

}

return Num(s);

}

string Num(string str) {

int it = 0; bool neg = false;

if( str.at(0) == '-■ ){ neg = true;

str = str.substr( 1 );

}

while (it < (int)(s.length()) && (isdigit(str.at(i)) it++;

}

if( it == 0 ){

cout<< "no valid number in"<<" \n";

}

string s_temp = str.substr(0, it); prev_element = str_temp; prev_element_type = "Num"; double dP = atof(s_temp.c_str()); if( neg ) dP = -dP;

string rP = s.substr(i);

cout<<rP<<"\n"; return rP;

}

double get_Num(string str) {

cout<<"Num"; int i = 0; bool neg = false;

if( str.at(0) == '-■ ){

( isdigit(s.at(i)) && i > 0 )

str.at(i) == '.■)) {

neg = true; s = s.substr( 1 );

}

while (i < (int)(str.length()) && (isdigit(str.at(i)) || str.at(i) == '.')) { i++;

}

if( i == 0 ){

cout<< "can't get valid number in"<<" \n";

}

string s_temp = str.substr(0, i); double dP = atof(s_temp.c_str()); if( neg ) dP = -dP; return dP;

}

//-----------------------------------

int getVariable(string s) {

for(int k=0;k<vars_i;k++) {

if(vars[k].var_name == s) {

if(vars[k].lib=="port") {

prev_element = s; prev_element_type = "port"; return 3;

}

else

if(vars[k].lib=="")

prev_element = s; prev_element_type = "var"; return 1;

else

prev_element = s; prev_element_type = "lib"; return 2;

}

}

return 0;

}

//--------------------------------------------------------

string getLibName(string s) {

for(int k=0;k<vars_i;k++) {

if(vars[k].var_name == s) {

return vars[k].lib;

}

}

}

//--------------------------------------------------------

int main(void) {