СВЧ комплементарный биполярный технологический процесс с высокой степенью симметрии динамических параметров транзисторов тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат наук Дроздов, Дмитрий Геннадьевич

• Дроздов, Дмитрий Геннадьевич
• кандидат наук
• 2017

Оглавление диссертации кандидат наук Дроздов, Дмитрий Геннадьевич

ОГЛАВЛЕНИЕ

СПИСОК ТЕРМИНОВ, ОПРЕДЕЛЕНИЙ И СОКРАЩЕНИЙ

ВВЕДЕНИЕ

ГЛАВА 1 АНАЛИЗ СОСТОЯНИЯ РАЗВИТИЯ

КОМПЛЕМЕНТАРНЫХ БИПОЛЯРНЫХ ТЕХНОЛОГИЧЕСКИХ ПРОЦЕССОВ

1.1 Начало развития КБТП

1.2 Конструкции интегральных pnp-транзисторов

1.3 Сверхвысокочастотные комплементарные биполярные технологические процессы

1.4 Технологические особенности производства ИМС в Российской Федерации

1.5 Симметрия параметров комплементарных биполярных транзисторов

1.6 Радиационная стойкость аналого-цифровых ИМС на основе комплементарных биполярных транзисторов

1.7 Параметры биполярных транзисторов

1.8 Элементы конструкции биполярных транзисторов

1.8.1 Межэлементная изоляция

1.8.1.1 Изоляция обратносмещенным p-n переходом

1.8.1.2 Полная диэлектрическая изоляция

1.8.1.3 Изоляция с помощью КНИ-подложек

1.8.1.4 Комбинированный способ изоляции

1.8.1.5 Боковая щелевая изоляция

1.8.2 Область коллектора

1.8.2.1 Неоднородный профиль распределения примеси в коллекторе

1.8.3 Изоляция активных областей транзисторов

1.8.4 Область базы

1.8.4.1 Технологии самосовмещения

1.8.4.2 Спейсеры

1.8.4.3 Выбор метода формирования пассивной базы

1.8.4.4 Область активной базы

1.9 Дополнительные элементы КБТП

1.9.1 Интегральные диоды Шоттки

1.9.2 Полевые транзисторы с управляющим p-n переходом

1.10 Выводы

ГЛАВА 2 ОСОБЕННОСТИ ПРИБОРНО-ТЕХНОЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ

СВЧ КОМПЛЕМЕНТАРНЫХ БИПОЛЯРНЫХ ТРАНЗИСТОРОВ

2.1 Особенности построения расчётной сетки

2.2 Выбор моделей технологических процессов

2.2.1 Критерии выбора оптимальной модели технологического процесса

2.2.2 Ионная имплантация

2.2.1.1 Имплантация акцепторной примеси

2.2.1.2 Имплантация донорной примеси

2.2.1.3 Имплантация через маскирующий оксид кремния

2.2.1.4 Имплантация в поликремний

2.2.2 Температурная обработка

2.2.2.1 Диффузия акцепторной примеси

2.2.2.2 Диффузия донорной примеси

2.2.2.3 Диффузия из поликремния

2.2.2.4 Моделирование процесса окисления

2.2.3 Методология решения задач технологического проектирования

2.3 Анализ электрофизических характеристик интегральных элементов

2.3.1 Процессы генерации-рекомбинации

2.3.2 Подвижность носителей заряда

2.4 Выводы

ГЛАВА 3 РЕЗУЛЬТАТЫ ПРОЕКТИРОВАНИЯ СВЕРХВЫСОКОЧАСТОТНЫХ КБТ

3.1 Элементы конструкции КБТ

3.1.1 Конструктивные элементы при комбинированном способе изоляции

3.1.1.1 Скрытый слой изоляции п-

3.1.1.2 Формирование глубоких областей щелевой изоляции

3.1.2 Область коллектора

3.1.2.1 Особенности системы слаболегированный слой/скрытый слой

3.1.2.2 Формирование области коллектора при диэлектрической изоляции

3.1.2.3 Параметры эпитаксиальной пленки п-типа

3.1.2.4 Методы управления обратной диффузии

3.1.2.5 Область перекомпенсации

3.1.2.6 Селектино-имплантированный коллектор

3.1.2.7 Неоднородный профиль, сформированный в процессе перекомпенсации

3.1.2.8 Формирование областей глубокого коллектора

3.1.3 Методы изоляции активных областей транзисторов

3.1.3.1 Особенности формирования ЛОКОС-изоляции

3.1.4 Особенности формирования областей пассивной базы

3.1.4.1 Ограничения метода формирования пассивной базы с помощью имплантации

3.1.4.2 Особенности формирования самосовмещенной пассивной базы КБТ

3.1.4.3 Оптимизация режимов формирования области пассивной базы

3.1.4.4 Формирование спейсеров

3.1.5 Область активной базы: финальный профиль распределения примеси

3.2 Экспериментальные исследования

3.3 Выводы

ГЛАВА 4 ДОПОЛНИТЕЛЬНЫЕ ЭЛЕМЕНТЫ КБТП

4.1 Интегральные диоды Шоттки

4.1.1 Технологические особенности

4.1.2 Конструктивные особенности

4.1.3 Экспериментальные исследования

4.2 Полевые транзисторы с управляющим p-n переходом

4.2.1 Технологические особенности

4.2.2 Конструктивные особенности

4.2.3 Экспериментальные исследования

4.3 Выводы

ЗАКЛЮЧЕНИЕ

СПИСОК ЛИТЕРАТУРЫ

ПРИЛОЖЕНИЕ

СПИСОК ТЕРМИНОВ, ОПРЕДЕЛЕНИЙ И СОКРАЩЕНИЙ

БТ - биполярный транзистор

БТО - быстрый термический отжиг

ВАХ - вольт-амперные характеристики

ВИМС - вторичная ионная масс-спектрометрия

ВВФ - внешние воздействующие факторы

ДШ - диод Шоттки

ИМС - интегральная микросхема

КБТ - комплементарные биполярные транзисторы

КБТП - комплементарный биполярный технологический процесс

КНИ - кремний-на-изоляторе

МОП - металл-окисел-полупроводник

ОК - охранное кольцо

ОПЗ - область пространственного заряда

ОУ - операционный усилитель

САПР - система автоматизированного проектирования

СВЧ МИС - сверхвысокочастотная монолитная интегральная схема

СИК - селективно-имплантированный коллектор

ТД - точечный дефект

ХОГФ - химическое осаждение из газовой фазы

ЭКБ -электронная компонентная база

CDL - Coupled defect level (связанные дефектные уровни)

JFET - Junction-field-effect transistor (полевой транзистор с управляющим p-n переходом) TCAD - Technology computer-aided design (система приборно-технологического моделирования) TED - Transient Enhanced Diffusion (переходная ускоренная диффузия) UT - University of Texas (Техасский университет)

«Тормозящее» легирование (ТЛ) - легирование, предназначенное для снижения скорости обратной диффузии из уже сформированных слоев

Самосовмещение - метод, обеспечивающий формирование элементов конструкции транзисторов, за счёт уже существующих

Введение диссертации (часть автореферата) на тему «СВЧ комплементарный биполярный технологический процесс с высокой степенью симметрии динамических параметров транзисторов»

ВВЕДЕНИЕ

Быстродействующие радиационно-стойкие интегральные микросхемы (ИМС) находят широкое применение в аппаратуре различного назначения. Они применяются в измерительных приборах, приемных и передающих устройствах связи, системах управления и обработки сигналов.

На современном этапе развития микроэлектроники происходит непрерывное ужесточение требований к интегральным схемам (расширение частотного и динамического диапазонов, снижение потребляемой мощности, повышение уровня стойкости к внешним воздействующим факторам (ВВФ), расширение функциональных возможностей). Применение комплементарного биполярного технологического процесса (КБТП), сочетающего в себе вертикальные npn- и pnp-транзисторы, позволяет реализовать эти требования для целого ряда ИМС. Например, операционные усилители (ОУ), использующие комплементарные биполярные транзисторы (КБТ), способны сочетать в себе высокую точность, высокое быстродействие, низкий ток потребления и т.д. Расширение базиса КБТП за счёт введения в его состав быстродействующих диодов Шоттки (ДТТТ), малошумящих полевых транзисторов с управляющим p-n переходом (JFET) позволит создавать современные ИМС с расширенными функциональными возможностями.

Основной проблемой любого технологического процесса, сочетающего в себе большой набор активных и пассивных элементов, является невозможность получения максимальных значений параметров непосредственно для каждого из элементов. Для биполярных транзисторов, зачастую, максимальные параметры имеет только npn-транзисторы, pnp-транзисторы выступает в роли вспомогательных элементов. В данной работе будет решаться задача по исследованию технологических процессов, обеспечивающих высокую симметрию динамических параметров КБТ при выполнении требований по граничной частоте (fT > 10 ГГц) и пробивному напряжению коллектор-эмиттер (UK:30 > 10 В).

За рубежом в направлении разработки СВЧ КБТП работает целый ряд компаний: Analog Devices, Texas Instruments, National Semiconductor, Harris, Maxim Integrated, STMicroelectronics, Hitachi Ltd., Sony Corp., Plessey Semiconductor. Для создания подобных технологических процессов производители все чаще ориентируются на применение гетероструктур кремний-германий. Тем не менее, для традиционного кремния существуют большое количество преимуществ, например, низкая стоимость изготовления за счёт отсутствия прецизионных процессов формирования и контроля; отработанные технологические процессы и большой набор моделей для их описания. Указанные причины обуславливают необходимость разработки подобной технологии исключительно на основе кремния.

В Российской Федерации современные технологические операции (субмикронная фотолитография, быстрый термический отжиг (БТО), низкоэнергетическая имплантация и др.) применяются только при производстве КМОП ИМС всего на нескольких предприятиях отрасли. Это привело к тому, что на сегодня КБТП с указанными параметрами в РФ не существует. Существующая потребность в изделиях, изготовленных с применением подобной технологии, делает задачу по разработке технологического процесса крайне актуальной. Внедрение разработанного технологического процесса способно существенно снизить затраты в сравнении с лицензированием зарубежных процессов. Использование проектных норм не менее 1 мкм и режимов критических технологических операций, обеспечиваемых отечественными установками, позволит существенно расширить возможности реализации технологии на отечественных предприятиях отрасли.

Существенный вклад в разработку КБТП с последующим их применением для создания аналого-цифровых ИМС и СВЧ МИС внесли отечественные авторы: Т.М. Агаханян, Р.Н. Виноградов, О.В. Дворников, С.В. Корнеев, Д.Л. Ксенофонтов, А.А. Лебедев, В.В. Матавкин, Ю.В. Осокин, К.О. Петросянц, Н.Н. Прокопенко, Е.М. Савченко, Ю.В. Тимкин, М.В. Хохлов и др., а также зарубежные авторы: R. Bashir, J.D. Cressler, S. Feindt, B. Gilbert, R.A. Gosser, D. Nelson, M.C. Wilson и др.

Цель работы

Разработка конструктивно-технологических методов для создания кремниевого сверхвысокочастотного (fT > 10 ГГц) комплементарного биполярного технологического процесса с высокой степенью симметрии динамических параметров транзисторов (разбаланс граничной частоты не более 20 %), включающего интегральные быстродействующие диоды Шоттки, малошумящие полевые транзисторы с управляющим p-n переходом, предназначенного для изготовления быстродействующих радиационно-стойких аналого-цифровых ИМС на отечественных предприятиях.

Достижение указанной цели требует решения следующих задач:

1. Рассмотреть основные элементы конструкции СВЧ КБТ, интегральных диодов Шоттки и полевых транзисторов с управляющим p-n переходом, оказывающих существенное влияние на оптимизируемые параметры.

2. Выработать основные методологические подходы к проектированию СВЧ КБТП с учетом точности моделей технологических процессов и экономии вычислительных мощностей.

3. Определить режимы проведения технологических операций, необходимые для создания оптимальной конструкции и профиля распределения примеси КБТ с учетом ограничений, накладываемых возможностями технологического оборудования и точностью

моделирования, и обеспечивающих высокую степень симметрии динамических параметров КБТ (разбаланс граничной частоты не более 20 %).

4. Определить основные конструктивно-технологические особенности диодов Шоттки, полевых транзисторов с управляющим p-n переходом для интеграции в исследуемый СВЧ КБТП.

5. Провести сопоставление результатов расчётов с характеристиками современных

КБТП.

6. Сформулировать перечень основных конструктивно-технологических решений, обеспечивающих создание СВЧ КБТП с параметрами на уровне современных зарубежных аналогов.

Научная новизна работы заключается в следующем:

1. Определены параметры моделей ионной имплантации, диффузии и окисления для режимов формирования областей кремниевых КБТ, для формирования активной базы без применения низкоэнергетической имплантации ^ > 10 кэВ) и быстрого термического отжига (скорость выхода на режим >10 °С/мин). Корректность выбора подтверждена теоретическими, численными методами, а также экспериментальными исследованиями интегральных элементов высоковольтных комплементарных биполярных технологических процессов, БиКМОП процессов, а также мощных СВЧ биполярных транзисторов.

2. Показана возможность повышения симметрии динамических параметров КБТ (разбаланс граничной частоты не более 20 %) за счёт градиентного профиля распределения примеси в коллекторе pnp-транзистора, сформированного двойной имплантацией в эпитаксиально-планарном технологическом процессе с толщиной пленки 2 мкм и комбинированной изоляцией элементов ИМС.

3. Разработана последовательность технологических операций СВЧ КБТП для которой определены режимы формирования областей пассивной и активной базы, обеспечивающие повышение симметрии динамических параметров КБТ с /т > 10 ГГц, иКЭ0 > 12 В, иБЭ0 > 2,5 В.

4. Предложена конструкция диода Шоттки с охранными кольцами p-типа проводимости, интегрированная в исследуемый СВЧ КБТП, и обеспечивающая значение частоты среза /с > 260 ГГц при ииров > 15 В.

5. Предложен метод дополнительного «тормозящего» легирования, позволяющий управлять процессом обратной диффузией из скрытых слоев коллектора, а в рамках исследуемого СВЧ КБТП способный обеспечить симметрию значений не только динамических, но и статических параметров п- и p-канальных полевых транзисторов с управляющим p-n переходом.

Практическая значимость полученных результатов диссертационной работы заключается в том, что проводимые теоретические и экспериментальные исследования использовались при оптимизации элементов ИМС, применяемых при разработке быстродействующих ИМС в ОКР «Двинянин», «Лисица-Ку», «Липтон-Ку», исследованиях конструктивно-технологических базисов ИМС, разрабатываемых в НИР «Пеликан-Б»; ОКР «Изотопия», «Цифра-5», «Цифра-8», «Цифра-16», «Высотка-13»; СЧ ОКР «Победа-П», «Вихрь». Результаты работы являются внедренными в процесс разработки и производства ИМС (1324УВ6, 1348ЕТ2, 1324МП2, 1324ПС5 (А4505)), которые освоены в серийном производстве с приёмкой категории качества «ВП».

Научные положения, выдвигаемые для защиты:

1. Для кремниевого КБТП двойная имплантация бора, используемая при формировании градиентного профиля распределения примеси в коллекторе вертикального pnp-транзистора, позволяет достигнуть значения произведения /т ХЦЭ0 не менее 150 ГГцВ при /т > 10 ГГц для КБТ.

2. Для выбранной последовательности технологических операций максимальная степень симметрии параметров пассивной базы КБТ получена при имплантации As ^ = 120 кэВ, Q = 1500 мкКл/см2) и BF2 (Б = 20 кэВ, Q = 250 мкКл/см2) для отжига t = 10 мин., T = 1000 X атмосфера - сухой кислород, что обеспечивает пробивное напряжение > 2,5 В (Ь = 10-6 А/мкм) для КБТ.

3. Максимальная степень симметрии значений граничной частоты КБТ /т ~ 11 ГГц при Цз0 > 13 В обеспечивается применением ионной имплантации BF2 и Sb с энергией > 10 кэВ для формирования областей активной базы, при отжиге активной базы/эмиттера t = 10 мин. ± 20 %, T = 900 0C и скорости выхода на режим не менее 10 ^/мин.

4. В рамках исследуемого КБТП максимальное значение частоты среза /с > 260 ГГц интегрального диода Шоттки с пробивным напряжением ^юб > 15 В обеспечивается для конструкции без спейсеров при ширине анода W ~ 3 мкм и охранных кольцах, выполненных с применением поликремния.

5. Применение операции дополнительного «тормозящего» легирования для самосовмещенных структур комплементарных полевых транзисторов с управляющим p-n переходом в рамках исследуемого КБТП обеспечивает симметричные значения напряжения отсечки ~ 1,0 В.

Апробация работы. Основные положения диссертационной работы обсуждались и получили одобрение на следующих российских и международных научно-технических конференциях: «Проблемы разработки перспективных микроэлектронных систем» (г. Москва, Институт проблем проектирования в микроэлектронике РАН, 2010, 2014 гг.);

«Твердотельная электроника. Сложные функциональные блоки РЭА» (г. Москва,

АО «НПП «Пульсар», 2008-2014 гг.); «Электроника, микро- и наноэлектроника» 2011, 2012 гг. (НИЯУ МИФИ), «Микроэлектроника и информатика-2011» (г. Москва, Зеленоград, 2011 г.); «Обмен опытом в области создания сверхширокополосных РЭС» (Омск, ЦКБА, 2010); «Фундаментальные проблемы радиоэлектронного приборостроения» (INTERMATIC) (г. Москва, МГТУ МИРЭА, 2007, 2013, 2014 гг.); Международной научно-технической школы-конференции «Молодые учёные - 2008» (г. Москва, МГТУ МИРЭА, 2008 г.); International Conference «Micro- and nanoelectronics» (г. Звенигород, 2007, 2012 г.).

По теме диссертации опубликовано 5 работ в изданиях рецензируемых ВАК, 23 работы в материалах международных и всероссийских научно-технических конференций, получено 4 свидетельства о государственной регистрации топологии ИМС.

Структура и объем работы: диссертация состоит из введения, четырех глав и заключения, изложенных на 165 страницах текста, иллюстрированного таблицами, графиками и рисунками, библиографического списка и приложения.

ГЛАВА 1 АНАЛИЗ СОСТОЯНИЯ РАЗВИТИЯ КОМПЛЕМЕНТАРНЫХ БИПОЛЯРНЫХ ТЕХНОЛОГИЧЕСКИХ ПРОЦЕССОВ

В главе представлены результаты анализа сверхвысокочастотных комплементарных биполярных технологических процессов, элементов конструкции современных комплементарных биполярных транзисторов. Также в главе представлен современный уровень развития дополнительных интегральных элементов КБТП: диодов Шоттки и полевых транзисторов с управляющим p-n переходом.

1.1 Начало развития КБТП

Проблема создания комплементарных биполярных транзисторов появилась в начале 60-х годов XX века, когда были показаны преимущества использования схем на основе данной технологии [1]. Необходимость формирования КБТ в монолитном исполнении, позволяющая получать pnp- и npn-транзисторы с близкими параметрами, была описана в работах [2] - [5]. Первым сообщением о создании КБТ в монолитном исполнении является работа 1964 года [5], в которой pnp-транзистор имел горизонтальную структуру. Такой подход имел ряд достоинств, однако не обеспечивал достаточной симметрии параметров pnp- и npn-транзисторов, что снижало преимущества схем, построенных на основе КБТ. Повысить уровень симметрии параметров транзисторов исследователи пытались различными способами, например, изготовлением npn- и pnp-транзисторов на двух различных подложках, с последующим спаиванием подложек стеклянным припоем [6]. Первой работой, посвященной формированию вертикальных npn- и pnp-транзисторов, изготавливаемых в едином технологическом цикле, является работа 1966 года [7]. Это дало новый импульс в развитии интегральных схем на основе КБТ.

1.2 Конструкции интегральных pnp-транзисторов

Как уже отмечалось, основной проблемой при создании интегральных КБТ является одновременное получение высоких значений параметров для npn- и pnp-транзисторов. Это связано с физическими свойствами основных носителей заряда в pnp-транзисторах, а также ограничениями в использовании оптимальных для конкретного типа транзисторов режимов проведения технологических операций.

Развитие планарно-эпитаксиальных технологических процессов изготовления ИМС определило в качестве основной наиболее технологичную вертикальную конструкцию npn-транзистора [8]. Современные технологические процессы, в зависимости от назначения, имеют в своем составе различные конструктивные варианты pnp-транзисторов, представленные на рис. 1.1 [9], [10].

а) б)

Рис. 1.1 Конструкции интегральных рпр-транзисторов: а) подложечная, б) горизонтальная, в) вертикальная [9], [10]

В подложечном транзисторе (рис. 1.1, а) в качестве коллектора выступает подложка р-типа, базы - эпитаксиальный слой п-типа, эмиттера - легированный слой р-типа, используемый в прп-транзисторе в качестве пассивной базы. Помимо простоты изготовления преимуществом таких транзисторов является устойчивость (наибольшая из всех существующих вариантов рпр-транзисторов) к загрязнению поверхности кристалла, качеству пассивирующего диэлектрика, радиационному излучению, что связано с наибольшей глубиной р-п переходов в сравнении с другими типами транзисторов. Однако для использования в быстродействующих и прецизионных ИМС такой транзистор не подходит из-за высокого сопротивления коллектора и эмиттера, высокой стоимости формирования сверхтонких эпитаксиальных слоев, а также отсутствию изоляции рпр-транзисторов (подложка р-типа является общей для всех транзисторов), что приводит к обязательному использованию схемы включения с общим коллектором. В современных ИМС подобные транзисторы используются, например, в качестве датчиков температуры на входе микропроцессоров [11].

Горизонтальный рпр-транзистор (рис. 1.1, б), является первым монолитным комплементарным рпр-транзистором и был предложен Лином с соавторами в 1964 году [5] (запатентован в 1965 году [12]). Ширина базы таких транзисторов определяется минимальными топологическими размерами, что, соответственно, не позволяет существенно повысить коэффициент усиления и граничную частоту. Кроме того, низкая концентрация примеси в базе приводит к увеличению шумов, снижению напряжения Эрли. Большая площадь коллектора, приводит к значительным величинам паразитных емкостей.

Развитие технологии, в целом, позволило улучшить параметры горизонтальных рпр-транзисторов [13] - [15] (пример современной конструкции представлен на рис. 1.2), в частности, повысить граничную частоту до значения ~ 4 ГГц [15].

1......... • | [ :: —1 1

Ро1у $ШС011 Ро1у §Шссш ~ -

Ро1у $Шсои

• А 1)+ ; С

вр V вр /

ВЫ

Рис. 1.2 Горизонтальный рпр-транзистор для технологии с самосовмещением

и двойным поликремнием [13]

Однако, резкое уменьшение проектных норм приводит к существенному росту стоимости изготовления ИМС, что делает нецелесообразным применение подобной конструкции для решения задач построения сверхвысокочастотных транзисторов.

Разновидностью горизонтального рпр-транзистора является также затворный рпр-транзистор, представленный на рис. 1.3 [13]. Такая конструкция, в целом, способна повысить граничную частоту до 2 - 3 раз, однако все недостатки стандартной горизонтальной конструкции присущи и данному варианту.

Рис. 1.3 Горизонтальный рпр-транзистор с затвором для технологии с самосовмещением

и двойным поликремнием [13]

Нельзя не отметить, что горизонтальная конструкция является объектом исследования и для разработчиков прп-транзисторов (рис. 1.4) [16] - [19]. Для данной конструкции получены высокие значения/т в диапазоне от 12 до 17 ГГц и пробивного напряжения иКЭ0 от 4 до 27 В. Однако, подобная конструкция не обладает высокой технологичностью и, на данный момент, не предполагает промышленного изготовления, а также интеграции с комплементарным рпр-транзистором.

Рис. 1.4 Конструкция высокочастотного горизонтального прп-транзистора с применением КНИ-подложки [17]

Конструкции дискретных рпр-транзисторов развивались параллельно с прп-транзисторами [20], что привело к разработке планарной вертикальной конструкции рпр-транзистора (рис. 1.1 , в) примерно в одно время с вертикальным прп-транзистором. Однако, первые ИМС с применением интегрального вертикального рпр-транзистора были описаны только в 1969 г., например, в работах [21], [22]. Преимущества вертикальной конструкции (сверхтонкая база, сформированная отдельной операцией ионной имплантации; слаболегированный коллектор с низким сопротивлением; высокая технологичность конструкции) обеспечивают её наибольшее распространение в современных высокочастотных КБТП.

1.3 Сверхвысокочастотные комплементарные биполярные технологические процессы

Начиная с середины 80-х годов XX века, исследования в области КБТ позволили разработать большое количество технологических процессов, способных обеспечивать высокие значения граничной частоты кремниевых КБТ, в частности, работы [23 - 31]. Например, стоит отметить работу [27], в которой получены значения /т = 30 и 32 ГГц для прп- и рпр-транзистора, соответственно. Однако, пробивное напряжение коллектор-эмиттер таких транзисторов не превышало 3 В. Ограничение на величину произведения/тх ^30 < 200 ГГц-В для кремниевых биполярных транзисторов было впервые описано в работе [32], и получило название "ограничение Джонсона". На рис. 1.5, а представлена кривая, ограничивающая область допустимых значений произведения /т х ЦЭ0 согласно "ограничению Джонсона", а также экспериментальные значения произведения для ряда кремниевых прп-транзисторов [33]. Из рисунка следует, что наибольшие значения произведения /т х ^30 получены для транзисторов с высоким значением граничной частоты.

Стоит отметить, что, начиная с середины 90-х годов XX века, стал появляться ряд работ [17 - 19], [34 - 36] и др., в которых была показана возможность получения для кремниевых биполярных транзисторов значений /т х ^30 более 200 ГГц-В. Это связано с тем, что при определении предельного значения Джонсоном [32] рассматривался случай равномерно-легированного коллектора, а также постоянное значение скорости насыщения электронов. Такое приближение приводит к недооценке в расчетах значения /т х ^30 для сложных конструкций транзисторов. Тем не менее, анализ параметров транзисторов современных промышленных КБТП показал, что на данный момент промышленный выпуск кремниевых БТ с превышением "ограничения Джонсона" не ведется.

Аналогичные зависимости для кремний-германиевых биполярных транзисторов были опубликованы в нескольких работах [37], [38] (рис. 1.5, б).

а)

б)

10 8

m" 6

0

ф

1 4 со

2 О

Ограничение

Джонсона

о QJ&

_L

_L

20

40 60 80 М ГГц)

100 120

225

200

175

"iT 150

X

о 125

1-

JX 100

(О

Щ CL 75

50

25

0

V \ \ 1 1 1 1 1 only integrated _

_ 1 self-aligned HBTs

_ \ О SiGe HBTs -

• SiGeC HBTs

— \

_ _

GHz-V _

—

| ..... .....

0.0

1.0

5.0

6.0

2.0 3.0 4.0

Рис. 1.5 Соотношение между пробивным напряжением иКЭ0 и граничной частотой /т для биполярных транзисторов на основе: а) кремния [33]; б) кремний-германия [38]

Из графика (рис. 1.5, б) видно, что превышение "ограничения Джонсона" для кремний-германиевых транзисторов наблюдается лишь при существенном возрастании значения граничной частоты (> 60 ГГц), при увеличении пробивного напряжения наблюдается снижение значения произведения /т х иКЭ0. Представленная зависимость позволяет сделать вывод: для повышения показателя качества /т х иКЭ0 при построении транзисторов с высокими значениями пробивного напряжения (иКЭ0 > 6 В) использование гетероструктур кремний-германий не обеспечивает преимуществ в сравнении с традиционным кремнием.

Обобщённая информация по параметрам конструктивно-технологических базисов различных КБТП с вертикальными рпр-транзисторами представлена в таблице 1.1. Из таблицы следует, что развитие КБТП происходит по следующим основным направлениям:

1) повышение значений граничной частоты и максимальной частоты генерации прп-транзисторов, при максимально возможных, в данном случае, частотах рпр-транзистора;

2) обеспечение значений пробивного напряжения КБТ более 30 В с повышением значений граничной частоты и максимальной частоты генерации;

3) обеспечение симметрии параметров КБТ при фиксированных значениях частоты или пробивного напряжения.

В рамках первого направления кремний-германиевые транзисторы практически полностью вытеснили традиционные кремниевые, что связано с преимуществами использования гетеропереходов и современными эпитаксиальными технологиями, позволяющими с высокой точностью управлять профилем распределения примеси [38]. Задачи в рамках второго направления, как уже отмечалось, практически полностью решаются с помощью кремниевых транзисторов.

Таблица 1.1 - Основные параметры комплементарных биполярных технологических процессов

Компания Название, особенности технологии /тОТЦ) npn/pnp h21 npn\pnp UA (В) npn\pnp икэо (В) npn\pnp Источник

Analog Devices Inc. CB (1985) Изоляция р-п переходом 0,9/0,7 175/180 60/55 36 [39]

XFCB (1992), КНИ-подложка 4,5/2,5 (UK3=2B) 70/55 80/25 >12 [40]

XFCB3 (2005) SiGe компл-ный, КНИ-подложка 16/9 5 [41]

Texas Instruments Inc. BiCom3(2003) SiGe КБиКМОП, КНИ-подложка 17,7/20,6 fmaX= 60/45 (Uce=3 В) 200/100 150/100 7/6 [42]

BiCom3HV (2007) SiGe компл-ный, КНИ-подложка 4,2/3,0 (UK3=12 В) 200/230 100/100 48/53 [43]

National Semiconductor У№-3 (1994), Изоляция р-п переходом 3,1/2,4 100/65 200/100 45/60 [44]

VIP-10 (2000), КНИ-подложка 9/8 100/55 120/40 Un = 12 [45]

CBC8 (2010) SiGe КБиКМОП, КНИ-подложка 34/38 (ЦКЭ=1,5В) 300/200 250/85 5,2 [46]

- (2011) Комбинир. изоляция 5/3 (Uкэ= 5В) 135/100 375/85 25/38 [47]

Harris Semiconductor (1992), КНИ-подложка 9.0/5.5 (Uкэ=2 В) 100/40 60/20 8/12 [48]

Maxim Integrated СВ2 (1995), Комбинир. изоляция 9,4/8,7 - - Un = 15 [49]

Plessey Semiconductors HJV (1998), Комбинир. изоляция 8,7/8,3 170/55 120/45 >12 [50]

ШВ (1998), Комбинир. изоляция 19/15 170/70 60/20 4.5

ША (2005), КНИ-подложка 9/9 170/55 115/50 >12

ШВ (2010), КНИ-подложка 5/4 166/52 215/95 >26

- (2009), КНИ-подложка 4,85/3,5 80/80 185/70 32/43 [51]

- (2010), КНИ-подложка 3/3 90/65 400/100 47/46 [52]

STMicroelectronics BiCMOS6G (1999) SiGe КБиКМОП Комбинир. изоляция 45/4 fmax 60 (ЦКЭ=1,5В) 100/- 60/- 3,6/- [53]

BiCMOS7RF (2006) SiGe КБиКМОП Комбинир. изоляция 60/6 f = 90 max Шкэ=1,5В) 100/- 60/- 2,8/9,5 [54]

Sony Corp. P52H (2001) Комбинир. изоляция 20/5 100/100 - 4 [55]

Hitachi Ltd. КБиКМОП (2001) КНИ-подложка 10,5/6,0 180/50 50/39 19.5/17 .8 [56]

SiGe КБиКМОП (2007) КНИ-подложка 17/15 150/110 60/60 10/12 [57]

IHP SG25H3 (2003) Комбинир. изоляция 180/80 160/180 150/40 2,0/2,6 [58]

Tower Jazz SBC35 (2010) SiGe КБиКМОП 15/10 130/135 300/70 13/15 [59]

АО "НПП "Пульсар" P35XX (1986) Изоляция р-п переходом 1,5/2,0 70/40 40/50 36 [60]

АО "НПП "Пульсар" (АО "НИИМЭ") Комбинир. изоляция 4,5/3,5 100/60 - >15 [61]

АО "НИИ ТАП" (АО "НИИМЭ") Комплементарный, Изоляция р-п переходом 4,5/2,5 100/100 - 15 [62]

ЗАО "ВЗПП-Микрон" Комплементарный, КСДИ 0,8/0,6 >60 - >30 [63]

ОАО "Интеграл" Комплементарный (2015), Комбинир. изоляция 3,0/2,0 100/50 100/20 >12 [64]

Обеспечению симметричных значений параметров КБТ с использованием технологии SiGe в последнее время разработчики удаляют все больше внимания [41 - 43], [46], [58], [59], что в первую очередь обусловлено возможностью существенного увеличения коэффициента усиления и снижению собственных шумов транзисторов. Однако для SiGe процессов на данном этапе их развития помимо преимуществ существует и ряд недостатков [65 - 68]:

- высокая стоимость оборудования, требуемого для прецизионных методов формирования области базы;

- переход к подложкам большого диаметра приводит к росту плотности дефектов в процессах эпитаксиального роста;

- недостаточное исследование вопросов влияния механических напряжений в базе на надежность изделий.

Из таблицы 1.1 видно, что в области кремниевых КБТП с симметричными параметрами наибольшего прогресса достигли компании Plessey Semiconductors, Maxim Integrated, National Semiconductor. Специалистами компании Fairchild Korea Semiconductor опубликован ряд работ [69 - 71], посвященных разработке технологических процессов с симметричными параметрами на КНИ-подложках.

Из представленного списка особо стоит отметить линейку технологических процессов HJ компании Plessey Semiconductors. Компания использует модульный подход [72] для создания ряда технологических процессов, отвечающих требованиям разработчиков различных изделий. В основе подхода лежит замена лишь небольшого набора технологических операций, остальные операции едины для всей линейки HJ.

В Российской Федерации, а также в Республике Беларусь, на сегодня, не существует КБТП с граничными частотами более 5 ГГц [64]. Проработка вариантов ИМС на основе технологического процесса HJV [50], показала, что подобный процесс может быть успешно применен как для создания быстродействующих аналого-цифровых ИМС (операционные, логарифмические усилители) [73], [74], так и для создания СВЧ МИС L- и S- диапазонов частот (усилители; смесители, умножители, делители частоты [75 - 78]).

Подводя итоги анализа технологических процессов стоит подчеркнуть, что для решения задач по разработке КБТ с симметричными значениями параметров (fT> 10 В; иКЭ0 > 10 В) целесообразно использовать кремниевый технологический процесс. Отсутствие подобных процессов на территории Российской Федерации делает данную задачу актуальной.

Список литературы диссертационного исследования кандидат наук Дроздов, Дмитрий Геннадьевич, 2017 год

СПИСОК ЛИТЕРАТУРЫ

1. W.F. deBoise, J. F. Bowker. Amplifiers for integrated circuits// Electronics, - 1962. Т. 35. -

С. 37.

2. R. J. Allen. Complementary (PNP-NPN) linear integrated circuits// IEEE Linear IC Clinic. -

1967.

3. Hauser J. R. Integrated Silicon Device Technology Vol. XI, Bipolar Transistors// Research Triangle Institute, Durham, N. C. - 1966. - С. 359.

4. Donald R. G. Complementary transistors in integrated circuits// Solid-State Electronics. -1970. - Т. 13. - №. 6. - С. 815-824.

5. Lin H. C. et al. Lateral complementary transistor structure for the simultaneous fabrication of functional blocks// Proceedings of the IEEE. - 1964. - Т. 52. - №. 12. - С. 1491-1495.

6. Oberlin D. W. Complementary bipolar transistors for monolithic structures// Electron Devices Meeting, 1968 International. - IEEE, 1968. - Т. 14. - С. 20-20.

7. Taylor G. R. Complementary transistors for the fabrication of monolithic integrated circuits// Electron Devices Meeting, 1966 International. - IEEE, 1966. - Т. 12. - С. 92-92.

8. Ning T. H. History and future perspective of the modern silicon bipolar transistor// Electron Devices, IEEE Transactions on. - 2001. - Т. 48. - №. 11. - С. 2485-2491.

9. Bashir R. et al. A complementary bipolar technology family with a vertically integrated PNP for high-frequency analog applications// Electron Devices, IEEE Transactions on. - 2001. - Т. 48. - №. 11. - С. 2525-2534.

10. Данилов А. А. Современные интегральные операционные усилители// Электронные компоненты. - 2004. - №. 8. - С. 10.

11. Practical design techniques for power and thermal management. - Analog Devices, 1998.

12. Chang L. H. Complementary transistor structure: пат. 3197710, США. - 1965.

13. Ferro F.N. Lateral pnp's in a discrete double polysilicon bipolar process// Philips Electronics N.V. 1998, Unclassified Report 815/1998.

14. Nakazato K., Nakamura T., Kato M. A 3 GHz lateral PNP transistor// Electron Devices Meeting, 1986 International. - IEEE, 1986. - Т. 32. - С. 416-419.

15. Gradinariu I., Gontrand C. A high-performance lateral PNP transistor structure// Electron Devices, IEEE Transactions on. - 1996. - Т. 43. - №. 4. - С. 666-667.

16. Nii H. et al. A novel lateral bipolar transistor with 67 GHz f max on thin-film SOI for RF analog applications// Electron Devices, IEEE Transactions on. - 2000. - Т. 47. - №. 7. - С. 1536-1541.

17. Sun I. et al. Lateral high-speed bipolar transistors on SOI for RF SoC applications// Electron Devices, IEEE Transactions on. - 2005. - Т. 52. - №. 7. - С. 1376-1383.

18. Sun I. et al. A novel SOI lateral bipolar transistor with 30GHz f max and 27V BV CEO for RF power amplifier applications// Power Semiconductor Devices and ICs, 2005. Proceedings. ISPSD'05. The 17th International Symposium on. - IEEE, 2005. - C. 99-102.

19. Sun I. et al. Novel ultra-low power RF Lateral BJT on SOI-CMOS compatible substrate// Electron Devices and Solid-State Circuits, 2005 IEEE Conference on. - IEEE, 2005. - C. 317-320.

20. Huff H. R. From the lab to the fab: transistors to integrated circuits//AIP Conference Proceedings. - IOP Institute of physics publishing Ltd, 2003. - C. 3-39.

21. Stehlin R. A. The realization of 1.0-volt multivibrators using complementary integrated circuits// Solid-State Circuits, IEEE Journal of. - 1969. - T. 4. - №. 5. - C. 284-288.

22. Chan T. M. C. Complementary transistors for monolithic integrated circuits// Electron Devices Meeting, 1969 International. - IEEE, 1969. - T. 15. - C. 82-82.

23. Magdo I. E. Vertical pnp for complementary bipolar technology// Electron Devices, IEEE Transactions on. - 1980. - T. 27. - №. 8. - C. 1394-1396.

24. Kikkawa T. et al. A new complementary transistor structure for analog integrated circuits// Electron Devices Meeting, 1980 International. - IEEE, 1980. - T. 26. - C. 65-68.

25. Aull D. W. et al. A high-voltage IC for a transformerless trunk and subscriber line interface// Solid-State Circuits, IEEE Journal of. - 1981. - T. 16. - №. 4. - C. 261-266.

26. Cressler J. D. et al. A high-speed complementary silicon bipolar technology with 12-fJ power-delay product// Electron Device Letters, IEEE. - 1993. - T. 14. - №. 11. - C. 523-526.

27. Onai T. et al. An NPN 30 GHz, PNP 32 GHz fr complementary bipolar technology// Electron Devices Meeting, 1993. IEDM'93. Technical Digest., International. - IEEE, 1993. - C. 63-66.

28. Ito A. et al. A fully complementary BiCMOS technology for 10 V mixed-signal circuit applications// Electron Devices, IEEE Transactions on. - 1994. - T. 41. - №. 7. - C. 1149-1160.

29. Onai T. et al. Self-aligned complementary bipolar technology for low-power dissipation and ultra-high-speed LSIs// Electron Devices, IEEE Transactions on. - 1995. - T. 42. - №. 3. - C. 413-418.

30. Miwa H. et al. A complementary bipolar technology for low cost and high performance mixed analog/digital applications// Bipolar/BiCMOS Circuits and Technology Meeting, 1996, Proceedings of the 1996. - IEEE, 1996. - C. 185-188.

31. Patel R. et al. A 30 V complementary bipolar technology on SOI for high speed precision analog circuits// Bipolar/BiCMOS Circuits and Technology Meeting, 1997. Proceedings of the. - IEEE, 1997. - C. 48-50.

32. Johnson E. Physical limitations on frequency and power parameters of transistors// 1958 IRE International Convention Record. - IEEE, 1966. - T. 13. - C. 27-34.

33. Larson L. E. Silicon bipolar transistor design and modeling for microwave integrated circuit applications// Bipolar/BiCMOS Circuits and Technology Meeting, 1996., Proceedings of the 1996. - IEEE, 1996. - С. 142-148.

34. Gradinaru D., Ng W. T., Salama C. A. T. High Voltage High Frequency Silicon Bipolar Transistors// Power Semiconductor Devices and ICs, 1999. ISPSD'99. Proceedings., The 11th International Symposium on. - IEEE, 1999. - С. 293-296.

35. Inou K. et al. 52 GHz epitaxial base bipolar transistor with high early voltage of 26.5 V with box-like base and retrograded collector impurity profiles// Bipolar/BiCMOS Circuits and Technology Meeting, 1994., Proceedings of the 1994. - IEEE, 1994. - С. 217-220.

36. Ng K. K., Frei M. R., King C. A. Reevaluation of the ft*BVceo limit on Si bipolar transistors// Electron Devices, IEEE Transactions on. - 1998. - Т. 45. - №. 8. - С. 1854-1855.

37. Rieh J. S. et al. A doping concentration-dependent upper limit of the breakdown voltage-cutoff frequency product in Si bipolar transistors// Solid-State Electronics. - 2004. - Т. 48. - №. 2. - С. 339-343.

38. Cressler J. D. SiGe BiCMOS technology: An IC design platform for extreme environment electronics applications// Reliability physics symposium, 2007. proceedings. 45th annual. IEEE international. - IEEE, 2007. - С. 141-149.

39. Jung W. G. Op Amp applications handbook. - Newnes, 2005.

40. Feindt S. et al. XFCB: A high speed complementary bipolar process on bonded SOI// Bipolar/BiCMOS Circuits and Technology Meeting, 1992., Proceedings of the 1992. - IEEE, 1992. -С. 264-267.

41. Информационный бюллетень компании Analog Devices, № 8, август, 2010.

42. Balster S. et al. A 5 V complementary-SiGe BiCMOS technology for high-speed precision analog circuits// Bipolar/BiCMOS Circuits and Technology Meeting, 2003. Proceedings of the. - IEEE, 2003. - С. 211-214.

43. Schwartz W. et al. BiCom3HV-a 36V complementary SiGe bipolar-and JFET-technology// 2007 IEEE Bipolar/BiCMOS Circuits and Technology Meeting. - 2007.

44. Bashir R. et al. A 40 volt silicon complementary bipolar technology for high-precision and high-frequency analog circuits// Bipolar/BiCMOS Circuits and Technology Meeting, 1994., Proceedings of the 1994. - IEEE, 1994. - С. 225-228.

45. http://www.ti.com/

46. Babcock J. A. et al. CBC8: A 0.25 |m SiGe-CBiCMOS technology platform on thick-film SOI for high-performance analog and RF IC design// Bipolar/BiCMOS Circuits and Technology Meeting (BCTM), 2010 IEEE. - IEEE, 2010. - С. 41-44.

47. Kwon T. et al. 0.25pm, 20 V high performance complementary bipolar transistor with dual EPI and oxide-filled deep trench isolation for high frequency DC-DC converters// Power Semiconductor Devices and ICs (ISPSD), 2011 IEEE 23rd International Symposium on. - IEEE, 2011.

- С. 172-175.

48. Davis C. et al. UHF-1: A high speed complementary bipolar analog process on SOI// Bipolar/BiCMOS Circuits and Technology Meeting, 1992., Proceedings of the 1992. - IEEE, 1992. -С. 260-263.

49. High-Frequency Bipolar Products Reliability Report// Maxim Integrated Products, 1996.

50. http://www.plesseysemiconductors.com/

51. Speyer C. J., Krutsick T. J., Moriarty J. K. A 30 V complementary bipolar technology for xDSL line drivers// 2009 IEEE International Conference on IC Design and Technology. - 2009.

52. Harrington S. J. et al. A high performance 36 V complementary bipolar technology on low thermal resistance compound buried layer SOI substrates// Bipolar/BiCMOS Circuits and Technology Meeting (BCTM), 2010 IEEE. - IEEE, 2010. - С. 37-40.

53. http://www.micro.dibe.unige.it/download/erratico1.pdf

54. http://cmp.imag.fr/aboutus/slides/slides2007/04_KT_ST.pdf

55. Introducing the P52H 0.6 pm CBiCMOS Process Technology. CX-news, vol. 25.2001. [электронный ресурс]: (http://www.sony.net/Products/SC-HP/cx_news/vol25/pdf/ p52htw.pdf).

56. Tamaki Y. et al. Evaluation of high-performance SOI complementary BiCMOS devices by using test structures// Microelectronic Test Structures, 2001. ICMTS 2001. Proceedings of the 2001 International Conference on. - IEEE, 2001. - С. 245-249.

57. Tominari T. et al. A 10 V complementary SiGe BiCMOS foundry process for high-speed and high-voltage analog applications// 2007 IEEE Bipolar/BiCMOS Circuits and Technology Meeting.

- 2007.

58. Heinemann B. et al. A complementary BiCMOS technology with high speed npn and pnp SiGe:C HBTs// Electron Devices Meeting, 2003. IEDM'03 Technical Digest. IEEE International. -IEEE, 2003. - С. 5.2.1-5.2.4.

59. Thibeault T. et al. A high performance, low complexity 14 V complementary BiCMOS process built on bulk silicon// Bipolar/BiCMOS Circuits and Technology Meeting (BCTM), 2010 IEEE. - IEEE, 2010. - С. 45-48.

60. Виноградов Р. Н. Комплементарность биполярных транзисторов - преимущество полупроводниковой электроники// Электронная промышленность N. - 1997. - Т. 4.

61. Виноградов P.H., Корнеев C.B., Ксенофонтов Д.Л., Савченко Е.М. Широкополосные, быстродействующие аналоговые интегральные микросхемы// Обмен опытом в области создания сверхширокополосных РЭС 2008. Омск, ЦКБА, 2008.

62. Хохлов М.В., Демин А.А, Морозов В.Ф. Разработка комплементарной биполярной технологии для реализации аналоговых ИМС высокого быстродействия// «Пульсар-2008». Твердотельная электроника, сложные функциональные блоки РЭА. Материалы VII научно-технической конференции. - Москва, 2008, с. 62-63.

63. http://www.vsp-mikron.com/

64. Кокорева И. Импортозамещение электронной компонентной базы как элемент модернизации экономики// Электроника: Наука, технология, бизнес. - №8. - 2015.

65. Cressler J. D. (ed.). Silicon Heterostructure Handbook: Materials, Fabrication, Devices, Circuits and Applications of SiGe and Si Strained-Layer Epitaxy. - CRC press, 2005.

66. Hemment P. L. F. et al. Ge+ ion implantation - a competing technology?// Journal of crystal growth. - 1995. - Т. 157. - №. 1. - С. 147-160.

67. Cressler J. D. Silicon-germanium as an enabling technology for extreme environment electronics// IEEE transactions on device and materials reliability. - 2010. - Т. 10. - №. 4. - С. 437448.

68. Dunn J. S. et al. Foundation of RF CMOS and SiGe BiCMOS technologies// IBM Journal of Research and Development. - 2003. - Т. 47. - №. 2.3. - С. 101-138.

69. Kim J. H. et al. A high performance complementary bipolar process using PBSOI technique// Power Semiconductor Devices and ICs, 2002. Proceedings of the 14th International Symposium on. - IEEE, 2002. - С. 85-88.

70. Kim J. H. et al. A novel high speed and high voltage complementary bipolar process using 1st base-poly silicon collector and SOI technique// Advanced Semiconductor Manufacturing Conference and Workshop, 2005 IEEE/SEMI. - IEEE, 2005. - С. 200-204.

71. Kim J. H. et al. A high performance complementary bipolar process controlling base poly-Si over-etching in emitter region and using SOI or PBSOI technique// Power Semiconductor Devices and ICs, 2005. Proceedings. ISPSD'05. The 17th International Symposium on. - IEEE, 2005. - С. 167170.

72. M. C. Wilson, S. Nigrin, S. J. Harrington, A. J. Manson, S. Thomas, S. Connor. A Modular Approach to the Manufacture of a High Performance Complementary Bipolar Technology Family// White paper, July, 2004.

73. Савченко Е.М., Виноградов Р.Н., Корнеев С.В., Ксенофонтов Д.Л., Анохин И.С. Результаты исследования экспериментальных образцов ИМС операционных усилителей, изготовленных при взаимодействии с зарубежной foundry-фабрикой// Твердотельная электроника. Сложные функциональные блоки РЭА: материалы научно-технической конференции. - М.: МНТОРЭС им. А.С.Попова, 2008.

74. Э.Н. Вологдин, С.В. Корнеев, Е.М. Савченко, Д.С. Смирнов. Исследование деградации параметров биполярных интегральных микросхем операционных усилителей при воздействии ионизирующего излучения космического пространства// Твердотельная электроника. Сложные функциональные блоки РЭА: материалы научно-технической конференции. - М.: МНТОРЭС им. А.С.Попова, 2011, С. 149 - 152.

75. Будяков А.С., Вагин А.В., Васильев А.Г., Мельничук С.А., Савченко Е.М. Кремниевые СВЧ смесители на основе диодов Шоттки в монолитном и гибридном исполнении // Электронная техника. Серия 2: Полупроводниковые приборы. - 2010. - № 2. - С. 28 - 33.

76. Будяков А.С., Савченко Е.М. Оптимизация схемно-топологического решения ряда ИМС СВЧ делителей частоты// Твердотельная электроника. Сложные функциональные блоки РЭА: материалы научно-технической конференции. - М.: МНТОРЭС им. А.С.Попова. - 2008. -С. 46 - 49.

77. Будяков А.С., Вагин А.В., Завьялов И.А., Савченко Е.М. Статические делители частоты с переменным коэффициентом деления с диапазоном рабочих частот до 3 ГГц// Твердотельная электроника. Сложные функциональные блоки РЭА: материалы научно-технической конференции. - М.: МНТОРЭС им. А.С.Попова. - 2010, - С. 23 - 25.

78. Будяков А.С., Савченко Е.М., Пронин А.А., Козынко П.А. СВЧ монолитная интегральная схема усилителя мощности на основе кремниевой технологии с выходной мощностью 1 Вт на частоте 800 МГц// 4 Всероссийская научно-техническая конференция "Проблемы разработки перспективных микро- и наноэлектронных систем - 2010" (МЭС - 2010), Истра, 4-8 окт., 2010: Сборник трудов.- 2010.- С. 577-582.

79. http://www.mikron.ru/

80. https://www.niisi.ru/

81. http://www.angstrem.ru/

82. http://www.appliedmaterials.com/

83. http://www.voshod-krlz.ru/

84. http://www.nzpp.ru/

85. http://www.daleks.ru/

86. http://www.integral.by/

87. svet.kremny.ru

88. http://www.okbexiton.ru/

89. http://www.npoit.ru/

90. http://www.tcen.ru/

91. http://www.zntc.ru/

92. В.Б. Пономарев, А.Б. Лошкарев. Оборудование заводов материалов электронной техники.// Учебное электронное текстовое издание. - Екатеринбург, 2008. - 87 с.: ил.

93. Комаров Ф.Ф. Ионная и фотонная обработка материалов. Учебное пособие для студентов высших учебных заведений. - Мн.: Белгосуниверситет, 1988. - 209 с.: ил.

94. http://www.belstu.by/

95. http://www.minpromtorg.gov.ru/

96. http://www.ksystec.ru/

97. http://www.epiel.ru/

98. Jung S. Optimization of SiGe HBT BiCMOS analog building blocks for operation in extreme environments: дис. - Georgia Institute of Technology, 2015.

99. Корнеев С. В. Статические параметры быстродействующих операционных усилителей на комплементарных СВЧ биполярных транзисторах// Электронная техника. Серия 2: Полупроводниковые приборы. - 2010. - №. 2. - С. 42-45.

100. Jung S. et al. An investigation of the temperature dependent linearity of weakly-saturated, electrically-matched SiGe NPN and PNP HBTs// Silicon Monolithic Integrated Circuits in Rf Systems (SiRF), 2014 IEEE 14th Topical Meeting on. - IEEE, 2014. - С. 86-88.

101. Научно-технический отчёт по СЧ НИР «Высота-П», Москва, 2015.

102. Diez S. et al. IHP SiGe: C BiCMOS technologies as a suitable backup solution for the ATLAS upgrade front-end electronics// IEEE Transactions on Nuclear Science. - 2009. - Т. 56. - №. 4. - С. 2449-2456.

103. Diez S. et al. Radiation hardness evaluation of a 130 nm SiGe BICMOS technology for the ATLAS electronics upgrade// Nuclear Science Symposium Conference Record (NSS/MIC), 2010 IEEE. - IEEE, 2010. - С. 587-593.

104. С. Зи. Физика полупроводниковых приборов. В 2-х книгах.// Москва, «Мир», 1984.

105. Su S. C., Meindl J. D. A new complementary bipolar transistor structure// IEEE Journal of Solid-State Circuits. - 1972. - Т. 7. - №. 5. - С. 351-357.

106. Monroy A. et al. BiCMOS6G: a high performance 0.35 цт SiGe BiCMOS technology for wireless applications// Bipolar/BiCMOS Circuits and Technology Meeting, 1999. Proceedings of the 1999. - IEEE, 1999. - С. 121-124.

107. Е.М. Савченко. Высокоскоростные операционные усилители с токовой обратной связью и высоким уровнем динамической точности.// Диссертация на соискание ученой степени кандидата технических наук, 2011.

108. Warner R. M., Baum J. R., Fordemwalt J. N. Integrated Circuits: Design Principles and Fabrication. - McGraw-Hill, 1965.

109. Sakurai T. et al. A dielectrically isolated complementary bipolar technique for analog/Digital compatible LSI's// Electron Devices, IEEE Transactions on. - 1983. - Т. 30. - №. 10. -С. 1278-1283.

110. Margail J., Stoemenos J. Process for the production of an insulating layer embedded in a semiconductor substrate by ionic implantation and semiconductor structure comprising such layer: пат. 4975126 США. - 1990.

111. Golland D. I., Craven R. A., Bartram R. D. Process for stripping outer edge of BESOI wafers: пат. 5668045 США. - 1997.

112. http://www.soitec.com/

113. Bruel M. The history, physics, and applications of the Smart-Cut process// MRS bulletin.

- 1998. - Т. 23. - №. 12. - С. 35-39.

114. Sato N. et al. High resistive ELTRAN SOI-Epi wafers for RF application// SOI Conference, 2001 IEEE International. - IEEE, 2001. - С. 67-68.

115. Celler G. K., Cristoloveanu S. Frontiers of silicon-on-insulator// Journal of Applied Physics. - 2003. - Т. 93. - №. 9. - С. 4955-4978.

116. Feng T. et al. Material properties of plasma-thinned bonded SOI wafers// SOI Conference, 1993. Proceedings., 1993 IEEE International. - IEEE, 1993. - С. 62-63.

117. Nigrin S., Armstrong G. A., Kranti A. Optimisation of trench isolated bipolar transistors on SOI substrates by 3D electro-thermal simulations// Solid-State Electronics. - 2007. - Т. 51. - №. 9.

- С. 1221-1228.

118. Ю.А. Концевой, К.Л. Енишерлова, Ю.И. Завадский, Б.Л. Гуськов. Контроль толщины слоя кремния в КНС- и КНИ-гетероструктурах// Электронная техника. Серия 2: Полупроводниковые приборы. 2009. № 2. С. 56-61.

119. http://www.analog.com/

120. Chow P. Method for forming electrically-isolated regions in integrated circuits utilizing selective epitaxial growth: пат. 3998673 США. - 1976.

121. Bondur J. A., Pogge H. B. Reactive ion etching method for producing deep dielectric isolation in silicon: пат. 4139442 США. - 1979.

122. Hayasaka A. et al. U-groove isolation technique for high speed bipolar VLSI's// Electron Devices Meeting, 1982 International. - IEEE, 1982. - Т. 28. - С. 62-65.

123. Brown K. C. et al. Trench isolation technology for high-performance complementary bipolar devices// Microelectronic Manufacturing 1996. - International Society for Optics and Photonics, 1996. - С. 48-61.

124. Nigrin S. et al. A complementary bipolar technology on SOI featuring 50 GHz NPN and 35 GHz PNP devices for high performance RF applications// IEEE International SOI conference. -2002. - C.155-157.

125. Strachan A. et al. A trench-isolated power BiCMOS process with complementary high performance vertical bipolars// Bipolar/BiCMOS circuits and technology meeting. - 2002. - C. 41-44.

126. Yu Y. C. S. et al. Planarized Deep-Trench Process for Self-Aligned Double Polysilicon Bipolar Device Isolation// Journal of the Electrochemical Society. - 1990. - T. 137. - №. 6. - C. 19421950.

127. Katsumata Y. et al. Stress analysis of trench isolation structure in advanced bipolar LSIs // Bipolar Circuits and Technology Meeting, 1991., Proceedings of the 1991. - IEEE, 1991. - C. 271274.

128. Lo T. C. et al. Planarization of deep trench with locos for silicon monolithic microwave integrated circuit// Electron Devices and Materials Symposium, 1994. EDMS 1994. 1994 International. - IEEE, 1994. - C. 11-51-208-11-51-211.

129. Lo T. C., Huang H. C., Zhang J. S. Self-planarized deep trench process for self-aligned nitride bipolar device isolation// Solid-State and Integrated Circuit Technology, 1995 4th International Conference on. - IEEE, 1995. - C. 233-237.

130. Kitahara H. et al. A deep trench isolation integrated in a 0.13 um BiCD process technology for analog power ICs// Bipolar/BiCMOS Circuits and Technology Meeting, 2009. BCTM 2009. IEEE. - IEEE, 2009. - C. 206-209.

131. Parthasarathy V. et al. A 0.25 p,m CMOS based 70 V smart power technology with deep trench for high-voltage isolation// IEDm: international electron devices meeting. - 2002. - C. 459-462.

132. Matsuda S. et al. A low-stress trench isolation structure and its electrical characteristics of sub 20 ps high-speed ECL// VLSI Technology, 1993. Digest of Technical Papers. 1993 Symposium on. - IEEE, 1993. - C. 73-74.

133. Teng C. W., Slawinski C., Hunter W. R. Defect generation in trench isolation// Electron Devices Meeting, 1984 International. - IEEE, 1984. - T. 30. - C. 586-589.

134. Itoh N. et al. Optimization of shallow and deep trench isolation structures for ultra-highspeed bipolar LSIs// Bipolar/BiCMOS Circuits and Technology Meeting, 1992., Proceedings of the 1992. - IEEE, 1992. - C. 104-107.

135. H. Rueda H. A. Modeling of mechanical stress in silicon isolation technology and its influence on device characteristics: ahc. - University of Florida, 1999.

136. Voldman S. H. The effect of deep trench isolation, trench isolation and sub-collector doping on the electrostatic discharge (ESD) robustness of radio frequency (RF) ESD STI-bound P+/N-

well diodes in BiCMOS silicon germanium technology// 2003 Electrical Overstress/Electrostatic Discharge Symposium. - 2003.

137. M.C. Wilson, S. Nigrin, S. J. Harrington, A. J. Manson, S. Thomas, L. Benton, S. Connor, P. H. Osborne. A 12 Volt, 12 GHz complementary bipolar technology for high frequency analogue applications// Solid-State Device Research Conference, 2002. Proceeding of the 32nd European. - 2002. - С. 375-378.

138. Lapham J. F., Scharf B. W. Integrated circuit with complementary junction-isolated bipolar transistors: пат. 5065214 США. - 1991.

139. Технология СБИС: В 2-х кн. Под ред. С. Зи. - М.: Мир, 1986. - 404 с. Ил.

140. Ashburn P., El Mubarek H. A. W. Properties and benefits of fluorine in silicon and silicon-germanium devices// Journal of Telecommunications and Information Technology. - 2007. -С. 57-63.

141. Rucker H. et al. Dopant diffusion in C-doped Si and SiGe: Physical model and experimental verification// Electron Devices Meeting, 1999. IEDM'99. Technical Digest. International. - IEEE, 1999. - С. 345-348.

142. Pollock L. J., Bayman A. Bipolar sinker structure and process for forming same: пат. 5001538 США. - 1991.

143. Peter M. S., Hurkx G. A. M., Timmering C. E. Selectively-implanted collector profile optimisation for high-speed vertical bipolar transistors// Solid-State Device Research Conference, 1997. Proceeding of the 27th European. - IEEE, 1997. - С. 308-311.

144. Schippel C., Schwierz F., Fu J. The Influence of the Collector Design on the f max vs. f t Characteristics for Different Types of Si-based RF Bipolar Transistors// SiGe Technology and Device Meeting, 2006. ISTDM 2006. Third International. - IEEE, 2006. - С. 1-2.

145. C. Schippel, F. Schwierz, J. Fu. On the fmax vs. ft characteristics for different types of Si-based RF bipolar transistors// Internationales Wissenschaftliches Kolloquium Technische Universit at Ilmenau, - 2006

146. Schippel C., Fu J., Schwierz F. The influence of collector dopant profile on breakdown voltage and cutoff frequency of Si-based RF bipolar transistors// Physica status solidi (c). - 2006. -Т. 3. - №. 3. - С. 494-498.

147. Pruijmboom A., Timmering C. E., Hageraats J. 18 ps ECL-gate delay in laterally scaled 30 GHz bipolar transistors// Electron Devices Meeting, 1994. IEDM'94. Technical Digest., International. - IEEE, 1994. - С. 825-828.

148. Ugajin M. et al. Very-high fT and fmax silicon bipolar transistors using ultra-highperformance super self-aligned process technology for low-energy and ultra-high-speed LSI's// Electron Devices Meeting, 1995. IEDM'95., International. - IEEE, 1995. - С. 735-738..

149. Tsai C. et al. A double-spacer technology for the formation of very narrow emitter (0.3 цт) double-polysilicon bipolar transistors using 0.8-цт photolithography// Bipolar/BiCMOS Circuits and Technology Meeting, 1995., Proceedings of the 1995. - IEEE, 1995. - С. 97-101.

150. R. Li, Y. Zhong, W. Xian, Y. Liu Studies on SIC Process for the Improvement of VPNP Performance// Solid-State and Integrated Circuit Technology (ICSICT), 2010 10th IEEE International Conference on. - 2010. - C. 132-134

151. Wilson M. C. et al. New high-performance complementary bipolar technology featuring 45-GHz NPN and 20-GHz PNP devices// Microelectronic Manufacturing '99. - International Society for Optics and Photonics, 1999. - С. 94-101.

152. Palestri P. et al. A better insight into the performance of silicon BJTs featuring highly nonuniform collector doping profiles// Electron Devices, IEEE Transactions on. - 2000. - Т. 47. - №. 5. - С. 1044-1051.

153. Ponomarev Y. V. et al. A 34 GHz fT Bipolar Process with High-Energy-Implanted Collector// Solid-State Device Research Conference, 1997. Proceeding of the 27th European. - IEEE, 1997. - С. 408-411.

154. Appels J. A. et al. Local oxidation of silicon and its application in semiconductor-device technology// PHILIPS RESEARCH REPORTS. - 1970. - Т. 25. - №. 2. - С. 118-132.

155. Gan T. Modeling of chemical mechanical polishing for shallow trench isolation: дис. -Massachusetts Institute of Technology, 2000.

156. Tsai H. H., Yu C. L., Wu C. Y. A bird's beak reduction technique for LOCOS in VLSI fabrication// Electron Device Letters, IEEE. - 1986. - Т. 7. - №. 2. - С. 122-123.

157. Shaneyfelt M. R. et al. Challenges in hardening technologies using shallow-trench isolation// Nuclear Science, IEEE Transactions on. - 1998. - Т. 45. - №. 6. - С. 2584-2592.

158. Burghartz J. N. et al. Self-aligned bipolar epitaxial base npn transistors by selective epitaxy emitter window (SEEW) technology// Electron Devices, IEEE Transactions on. - 1991. - Т. 38. - №. 2. - С. 378-385.

159. Konaka S. et al. A 20-ps Si bipolar IC using advanced super self-aligned process technology with collector ion implantation// Electron Devices, IEEE Transactions on. - 1989. - Т. 36. - №. 7. - С. 1370-1375.

160. Mikoshiba H., Homma T., Hamano K. A new trench isolation technology as a replacement of LOCOS// Electron Devices Meeting, 1984 International. - IEEE, 1984. - Т. 30. - С. 578-581.

161. Fuse G. et al. A practical trench isolation technology with a novel planarization process// Electron Devices Meeting, 1987 International. - IEEE, 1987. - Т. 33. - С. 732-735.

162. Chen C. et al. A novel 0.25/spl mu/m shallow trench isolation technology// Electron Devices Meeting, 1996. IEDM'96., International. - IEEE, 1996. - С. 837-840.

163. Pan J. T. et al. Planarization and integration of shallow trench isolation// VLSI Multilevel Interconnect Conference. - 1998. - С. 467-472.

164. Ho A. P., Horng C. T. Polysilicon-base self-aligned bipolar transistor process: пат. 4381953 США. - 1983.

165. Sakai T. et al. High speed bipolar ICs using super self-aligned process technology// Japanese Journal of Applied Physics. - 1981. - Т. 20. - №. S1. - С. 155.

166. Sakai T. et al. Gigabit logic bipolar technology: advanced super self-aligned process technology// Electronics Letters. - 1983. - Т. 19. - №. 8. - С. 283-284.

167. Yamamoto Y., Sakuma K. SDX: a novel self-aligned technique and its application to high-speed bipolar LSIs// Electron Devices, IEEE Transactions on. - 1988. - Т. 35. - №. 10. - С. 1601-1608.

168. Nakamura T. et al. 63 ps ECL circuits using advanced SICOS technology// Electron Devices Meeting, 1986 International. - IEEE, 1986. - Т. 32. - С. 472-475.

169. Glenn J. L., Neudeck C. W. High-speed fully self-aligned single-crystal contacted silicon bipolar transistor// Electronics Letters. - 1990. - Т. 26. - №. 20. - С. 1677-1679.

170. Neudeck G. W., Bashir R. Triple self-aligned bipolar junction transistor: пат. 5286996 США. - 1994.

171. Kobayashi Y. et al. SST-BiCMOS technology with 130 ps CMOS and 50 ps ECL// VLSI Technology, 1990. Digest of Technical Papers. 1990 Symposium on. - IEEE, 1990. - С. 85-86.

172. Shiba T. et al. SPOTEC-a sub-10 um2 bipolar transistor structure using fully self-aligned sidewall polycide base technology// 1991 Int. Electron Devices Meeting Tech. Dig. - 1991. - С. 455 -458.

173. Van Zeijl H., Nanver L. K. Base-contact proximity effects in bipolar transistors with nitride-spacer technology// Solid-State Device Research Conference, 2005. ESSDERC 2005. Proceedings of 35th European. - IEEE, 2005. - С. 461-464.

174. Inoh K. et al. Limitations of double polysilicon self-aligned bipolar transistor structure// Solid-State Device Research Conference, 1997. Proceeding of the 27th European. - IEEE, 1997. - С. 528-531.

175. Hunt P. C. Bipolar device design for high density high performance application// Electron Devices Meeting, 1989. IEDM'89. Technical Digest., International. - IEEE, 1989. - С. 791-794.

176. Shiba T. et al. In situ phosphorus-doped polysilicon emitter technology for very highspeed, small emitter bipolar transistors// IEEE Transactions on Electron Devices. - 1996. - Т. 43. - №. 6. - С. 889-897.

177. Van Zeijl H. W., Nanver L. K. LPCVD silicon nitride-on-silicon spacer technology// Proceedings 20th international symposium on microelectronics technology and devices. Brazil. - 2005.

- С.153-162.

178. Miwa H. Structure of complementary bipolar transistors: пат. 5955775 США. - 1999.

179. Chen W. K. (ed.). VLSI technology. - CRC Press, 2003. - Т. 8.

180. Barson F., Kemlage B. M. Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer: пат. 4431460 США. - 1984.

181. Lanzerotti L. D. et al. Suppression of boron outdiffusion in SiGe HBTs by carbon incorporation// Electron Devices Meeting, 1996. IEDM'96, International. - IEEE, 1996. - С. 249-252.

182. Desilets B. H., Hsieh C. M., Hsu L. L. Vertical bipolar transistor with recessed epitaxially grown intrinsic base region: пат. 5137840 США. - 1992.

183. Patton G. L., Bravman J. C., Plummer J. D. Physics, technology, and modeling of polysilicon emitter contacts for VLSI bipolar transistors// Electron Devices, IEEE Transactions on. -1986. - Т. 33. - №. 11. - С. 1754-1768.

184. Maritan C. M., Tarr N. G. Polysilicon emitter pnp transistors// Electron Devices, IEEE Transactions on. - 1989. - Т. 36. - №. 6. - С. 1139-1144.

185. Milanovic V. et al. CMOS foundry implementation of Schottky diodes for RF detection// Electron Devices, IEEE Transactions on. - 1996. - Т. 43. - №. 12. - С. 2210-2214.

186. Cowley A. M. Titanium-silicon Schottky barrier diodes// Solid-State Electronics. - 1970.

- Т. 13. - №. 4. - С. 403-414.

187. А.С. Турцевич, Я.А. Соловьев, Д.Л. Ануфриев, О.В. Мильчанин. Особенности формирования границы раздела Si/PtSi в диодах Шоттки для силовой электроники// Доклады БГУИР. - 2006. №4 (16). С. 53 - 58.

188. Lee J. W., Lee B., Kang H. B. A High Sensitivity, CoSi-Si Schottky Diode Voltage Multiplier for UHF-Band Passive RFID Tag Chips// Microwave and Wireless Components Letters, IEEE. - 2008. - Т. 18. - №. 12. - С. 830-832.

189. Sankaran S. et al. Schottky diode with cutoff frequency of 400 GHz fabricated in 0.18 pm CMOS// Electronics letters. - 2005. - Т. 41. - №. 8. - С. 506-508.

190. Shim D. et al. Complementary Antiparallel Schottky Barrier Diode Pair in a 0.13-Logic CMOS Technology// Electron Device Letters, IEEE. - 2008. - Т. 29. - №. 6. - С. 606-608.

191. Pfeiffer U. R. et al. Schottky barrier diode circuits in silicon for future millimeter-wave and terahertz applications// Microwave Theory and Techniques, IEEE Transactions on. - 2008. - Т. 56.

- №. 2. - С. 364-371.

192. Rassel R. M. et al. Schottky barrier diodes for millimeter wave SiGe BiCMOS applications// 2006 Bipolar/BiCMOS Circuits and Technology Meeting. - 2006.

193. Stribley PR., Subramaniam S.C. Schottky diode: пат. 2012/0211859 A1 США. - 2012.

194. http://www.xfab.com/

195. Amon S. et al. Compact BJT/JFET PTAT// Electronic Materials and Packaging, 2001. EMAP 2001. Advances in. - 2001. - С. 96-102.

196. Misiakos K., Kavadias S. A silicon drift detector with a P-type JFET integrated in the N-well anode// Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. - 2001. - Т. 458. - №. 1. - С. 422-426.

197. Levinzon F. A. Ultra-low-noise high-input impedance amplifier for low-frequency measurement applications// Circuits and Systems I: Regular Papers, IEEE Transactions on. - 2008. - Т. 55. - №. 7. - С. 1815-1822.

198. Manfredi P. F., Re V., Speziali V. Monolithic JFET preamplifier with nonresistive charge reset// Nuclear Science, IEEE Transactions on. - 1998. - Т. 45. - №. 4. - С. 2257-2260.

199. Nordholt E. H., Nauta P. K., Van Der Veen M. A new method for realizing JFETs and super B's in a standard bipolar IC process// Solid-State Circuits, IEEE Journal of. - 1982. - Т. 17. - №. 1. - С. 81-83.

200. Nanver L. K., Goudena E. J. G. Design considerations for integrated high-frequency p-channel JFETs// Electron Devices, IEEE Transactions on. - 1988. - Т. 35. - №. 11. - С. 1924-1934.

201. Yu H. Y. Complementary junction field effect transistors: пат. 6307223 США. - 2001.

202. Ellis-Monaghan J. et al. A 90 to 170V scalable P-LDMOS with accompanied high voltage PJFET// 2012 24th International Symposium on Power Semiconductor Devices and ICs. -2012.

203. Dalla Betta G. F. et al. Design of an n-channel JFET on high-resistivity silicon for radiation-detector on-chip front-end electronics// Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment. - 1995. - Т. 365. - №. 2. - С. 473-479.

204. Godoy A. et al. Optimum design in a JFET for minimum generation-recombination noise// Microelectronics Reliability. - 2000. - Т. 40. - №. 11. - С. 1965-1968.

205. Saha S. K. Device considerations for ultra-low power analog integrated circuits// Computers and Devices for Communication, 2009. CODEC 2009. 4th International Conference on. -IEEE, 2009. - С. 1-6.

206. Wang Z. et al. Design and application of the high-voltage ultra-shallow junction PJFET// Junction Technology (IWJT), 2010 International Workshop on. - IEEE, 2010. - С. 1-4.

207. Guohua S. et al. Design of a high-performance PJFET for the input stage of an integrated operational amplifier// Journal of Semiconductors. - 2010. - Т. 31. - №. 1. - С. 014004.

208. Shi Y. et al. A cost-competitive high performance Junction-FET (JFET) in CMOS process for RF & analog applications// Radio Frequency Integrated Circuits Symposium (RFIC), 2010 IEEE. - IEEE, 2010. - С. 237-240.

209. Park I. Y. et al. BCD (Bipolar-CMOS-DMOS) technology trends for power management IC// ICPE 2011-ECCE Asia. - 2011. - С. 318-325.

210. Shi Y. et al. Design and optimization of silicon JFET in 180nm RF/BiCMOS technology// Bipolar/BiCMOS Circuits and Technology Meeting (BCTM), 2010 IEEE. - IEEE, 2010.

- С. 86-89.

211. Yong L. et al. Design and application of a depletion-mode NJFET in a high-voltage BiCMOS process// Journal of Semiconductors. - 2010. - Т. 31. - №. 8. - С. 084006.

212. www.ee.bgu.ac.il

213. Buttler W. et al. Monolithic Front-end For Multielectrode Detectors Based On The NJFET-PMOS Process// Nuclear Science Symposium, 1990. Conference record: Including Sessions on Nuclear Power Systems and Medical Imaging Conference, 1990 IEEE. - IEEE, 1990. - С. 529-532.

214. Cai W. Z. et al. TCAD Analysis of a Vertical RF Power Transistor// Simulation of Semiconductor Processes and Devices, 2009. SISPAD'09. International Conference on. - IEEE, 2009.

- С. 1-4.

215. Hellings G. et al. Electrical TCAD simulations of a germanium pMOSFET technology// Electron Devices, IEEE Transactions on. - 2010. - Т. 57. - №. 10. - С. 2539-2546.

216. Zarçba A., Lukasiak L., Jakubowski A. Modeling of SiGe-base heterojunction bipolar transistor with gaussian doping distribution// Solid-State Electronics. - 2001. - Т. 45. - №. 12. - С. 2029-2032.

217. Stricker A. D. et al. Evaluating and designing the optimal 2D collector profile for a 300GHz SiGe HBT// Materials science in semiconductor processing. - 2005. - Т. 8. - №. 1. - С. 295299.

218. Артамонова Е.А., Ключников А.С., Красюков А.Ю., Крупкина Т.Ю., Шелепин Н.А. Настройка численной модели для исследования транзисторных МОП-структур КНИ-типа с проектными нормами 180 нм в среде TCAD// Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть II. С. 151-154.

219. Salcedo J. A. et al. TCAD methodology for design of SCR devices for electrostatic discharge (ESD) applications// Electron Devices, IEEE Transactions on. - 2007. - Т. 54. - №. 4. - С. 822-832.

220. Palankovski V., Selberherr S. The state-of-the-art in simulation for optimization of SiGe-HBTs// Applied surface science. - 2004. - Т. 224. - №. 1. - С. 312-319.

221. Sorge R. et al. High Voltage Complementary Epi Free LDMOS Module with 70 V PLDMOS for a 0.25 |m SiGe:C BiCMOS Platform// Silicon Monolithic Integrated Circuits in RF Systems, 2008. SiRF 2008. IEEE Topical Meeting on. - 2008. С. 58 - 61.

222. Sorge R. et al. Concept of vertical bipolar transistor with lateral drift region, applied to high voltage SiGe HBT// Silicon Monolithic Integrated Circuits in RF Systems (SiRF), 2012 IEEE 12th Topical Meeting on. - IEEE, 2012. - С. 223-226.

223. Palankovski V., Selberherr S. Rigorous modeling of high-speed semiconductor devices// Microelectronics Reliability. - 2004. - Т. 44. - №. 6. - С. 889-897.

224. Decoutere S., Sibaja-Hernandez A. SiGeC HBTs: the TCAD challenge reduced to practice// Materials science in semiconductor processing. - 2005. - Т. 8. - №. 1. - С. 283-288.

225. Silvaco TCAD Device User Guide, version 2015.00, Silvaco, Inc.

226. Sentaurus TCAD Device User Guide, version J-2014.09, September 2014, Synopsys, Inc.

227. Axelrad V. Grid quality and its influence on accuracy and convergence in device simulation// IEEE transactions on computer-aided design of integrated circuits and systems. - 1998. -Т. 17. - №. 2. - С. 149-157.

228. Posselt M. et al. Atomistic simulation of ion implantation and its application in Si technology// Materials Science and Engineering: B. - 2000. - Т. 71. - №. 1. - С. 128-136.

229. Palankovski V. et al. Optimization of High-Speed SiGe HBTs// Electron Devices for Microwave and Optoelectronic Applications, 2001 International Symposium on. - IEEE, 2001. - С. 187-191.

230. А.В. Скворцов. Триангуляция Делоне и её применение. - Томск: Изд-во Том. ун-та, 2002. - 128 с.

231. Dutton R. W., Strojwas A. J. Perspectives on technology and technology-driven CAD// Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on. - 2000. - Т. 19. -№. 12. - С. 1544-1560.

232. S.Selberherr. Analysis and simulation of semiconductor devices. New York: SpringerVerlag, 1984. Selberherr S. Analysis and simulation of semiconductor devices. - Springer Science & Business Media, 2012.

233. Шашков В. Б. Прикладной регрессионный анализ. Многофакторная регрессия: Учебное пособие// Оренбург: ГОУ ВПО ОГУ. - 2003.

234. Денисенко В. Моделирование МОП-транзисторов. Методологический аспект //Компоненты и технологии. - 2004. - №. 43.

235. Ismail M. A. et al. Refinement of Diffusion Profiles in TCAD for Calibrated and Predictive MOSFET Simulations// Computer Applications for Security, Control and System Engineering. - Springer Berlin Heidelberg, 2012. - С. 388-395.

236. Ismail M. A., Bakar M. H. A., Nasir I. M. Essential corrective factors in TCAD calibration for MOSFET device// Micro and Nanoelectronics (RSM), 2011 IEEE Regional Symposium on. - IEEE, 2011. - С. 40-44.

237. Park H. et al. Systematic calibration of process simulators for predictive TCAD// Simulation of Semiconductor Processes and Devices, 1997. SISPAD'97., 1997 International Conference on. - IEEE, 1997. - С. 273-275.

238. А.Н. Бубенников. Моделирование интегральных микротехнологий, приборов и схем. - Учеб. пособие для спец. «Физика и технология материалов и компонентов электронной техники». - М.: Высш. шк., 1989. - 320 с.:ил.

239. М.А. Королев, Т.Ю. Крупкина, М.А. Ревелева. Технология, конструкции и методы моделирования кремниевых интегральных микросхем. - Учеб. пособие под ред. Ю.А. Чаплыгина: Ч. 1. - М.: БИНОМ. Лаборатория знаний, 2007.

240. Zechner C. et al. New implantation tables for B, BF 2, P, As, In and Sb// Ion Implantation Technology. 2002. Proceedings of the 14th International Conference on. - IEEE, 2002. - С. 567-570.

241. Suzuki K. Analysis of ion implantation profiles for accurate process/device simulation: ion implantation profile database based on tail function// Fujitsu Scientific and Technical Journal. -2010. - Т. 46. - №. 3. - С. 307-317.

242. Gibbons J. F., Johnson W. S., Mylroie S. W. Projected range statistics. Semiconductors and related materials. - 1975.

243. Tasch A. F., Yang S. H., Morris S. J. Modeling of ion implantation in single-crystal silicon// Nuclear Instruments and Methods in Physics Research Section B: Beam Interactions with Materials and Atoms. - 1995. - Т. 102. - №. 1. - С. 173-179.

244. Tasch A. F. et al. Experimental observations and modeling of ultra-shallow BF2 and As implants in single-crystal silicon// Journal of Vacuum Science & Technology B. - 1994. - Т. 12. - №. 1. - С. 166-171.

245. Yang S. H. et al. An accurate and computationally efficient semi-empirical model for arsenic implants into single-crystal (100) silicon// Journal of electronic materials. - 1994. - Т. 23. - №. 8. - С. 801-808.

246. Morris S. et al. An accurate and computationally efficient model for phosphorus implants into (100) single-crystal silicon// Ion Implantation Technology. Proceedings of the 11th International Conference on. - IEEE, 1996. - С. 563-566.

247. Posselt M. Crystal-trim and its application to investigations on channeling effects during ion implantation// Radiation Effects and Defects in Solids. - 1994. - Т. 130. - №. 1. - С. 87-119.

248. Вторично-ионная масс-спектрометрия в исследованиях материалов электронной техники: Учебное пособие / Сост.: А. М. Кармоков, О. А. Молоканов, В. А. Созаев, Л. М.

Дедегкаева; Северо-Кавказский горно-металлургический институт (государственный технологический университет). - Владикавказ: Северо-Кавказский горно-металлургический институт (государственный технологический университет). Изд-во «Терек», 2012. - 85 с.

249. www.cameca.com

250. Son M-S., Hwang H-J. Modeling and Simulation of Non-linear Damage growth During Ion Implants in Silicon// Technical Proceedings of the 1999 International Conference on Modeling and Simulation of Microsystems/ - 1999. - C. 359 - 362.

251. Klein K. M., Park C., Tasch A. F. Monte Carlo simulation of boron implantation into single-crystal silicon// Electron Devices, IEEE Transactions on. - 1992. - Т. 39. - №. 7. - С. 16141621.

252. Schreutelkamp R. J. et al. Channeling implantation of B and P in silicon// Nuclear Instruments and Methods in Physics Research Section B: Beam Interactions with Materials and Atoms. - 1991. - Т. 55. - №. 1. - С. 615-619.

253. Tian S. Predictive Monte Carlo ion implantation simulator from sub-keV to above 10 MeV// Journal of applied physics. - 2003. - Т. 93. - №. 10. - С. 5893-5904.

254. Suzuki K., Sudo R. Analytical expression for ion-implanted impurity concentration profiles// Solid-State Electronics. - 2000. - Т. 44. - №. 12. - С. 2253-2257.

255. Applications of Monte Carlo Method in Science and Engineering// Edited by Prof. Shaul Mordechai/ 950 c. - 2011.

256. Posselt M. 3D modeling of ion implantation into crystalline silicon: influence of damage accumulation on dopant profiles// Nuclear Instruments and Methods in Physics Research. - 1995. -С.163-167.

257. Oosterhoff S. Distributions of boron and phosphorus implanted in silicon in the energy range 0.1-1.5 MeV// Nuclear Instruments and Methods in Physics Research Section B: Beam Interactions with Materials and Atoms. - 1988. - Т. 30. - №. 1. - С. 1-12.

258. Fastenko P. Modeling and simulation of arsenic activation and diffusion in silicon: дис. -University of Washington, 2002.

259. Rucker H. et al. Antimony as substitute for arsenic to eliminate enhanced diffusion effects// ESSCIRC 2002: European solid-state circuits conference. - 2002. - С. 199-202.

260. Chu W. K., Kastl R. H., Murley P. C. Low-energy antimony implantation in silicon: I. Profile measurements and calculation// Radiation Effects. - 1980. - Т. 47. - №. 1-4. - С. 1-6.

261. Rucker H. et al. Formation of shallow source/drain extensions for metal-oxide-semiconductor field-effect-transistors by antimony implantation// Applied physics letters. - 2003. - Т. 82. - №. 5. - С. 826-828.

262. Koh M. et al. Quantitative Evaluation of Dopant Loss in Low Energy As Implantation for Low-Resistive, Ultra Shallow Source/Drain Formation// Solid state devices and materials. - 1998. -C. 18-19.

263. Orlowski M. et al. Fractal Network Diffusion of Fluorine and Boron in Polysilicon Gates// Numerical Modeling of Processes and Devices for Integrated Circuits, 1992. NUPAD IV. Workshop on. - IEEE, 1992. - C. 35-40.

264. Gontrand C. et al. Diffusion and electrical activation after a rapid thermal annealing of an As and B-Co-implanted polysilicon layer// Journal de Physique III. - 1997. - T. 7. - №. 1. - C. 47-58.

265. Puchner H., Selberherr S. An advanced model for dopant diffusion in polysilicon// Electron Devices, IEEE Transactions on. - 1995. - T. 42. - №. 10. - C. 1750-1755.

266. Ryssel H. et al. Arsenic-implanted polysilicon layers// Applied physics. - 1981. - T. 24. -№. 3. - C. 197-200.

267. Probst V. et al. Analysis of polysilicon diffusion sources// Journal of The Electrochemical Society. - 1988. - T. 135. - №. 3. - C. 671-676.

268. Suzuki K. Model for transient enhanced diffusion of ion-implanted boron, arsenic, and phosphorous over wide range of process conditions// Fujitsu scientific and technical journal. - 2003. -T. 39. - №. 1. - C. 138-149.

269. Michel A. E. et al. Rapid annealing and the anomalous diffusion of ion implanted boron into silicon//Applied physics letters. - 1987. - T. 50. - №. 7. - C. 416-418.

270. Wilson R. G. Boron, fluorine, and carrier profiles for B and BF2 implants into crystalline and amorphous Si// Journal of applied physics. - 1983. - T. 54. - №. 12. - C. 6879-6889.

271. Sedgwick T. O. et al. Transient boron diffusion in ion-implanted crystalline and amorphous silicon// Journal of applied physics. - 1988. - T. 63. - №. 5. - C. 1452-1463.

272. Hofler A. et al. Modeling of Boron Diffusion after Shallow Implants Using BF2// Proceedings of the Fourth International Symposium of Process Physics and Modeling in Semiconductor Technology. - The Electrochemical Society, 1996. - T. 96. - №. 4. - C. 75.

273. Lilak A. D. et al. A physics-based modeling approach for the simulation of anomalous boron diffusion and clustering behaviors// Electron Devices Meeting, 1997. IEDM'97. Technical Digest., International. - IEEE, 1997. - C. 493-496.

274. Lilak A. D. et al. Predictive simulation of transient activation processes in boron-doped silicon structures// Electron Devices Meeting, 1998. IEDM'98. Technical Digest., International. -IEEE, 1998. - C. 493-496.

275. Hofler A. et al. Precipitation phenomena and transient diffusion/activation during high concentration boron annealing// Simulation of Semiconductor Devices and Processes. - Springer Vienna, 1995. - C. 448-451.

276. Wu C. P., McGinn J. T., Hewitt L. R. Silicon Preamorphization and for ULSI Circuits Shallow Junction Formation// Journal of Electronic Materials. - Т. 18. - № 6. - 1989. С.721-730.

277. Александров О. В., Афонин Н. Н. Влияние окислительных сред на диффузионно-сегрегационное перераспределение бора в системе термический диоксид кремния-кремний// Журнал технической физики. - 2003. - Т. 73. - №. 5. - С. 57-63.

278. Miyake M., Harado H. Diffusion and Segregation of Low-Dose Implanted Boron in Silicon under Dry O 2 Ambient// Journal of The Electrochemical Society. - 1982. - Т. 129. - №. 5. -С. 1097-1103.

279. R. Durr, P. Pichler, H. Ryssel. On Limitations of Pair-Diffusion Models for Phosphorus Diffusion// Simulation of semiconductor devices and processes. - 1991. - Т. 4. С.103 - 111.

280. Eguchi S. et al. Comparison of arsenic and phosphorus diffusion behavior in silicongermanium alloys//Applied physics letters. - 2002. - Т. 80. - С. 1743.

281. H. Sato, K. Tsuneno, H. Masuda. Evaluation of two-dimensional transient enhanced diffusion of phosphorus during shallow junction formation// VLSI Process and Device Modeling, 1993. (1993 VPAD) 1993 International Workshop on. - 1993. - С. 86 - 87.

282. Fair R. B. Modeling of dopant diffusion during rapid thermal annealing// Journal of Vacuum Science & Technology A. - 1986. - Т. 4. - №. 3. - С. 926-932.

283. Sai-Halasz G. A., Harrison H. B. Device-grade ultra-shallow junctions fabricated with antimony// Electron Device Letters, IEEE. - 1986. - Т. 7. - №. 9. - С. 534-536.

284. Schaber H., Criegern R., Weitzel I. Analysis of polycrystalline silicon diffusion sources by secondary ion mass spectrometry// Journal of applied physics. - 1985. - Т. 58. - №. 11. - С. 40364042.

285. Deal B. E., Grove A. S. General relationship for the thermal oxidation of silicon// Journal of Applied Physics. - 1965. - Т. 36. - №. 12. - С. 3770-3778.

286. Massoud H. Z., Plummer J. D., Irene E. A. Thermal Oxidation of Silicon in Dry Oxygen Growth-Rate Enhancement in the Thin Regime I. Experimental Results// Journal of the Electrochemical Society. - 1985. - Т. 132. - №. 11. - С. 2685-2693.

287. Peng J. P., Chidambarrao D., Srinivasan G. R. Novel: A nonlinear viscoelastic model for thermal oxidation of silicon// COMPEL-The international journal for computation and mathematics in electrical and electronic engineering. - 1991. - Т. 10. - №. 4. - С. 341-353.

288. Pomp A. et al. Viscoelastic material behavior: models and discretization used in process simulator DIOS// Electron Devices, IEEE Transactions on. - 2000. - Т. 47. - №. 10. - С. 1999-2007.

289. Loiko K. V. et al. Experimental Study of Si3N4 Viscosity for Calibration of Stress-Dependent Models of Silicon Oxidation// Journal of the Electrochemical Society. - 1999. - Т. 146. -№. 11. - С. 4226-4229.

290. Senez V. et al. Two-dimensional simulation of local oxidation of silicon: calibrated viscoelastic flow analysis// Electron Devices, IEEE Transactions on. - 1996. - Т. 43. - №. 5. - С. 720731.

291. Senez V., Hoffmann T., Tixier A. Calibration of a two-dimensional numerical model for the optimization of LOGOS-type isolations by response surface methodology// Semiconductor Manufacturing, IEEE Transactions on. - 2000. - Т. 13. - №. 4. - С. 416-426.

292. Sharma A., Goswami M., Singh B. R. Optimization and Stress Analysis of Local Oxidation of Silicon (LOCOS) Process for Isolation// Communication Systems and Network Technologies (CSNT), 2013 International Conference on. - IEEE, 2013. - С. 736-740.

293. Isomae S. et al. Oxidation-induced stress in a LOCOS structure// Electron Device Letters, IEEE. - 1986. - Т. 7. - №. 6. - С. 368-370.

294. Hacker R., Hangleiter A. Intrinsic upper limits of the carrier lifetime in silicon// Journal of Applied Physics. - 1994. - Т. 75. - №. 11. - С. 7570-7572.

295. Schenk A., Krumbein U. Coupled defect-level recombination: Theory and application to anomalous diode characteristics// Journal of applied physics. - 1995. - Т. 78. - №. 5. - С. 3185-3192.

296. Van Overstraeten R., De Man H. Measurement of the ionization rates in diffused silicon p-n junctions// Solid-State Electronics. - 1970. - Т. 13. - №. 5. - С. 583-608.

297. Okuto Y., Crowell C. R. Threshold energy effect on avalanche breakdown voltage in semiconductor junctions// Solid-State Electronics. - 1975. - Т. 18. - №. 2. - С. 161-168.

298. Lackner T. Avalanche multiplication in semiconductors: a modification of Chynoweth's law// Solid-State Electronics. - 1991. - Т. 34. - №. 1. - С. 33-42.

299. Vecchi M. C., Rudan M. Modeling electron and hole transport with full-band structure effects by means of the spherical-harmonics expansion of the BTE// Electron Devices, IEEE Transactions on. - 1998. - Т. 45. - №. 1. - С. 230-238.

300. Bergner W. et al. Emitter-base breakdown: Measurement and simulation// Microelectronic Engineering. - 1992. - Т. 19. - №. 1. - С. 695-698.

301. Schenk A. Rigorous theory and simplified model of the band-to-band tunneling in silicon// Solid-State Electronics. - 1993. - Т. 36. - №. 1. - С. 19-34.

302. Hurkx G. A. M., Klaassen D. B. M., Knuvers M. P. G. A new recombination model for device simulation including tunneling// Electron Devices, IEEE Transactions on. - 1992. - Т. 39. - №. 2. - С. 331-338.

303. Masetti G., Severi M., Solmi S. Modeling of carrier mobility against carrier concentration in arsenic-, phosphorus-, and boron-doped silicon// Electron Devices, IEEE Transactions on. - 1983. -Т. 30. - №. 7. - С. 764-769.

304. Arora N. D., Hauser J. R., Roulston D. J. Electron and hole mobilities in silicon as a function of concentration and temperature// IEEE Transactions on Electron Devices. - 1982. - №. 2. -С. 292-295.

305. Reggiani S. et al. A Unified Analytical Model for Bulk and Surface Mobility in Si n-and p-Channel MOSFET's// Solid-State Device Research Conference, 1999. Proceeding of the 29th European. - IEEE, 1999. - Т. 1. - С. 240-243.

306. Klaassen D. B. M. A unified mobility model for device simulation—I. Model equations and concentration dependence// Solid-State Electronics. - 1992. - Т. 35. - №. 7. - С. 953-959.

307. Klaassen D. B. M. A unified mobility model for device simulation—II. Temperature dependence of carrier mobility and lifetime// Solid-State Electronics. - 1992. - Т. 35. - №. 7. - С. 961-967.

308. Klaassen D. B. M., Slotboom J. W., De Graaff H. C. Unified apparent bandgap narrowing in n-and p-type silicon// Solid-State Electronics. - 1992. - Т. 35. - №. 2. - С. 125-129.

309. Виноградов Р.Н., Дроздов Д.Г., Корнеев С.В. Результаты оптимизации комплементарного биполярного технологического процесса изготовления ИМС с использованием САПР TCAD// Твердотельная электроника. Сложные функциональные блоки РЭА. Материалы VII научно-технической конференции. Москва: МНТОРЭС им. А.С. Попова, 2008. С. 51-53.

310. Дроздов Д.Г., Евстигнеев Д.А., Савченко Е.М. Оптимизация параметров слоев мощного СВЧ транзистора // Материалы научно-технической конференции: «Твердотельная электроника. Сложные функциональные блоки РЭА». - М.: МНТОРЭС им. А.С.Попова. - 2009.

311. Виноградов Р. Н., Дроздов Д. Г., Корнеев С. В. Оптимизация комплементарного биполярного технологического процесса изготовления ИМС с использованием САПР ТСАD// Электронная техника. - 2009. - №. 1. - С. 58-64.

312. Sutardja P., Oldham W. G., Kao D. B. Modeling of stress-effects in silicon oxidation including the non-linear viscosity of oxide// Electron Devices Meeting, 1987 International. - IEEE, 1987. - Т. 33. - С. 264-267.

313. Katsumata Y. et al. Stress analysis of trench isolation structure in advanced bipolar LSIs// Bipolar Circuits and Technology Meeting, 1991., Proceedings of the 1991. - IEEE, 1991. - С. 271-274.

314. De Pestel F. et al. Deep trench isolation for a 50 V 0.35 pm based smart power technology// European Solid-State Device Research, 2003. ESSDERC'03. 33rd Conference on. - IEEE, 2003. - С. 191-194.

315. Krimmel E. F. et al. Si Silicon: Silicon Nitride in Microelectronics and Solar Cells. -

1991.

316. Свидетельство о государственной регистрации топологии интегральной микросхемы № 2013630144 «Радиационно-стойкий широкополосный усилитель 1324УВ6» (ИМС 1324УВ6У). Авторы: Савченко Е.М., Першин А.Д., Будяков А.С., Вагин А.В., Пронин А.А., Дроздов Д.Г.

317. Свидетельство о государственной регистрации топологии интегральной микросхемы № 2013630143 «Радиационно-стойкий четырёхканальный источник тока 1348ЕТ2» (ИМС 1348ЕТ2). Авторы: Савченко Е.М., Мартынов А.А., Будяков А.С., Вагин А.В., Пронин А.А., Дроздов Д.Г., Зайцев А.А.

318. Свидетельство о государственной регистрации топологии интегральной микросхемы № 2015630070 «Радиационно-стойкий квадратурный модулятор 1324МП2» (ИМС 1324МП2). Авторы: Савченко Е.М., Будяков А.С., Мельничук С.А., Пронин А.А., Дроздов Д.Г., Гаранович Д.И.

319. Ф.Ф. Комаров, О.В. Мильчанин, Т.Б. Ковалева, В.А. Солодуха, Я.А. Соловьев, А.С. Турцевич. Низкотемпературный метод формирования контактного слоя силицида платина для силовых диодов Шоттки// Сборник докладов Национальной академии наук Беларуси, Март -апрель 2013, Том 57, № 2, С. 38 - 42.

320. http://ivkon8.narod.ru/MagPresentation.pdf

321. Свидетельство о государственной регистрации топологии интегральной микросхемы № 2012630043 «Широкополосный пассивный СВЧ смеситель А4505» (ИМС А4505). Авторы: Будяков А.С., Вагин А.В., Дроздов Д.Г., Мельничук С.А., Пронин А.А., Савченко Е.М.