Разработка подсистемы САПР тестопригодного проектирования СБИС и МЭА тема диссертации и автореферата по ВАК РФ 05.13.12, кандидат технических наук Рыбаков, Василий Владимирович

• Рыбаков, Василий Владимирович
• кандидат технических наук
• 1998

Оглавление диссертации кандидат технических наук Рыбаков, Василий Владимирович

Оглавление

Введение

Глава 1 Постановка задач исследования

1.1 Объект исследования

1.2 Классификация подходов, методов и стандартов обеспечения тестопригодности микроэлектронной аппаратуры (МЭА)

1.3 Международный опыт применения стандарта обеспечения тестопригодности IEEE 1149.1 (JTAG)

1. 4 Выводы по главе 1

Глава 2 Разработка алгоритмического обеспечения и маршрутов

тестирования JTAG-тестопригодной МЭА

2.1 Разработка специализированной системы моделей тестопригодной

МЭА для задач тестирования

2.2 Разработка алгоритмического обеспечения JTAG-тестирования

2.3 Разработка маршрутов тестирования МЭА с использованием средств обеспечения тестопригодности

2.4 Выводы по главе 2

Глава 3 Разработка комплекса средств подсистемы САПР обеспечения тестопригодности (ПСОТ) МЭА и проекта системы JTAG-мониторинга и тестирования МЭА ответственного применения

3.1 Разработка комплекса средств ПСОТ МЭА

3.2 Разработка' проекта системы JTAG-мониторинга и тестирования МЭА 124 ответственного применения

3.3 Результаты внедрения и апробация разработок

3.4 Выводы по главе 3

Выводы

Библиография диссертации

Приложение 1. Методология стандарта тестопригодного проектирования

МЭА IEEE 1149.1 (JTAG)

Введение диссертации (часть автореферата) на тему «Разработка подсистемы САПР тестопригодного проектирования СБИС и МЭА»

Введение

Современное развитие микроэлектроники характеризуется двумя тенденциями: постоянным уменьшением геометрических размеров изделий и ростом их сложности. Это приводит к резкому усложнению процесса диагностирования микроэлектронной аппаратуры (МЭА).

Традиционный подход к осуществлению диагностирования, базирующийся на концепции создания преимущественно внешней по отношению к объекту подсистемы диагностирования, обладает рядом достоинств. Среди них снижение затрат за счет использования одних и тех же аппаратных средств для диагностирования многих изделий, возможность относительно независимой модернизации средств диагностирования, универсальность применяемого оборудования и методик. Вместе с тем с ростом сложности изделий все более отчетливо проявляются слабые стороны такого подхода.

Прежде всего следует отметить известную проблему "сторожа над сторожем", суть которой в том, что в процессе производства новых изделий приходится пользоваться диагностическим оборудованием, построенном на старой элементной базе, возможности которой ниже, чем у вновь производимой. Другой проблемой является связанное с повышением степени интеграции снижение доступности внутренних точек объекта диагностирования. При использовании системы диагностирования, центр тяжести в которой перенесен на внешние средства, предполагается возможность расширенного физического доступа к диагностическим точкам. Такая возможность обеспечивается, в частности, методами, связанными с использованием зондовых установок. Однако эти установки имеют вполне определенные физические ограничения конструктива, тесно связанные с обеспечиваемыми этим конструктивом электрическими характеристиками. Так, при сближении зондов, а следовательно, и соответствующих номинально независимых сигнальных каналов, возрастает их взаимовлияние в смысле наводимого заряда, возникновения дополнительных паразитных емкостей и индуктивностей. Все это приводит к возникновению предела частоты подаваемых на объект воздействий

и, как следствие, к невозможности реализации диагностирования на предельных рабочих частотах. Кроме того, переход на технологию поверхностного монтажа приводит к тому, что некоторые важные диагностические точки сложного изделия становятся принципиально недоступными для традиционных внешних средств диагностирования.

В силу вышеизложенного особую актуальность имеет поиск

новых подходов к решению задачи диагностирования МЭА.

Эффективное решение в этой области должно отвечать ряду критериев, к числу которых относятся

— возможность обеспечения масштабируемости системы диагностирования при переходе с уровня компонентов (СБИС) на уровень систем (МЭА);

— выравнивание технического уровня системной логики МЭА и средств, используемых для ее диагностики;

— стандартизация способов доступа к разнородным средствам обеспечения диагностируемости.

Всем этим требованиям отвечает подход, определяемый системой международных стандартов IEEE 114 9.x. Эти стандарты регламентируют построение тестопригодных схем МЭА и ее компонентов. В частности, стандарт 1149.1 (JTAG) [1] определяет требования к архитектуре цифровых СБИС и типовых элементов замены (ТЭЗов) МЭА. Из получающихся при выполнении требований стандарта JTAG тестопригодных ТЭЗов строится тестопригодная аппаратура в соответствии со стандартом 1149.5, который регламентирует построение специальной тестовой шины с архитектурой "master-slaves", где в качестве ведущего может использоваться как внешнее тестовое оборудование, так и выделенная часть самой тестируемой аппаратуры. Стандарт 114 9.4 представляет собой распространение методологии обеспечения тестопригодности на случай цифроаналоговой аппаратуры.

Все упомянутые стандарты находятся на разных стадиях проработки и утверждения. Исторически первым (в 1990 году) был официально принят стандарт 1149.1. В общей сложности он развивается и применяется в течение десяти лет крупнейшими

производителями СБИС и МЭА, среди которых Philips, HP, Intel, Motorola, DEC, MIPS, SUN. Большинство производимых в настоящее время этими фирмами интегральных схем имеют встроенные JTAG-средства той или иной функциональной мощности [2-9]. Таким образом, этот стандарт стал стандартом de facto в мировой микроэлектронной индустрии [10-11] . Вместе с тем в стандарте JTAG нашли отражение основные общие черты методологии всего семейства стандартов обеспечения тестопригодности. Поэтому при разработке систем обеспечения тестопригодности МЭА в первую очередь должна быть обеспечена поддержка именно методологии JTAG.

Современный период развития отечественной микроэлектроники характеризуется расширением применения зарубежных СБИС и ультраСБИС. Это означает, что в отечественной МЭА возникают потребности и возможности совместного использования отечественной и импортной элементной базы. При этом возможности эффективного построения надежной МЭА в значительной степени определяются совместимостью отечественных и импортных СБИС, в том числе по критериям и правилам тестопригодности, что обусловливает актуальность темы настоящей работы.

Техническая актуальность разработки отечественной версии комплекса средств поддержки обеспечения тестопригодности определяется несколькими моментами, а именно :

— отсутствием отечественного аналога разработанной системы;

— высокой стоимостью и отсутствием методической поддержки зарубежных программно-аппаратных комплексов, являющихся аналогами разработанной отечественной версии;

— значительными техническими проблемами и высокой стоимостью реализации тестирования ТЭЗов современной МЭА в условиях применения только традиционных методов, основанных на обеспечении прямого физического доступа к диагностическим точкам.

В виду вышеизложенного целью диссертационной работы

является исследование методов построения тестопригодной МЭА и разработка подсистемы САПР тестопригодного проектирования СБИС и МЭА.

В ходе выполнения работы ставились и решались следующие задачи:

1. Совместный анализ структуры современной МЭА и задач ее тестирования.

2 . Анализ существующих методов и стандартов обеспечения тестопригодности.

3. Разработка алгоритмического обеспечения синтеза тестов тестопригодных ТЭЗов МЭА.

4 . Разработка функциональной и структурной моделей подсистемы САПР обеспечения тестопригодности (ПСОТ) СБИС и МЭА.

5. Разработка программно-аппаратного комплекса средств ПСОТ.

6. Разработка проекта системы обеспечения тестирования и мониторинга ТЭЗов МЭА ответственного применения на основе методологии СГТАС.

Научная новизна результатов работы заключается в следующем:

применительно к решению задачи синтеза тестов разработана методика перехода от традиционной схемотехнической модели тестопригодного ТЭЗа МЭА, имеющей квадратичную сложность от его размера, к специализированной модели, сложность которой растет линейно от размера ТЭЗа;

разработан алгоритм тестирования межсоединений ¿ТАС-тестопригодных ТЭЗов МЭА, обеспечивающий минимальную по сравнению с известными аналогами длину теста при сохранении его диагностических способностей;

показана возможность и разработан метод построения полного теста обрывов межсоединений полностью СГТАС-тестопригодного ТЭЗа МЭА при отсутствии информации о структуре его рабочих межсоединений (известны лишь типономиналы установленных СГТАС-СБИС и порядок их объединения в структуру граничного сканирования ТЭЗа);

разработаны функциональная и структурная модели подсистемы САПР обеспечения тестопригодности (ПСОТ) СБИС и МЭА

в соответствии с требованиями международного стандарта IEEE 1149.1 (JTAG).

Практическая Значимость работы состоит в том, что в ходе ее выполнения впервые разработана отечественная версия комплекса средств ПСОТ, ориентированного на обеспечение тестопригодности СБИС и МЭА. В его состав входят

программа экспресс-оценки различных конструктивных решений встроенных в СБИС средств обеспечения тестопригодности, с использованием которой была показана целесообразность применения JTAG-средств обеспечения тестопригодности в современных отечественных БМК;

специализированный тестер ТЭЗов МЭА, осуществляющий автоматическое построение полного теста и диагностику неисправностей межсоединений структурно описанного JTAG-тестопригодного ТЭЗа ;

оригинальная система методического обеспечения тестопригодного проектирования и тестирования МЭА.

Помимо этого в процессе выполнения диссертационной работы был предложен проект системы обеспечения тестирования и мониторинга ТЭЗов МЭА ответственного применения, основанной на использовании разработанной автором в среде стандартного САПР Cadence библиотеки макроблоков. Библиотека ориентирована на поддержку методологии JTAG и включает спецконтроллер, а также систему многофункциональных регистров, интегрируемых на уровне ТЭЗа и/или на уровне СБИС.

Работа состоит из введения, трех глав, выводов, списка использованной литературы и приложения.

Во введении кратко рассмотрено современное положение в области диагностирования МЭА и сформулирована цель работы.

Первая глава посвящена постановке задач работы и решению части этих задач, связанной с анализом объектов исследования и методов их диагностирования. По результатам анализа в качестве основного объекта дальнейшего исследования выбран ТЭЗ цифровой МЭА, а в качестве базового метода обеспечения его тестопригодности - метод, рекомендуемый стандартом JTAG. Этот

метод предполагает замену прямого физического доступа к тестовым точкам на косвенный последовательный доступ посредством структуры граничного сканирования. Высокая эффективность применения такого подхода подтверждена проведенным в работе анализом опыта ведущих мировых производителей МЭА и тестового оборудования.

На основе анализа рынка средств поддержки тестопригодности МЭА показана необходимость разработки соответствующих отечественных средств. Эта необходимость обусловливается достаточно высокой стоимостью имеющихся зарубежных аналогов (главным образом за счет дорогого программного обеспечения) и отсутствием в их структуре средств методической поддержки, необходимых отечественным пользователям.

Вторая глава посвящена разработке эффективного алгоритмического обеспечения тестирования ЛТАС-тестопригодных ТЭЗов цифровой МЭА. При этом рассматриваются:

- новая специализированная модель ЛТАС-тестопригоднбго ТЭЗа для задач тестирования и методика перехода к ней от обычно используемой более сложной схемотехнической модели;

- модели межсоединений ТЭЗа и их неисправностей;

структура разработанного алгоритма тестирования межсоединений ¿гТАС-тестопригодных ТЭЗов и диагностическая способность применяемых тестов;

- новый метод построения теста обрывов межсоединений СГТАб-тестопригодного ТЭЗа МЭА, выполненного по технологии поверхностного монтажа, в условиях отсутствия информации об структуре его рабочих межсоединений;

- возможные маршруты ЛАС-тестирования ТЭЗов МЭА.

Третья глава содержит описание разработанных средств подсистемы САПР обеспечения тестопригодности (ПСОТ) МЭА. Показана взаимосвязь этих средств через специализированную базу данных и подсистему методического обеспечения. Помимо сравнительно невысокой стоимости (порядка $2000 в базовом варианте) разработанная ПСОТ имеет ряд достоинств, к числу которых относятся:

- минимальная специальная аппаратурная часть;

- возможность использования в качестве управляющего тестированием центра практически любого РС-совместимого компьютера;

- использование эффективного алгоритмического обеспечения;

- всесторонняя методическая обеспеченность;

- русскоязычный интерфейс системы.

Третья глава также содержит описание разработанного проекта системы обеспечения тестирования и мониторинга ТЭЗов МЭА ответственного применения на основе методологии ¿"ТАС. Степень проработанности проекта определяется следующими достигнутыми результатами:

разработана библиотека ¿"ТАС-макроэлементов в базисе стандартной библиотеки с проектными нормами 0.5 мкм для поддержки ¿ТАС-ориентированного тестирования и мониторинга ТЭЗов МЭА;

выбран круг методов и разработана структура средств, обеспечивающих тестирование, самотестирование и мониторинг ТЭЗа типовой структуры;

- получена оценка относительной эффективности применения предлагаемой системы в реальной МЭА ответственного применения.

Заключительный раздел главы посвящен анализу результатов внедрения средств обеспечения тестопригодности в отечественную микроэлектронную индустрию.

Приложение содержит сформированное автором краткое изложение основных положений стандарта Л'ТАС.

Заключение диссертации по теме «Системы автоматизации проектирования (по отраслям)», Рыбаков, Василий Владимирович

Выводы

В ходе выполнения диссертационной работы были получены следующие основные результаты:

1. На основе анализа международного опыта показана перспективность использования стандарта IEEE 1149.1 (JTAG) и актуальность разработки подсистемы САПР в целях обеспечения тестопригодности отечественной МЭА и ее компонентов.

2. Применительно к решению задачи синтеза тестов разработана методика перехода от традиционной схемотехнической модели тестопригодного ТЭЗа МЭА, имеющей квадратичную сложность от его размера, к специализированной модели, сложность которой растет линейно от размера ТЭЗа.

3. Разработан алгоритм тестирования межсоединений JTAG-тестопригодных ТЭЗов МЭА, обеспечивающий минимальную по сравнению с известными аналогами длину теста при сохранении его диагностических способностей.

4 . Показана возможность и разработан метод построения полного теста обрывов межсоединений JTAG-тестопригодного ТЭЗа в условиях отсутствия информации о структуре его рабочих межсоединений (известны лишь типономиналы JTAG-СБИС ТЭЗа и порядок их объединения в структуру граничного сканирования ТЭЗа).

5. Разработаны функциональная и структурная модели подсистемы САПР обеспечения тестопригодности (ПСОТ) СБИС и МЭА в соответствии с требованиями международного стандарта IEEE 1149.1 (JTAG).

6. Разработана отечественная версия комплекса средств ПСОТ, ориентированного на обеспечение JTAG-тестопригодности СБИС и МЭА. В его состав входят: программа экспресс-оценки различных конструктивных решений встроенных в СБИС средств обеспечения тестопригодности, с использованием которой была показана целесообразность включения JTAG-средств обеспечения тестопригодности в современные отечественные БМК ; специализированный тестер ТЭЗов МЭА, осуществляющий, автоматическое построение полного теста и диагностику неисправностей межсоединений структурно описанного JTAG-тестопригодного ТЭЗа ; система методического обеспечения тестопригодного проектирования и тестирования МЭА, ориентированная на отечественных пользователей.

5. Разработан проект системы обеспечения тестирования и мониторинга ТЭЗов отечественной МЭА на основе методологии JTAG. Аппаратурная реализация системы основана на использовании разработанной автором в среде стандартного САПР Cadence библиотеки макроблоков. Библиотека включает спецконтроллер, а также систему многофункциональных регистров, интегрируемых на уровне ТЭЗа и/или на уровне СБИС.

Полученные в ходе работы результаты использовались в ряде проектов по созданию, отладке и тестированию отечественной МЭА, применяемой в системах телекоммуникации и медицинской диагностики, а также в ходе работы над проектом отраслевого стандарта "Микросхемы интегральные. Обеспечение качества в процессе разработки. Требования к системе качества разработки и порядку ее аттестации"

Список литературы диссертационного исследования кандидат технических наук Рыбаков, Василий Владимирович, 1998 год

Библиография диссертации

1. IEEE Std. 1149.1 -1990 Standard Test Access Port and Boundary-Scan Architecture // IEEE. -1990. -200p.

2. Intel. Microprocessors. Volume I // Intel. -1992. -400p.

3. Advance Micro Devices. Product Selector Guide // AMD. -1994. -100р.

4. Hewlett Packard. Test & Measurement Catalog // HP. -1997. -7 OOp.

5. Motorola. Product Overview // Motorola. -1994. -150p.

6. G.Marven, G.Ewers. Digital Signal Processing // Texas Instruments. -1993. -233p.

7. Siemens. 1С for Communication. Product Overview // 1994. -213p.

8. Philips Semiconductors. Concise Catalogue 1995 // Philips. -1995. -300p.

9. OKI Semiconductor. JTAG Boundary Scan for 0.8fj,m and 0.5|am SOG and CSA Technologies // http://www.okisemi.com/ public/nf/intro-114 0.html

10. JI.A. Закревский, Е.П. Калоша, И.В. Качан, Н.Н. Хаткевич, В.П. Ярмолик. Метод граничного сканирования и его использование для тестирования цифровых устройств // Автоматика и телемеханика. -1994. -№1. -С.3-31.

11. M.M.V.Tegethoff, K.P.Parker. IEEE Std P1149.1 : Where are we ? Where From Here? // Design & Test.- Vol.12, No.2. -1995. -P.53-59.

12. Байда Н.П., Кузьмин И.В., Шпилевой В.Т. Микропроцессорные системы поэлементного диагностирования РЭА. - М.: Радио и связь, 1987. -256с.

13. Основы технической диагностики / Карибский В.В., Пархоменко П.П., Согомонян Е.С., Халчев В.Ф.; Под ред. П. П. Пархоменко. - М.: Энергия, 1976. -462с.

14 . Артамонов С.Д., Кривошапко, В.М., Левицкий Д.О., и др .

Методы и средства тестирования КМОП БИС. - М.: Радио и связь, 1993, -250с.

15. КаЗеннов Г.Г., Кривошапко В.М., Левицкий Д.О. Место задач технической диагностики в САПР БИС // САПР БИС: Сб.науч.тр. -М.: МИЭТ, 1990. -С.93-106.

16. Вейцман И.Н. Диагностирование КМОП БИС // Теория, методы и средства диагностирования дискретных устройств и систем на современной элементной базе: Сб. тр. - JI. : ЛМИ, 1988. -С. 10-12.

17. Пархоменко П. П. О классификации понятий в области избыточности // Принципы обеспечения отказоустойчивости многопроцессорных вычислительных систем: Сб.тр. - М.: ИПУ, 1987. -С.5-7.

18. Микони С.В. Проблемы стандартизации в области диагностирования функционально - сложных изделий микроэлектроники // Электронная техника. Сер.8. -1983. -Вып.З. -С.12-22.

19. G.Swan, Y.Trivedi, D.Wharton. crosscheck - A Partial Solution for ASIC Testability // ITC. -1989. -P.903-908.

20. J. Andrews. IEEE 1149.1 Applied to Mixed TTL - ECL and Differential Logic // ITC. -1992. -P.91-95.

21. M.Jarwala. Design for Test Approaches to Mixed-Signal Testing // ITC. -1992. -P.555.

22. Military and Commercial Test Standards // Test & Measurement World. -July 1996. -P.151-157.

23. D.Landis, C.Hudson, P.McHugh. Applications of the IEEE P1149.5 Test and Maintenance Bus // ITC. -1992. -P.984-993.

24. D.Romanchik. Use Boundary Scan for System Test // Test & Measurement World. -December 1994. -P.27-30.

25. W.C.Bruce, M.G.Gallup, G.Giles, T.Munns. Implementing 1149.1 on CMOS Microprocessors // ITC. -1992. -P.999-1007.

26. Intel. Product Overview // Intel. -1994. -150p.

27. R4000 User's Manual // MIPS. -1993.

28. Intel PLDshell Plus. User Guide V3.1 // Intel. -1993. -165p.

29. Switch to Boundary Scan // Product catalogue & Application manual. -Goepel Electronic, 1995. - 55p.

30. W.T.Daniel. Design Verification of a High Density Computer using IEEE 1149.1 // ITC. -1992. -P.84-90.

31. B.Johnson. Boundary S can Eases Test of New Technologies // Test & Measurement Europe. -Autumn 1993. -P.25-30.

32. P.Hansen. Testing Conventional Logic and Memory Clusters Using Boundary-Scan Devices as Virtual ATE Channels // ITC. -1989. -P.166-173.

33. A.Hassan, V.K.Agarwal, J.Rajski, B.N.Dostie. Testing of Glue Logic Interconnects using Boundary Scan Architecture // ITC. -1989. -P.700-711.

34. S.C.Hilla. Boundary Scan Testing for Multicip modules // ITC. -1992. -P.224-231.

35. The SCOPE™ Products from Texas Instruments // Texas Instruments. -1992.

36. W.D.Ballew, L.M.Streb. Board-Level Boudary-Scan // ITC. -1989. -P.182-189.

37 J.M. Goldberg. The future is self-test // Test & Measurement World. -February 1996. -P.22-26.

38. Y.Zorian, V.K.Agarwal. Optimizing Error Masking in BIST by Output Data Modification // Journal of Electronic Testing. - №1. -P.59-71.

39. D.R.Aadsen, H.N.Scholz, Y.Zorian. Automated BIST for regular structures embedded in ASIC devices // AT&T Technical Journal. -May/June 1990. -P.97-109.

40. C.J.Lin, Y.Zorian, S.Bhawmik. PSBIST : A Partial-Scan Based Built-in Self-Test Scheme // ITC. -1993. -P.507-516.

41. Y.Zorian. A Distributed BIST Control Scheme for Complex VLSI Devices // ITC. -1993. -P.4-9.

42. Y.Zorian, A.Ivanov. An Effective BIST Scheme for ROM's // IEEE Transactions on computers. -Vol.41. -NO.5. -May 1992. -P.646-653.

43. J.S.Matos, F.S.Pinto, J.M.M.Ferreira. A Boundary Scan Test Controller for Hierarchial BIST // ITC. -1992. -P.217-223.

44. M.Lubaszewski, B.Courtois. On the design of self-checking boundary scannable boards // ITC. -1992. -P.372-381.

45. В.Nadeau-Dostie, D.Burec, A. S.M. Hassan. ScanBist : A Multifrequency Scan-Based BIST Method // Design & Test. -Spring 1994. -P.7-17.

46. S.Vining. Tradeoff Decisions Made for P1149.1 Controller Design // ITC. -1989. -P.47-54.

47. К.T.Kornegay, R.W.Brodersen. An Architecture for a Reconfigurable IEEE 1149.n Master Controller Board // ITC. -1992, p.978-983.

48. SCANTEST Family. IEEE-1149.1 and IEEE 1149.5 Boundary-Scan Test Products for Development, Manufacturing and Service // Corelis Inc./JTAG Technologies B.V., 1994. - 100р.

49. A.Holliday, G.Young, A.Crouch. Prototype testing simplified by scannable buffers and latches // ITC. -1989. -P.174-181.

50. M.S.Abadir, A.R.Parikh, P.A.Sandborn, K.Drake, Linda Bal.

Analyzing Multichip Module Testing Strategies // Design & Test. -Spring 1994. -P.40-52.

51. Кривошапко B.M. , Рыбаков В.В. Тестирование межсоединений микроэлектронной аппаратуры с помощью JTAG-средств // Электронная промышленность. -1995. -№6. -С.59-61.

52. W.-C.Her, L.-M.Jin, Y.El-Zig. An ATPG Driver Selection Algorithm for Interconnect Test with Boundary Scan // ITC. -1992, -P.382-388.

53. L.Whetsel. A Proposed Method of Accessing 1149.1 in Backplane Environ // ITC. -1992. -P.206-216.

54. Пархоменко П.П., Согомонян Е.С. Основы технической диагностики. -М.: Энергия, 1981. -Ч.2. -320с.

55. Кривошапко В.М., Левицкий Д.О. Основы технической диагностики БИС. / Под ред. Г.Г. Казеннова. - М.: МИЭТ, 1987. -95с.

56. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. - М.: Радио и связь, 1989. -208с.

57. Кривошапко В.М., Теленков В.В., Левицкий Д.О. Надежность и контролепригодность КМОП матричных БИС // Моделирование отказов

ИЭТ: Сб.науч.тр. - М.: МИЭТ, 1989. -С.8-9.

58. Кривошапко В.М., Левицкий Д.О., Скиталинский К.Т. Повышение контролепригодности МБИС на основе автоматического формирования полного или неполного путей сканирования // САПР БИС: Сб.науч.тр. - М.: МИЭТ, 1989. -С.20-23.

59. Кривошапко В.М., Скиталинский К.Т., Левицкий Д.О. Повышение тестовой контролепригодности последовательностных БИС произвольной логики // Вестник высшей школы. -1991. -N3 . -С.33-44.

60. Кривошапко В.М., Левицкий Д.О. Синтез логико - динамических тестов КМОП БИС и их проектов // Автоматика и телемеханика. -1990. -N9. -С.66-77.

61. Карибский В.В., Лубков Н.В. Вопросы оценки надежностных показателей многопроцессорных вычислительных систем. // Принципы обеспечения отказоустойчивости многопроцессорных вычислительных систем: Сб.тр. - М.: ИПУ, 1987. -С.40-50.

62. Малышенко Ю.В., Чипулис В.П., Шаршунов С.Г. Автоматизация диагностирования электронных устройств. - М.: Энергоатомиздат, 1986. -216с.

63. Горяшко А.П. Синтез диагностируемых схем вычислительных устройств. - М.: Наука, 1987. -288с.

64. Святский А.Б., Данилов Г.А., Шмид A.B. Система автоматизированного проектирования БИС и ЭВМ // Итоги науки и техники. Сер. Техническая кибернетика. -1986. -т.25. -С.3-86.

65. Халчев В.Ф. Повышение контролепригодности дискретных устройств. Состояние проблемы // Измерение, контроль, автоматизация. -1980. -N1-2(23-24). -С.25-31.

66. Литиков И.П. Кольцевое тестирование цифровых устройств. -М.: Энергоатомиздат, 1990. -80с.

67. Аксенова Г.П., Халчев В.Ф. Метод параллельно-последовательного самотестирования СБИС на основе декомпозиции // Автоматика и телемеханика. -1991. -N4. -С.33-44.

68. Каравай М.Ф., Согомонян Е.С. Анализ надежностных характеристик самопроверяемых избыточных структур // Автоматика и телемеханика. -1979. -N8. -С.105-119.

69. Кривошапко В.М., Вихров O.A. Анализ методов обеспечения самодиагностируемости БИС // САПР БИС: Сб.науч.тр. - М.: МИЭТ, 1990. -С.106-113.

70. Кривошапко В.М. Анализ подходов к обеспечению контролепригодности БИС // САПР БИС: Сб. науч. тр. - М.: МИЭТ, 19 91, с. 11-22.

71. Скиталинский К.Т., Кривошапко В.М. Совмещение различных методов повышения контролепригодности и самодиагностируемости БИС и РЭА // САПР БИС: Сб.науч.тр. - М.: МИЭТ, 1991. -С.88-99.

72. N.Jarwala, C.W.Yau. A New Framework for Analyzing Test Generation and Diagnosis Algorithms for Wiring Interconnects // ITC. -1989. -P.63-70.

73. K.Sawada, S.Kayano. AnEvaluation of IDDQ Versus

Conventional Testing for CMOS Sea-of-Gate IC's // ITC. -1992. -P.158-167.

74. R.Perry. IDDQ Testing in CMOS Digital ASIC's - Putting It All Together // ITC. -1992. -P.151-157.

75. P.C.Maxwell, R.C.Aitken, V.Johansen, I.Chiang. The

Effectivness of Iddq Functional and Scan Tests : How many Faults Coverages Do We Need ? // ITC. -1992. -P.168.

76. R.K.Gulati, W.Mao, D.K.Goel. Detection of "undetectable" faults using IDDQ testing // ITC. -1992. -P.770-777.

77. C.W.Yau, N.Jarwala. A Unified Theory for Designing Optimal Test Generation and Diagnosis Algorithms for Board Interconnects // ITC. -1989. -P.71-77.

78. J.M.M.Ferreira, M.G.Gericota, J.L.Ramalho, G.R.Alves. BIST for 1149.1-compatible boards : a low-cost and maximum-flexibility solution // ITC. -1993. -P.536.

79. D.L.Landis. A Self-Test System Architecture for Reconfigurable WSI // ITC. -1989. -P.275-282.

80. F.Brglez, C.Gloster, G.Kedem. Hardware-Based Weighted Random Pattern Generation for Boundary Scan // ITC. -198 9. -P.264-274.

81. A.T.Dahbura, M.U.Uyar, C.W.Yau. An Optimal Test Sequence for the JTAG/IEEE P1149.1 Test Access Controller // ITC. -1989. -P.55-62.

82. Рыбаков В.В., Буссель Ю.А. Универсальный программно-аппаратный комплекс проектирования, тестирования и отладки JTAG-тестопригодного микроэлектронного оборудования // Тезисы межвузовской научно-технической конференции "Микроэлектроника и информатика - 97". - М.: МИЭТ, 19 97.

83. Антонов А.А., Исмагилов А.А. , Кривошапко В.М., Рыбаков В.В.

Диагностирование цифровой аппаратуры с помощью JTAG-средств // Тезисы международной школы-семинара "Перспективные системы управления на железнодорожном, промышленном и городском транспорте". - Алушта, 1995.

84. Кривошапко В.М., Рыбаков В.В. Специализированный JTAG-тестер межсоединений печатных плат // Известиях высших учебных заведений. Электроника. -1997. -№2. -С.68-7 6.

85. Рыбаков В.В., Жирнов Д.В., Кривошапко В.М. Обучающая система по тестопригодному проектированию СБИС и РЭА // Тезисы XVIII межреспубликанской школы-семинара по технической диагностике и технологии банковских расчетов. - Пермь, 1994.

86. V.M.Krivoshapko. Testing and the Russian Semiconductor Industry // -III- Manufacturing Test Conference, SEMIWEST -94. - San-Francisco, 1994. -24p.

87. OCT Микросхемы интегральные. Обеспечение качества в процессе разработки. Требования к системе качества разработки и порядку ее аттестации (проект). - ЦНИИ-22, Мытищи, 1994.