Разработка отказоустойчивого спецпроцессора цифровой обработки сигнала, функционирующего в полиномиальной системе классов вычетов тема диссертации и автореферата по ВАК РФ 05.13.01, кандидат наук Саркисов, Артём Брониславович

• Саркисов, Артём Брониславович
• кандидат наук
• 2017

Оглавление диссертации кандидат наук Саркисов, Артём Брониславович

ОГЛАВЛЕНИЕ

Введение

Глава 1. Анализ отказоустойчивых вычислительных систем цифровой обработки сигналов. Разработка и постановка задачи диссертационных исследований

1.1 Основные сферы применения методов и алгоритмов цифровой обработки сигналов

1.2 Разработка и исследование математической модели отказоустойчивой вычислительной системы цифровой обработки сигналов

1.3 Основные сферы применения системного анализа

1.4 Системный анализ альтернатив повышения скорости цифровой обработки сигналов

1.5 Системный анализ альтернатив повышения отказоустойчивости вычислительных систем цифровой обработки сигналов

1.6 Математическая постановка задачи исследований

Выводы

Глава 2. Разработка нейросетевых алгоритмов выполнения модульных операций в коде ПСКВ

2.1 Принципы работы отказоустойчивой вычислительной системы цифровой обработки сигнала в ПСКВ

2.2 Разработка нейросетевого алгоритма многоразрядного сложения

по модулю два

2.3 Разработка алгоритма выполнения модульной операции умножения по модулю

Выводы

Глава 3. Разработка алгоритмов выполнения немодульных операций для спецпроцессора ЦОС класса вычетов

3.1 Прямое преобразование из позиционной системы счисления в полиномиальную систему классов вычетов

3.2 Обратное преобразование полиномиального кода классов вычетов в позиционный код

3.3 Разработка алгоритма расширения системы оснований ПСКВ и

его схемная реализация

3.4 Разработка алгоритма коррекции ошибок в кодах ПСКВ на осно-

ве расширения числа оснований

Выводы

Глава 4. Разработка отказоустойчивой параллельной системы

цифровой обработки сигналов с реконфигурируемой структурой

4.1 Метод реконфигурации непозиционной системы ЦОС, базирующийся на обменных операциях

4.2 Разработка алгоритма пересчета ортогональных базисов при перераспределении вычислительной нагрузки в условиях отказов

4.3 Разработка параллельной непозиционной системы цифровой

обработки сигналов с реконфигурируемой структурой

Выводы

Заключение

Список литературы

Приложения

СПИСОК ИСПОЛЬЗУЕМЫХ СОКРАЩЕНИЙ

ЦОС - цифровая обработка сигналов;

ВС - вычислительная система

СП - специализированный процессор;

ПСС - позиционная система счислений;

ПСКВ - полиномиальная система классов вычетов;

ДПФ - дискретное преобразование Фурье;

БПФ - быстрое преобразование Фурье;

ОДПФ - обратное дискретное преобразование Фурье;

КТО - Китайская теорема об остатках;

СнК - система на кристалле;

СОК - система остаточных классов;

НС - нейронная сеть;

ПЭ - процессорный элемент;

ОПС - обобщенная полиадическая система;

ТЧП - теоретико-числовое преобразование;

НМА - научно-методический аппарат;

ПК - показатели качества;

СА - системный анализ;

ОУ - отказоустойчивость;

СМ - систолический массив

МСМ - многоканальная систолическая матрица;

ЧСМ - чисто-систолическая матрица

DSP - процессор цифровой обработки сигналов;

MIMD - множественный поток команд множественный поток данных.

Введение диссертации (часть автореферата) на тему «Разработка отказоустойчивого спецпроцессора цифровой обработки сигнала, функционирующего в полиномиальной системе классов вычетов»

ВВЕДЕНИЕ

Достичь максимально возможных показателей эффективности современных систем обработки и передачи данных возможно лишь за счет широкомасштабного применения информационных технологий. При этом достижение данных показателей возможно только путем поиска новых подходов по применению специализированных вычислительных систем (ВС) - спецпроцессоров (СП). Использование СП обусловлено тем, что каждая сфера, где применяются современные информационные технологии, предъявляет специфические требования. Эти требования во многом определяют не только состав и структуру вычислительной системы, но и также вид математических моделей, которые используются в этих информационных технологиях. Это наиболее наглядно проявляется при построении систем цифровой обработки сигналов (ЦОС).

В последние годы наблюдается тенденция по более широкому применению методов ЦОС в самых разных сферах. Это связано с тем, что использование специализированных процессоров в ЦОС обеспечивает во многих случаях достаточно хорошие показатели качества. Использование методов ЦОС позволяет достичь хороших показателей в области обеспечения помехоустойчивости связи, обеспечивая при этом достаточно простое и надежное сопряжение подсистем первичной и вторичной обработки сигналов. Кроме того, применение методов ЦОС способствует максимальному извлечению данных из принятого сигнала, подверженного воздействию помех при передаче по каналу связи.

Во многом сфера применения методов цифровой обработки сигналов оказывает существенное воздействие на показатели качества обработки сигналов. Именно сфера применения предопределяет скоростные и точностные параметры специали-зированых процессоров, используемых в цифровой обработке сигналов. В зависимости от требований, предъявляемым к обработке сигналов, определяется разрядность обрабатываемых отсчетов, а также их количество. Кроме того, частотный диапазон обрабатываемого сигнала определяет требования, которые предъявляются к скоростным характеристикам СП ЦОС. Это приводит к необходимости осуществления параллельных вычислений при выполнении ЦОС в реальном масштабе времени. Поэтому в настоящее время нашли применение системы на кристалле (СнК), которые используют многоядерную платформу. Так для обеспечения производительности ЦОС равной 4000 мбьорб, в систему на кристалле 1892ВМ10Я была

использована трехядерная гетерогенная платформа, MIMD-типа. С целью дальнейшего повышения скорости выполнения алгоритмов ЦОС при обработке изображения в сигнальном микропроцессоре 1892ВМ7Я увеличили число ядер-DSP до четырех. В результате была получена высокопроизводительная ВС цифровой обработки информации с переменными форматами данных [96].

Следует отметить, что стремление в максимальной степени обеспечить современные требования к качеству обработки сигналов привели к тому, что специализированные ВС ЦОС становятся все более сложными системами. А это в свою очередь негативно сказывается на надежности работы таких систем. При этом среднее время ликвидации последствий сбоев и отказов в работе специализированных процессоров ЦОС превышает на несколько порядков среднюю продолжительность выполнения одной задачи [46].

Таким образом, налицо следующее противоречие. Повышение требований к производительности специализированных ВС ЦОС, с одной стороны, требует от разработчиков все шире применять параллельные методы цифровой обработки сигналов, а с другой стороны, при этом снижается надежность работы таких СП ЦОС из-за увеличения частоты возникновения отказов и сбоев, которое приводит к выходу из строя такой специализированной вычислительной системы ЦОС.

Эффективно решить такое противоречие возможно, если обеспечить устойчивость к отказам для параллельных специализированных вычислительных систем ЦОС. В работе [93] представлены два типа подхода к обеспечению отказоустойчивости вычислительных систем. В основу первого подхода положены методы, которые позволяют обеспечить устойчивость в полном (fail-safe) виде. Такие системы получили название fail-safe fault-tolerant system. В отказоустойчивых системах, использующих первые методы противодействия отказам, ВС в полном объеме сохраняет свои показатели качества функционирования.

В основу второго подхода положены методы, которые позволяют обеспечить устойчивость в неполном (fail-soft) виде. То есть возникновение отказа приводит к снижению основных показателей функционирования такой системы. Такие отказоустойчивые системы получили название fail-soft fault-tolerant system. Второй подход к обеспечению отказоустойчивости является более перспективным, так как позволяет за счет амортизации отказов сохранять вычис-

лительной системе возможность выполнять свой функционал, но при снижении в пределах показателей качества. Другими словами, такая вычислительная при возникновении последовательность отказов будет постепенно реконфигуриро-вать свою структуру, что приведет к снижению ее эффективности, но в допустимых пределах. Поэтому в диссертационной работе будет рассмотрен такой вид отказоустойчивости для специализированных процессоров ЦОС.

Поэтому разработка отказоустойчивых специализированных параллельно-конвейерных ВС ЦОС, осуществляющих цифровую обработку сигналов в реальном масштабе, является актуальной задачей.

Очевидно, что решить задачу, которая бы позволила одновременно обеспечить высокие скоростные и надежностные показатели для специализированных систем ЦОС, впрямую достаточно сложно, так это требует значительных временных и вычислительных затрат. Это связано с тем, что существует множество альтернативных решений, которые, в той или иной степени, позволят эффективно решить данное противоречие.

Рассмотрим несколько походов, позволяющих повысить скорость цифровой обработки сигналов. Для осуществления цифровой обработки сигналов используются СП, как иностранного производства TMS 320xx, DSP568xx, ADSP 21xx, так и отечественной разработки серии 1892хх, которые работают в позиционной системе счислений (ПСС). Чтобы повысить скорость выполнения ортогональных преобразований сигналов предлагается использование быстрых алгоритмов дискретного преобразования Фурье (БПФ). При этом предлагается использовать как классические алгоритмы быстрого преобразования Фурье (БПФ), так и алгоритмы, позволяющие сократить количество операций умножений, к которым можно отнести алгоритм Винограда и алгоритм малоточечного разбиения [47,63,86,88,93].

Так как вычислительная мощность одного спецпроцессора ЦОС не позволяет достичь максимальной скорости обработки, то для обеспечения реального масштаба времени предлагается использование нескольких ядер-DSP. Использование четырех вычислительных ядра DSP ELcore-28, объединенных в единый ЦОС-кластер, привело к тому, что микропроцессорная система 1892ВМ7Я нашла применение при решении задач управления и цифровой обработки изображения [96].

С целью повышения скорости выполнения быстрых алгоритмов ДПФ предлагается использовать систему остаточных классов (СОК) [100,101,158,159,169]. Следует отметить, что модулярные коды находят широкое применение не только при выполнении задач ЦОС. В работе [98] показана возможность использования СОК в криптографии. В работе [82] представлены методы защиты систем электронной коммерции на основе использования непозиционных кодов. В работе [32] показаны методы защиты передаваемой информации для систем удаленного контроля и управления высокотехнологическими объектами на основе использования модулярных кодов. Применение алгебраических систем, обладающих свойством кольца и поля, позволило разработать эффективный алгоритм имитозащиты для системы удаленного управления необслуживаемым объектом критических технологии [31]. Значительный научный вклад в теорию построения модулярных непозиционных кодов внесли как отечественные, так и зарубежные ученые, среди которых можно выделить: И.Я. Акушский, Д.И. Юдицкий, В.М. Амербаев, Н.И. Червяков, А.А. Коляда, И.Т. Пак, Торгашев, И.А. Калмыков, О.А. Финько, Д. Свобода, N. Szabo, M. Valach, H.L. Garner, A.S. Fraenkel, A. Huang, B. Purhami, W. Ienkns, H. Krisha, A. Omondi, A. Premkumar, Sousa и другие. Для обеспечения эффективной работы СОК при выполнении ортогональных преобразований сигналов в поле комплексных чисел предлагается представлять поворачивающие коэффициенты виде целых чисел. Следует отметить, что использование модулярного кода при проведении ЦОС обеспечивает максимально возможное повышение скорости вычисления [1,2,43,99,104,113,115,120,124,126,131,151,168]. Это связано с тем, что распараллеливание вычислений в этом случае происходит на уровне выполнения арифметических операций. Однако, использование в качестве ортогональных базисов тригонометрических функций имеет ряд недостатков. При выполнении ортогональных преобразований с трансцендентными функциями требуется наличие двух вычислительных трактов. Это приводит к увеличению схемных затрат на реализацию вычислительной системы ЦОС. Кроме того, применение тригонометрических функций, которые могут принимать иррациональные значения, приводит накоплению аддитивных и мультипликативных погрешностей. Поэтому при реализации преобразований сигналов с использо-

ванием БПФ рассматривается вопрос масштабирования поворачивающих коэффициентов.

В качестве альтернативного решения данной проблемы можно отметить возможность выполнения ЦОС в целочисленном поле с использованием теоретико-числового преобразования (ТЧП) [46,51,94,114,148]. Другим альтернативным решением является проведение ортогональных преобразований сигналов в

расширенных полях ОБ (р ^, где V - положительное целое число. В работах [23,47,51,122] показана возможность выполнения Фурье-подобных преобразований сигналов в расширении поля Галуа с характеристикой равной р = 2. Стремление повысить скорость выполнения ЦОС привело к появлению работ, в которых рассматриваются вопросы выполнения спектрального преобразования сигналов в кольце полиномов. В данной математической модели ЦОС распараллеливание происходит на уровне выполнения арифметических операций. Входные данные представляются в виде набора остатков, которые получаются при делении входного отсчета, представленного в полиномиальной форме, на минимальные неприводимые полиномы, которые выступают в качестве оснований кода полиномиальной системы классов вычетов (ПСКВ). Характерной чертой такого кода является то, что обработка таких малоразрядных отсчетов осуществляется параллельно и независимо друг от друга, что позволяет повысить скорость выполнения ЦОС [22,29,34-36,111,118,119,135].

Рассмотрим кратко возможные альтернативы, позволяющие повысить отказоустойчивость вычислительных систем ЦОС. Актуальность обеспечения отказоустойчивости параллельных вычислительных систем привело к появлению большого количества исследований в данной сфере. Проведенный анализ работ, связанных с разработкой методов и алгоритмов обеспечения отказоустойчивости ВС [22,30,33,42,89,117,121,123,130,137,146,147,153,167] позволил выделить три основных подхода к решению данной задачи.

В основу первого подхода обеспечения свойства к отказам положены методы и алгоритмы, которые используют аппаратную избыточность. Такой подход позволяет обеспечить гарантию непрерывности функционирования параллельной вычислительной системы ЦОС во время его работы.

Как правило, в таких методах используется (2М-1) - кратная избыточность (М=2,3...) вычислительной системы с последующим маскированием отка-

за [137,142,150,164]. Рассмотренная альтернатива повышения отказоустойчивости за счет маскирования отказов нашел широкое применение, так как позволяет достаточно просто обеспечить отказоустойчивость СП.

Другая альтернатива, использующая аппаратную избыточность, приведена в работе [111]. В данной работе предлагается использовать для повышения отказоустойчивости непозиционного параллельной вычислительной системы ЦОС метод структурного резервирования.

Альтернативные методы обеспечения отказоустойчивости вычислительных систем ЦОС, входящие во вторую группу, используют временную избыточность [44,46,111]. Как правило, в основу применения методов обеспечения отказоустойчивости вычислительных систем ЦОС положены достоинства, которые предоставляет параллельно-конвейерная организация вычислений. Это наглядно проявляется при совмещении во времени процедур, связанных с подачей входных данных и их загрузкой, проведением промежуточных вычислений, а также выдачей конечных результатов ЦОС.

Альтернативными решения обеспечения отказоустойчивости СП ЦОС являются методы и алгоритмы, которые используют информационную избыточность [8,9,10,37,45,105]. Основу таких методов составляют корректирующие позиционные коды. Введение избыточности позволяет осуществлять поиск и устранение ошибки, вызванной различными воздействиями на систему передачи и обработки информации.

Альтернативой позиционным помехоустойчивым корректирующим кодам выступаю AN-коды, которые модно применять для проверки выполнения арифметических операций [9,37,38,116,144,149]. Следует отметить, что эти коды отличаются от комбинационных корректирующих кодов, тем, что избыточные разряды получаются с использованием арифметических операций.

В качестве альтернативного решения, позволяющего повысить отказоустойчивость СП ЦОС, можно отметить применение корректирующих модулярных кодов [22,31,32,42,102,119,129,133,135,138,152,154,161,167].

Таким образом, очевидно, что наличие достаточно большого набора альтернатив, позволяющих повысить как скоростные, так и надежностные показатели специализированных вычислительных систем ЦОС, не позволяют впрямую найти эффективное решение.

Очевидно, что обеспечить эффективное решение такой задачи возможно только за счет использования математического аппарата системного анализа (СА). Проведенный анализ [4,5,39,62,87,106,110] показал, что использование методов СА позволит провести количественный сравнительный анализ альтернатив, что позволит в конечном итоге осуществить наиболее выгодной альтернативы. Такая выбранная альтернатива позволит обеспечить эффективное решение полученного противоречия между обеспечением максимальной производительности и надежности ВС ЦОС. Для достижения поставленной задачи необходимо использовать математический аппарат системного анализа и провести декомпозицию ВС ЦОС. Это позволит осуществить всесторонний учет наиболее важных элементов подсистем ВС ЦОС, а также выявить наиболее существенные связи между ними.

Проведенный анализ работ [4,5,39,62,87,106,110] показал, что характерной чертой научно-методического аппарата (НМА) системного анализа является отсутствие универсальной методики проведения СА. Значит для решения научной задачи исследований, необходимо определить понятие отказоустойчивой системы ЦОС, ее структуру и взаимосвязь основных ее элементов и подсистем друг с другом. Такой подход, как показано в работе [5], позволит однозначно:

- выявить основные закономерности функционирования системы;

- осуществить построение структуры системы;

- провести декомпозицию задачи СА;

- выбрать наилучшее решение задачи анализа исследуемой системы;

- синтезировать систему, которая позволяет снять выявленную проблему в практике.

Таким образом, использование в диссертации НМА системного анализа позволит на основе сравнительного анализа возможных различных алгоритмических и схемных реализаций получить количественные оценки различных возможных вариантов решения поставленной задачи.

Объектом диссертационного исследования являются спецпроцессоры цифровой обработки сигналов, реализующие ортогональные преобразования сигналов в реальном масштабе времени.

Целью данной диссертационной работы является повышение отказоустойчивости спецпроцессоров цифровой обработки сигнала за счет примене-

ния корректирующих модулярных кодов полиномиальной системы классов вычетов и реконфигурации структуры вычислительного устройства.

Предметом диссертационных исследований являются:

- математический аппарат решения задач СА при разработке отказоустойчивых высокоскоростных систем ЦОС, способных сохранять работоспособное состояние путем реконфигурации структуры;

- методы и алгоритмы структурно-параметрического синтеза нейросетевых реализаций модульных и немодульных операций, выполняемых полиномиальными кодами ПСКВ;

- алгоритмы и методы повышения надежности высокоскоростных ВС ЦОС, использующие корректирующие модулярные коды.

Научная задача диссертационных исследований состоит в применении математического аппарата СА при разработке отказоустойчивого специализированного процессора ЦОС класса вычетов, способного сохранять работоспособное состояние при возникновении последовательности отказов за счет реконфигурации своей структуры.

Для решения поставленной общей научной задачи была проведена ее декомпозиция на ряд следующих частных задач:

1. На основе постановки задачи системного анализа синтеза отказоустойчивой специализированной ВС цифровой обработки сигналов, функционирующей в кольце полиномов, провести разработку нейросетевых алгоритмов выполнения модульных операций в кольце полиномов, позволяющих сократить схемные затраты на реализацию операции.

2. Модификация алгоритмов выполнения немодульных операций ПСКВ, позволяющих сократить их схемные затраты.

3. Разработка алгоритма, позволяющего проводить поиск и коррекцию ошибок с использованием избыточных кодов ПСКВ и его схемная реализация.

4. Разработка алгоритма ускоренного пересчета ортогональных базисов при реконфигурации структуры СП ЦОС, применение которого позволит сохранять работоспособное состояние вычислительного устройства путем снижения показателей качества при возникновении последовательности отказов.

Методы исследований. В ходе выполнения диссертационной работы, а также при решении частных научных задач исследования были применены методы си-

стемного анализа, теории цифровой обработки сигналов, теории конечных полей, теории кодирования, теории нейронных сетей.

Достоверность и обоснованность полученных в диссертационной работе результатов и формулируемых на их основе выводов обеспечивается строгостью производимых математических выкладок, которые были получены с помощью научно-методического аппарата системного анализа, теории цифровой обработки сигналов, теории конечных полей, теории кодирования, теории нейронных сетей. Справедливость полученных научных результатов относительно эффективности разработанных алгоритмов повышения отказоустойчивости спецпроцессоров ЦОС подтверждена теоретическим сравнением с уже существующими.

Научная новизна исследований заключается в следующем:

1. Разработаны нейросетевые алгоритмы выполнения операций умножения и сложения по модулю в кодах ПСКВ, характеризующиеся меньшими схемными затратами по сравнению с ранее известными.

2. Проведено усовершенствование нейросетевого алгоритма выполнения немодульной операции расширения оснований кода ПСКВ, который характеризуется меньшими схемными затратами.

3. Разработан алгоритм поиска и коррекции ошибок кодов ПСКВ, на основе расширения системы оснований, схемная реализация которого позволяет обнаруживать и исправлять ошибки при меньших схемных затратах.

4. Разработан алгоритм пересчета ортогональных базисов, применение которого позволит сократить схемные затраты на проведение реконфигурации ВС ЦОС при возникновении последовательности отказов.

Практическая значимость результатов данной работы:

1. В ходе выполнения диссертации проведена разработка нейросете-вых устройств, предназначенных для выполнения модульных и немодульных операций, позволяющих выполнять эти операции в реальном масштабе времени при меньших схемных затратах. Данные устройства могут быть использованы при разработке параллельных отказоустойчивых СП цифровой обработки сигналов.

2. Разработан алгоритм расширения оснований ПСКВ, применение которого позволит создавать ВС ЦОС класса вычетов, способных обеспечить

более высокую точность вычислений за счет расширения динамического диапазона обрабатываемых операндов.

3. Использование разработанного алгоритма обнаружения и коррекции ошибок на основе расширения системы оснований позволяет создавать отказоустойчивые ВС ЦОС, способные исправлять ошибки, возникающие в процессе функционирования.

4. Произведена разработка структуры отказоустойчивой специализированной параллельно-конвейерной ВС ЦОС, функционирующей в кольце полиномов и способной сохранять работоспособное состояние при возникновении отказов за счет реконфигурации структуры.

Основные положения, выносимые на защиту:

1. Нейросетевые алгоритмы выполнения модульных операций в кодах ПСКВ, которые требуют меньших схемных затрат по сравнению с известными за счет изменения функций активации нейронов.

2. Алгоритм выполнения немодульной операции расширения оснований кода ПСКВ, который позволяет сократить схемные затраты за счет совмещения операции вычисления ранга и ортогональных базисов ПСКВ при использовании нейронной сети.

3. Алгоритм поиска и коррекции ошибок кодов ПСКВ, использующий расширение системы оснований, схемная реализация которого позволяет обнаруживать и исправлять ошибки при меньших схемных затратах по сравнению с ранее известными.

4. Алгоритм пересчета ортогональных базисов, применение которого позволит сократить схемные затраты на проведение реконфигурации ВС ЦОС при возникновении последовательности отказов за счет использования индексного представления элементов кода ПСКВ.

Объем и структура работы. Диссертационная работа состоит из введения, четырех глав, заключения и приложений. Работа изложена на 168 страницах, включая 17 рисунков, 19 таблиц. Список литературы состоит из 169 наименований.

Во введении обоснована актуальность исследования и построения отказоустойчивых параллельных спецпроцессоров цифровой обработки сигналов, обоснована целесообразность применения научно-методического аппарата системного анализа для разработки СП ЦОС, способных сохранять работоспособное состояние

при возникновении отказов за счет реконфигурации структуры, сформулирована цель и научная задача диссертационной работы, проведен выбор объекта и предметов исследований, определена научная и практическая значимость проводимых исследований, показаны основные положения, выносимые на защиту.

В первой главе проведен анализ предметной области проводимых исследований. Представлены основные сферы применения методов и алгоритмов цифровой обработки сигналов. Определены основные требования к скоростным и точностным характеристикам вычислительных систем цифровой обработки сигналов для различных сфер применения СП ЦОС. Показана перспективность обеспечения устойчивости к отказам, возникающим в процессе функционирования. Для выработки эффективного метода, позволяющего повысить отказоустойчивость СП ЦОС, произведена разработка и исследование математической модели отказоустойчивой вычислительной системы ЦОС. Показано, что система цифровой обработки относится к системам, которые имеют достаточно сложную структуру. Обоснована целесообразность применения математического аппарата системного анализа при решении сложной научной задачи по обеспечению отказоустойчивости параллельных высокоскоростных СП ЦОС. Рассмотрены основные сферы применения научно-методического аппарата системного анализа. Для получения эффективного результата по обеспечению свойства отказоустойчивости высокоскоростной СП ЦОС был использован один из основных методов системного анализа, который базируется на разработке и сравнении возможных альтернатив, направленных на решение поставленной цели. Проведен системный анализ альтернатив повышения скорости цифровой обработки сигналов, а также альтернатив, обеспечивающих свойство устойчивости к отказам в процессе работы СП ЦОС. На основе результата системного анализа был сделан вывод о целесообразности использования модулярных кодов ПСКВ для построения отказоустойчивых СП ЦОС реального масштаба времени. Осуществлена математическая постановка задачи исследования. Для решения научной задачи исследования проведена ее декомпозиция на частные задачи исследования.

Вторая глава диссертации посвящена решению первой частной задачи исследований, которая связана с разработкой новых нейросетевых алгоритмов выполнения модульных операций кодом ПСКВ, позволяющих сократить схемные затраты

на их реализацию. Рассмотрены основные принципы работы отказоустойчивых спецпроцессоров ЦОС, функционирующих в кодах ПСКВ. Показано, что одним из наиболее значимых, с точки зрения базовых операций ортогональных преобразований сигналов в модулярных кодах ПСКВ, является вычисление свертки входного вектора по модулю два. Проведенный анализ ранее известных алгоритмов построения многовходового сумматора с использованием нейросетевого базиса позволил выявить основные недостатки таких решений. Для устранения отмеченных недостатков был разработан нейросетевой алгоритм построения многовходового сумматора по модулю два. Показана эффективность данного алгоритма выполнения модульной операции перед ранее известными алгоритмами. На основе проведенного анализа реализаций умножителя по модулю был разработан нейросетевой алгоритм выполнения модульной операции умножения в кодах ПСКВ. Проведен сравнительный анализ разработанного алгоритма с ранее известными алгоритмами. Показаны достоинства разработанного нейросетевого алгоритма выполнения данной операции.

Список литературы диссертационного исследования кандидат наук Саркисов, Артём Брониславович, 2017 год

Список литературы

1. Акушский, И.Я. Машинная арифметика в остаточных классах / И.Я. Акушинский, Д.М. Юдицкий // Сов. Радио. - М., 1968. - 440 с.

2. Амербаев, В.М. Теоретические основы машинной арифметики / В.М. Амербаев // Наука. - Алма-Ата, 1976. - 324 с.

3. Анализаторы сигналов [Электронный ресурс]. - Режим доступа: http: //as. kz/vendors/agilent/analyzers. html.

4. Антонов, А.В. Системный анализ / А.В. Антонов // Финансы и статистика. - М., 2007. - 324 с.

5. Анфилатов, В.С. Системный анализ в управлении / В.С. Анфилатов // Горячая линия-Телеком. - М., 2007. - 421 с.

6. Архипкин, В.Я. ЗАО «СБТ» на пути к импортозамещению: система на кристалле (СнК) ALT186-OFDM для современных систем и средств связи / В.Я. Архипкин - М.: Связь в Вооруженных Силах Российской Федерации, 2015. - С. 202-203.

7. Блейхут, Р. Быстрые алгоритмы цифровой обработки сигналов / Р. Блейхут - М.: Мир, 1989. - 448 с.

8. Блейхут, Р. Теория и практика кодов, контролирующих ошибки / Р. Блейхут - М.: Мир, 1986. - 536 с.

9. Бояринов, И.М. Совершенные арифметические AN-коды, исправляющие одиночные ошибки / И.М. Бояринов, Г.А. Кабатянский // Проблемы передачи информации. - 1976. - Вып. 1. - № 12. - С. 16-23.

10. Вернер, М. Основы кодирования / М. Вернер. - М.: Техносфера, 2004. - 288 с.

11. Гуляев, Ю.В. Новейшие методы обработки изображений / Ю.В. Гуляев, А.А. Потапов, А.А. Пахомов, С.А. Никитин. - М.: ФИЗМАТЛИТ, 2008. -496 с.

12. Галунов В.И., Соловьев А.Н. Современные проблемы в области распознавания речи [Электронный ресурс]. - URL: http: //auditech.ru/page/darkness.html.

13. Галушкин, А.И. Нейронные сети. Основы теории / А.И. Галушкин.-М.: «Горячая линия - Телеком», 2010. - 496 с.

14. Гонсалес, Р. Цифровая обработка изображений. Издан. 3-е и допол./ Р. Гонсалес, Р. Вудс. - М.: Техносфера, 2012. - 427 с.

15. Дворников, С.В. Метод распознавания радиосигналов на основе вейвлет-пакетов / С.В. Дворников, А.М. Сауков // Научное приборостроение. -2004. - Вып. 1. - №14. - С. 57-65.

16. Демьянович, Ю.К. Введение в теорию вэйвлетов / Ю.К. Демьянович, В.А. Ходаковский. - Спб.: Издательский дом «Питер», 2007. - 29 с.

17. Добеши, И. Десять лекций по вейвлетам / И. Добеши. - Ижевск: НИЦ «Регулярная и хаотическая динамика», 2001. - 464 с.

18. Доротов, А.В. Теория и проектирование быстрых перестраиваемых преобразований и слабосвязанных нейронных сетей / А.В. Доротов. - СПб.: Издательство Политехника, 2014. - 344 с.

19. Зубчук, В.И. Справочник по цифровой схемотехнике / В.И. Зубчук, В.П. Сигорский, А.Н. Шкуро - К.: Техника. - К., 1990. - 448 с.

20. Каллан, Р. Основные концепции нейронных сетей / Р. Каллан. - М.: Издательский дом «Вильямс», 2003. - 308 с.

21. Калмыков, И.А. Нейросетевая реализация в ПСКВ операций ЦОС повышенной разрядности / Н.И. Червяков, И.А. Калмыков, Ю.О. Щелкунова, А.А. Шилов, В.В. Бережной // Нейрокомпьютеры: разработка и применение. -2004. - № 5 - С. 94-100.

22. Калмыков, И.А. Математические модели нейросетевых отказоустойчивых вычислительных средств, функционирующих в полиномиальной системе классов вычетов / И.А. Калмыков - М.: ФИЗМАТЛИТ, 2005. - 276 с.

23. Калмыков, И.А. Элементы применения компьютерной математики и нейроинформатики / Н.И. Червяков, И.А. Калмыков И.А. и др. - М.: ФИЗМАТЛИТ, 2003. - 216 с.

24. Калмыков, И.А. Метод вычисления интервального номера в модулярных кодах и его модификация / И.А. Калмыков, А.В. Велигоша, Р.С. Корниенко, С.А. Ряднов // Международный журнал прикладных и фундаментальных исследований. - 2016. - № 5-3. - С. 400-405.

25. Калмыков, И.А. Применение модулярных кодов для построения отказоустойчивых информационных систем / И.А. Калмыков, и др. // Фундаментальные исследования. - 2016. - № 12-3. - С. 496-501.

26. Калмыков, И.А. Генетические алгоритмы в системах цифровой обработки сигналов / И.А. Калмыков, Я.В. Емарлукова, Р.А. Воронкин, Д.Н. Ре-зеньков // Нейрокомпьютеры: разработка и применение. - 2011. - № 5. - С. 2027.

27. Калмыков, И.А. Высокоскоростные систолические отказоустойчивые процессоры цифровой обработки сигналов для инфотелекоммуникацион-ных систем / И.А. Калмыков, Я.В. Емарлукова, А.В. Зиновьев // Инфокоммуни-кационные технологии. - 2009. - № 2. - С. 31-37.

28. Калмыков, И.А. Системный анализ первичной обработки сигналов систем передачи и обработки информации / И.А. Калмыков, Я.В. Емарлукова // Современные наукоемкие технологии. - 2011. - № 3. - С. 41-43.

29. Калмыков, И.А. Структурная организация параллельного спецпроцессора цифровой обработки сигналов, использующего модулярные коды / И.А. Калмыков, М.И. Калмыков // Теория и техника радиосвязи. - 2014. - № 2. - С. 60-66.

30. Калмыков, И.А. Новая технология, повышающая корректирующие способности модулярных кодов / И.А. Калмыков, М.И. Калмыков // Теория и техника радиосвязи. - 2014. - № 2. - С. 60-66.

31. Калмыков, И.А. Алгоритм имитозащиты для систем удаленного мониторинга и управления критическими технологиями / И.А. Калмыков И.А., Д.О. Науменко, М.И. Калмыков, О.В. Вельц // Известия ЮФУ. Технические науки. - 2014. - № 2. - С. 181-187.

32. Калмыков, И.А. Методы защиты передаваемой информации для систем удаленного контроля и управления высокотехнологическими объектами / И.А. Калмыков, В.П. Пашинцев, М.И. Калмыков, А.В. Ляхов // Вестник Северо-Кавказского федерального университета. - 2014. - № 4. - С. 38-43.

33. Калмыков, И.А. Методы и алгоритмы реконфигурации непозиционных вычислительных структур для обеспечения отказоустойчивости спецпроцессоров / И.А. Калмыков, Д.Н. Резеньков, Д.В. Горденко, А.Б. Саркисов -Ставрополь: Издательско-информационный центр «Фабула», 2014. - 180 с.

34. Калмыков, И.А. Применение полиномиальной системы классов вычетов в задачах цифровой фильтрации / И.А. Калмыков, Д.Н. Резеньков, А.В. Шапошников, Д.В. Шлаев, А.Н. Ермакова // Фундаментальные исследования. -2015. - № 5-4. - С. 788-792.

35. Калмыков, И.А. Систолическая матрица для цифровой фильтрации в модулярной арифметике / И.А. Калмыков, Л.И. Тимошенко // Современные наукоёмкие технологии. - 2007. - № 5. - С. 113-115.

36. Калмыков, И.А. Нейросетевая реализация в ПСКВ операций ЦОС повышенной разрядности / Н.И. Червяков, И.А. Калмыков, Ю.О. Щелкунова,

A.А. Шилов, В.В. Бережной // Нейрокомпьютеры: разработка и применение. -2004. - № 5-6. - С. 94-100.

37. Кабатянский, Г.А. Коды для защиты от копирования: случай двух пиратов / Г.А. Кабатянский // Проблемы передачи информации. - 2005. - Т. 41. - № 2. - С. 123-127.

38. Кабатянский, Г.А. Конструкция кодов, исправляющих одиночные локализованные ошибки / Г.А. Кабатянский // Проблемы передачи информации. - 1994. - Т. 30. - № 2. - С. 96-98.

39. Качала, В.В. Основы теории систем и системного анализа /

B.В. Качала. - М.: Горячая линия - Телеком, 2008. - 189 с.

40. Кодирование видео в MPG и MP4 (H.264) с помощью FFmpeg FFmpeg в Windows. [Электронный ресурс]. - Режим доступа: https://proggear.ru/ffmpeg-to-windows-851 .html.

41. Кодирование видео в MPG и MP4 (H.264) с помощью FFmpeg FFmpeg в Windows. [Электронный ресурс]. - Режим доступа: https: //proggear.ru/ffmpeg-to-windows-852. html.

42. Коляда, А.А. Интегрально-характеристическая база модулярных систем счисления / А.А. Коляда, А.Ф. Чернявский // Информатика. - 2013. - № 1. - С. 106-119.

43. Коляда, А.П. Модулярные структуры конвейерной обработки цифровой информации / А.П. Коляда, И.Т. Пак // Минск: Университетское, 1992. -256 с.

44. Копытов В.В., Малофей О.П., Малофей А.О., Малофей Ю.О., Царёв Д.Б. Устройство коррекции ошибок с расширенным набором решающих правил // Патент России № 2152129. 2000. Бюл. № 18.

45. Кларк, Дж. Кодирование с исправлением ошибок в системах цифровой связи / Дж. Кларк - М.: Радио и связь, 1987. - 392 с.

46. Кун, Г.С. Матричные процессоры на СБИС / Г.С. Кун - М.: Мир, 1991. - 671 с.

47. Кун, Г.С. Сверхбольшие интегральные схемы и современная обработка сигналов / Г.С. Кун - М.: Радио и связь, 1989. - 472 с.

48. Кухарев, Г.А. Алгоритмы и систолические процессоры для обработки многозначных данных / Г.А. Кухарев. - Минск: Наука и техника, 1990. -295 с.

49. Кухарев, Г.А. Систолические процессоры для обработки сигналов / Г.А. Кухарев, А.Ю. Тропченко. - Минск: Беларусь, 1988. - 127 с.

50. Лавров, А.П. Акусто-оптоэлектронные устройства в радиоастрономических приемных комплексах / А.П. Лавров, С.А. Молодяков, И.И. Саенко // Научно-технические ведомости СПбГПУ. Информатика. Телекоммуникации. Управление. - 2010. - № 4. - С. 233-242.

51. Маклеллан, Дж. Применение теории чисел в цифровой обработке сигналов / Дж. Маклеллан. - М.: Радио и связь, 1983. - 264 с.

52. Малогабариные вокодеры со скоростями 1200/2400/4800 бит/с в виде DSP модулей [Электронный ресурс]. - Режим доступа: http://www.dsp.sut.ru/rus/products/vocoder1200/vocoder1200.html.

53. Молодяков, С.А. Оптоэлектронные процессоры с ПЗС фотоприемниками. Конвейерная обработка сигналов / С.А. Молодяков // Информационно-управляющие системы. - 2008. - № 6. - С. 2-8.

54. Молодяков, С.А. Особенности и алгоритмы цифровой обработки сигналов в оптоэлектронных процессорах / С.А. Молодяков // Цифровая обработка сигналов. - 2013. - № 3. - С. 61-66.

55. Молодяков, С.А. Особенности и алгоритмы цифровой обработки сигналов в оптоэлектронных процессорах / С.А. Молодяков // Цифровая обработка сигналов. - 2013. - № 3. - С. 61-66.

56. ООО НПФ «Радиосервис» [Электронный ресурс]. - Режим доступа: http: //www.radioservice.ru/about-us. html

57. Нуссбаумер, Г. Быстрое преобразование Фурье и алгоритмы вычисления сверток / Г. Нуссбаумер. - М.: Радио и связь, 1985. - 136 с.

58. Петлеваный С.В., Емарлукова Я.В, Калмыков И.А., Сагдеев А.К. Устройство для преобразования числа из полиномиальной системы классов вычетов в позиционный код с коррекцией ошибки // Патент России № 2309535. 2007. Бюл. № 30.

59. Прангишвили, И.В. Системный подход и общесистемные закономерности / И.В. Прангишвили. - М.: СИНТЕГ, 2000. - 263 с.

60. Рабинер, Л. Теория и применение цифровой обработки сигналов / Л. Рабинер. - М.: Мир, 1978. - 848 с.

61. Саркисов А.Б., Калмыков И.А., Дагаева О.И., Яковлева Е.М., Калмыков М.И. Устройство для преобразования из полиномиальной системы классов вычетов в позиционный код // Патент RU 2299461. 2007. Бюл. № 14.

62. Саркисов, А.Б., Калмыков И.А., Степанова Е.П., Топоркова Е.В., Калмыков М.И. Устройство расширения оснований модулярного кода // Патент РФ 2562366. 2015. Бюл. № 25.

63. Саркисов А.Б., Калмыков И.А., Гиш Т.А., Дунин А.В. Умножитель по модулю // Патент RU 2589361. 2016. Бюл. № 17.

64. Саркисов А.Б., Калмыков И.А., Гиш Т.А., Дунин А.В. Многовходо-вой сумматор по модулю два // Патент RU 2589433. 2017. Бюл. № 17.

65. Саркисов, А.Б. Алгоритм расширения системы оснований, используемый для коррекции ошибок в модулярном коде / А.Б. Саркисов, А.В. Макарова, И.А. Калмыков, П.А. Жолобов, И.Д. Ефременков // Международный журнал прикладных и фундаментальных исследований. - 2017. - № 5-2. - С. 222226.

66. Саркисов, А.Б. Отчет о научно-исследовательской работе «Разработка методов и алгоритмов обеспечения отказоустойчивости систем цифровой обработки сигналов на основе использования многоверсионности непозиционных модулярных кодов» / А.Б. Саркисов // грант РФФИ №16-37-50032 мол_нр. - Ставрополь, 2017. - 131 с.

67. Саркисов, А.Б. Математические основы построения живучих процессоров цифровой обработки сигналов, функционирующих в полиномиальной системе классов вычетов / А.Б. Саркисов, И.А. Калмыков, Е.М. Яковлева // Актуальные проблемы современной науки. - Ставрополь, 2013. - С. 173-176.

68. Саркисов, А.Б. Минимизация схемных затрат многовходового сумматора по модулю два / А.Б. Саркисов / Студенческая наука для развития информационного общества: материалы II Всероссийской научно-технической конференции. - Ставрополь, 2015. - С. 223-224.

69. Саркисов, А.Б. Минимизация схемных затрат на реализацию модульных операций в полиномиальной системе классов вычетов / А.Б. Саркисов. // Труды Северо-Кавказского филиала Московского Технического университета связи и информатики. - 2015. - № 1 - С. 241-244.

70. Саркисов, А.Б. Модификация умножителя по модулю / А.Б. Саркисов / Фундаментальные и прикладные аспекты компьютерных технологий и информационной безопасности: материалы I Всероссийской научно-техническая конференция. - Ростов-на-Дону, 2015. - С. 50-53.

71. Саркисов, А.Б. Модулярный систолический процессор цифровой обработки сигналов с реконфигурируемой структурой / И.А. Калмыков, А.Б. Саркисов, Е.М. Яковлева // Вестник Северо-Кавказского федерального университета. - 2013. - № 2 - С. 30-34.

72. Саркисов, А.Б. Нейросетевая реализация модулярной операции, реализованная в полиномиальной системе классов вычетов / А.Б. Саркисов, М.И. Калмыков, Д.М. Калинин, И.А. Титов // Успехи современного естествознания. -2015. - № 1-7. - С. 1174-1178.

73. Саркисов, А.Б. Немодульная процедура прямого преобразования из позиционного кода в код полиномиальной системы классов вычетов / А.Б. Саркисов, Д.В. Юрданов / Студенческая наука для развития информационного общества: материалы III Всероссийской научно-технической конференции. -Ставрополь, 2015. - С. 208-211.

74. Саркисов, А.Б. Параллельные отказоустойчивые вычислительные структуры / А.Б. Саркисов, М.И. Калмыков, Е.М. Яковлева / Высокопроизводительные параллельные вычисления на кластерных системах: материалы XIII Всероссийской научной конференции. - Нижний Новгород, 2013. - С. 230-235.

75. Саркисов, А.Б. Параллельные технологии цифровой обработки сигналов на основе непозиционных модулярных кодов / А.Б. Саркисов, М.И. Калмыков, Е.М. Яковлева / Высокопроизводительные параллельные вычисления на кластерных системах: материалы XIII Всероссийской научной конференции. -Нижний Новгород, 2013. - С. 230-235.

76. Саркисов, А.Б. Повышение отказоустойчивости системы с применением полиномиальной системы классов вычетов / А.В. Макарова, Д.О. Науменко, А.Б. Саркисов, И.А. Калмыков / Студенческая наука для развития информационного общества: материалы I Всероссийской научно-технической конференции. - Ставрополь, 2015. - С. 236-241.

77. Саркисов, А.Б. Разработка алгоритма пересчета ортогональных базисов для живучих систем ЦОС / А.Б. Саркисов, И.А. Калмыков, Е.М. Яковлева // Научный потенциал XXI века: материалы VII международной научной конференции Северо-Кавказского федерального университета. - Ставрополь, 2013. - С. 114-116.

78. Саркисов, А.Б. Разработка алгоритма пересчета ортогональных базисов при проведении управляемой деградации непозиционной вычислительной системы / С.П. Белов, А.Б. Саркисов, Т.А. Хахалев, И.А. Калмыков, С.А. Ряднов // Международный журнал прикладных и фундаментальных исследований. - 2016. - № 11. - С. 193-197.

79. Саркисов, А.Б. Разработка математической модели цифровой обработки сигналов алгебраической системы, обладающей свойствами конечных полей и колец / А.Б. Саркисов // Наука, образование и инновации: материалы международной научно-практической конференции - Уфа, 2016. - С. 71-75.

80. Саркисов, А.Б. Разработка метода коррекции ошибки на основе использования многоверсионной избыточности модулярных кодов / С.П. Белов, А.Б. Саркисов, А.М. Абакумова, С.А. Ряднов // Международный журнал прикладных и фундаментальных исследований. - 2016. - № 11. - С. 198-202.

81. Саркисов, А.Б. Разработка структуры высокоскоростного умножителя по модулю / А.Б. Саркисов, М.И. Калмыков, Ю.А. Зыбин, Р.Ю. Гончаров // Современные наукоемкие технологии. - 2015. - № 4. - С. 61-65.

82. Саркисов, А.Б. Расширение методов защиты систем электронной коммерции на основе модулярных алгебраических схем / И.А. Калмыков, А.Б.

Саркисов, А.В. Макарова, М.И. Калмыков // Известия ЮФУ. Технические науки. - 2014. - № 2. - С. 218-225.

83. Саркисов, А.Б. Реконфигурация структуры спецпроцессора полиномиальной системы классов вычетов при деградации структуры устройства / А.Б. Саркисов, Д.В. Юрданов // Студенческая наука для развития информационного общества: материалы III Всероссийской научно-технической конференции. - Ставрополь, 2015. - С. 211-214.

84. Саркисов, А.Б. Системный анализ метода прямого преобразования из двоичного кода в код ПСКВ / А.Б. Саркисов // Параллельная компьютерная алгебра и её приложения в новых инфокоммуникационных системах: материалы I международной научной конференции. - Ставрополь, 2014. - С. 315-317.

85. Саркисов, А.Б. Технология цифровой обработки сигналов с использованием модулярного полиномиального кода / И.А. Калмыков, А.Б. Саркисов, А.В. Макарова // Известия ЮФУ. - 2013. - № 12. - С. 234-241.

86. Сергиенко, А.Б. Цифровая обработка сигналов / А.Б. Сергиенко // БХВ-Петербург. - СПб., 2011. - 768 с.

87. Системный анализ и принятие решений в деятельности учреждений реального сектора экономики, связи и транспорта / М.А. Маслов и др. - М.: ЗАО «Издательство «Экономика», 2010. - 406 с.

88. Солонина, Л.И. Алгоритмы и процессоры цифровой обработки сигналов / Л.И. Солонина - СПб.: БХВ-Петербург, 2005. - 456 с.

89. Стемпковский, А.Л. Построение систем повышенной надежности на основе аппарата модулярной арифметики с применением современных методов и средств проектирования / А.Л. Стемпковский, А.И. Корнилов, М.Ю. Семенов, О.В. Ласточкин // Проблемы разработки перспективных микроэлектронных схем. Сборник научных трудов. - М., 2006. - С. 253-258.

90. Тархов, Д.А. Нейросетевые модели и алгоритмы / Д.А. Тархов. -М.: Издательство «Радиотехника», 2014. - 352 с.

91. Тематический сборник «Связь в Вооруженных Сил Российской Федерации - 2015» - М.: ООО «Компания «ИНФОРМАЦИОННЫЙ МОСТ», 2015. - 256 с.

92. Толковый словарь по вычислительным системам / Машиностроение. - М., 1990. - 560 с.

93. Тропченко, А.Ю. Цифровая обработка сигналов. Методы предварительной обработки / А.Ю. Тропченко, А.А. Тропченко - СПб.: СПбГУ ИТМО, 2009. - 100 с.

94. Теоретико-числовые преобразования в задачах цифровой обработки сигналов: учеб. пособие / В.М. Чернов, А.О. Корепанов. - Самара: Изд-во Самар. гос. Аэрокосм. Ун-та, 2006. - 112 с.

95. Фролов, А. Синтез и распознавание речи. Современные решения [Электронный ресурс] / А. Фролов, Г. Фролов. - Режим доступа: // http: //www.frolov-lib .ru.

96. Цифровые сигнальные процессоры [Электронный ресурс]. - Режим доступа: http: //multicore.ru/?id=27.

97. Червяков, Н.И. Методы, алгоритмы и техническая реализация основных проблемных операций, выполняемых в системе остаточных классов / Н.И. Червяков // Инфокоммуникационные технологии. - 2011. - Т. 9. - № 2. -С. 4-12.

98. Червяков, Н.И. Применение искусственных нейронных сетей и системы остаточных классов в криптографии / Н.И. Червяков, А.А. Евдокимов, А.И. Галушкин, И.Н. Лавриненко и др. - М.: ФИЗМАТЛИТ, 2012. - 280 с.

99. Червяков, Н.И. Реализация КИХ-фильтров в системе остаточных классов / Н.И. Червяков, П.А. Ляхов // Нейрокомпьютеры: разработка, применение. - 2012. - № 5 - С. 16-25.

100. Червяков, Н.И. Реализация многоканальных фильтров в системе остаточных классов / Н.И. Червяков, П.А. Ляхов // Инфокоммуникационные технологии. - 2011. - Т. 9. - № 2. - С. 4-7.

101. Червяков, Н.И. Применение нейронных сетей в задачах цифровой обработки сигналов / Н.И. Червяков, А.В. Шапошников, П.А. Сахнюк - М.: Нейрокомпьютеры в системах обработки сигналов. Книга 9., 2003. - С. 6-14.

102. Червяков, Н.И. Разработка алгоритма генерации набора модулей для повышения эффективности реконфигурируемого СОК процессора / Н.И. Червяков, Н.С. Эрдниева // Проблемы современной науки. - 2013. - № 8-1. - С. 48-59.

103. Червяков, Н.И. Модулярные параллельные вычислительные структуры нейропроцессорных систем / Н.И. Червяков, П.А. Сахнюк, А.В. Шапошников, С.А. Ряднов. - М.: ФИЗМАТЛИТ, 2003. - 288 с.

104. Червяков, Н.И. Модулярная арифметика и ее приложения в инфо-коммуникационных технологиях / Н.И. Черняков, А.А. Коляда, П.А. Ляхов, М.Г. Бабаенко, И.Н. Лавриненко, А.В. Лавриненко. - М.: ФИЗМАТЛИТ, 2017. -400 с.

105. Чечёта, С.И. Введение в дискретную теорию информации и кодирования / С.И. Чечёта - М.: МЦНМО, 2011. - 224 с.

106. Чернышов, В.Н. Теория систем и системный анализ / В.Н. Черны-шов, А.В. Чернышов - Тамбов: Изд-во Тамб. гос. техн. ун-та, 2008. - 96 с.

107. Чесебиев, И.А. Компьютерное распознавание и порождение речи / И.А. Чесебиев. - М.: Спорт и культура, 2008. - 128 с.

108. Шилов, А.А. Нейросетевая реализация многовходового сумматора по модулю два / А.А. Шилов / Вузовская наука сегодня: материалы II межвузовской научно-практической конференции. - Ставрополь, 2004. - С. 129-132.

109. Штарк, Г.Г. Применение вейвлет для ЦОС / Г.Г. Штарк - М.: Техносфера, 2007. - 192 с.

110. Шумский, А.А. Системный анализ в защите информации / А.А. Шумский, А.А. Шелупанов. - М.: Гелиос АРВ, 2005. - С. 224.

111. Щелкунова, Ю.О. Математические модели новых архитектурных и схемных решений отказоустойчивых нейросетевых вычислительных средств для обработки биометрической информации: дис. ... канд. техн. наук: 05.13.18 / Щелкунова Юлия Олеговна. - Ставрополь, 2004. - 170 с.

112. Я. Ричардсон, Видеокодирование. Н.264 и MPEG-4 — стандарты нового поколения - М.: Техносфера, 2005. - 368 с.

113. Agbedemnab, P.A. A Novel RNS Overflow Détection and Correction Algorithm for the Moduli Set 2n-1, 2n, 2n+1 / P.A. Agbedemnab, E.K. Bankas // International Journal of Computer Applications (0975 - 8887). - 2015. - Vol. 110. - № 16. - P. 30-34.

114. Alfredson, L. VLSI architectures and arithmetic operations with application to the Fermat number transform / L. Alfredson // Linkooping Studies in Sci. and Technology, Dissertation. - 1996. - № 425. - Р. 95

115. Bankas, E.K. A New Efficient FPGA Design of Residue-To-Binary Converter / E.K. Bankas, K.A. Gbolagade // International Journal of VLSI design & Communication Systems (VLSI CS). - 2013. - Vol 4. - № 6. - P. 1-11.

116. Barg, A. Digital fingerprinting codes: problem statements, constructions, identification of traitors / A. Barg, G.R. Blakley, G. Kabatiansky // IEEE Trans. on Information Theory. - 2003. - Vol. 49. - P. 852-865.

117. Beckmann, P.E. Fast fault-tolerant digital convolution using a polynomial residue number system / P.E. Beckmann, B.R. Musicus // IEEE Trans. on Signal Processing. - 1993. - № 1- P. 2300-2313.

118. Chu, J. Polynomial residue number system GF(2m) multiplier using trinomials / J. Chu, M. Benaissa // In 17th European Signal Processing Conference. -Scotland, 2009. - P. 958-962.

119. Chu, J. Error detecting AES using polynomial residue number system / J. Chu, M. Benaissa // Microprocessors and Microsystems. - 2013. - № 37. -P. 228-234.

120. Chiang, C. Residue arifmetic / C. Chiang. // Institute of Electrical and Electronics Conferences on Computer Design. - 1985. - № 4. - P. 46-51.

121. Chervyakov, N.I. An efficient method of error correction in fault-tolerant modular neurocomputers / N.I. Chervyakov, P.A. Lyakhov, M.G. Babenko, A.I. Garyanina, I.N. Lavrinenko // Neurocomputing. - 2016. - Vol. 205 - P. 32-44.

122. Duquesne, S. RNS Arithmetic in and Application to Fast Pairing Computation / S. Duquesne // Irmar, UMR CNRS 6625. - France., 2010. - 33 p.

123. Gosentino, R. Fauld tolerante in a systolic residue arithmetic processor array / R. Gosentino // IEEE Trans. Comput. 1988. - 1988. - № 7. -P. 886-890.

124. Gregory, R. Base conversion in the RNS / R. Gregory // BBT. - 1977. -vol.17. - P. 286-302.

125. Ganapathi, H. Implementation of Systolic Array Architecture for Full Search Block Matching Algorithm on FPGA / H. Ganapathi // European Journal of Scientific Research ISSN 1450-216X Vol.33. - 2009. - № 4. - P. 606-616.

126. Gbolagade, K.A. An Efficient MRC based RNS-to-Binary Converter for the {2 2n-1, 2 n, 2 2n+1 -1} Moduli Set / K.A. Gbolagade // International Journal of

Advanced Research in Computer Engineering & Technology (IJARCET). - 2013. -Volume 2. - Issue 4. - P. 106

127. Haykin, S. Neural Networks. A Comprehensive Foundation / S. Haykin // Macmillan College Publishing Company. - New York, 1994. - P. 234 -250.

128. Hopfield, J. Neurons with graded response have collective computational properties like those of two-state neurons / J. Hopfield // Proceedings of the National Academy of Sciences, USA. - 1984 - Vol.81. - P. 3088-3092.

129. Hamidreza, M. Reliable and High-Speed KASUMI Block Cipher by Residue Number System Code / M. Hamidreza // World Applied Sciences Journal. -2012. - № 17 (9). - P. 1149-1158.

130. Iou, I.Y. Fault-tolerant matrix arithmetic and signal processing on lightly concurrent computing structures / I.Y. Iou, J.A. Abraham // Proc.IEEE. - 1996. -Vol. 1. - P. 732-741.

131. Jullien, J.A. VLSI implementation of RNS-Based architectures / J.A. Jullien // International Symposium on Circuits and Systems. - Japan, 1985. - P. 142154.

132. Bajard, J-C. RNS bases and conversions, in proceedings of Advanced Signal Processing Algorithms / J-C. Bajard, T. Plantard // Architectures, and Implementations XIV, Franklin T. Luk, Editors. Proceedings. - 2014. - Vol. 5559. - P. 6069.

133. Junior, J.A. Using redundant residue number system in increase routing dependability on mobile ad hoc networks / J.A. Junior // Journal of Selected Areas in Telecommunications (JSAT). - 2011. - Vol. 4 - P. 67-73.

134. Katkov, K.A. Application of Parallel Technologies in Navigation Management under the Conditions of Artificial Ionospheric Disturbances / K.A. Katkov, I.A. Kalmykov // World Applied Sciences Journal. - 2013. - № 26 (1). - P. 108-113.

135. Kalmykov, I.A. Parallel modular technologies in digital signal processing / I.A. Kalmykov, K.A. Katkov, D.O. Naumenko, A.B. Sarkisov, A.V. Makarova // Life Science Journal 2014. - 2014. - Vol.1 - P. 435-438.

136. Kalmykov, I.A. Application of modular technologies in the large-scale analysis of signals / I.A. Kalmykov, K.A. Katkov, L.I. Timoshenko, A.V. Dunin,

T.A. Gish // Journal of Theoretical and Applied Information Technology. - 2015. -Vol.80. - № 3. - P. 391-400.

137. Sagheer, K. Siddiqui FRAM based TMP (triple modular redundancy) for fault tolerance implementation / K. Sagheer // Proceeding of Sixth IEEE International Conference on Computer and Information Technology. - 2005. - Vol. 2. - Р. 209237.

138. Liew, T.H. Soft-decision redundant residue number system based error correction coding / T.H. Liew, L-L. Yang // proceeding of vtc'99 22. - Amsterdam, 1999. - Р. 2546 - 2550.

139. Mohammadzadeh, M. Parameterizable Implementation of Full Search Block Matching Algorithm using FPGA for Real-time Applications / M. Mohammadzadeh, M.Eshghi, M.M.Azadfar // IEEE ICCDCS. - 2004. - Vol.1 -Р. 200 - 203.

140. Mohan, P.V. Residue Number Systems. Algorithms and Architectures / P.V. Mohan - New York: Springer Science. Business Media., 2002. - Р. 98-182.

141. Molahosseini, A.S. New Arithmetic residue to binary Converters / A.S. Molahosseini, K. Navi // International Journal of Computer Sciences and Engineering Systems. - 2007. - Vol. 1. - № 4. - P. 295-299.

142. Hunger, M. The impact of manufacturing defects on the fault tolerance of TMR-systems / M. Hunger, S. Hellebrand // 25th International Symposium on defect and fault tolerance in VLSI systems. - 2010. - Vol.1 - Р. 101 - 108

143. Omondi, A. Residue Number Systems: Theory and Implementation / A. Omondi, B. Premkumar. - Singapore: Imperial College Press, 2007. - Р. 215-241.

144. Neumann, P.G. Error correction in byte-organised arithmetic processors / P.G. Neumann, T.R.N. Rao // FTG/3 Int. Symp. Fault-Toller ant Comput. - Calif., 1973. - Р. 226-232.

145. Pazahr, A. Faul tolerant and information security in networks using multi-level redundant residue number system / A. Pazahr, K. Mizanian // Research Journal of Recent Science. - 2014. - Vol.3. - № 3. - P. 89-92.

146. Parker, M.G. Fault tolerance linear convolution using residue number system [Электронный ресурс] / M.G. Parker, M. Benaissa. - URL: http: //ii.uib. nomatthew/fltprns .pdf.

147. Preethy, A.P. Fault-tolerance scheme for an RNS MAC: performance and cost analysis / A.P. Preethy, D. Radhakrishnan, A. Omondi // Proc. of IEEE International Symposium on Circuits and Systems (ISCAS 2011). - 2011. - № 2. - P. 717-720.

148. Towers, P.J. Cascadable NMOS VLSI circuit for implementing a fast convolver using the Fermat number transform II / P.J. Towers, A. Pajayakrit, A.G.J. Holt. // IEE Proc. - 1987. - V. 135. - P. 57-66.

149. Rao, T.R.N. Single-Error-Correcting Nonbinary Codes / T.R.N. Rao, A.K. Trehan // IEEE Trans. Inform. Theory. - 1970. - № 16-5. - P. 604-608.

150. Anjaankar, S.C. Faul tolerant and correction system using triple modular redundancy / S.C. Anjaankar, M.T. Kotle // International Journal of Emerging Engineering Research and Technology. - 2014. - Vol. 2. - Issue 2. - P. 187-191.

151. Siewobr, H. RNS Overflow Detection by Operands Examination / H. Siewobr, K.A. Gbolagade [Электронный ресурс] // International Journal of Computer Applications (0975 - 8887). - 2014. - Vol 85. - № 18. - URL: http: //www.ijcaonline .org/archives/volume85/number18/14938-2906

152. Stepanova, E.P. Application of the codes of a polynomial residue number system, aimed at reducing the effects of failures in the AES cipher / E.P. Stepanova, I.A. Kalmykov, E.V. Toporkova, M.I. Kalmykov, R.A. Katkov, D.N. Rezen-kov // Journal of Digital Information Management. - 2016. - Vol. 14. - № 2. - P. 114-123.

153. Schimmler, M. A Fault-Tolerant and High Speed Instruction Systolic Array / M. Schimmler, H. Schmeck // Proc. International. Conference on VLSI '91. -Scotland, 1991. - Р. 142-178.

154. Saqaeeyan, S. Error Detection & Correction in Wireless Sensor Networks By Using Residue Number Systems / S. Saqaeeyan, M. Roshanzadeh // I.J. Computer Network and Information Security. - 2012. - № 2. - P. 29-35.

155. Schmidt, В. Morphological Hough Transform on the Instruction Systolic Array / B. Schmidt, M. Schimmler // Lecture Notes in Computer Science 1300. -Australia, 1997. - P. 798-806.

156. Schmidt, В. The Instruction Systolic Array in Tomographic Image Reconstruction Applications / B. Schmidt, M. Schimmler, H. Schröder. // Proceedings PART '98. - Australia, 1998. - Р. 46-51.

157. Schmidt, B. Protein Sequence Comparison on the Instruction Systolic Array / B. Schmidt, H. Schröder, M. Schimmler // Parallel Computing Technologies '01, Lecture Notes in Computer Science 2127. - Australia, 2001. - P. 498-509.

158. Tsend, B. Implementation of DFT structures using RNS / B. Tsend // IEEE Trans. Comput. - 1984. - № 2. - P. 138-149.

159. Taylor, J.A. Compression of DFT algorithms using residue architecture / J.A. Taylor // Computer and Electrical Engineering. - 1981. - Vol. 8. - P. 161-171.

160. Taylor, J. Residue number scaling and other operations using ROM arrays / J. Taylor, G. Jullien // IEEE Trans. Comput. - 1978. - Vol. 27. - № 4. -P. 325-336.

161. Uandelbaum, D. Error correction in residue arithmetic / D. Uandelbaum // IEEE Trans. Comput. - 1972. - № 6. - P. 538-545.

162. Ulman, Z. Sign detection and implicit conversion of number in residue arithmetic / Z. Ulman // IEEE Trans. Comput. - 1983 - № 6. -P. 590-595.

163. Woods, J. Stability of 2-D causal digital filters, using the residue theorem / J. Woods // IEEE Trans. Acoust. Signal Processing. - 1983. - Vol.31. -№ 3 . - P. 774-772.

164. Wei, C. Improving the fault tolerance of compute system with spacetime triple modular redundancy / C. Wei, G. Rui // Proceeding of Sixth IEEE International Conference on dependable system and networks. - 2006. - Vol.1 - P. 389-398.

165. Zhang, C. Parallel designs for Chinese remainder conversion / C. Zhang // Proc. Int. Conf. Parallel Process. - 1987. - Vol.3 - P. 557-559.

166. Zhang, D. Parallel VLSI neural sections designs / D. Zhang // Spingen. -New York, 1998. - 257 p.

167. Zhibin, L. Simplified fault tolerant FIR filter architecture based on redundant residue number system / L. Zhibin, C. Xiang, G. Ning, W. Zhaocheng // Electronics Letters - 2014 - Vol. 50 - P. 1768 - 1770.

168. Younes, D. Universal approaches for overflow and sign detection in residue number system based on {2 n-1,2 n,2 n+1} / D. Younes, P. Steffan // The Eighth International Conference on Systems (ICONS 2013). - 2013. - Vol. 1 - P. 77-81.

169. Yang, L.L. A residue number system based parallel communication scheme using orthogonal signaling: Part II- Multipath fading channels / L.L. Yang, L. Hanzo // IEEE Trans. on Vehicular Technology. - 2012. - vol.51. - № 6. -P. 1547-1559.