Применение поведенческих моделей для проектирования сложно-функциональных блоков аналого-цифровых преобразователей тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат технических наук Осипов, Дмитрий Леонидович

• Осипов, Дмитрий Леонидович
• кандидат технических наук
• 2013

Оглавление диссертации кандидат технических наук Осипов, Дмитрий Леонидович

ВВЕДЕНИЕ.

1. МЕСТО ПОВЕДЕНЧЕСКИХ МОДЕЛЕЙ АНАЛОГОВЫХ И АНАЛОГО-ЦИФРОВЫХ БЛОКОВ В ПРОЦЕССЕ ПРОЕКТИРОВАНИЯ СБИС.

1.1 Методология проектирования «сверху-вниз» с верификацией «снизу-вверх».

1.2 Типы поведенческих моделей, используемых в маршруте проектирования «сверху-вниз».

1.3 Уеп1ое-АМЯ как язык для создания поведенческих моделей элементов ИМС.

1.4 Проблемы применения языка Уеп

§-АМ5. Области применения Уеп^-А.

1.5 Модификация методологии проектирования «сверху-вниз» с верификацией «снизу-вверх».

1.6 Выводы.

2. РАЗРАБОТКА ПОВЕДЕНЧЕСКОЙ МОДЕЛИ ФИЗИЧЕСКОГО УРОВНЯ ЦАП НА ПЕРЕКЛЮЧАЕМЫХ КОНДЕНСАТОРАХ.

2.1 Поведенческая модель физического уровня ЦАП на переключаемых конденсаторах.

2.2 14-ти разрядный АЦП последовательных приближений.

2.3 Применение модели для оценки паразитных ёмкостей в изготовленном блоке АЦП.

2.4 Выводы.

3. УНИВЕРСАЛЬНЫЕ ПОВЕДЕНЧЕСКИЕ МОДЕЛИ УВХ И АЦП НА ОСНОВЕ МОДЕЛИ ХАММЕРШТАЙНА.

3.1 Идентификация поведенческой модели Хаммерштайна на основе моделирования блока АЦП/ЦАП.

3.2 Выводы.

4. ХАРАКТЕРИЗАЦИЯ ПАРАМЕТРОВ УНИВЕРСАЛЬНОЙ ПОВЕДЕНЧЕСКОЙ МОДЕЛИ НА ОСНОВЕ ИЗМЕРЕНИЙ ИЗГОТОВЛЕННОГО ОБРАЗЦА БЛОКА.

4.1. Характеризация параметров универсальной поведенческой модели УВХ.

4.2 Применение универсальной поведенческой модели СФ-блока УВХ при проектировании 9-битного конвейерного АЦП.

4.3 Выводы.„,.

Введение диссертации (часть автореферата) на тему «Применение поведенческих моделей для проектирования сложно-функциональных блоков аналого-цифровых преобразователей»

Актуальность темы

Обработка информации в современных электронных системах осуществляется в основном цифровыми средствами с использованием интегральных микросхем (ИМС) высокой и сверхвысокой степени интеграции - БИС и СБИС, в том числе БИС типа система на кристалле (СнК). Вместе с тем, физические процессы, которые являются источниками сигналов, имеют аналоговую природу. Поэтому важными элементами многих электронных систем являются аналого-цифровые преобразователи (АЦП). Они находят и самостоятельное применение, и являются элементами аналого-цифровых БИС. Многие СнК содержат сложнофункциональные блоки (СФ-блоки, 1Р-блоки) АЦП. В аналого-цифровых системах точность и быстродействие АЦП во многом определяют предельную величину динамического диапазона обрабатываемых сигналов и максимальную пропускную способность. Улучшение качественных показателей АЦП требует наличия разнообразных средств и методов их автоматизированной разработки, направленных на решение различных проектных задач. Актуальным, в частности, является развитие методов проектирования АЦП в направлении повышения эффективности моделирования - сокращения времени и увеличения точности анализа, выполняемого с использованием систем автоматизированного проектирования (САПР) заказных ИМС.

При проектировании цифровых схем уже длительное время успешно применяются языки описания аппаратуры типа Уеп1од и УЬГОЬ. Описание схемы на синтезируемом подмножестве этих языков позволяет автоматизировать все последующие этапы проектирования - разработку на уровне регистровых передач и разработку топологии схемы. Другой положительный эффект применения языков описания аппаратуры в маршрутах проектирования БИС - существенное уменьшение времени моделирования. Это позволяет сократить длительность этапа разработки ИМС и ускорить выпуск продукции на рынок.

Основное отличие маршрута проектирования аналоговых схем от маршрута проектирования цифровых схем состоит в отсутствии эквивалента описания на уровне регистровых передач и, соответственно, возможности автоматического синтеза схемы и топологии ИМС. Частично преодолеть это ограничение позволяет использование высокоуровневых поведенческих моделей аналоговых и аналого-цифровых схем на языках УегПод-АМБ и УНБЬ-АМБ, которые являются расширениями классических языков описания аппаратуры Уеп1од и УНБЬ.

Каждый крупный фрагмент (модуль, СФ-блок) современной цифровой СБИС может содержать десятки или даже сотни тысяч транзисторов. Моделирование таких схем на транзисторном уровне требует очень больших временных затрат и может занимать от нескольких часов до нескольких дней или даже недель. Низкоуровневое моделирование всей схемы СБИС по этой причине часто невозможно.

Поэтому одной из тенденций развития методов проектирования СБИС является отказ от полного моделирования всего кристалла на транзисторном уровне, как на стадии разработки схемы, так и на стадии верификации топологии. Преобладающим становится подход на основе использования иерархии поведенческих моделей различного уровня детализации, что обеспечивает перенос необходимой информации об устройстве в компактную высокоуровневую модель, обеспечивающую высокую скорость расчётов [1-4].

Аналого-цифровые микросхемы, как и цифровые БИС, достигли такого уровня сложности, что их моделирование на транзисторном уровне становится затруднительным. Поэтому маршрут проектирования теперь обычно включает этапы создания множества моделей, начиная с общего поведенческого описания устройства, например, на языке УегДод-АМБ, последовательно переходя к более детальному описанию структуры и функционирования блоков, и заканчивая созданием моделей транзисторного уровня, включающих данные о паразитных параметрах схем, полученных экстракцией из топологии. Такая методология получила название «проектирование сверху-вниз» [5- 7].

Особенность современного подхода к разработке БИС заключается в том, что проектирование сверху вниз сопровождается параллельным процессом верификации «снизу вверх», когда полученная при экспериментальном тестировании и моделировании отдельных блоков информация последовательно передаётся на более высокие уровни иерархии моделей [8-10]. То есть, после разработки блока на основании данных о текущих версиях схемы и топологии осуществляется уточнение ряда моделей, описывающих этот блок на разных уровнях иерархии. Это дает возможность увеличить точность моделирования на более высоких уровнях абстракции, приближая ее к точности моделирования системы на транзисторном уровне без значительного увеличения времени расчета. Таким образом, описанный процесс включает в себя три этапа [1112]:

1. Моделирование устройства на системном уровне. Каждый блок представляется в виде идеализированной поведенческой модели.

2. Моделирование всех или части блоков на транзисторном уровне с экстракцией паразитных параметров из топологии. Уточнение параметров моделей поведенческого уровня.

3. Повторное моделирование устройства на системном уровне с использованием поведенческих моделей блоков, параметры которых уточнены по результатам второго этапа.

Такой подход требует наличия различных моделей аналого-цифровых устройств. Некоторые из таких моделей сейчас доступны в качестве свободно распространяемых продуктов, в составе коммерческих пакетов средств разработки БИС, проектных библиотек, или поставляются вместе с СФ-блоками. Вместе с тем набор моделей ограничен. Даже при использовании готовых СФ-блоков может потребоваться разработка некоторых моделей. Если конечными продуктами разработки являются СФ-блоки АЦП, то необходимо создание моделей отдельных элементов, функциональных ячеек АЦП.

Кроме того, недостаточно развиты методы характеризации поведенческих моделей аналоговых и аналого-цифровых блоков, то есть, методы идентификации их параметров, основанные на экспериментальном исследовании тестовых структур и симуляции с параметрической оптимизацией с целью минимизации расхождения между результатами эксперимента и поведенческого моделирования.

Таким образом, развитие методов создания поведенческих моделей АЦП и составляющих их блоков является актуальным.

Настоящая диссертация посвящена развитию методов создания поведенческих моделей аналоговых и аналого-цифровых блоков для их использования при проектировании АЦП.

Цель и задачи диссертации

Цель диссертации: Повышение эффективности АЦП на основе развития методов создания и использования поведенческих моделей аналого-цифровых блоков

Повышение эффективности проектирования подразумевает сокращение сроков разработки и снижение требований к вычислительным ресурсам в методологии проектирования сверху - вниз и верификации снизу - вверх по сравнению с традиционными методами, основанными на преимущественном использовании моделей транзисторного уровня и функциональных макромоделей, параметры которых не уточняются в ходе проектирования. Критерий эффективности в данном случае - сокращение сроков проектирования СФ-блока или микросхемы АЦП.

Для достижения поставленной цели решены следующие основные задачи

1. Разработка поведенческой модели физического уровня для цифроаналоговых преобразователей (ЦАП) на переключаемых конденсаторах;

2. Создание метода характеризации универсальных поведенческих моделей АЦП и УВХ;

3. Создание метода определения частотных характеристик схем с переключаемыми элементами.

Научная новизна диссертации:

1. Впервые предложена модель ЦАП на переключаемых конденсаторах, которая в отличие от известных моделей позволяет 8 учесть влияние паразитных емкостей матриц старших и младших разрядов, а также двоично-взвешенной составляющей погрешности величины емкости единичного конденсатора.

2. Разработан метод определения частотных характеристик тактируемых аналоговых и аналого-цифровых схем на переключаемых элементах. По сравнению с известными методами он обеспечивает лучшую точность и позволяет оценить влияние моментов взятия отсчетов сигнала на частотные свойства УВХ.

3. Разработан метод идентификации параметров универсальной поведенческой модели для АЦП и ЦАП на основе модифицированной модели Хаммерштайна.

Практическая значимость работы

1. Уменьшение времени проектирования конденсаторных матриц АЦП последовательного приближения, благодаря использованию предложенной поведенческой модели физического уровня для ЦАП на переключаемых конденсаторах (сокращение времени моделирования более чем на порядок).

2. Уменьшение времени моделирования СнК, содержащих блоки АЦП и УВХ благодаря использованию модифицированной модели Хаммерштайна в качестве поведенческой модели этих блоков (на 2-3 порядка).

3. Разработанный метод определения частотных параметров переключаемых схем интегрирован в САПР Cadence и обеспечивает лучшее совпадение с экспериментальными результатами.

4. Предложена модификация методологии проектирования «сверху-вниз» с верификацией «снизу-вверх». Предложенный вариант маршрута проектирования позволяет при создании СФ-блока отразить в его поведенческой модели данные, связанные с особенностями технологического процесса предприятия-изготовителя.

На защиту выносятся следующие положения:

1. Математическая модель влияния паразитных ёмкостей на характеристики ЦАП на переключаемых конденсаторах, позволяющая разработать поведенческую модель физического уровня.

2. Метод снятия частотных характеристик переключаемых схем, в частности АЦП и УВХ, позволяющий строить их малосигнальные модели.

3. Метод идентификации параметров модифицированной модели Хаммерштайна для АЦП и УВХ.

Реализация и внедрение результатов работы

Работа по теме диссертации велась в сотрудничестве с Центром по изучению тяжёлых ионов имени Гельмгольца (GSI Helmholzzentrum fuer Schwerionenforschung), Дармштадт, Германия. Для эксперимента по изучению сжатой барионной материи (СВМ) с использованием предложенной модифицированной модели Хаммерштайна для СФ-блока УВХ был спроектирован блок 9-битного конвейерного АЦП по технологии 0.18 мкм фабрики UMC, Тайвань. В соавторстве получено свидетельство о государственной регистрации топологии интегральной микросхемы № 2010630091.

Так же велись совместные работы с ФГУП "Всеросийский научно-исследовательский институт автоматики им. H.JI. Духова", Москва в рамках НИР по созданию интегральной микросхемы ASIC для интеллектуального датчика давления. Использование результатов диссертации в данной работе позволило ускорить процесс проектирования матрицы переключаемых конденсаторов для 14-битного АЦП последовательных приближений, входящего в

10 состав ИМС. Блок АЦП был произведён по технологии 0.35 мкм фабрики АМ5, Австрия. В соавторстве получено свидетельство о государственной регистрации топологии интегральной микросхемы № 2012630037. Получен акт о внедрении (приложение А).

Кроме того, примененение предложенной модели физического уровня для ЦАП на переключаемых конденсаторах позволило спроектировать топологию матрицы на переключаемых конденсаторах для блока 10-битного АЦП, входящего в состав ИМС для кремниевых фотоумножителей, разрабатываемой в настоящее время фирмой ЗАИАБ втВЬ, Дрезден, Германия. Получен акт о внедрении.

Предложенный метод характеризации частотных параметров схем, а так же модифицированная модель Хаммерштайна использовались при проектировании электроники опытно-промышленного образца портативного прибора для обнаружения альфа-радиоактивных загрязнений газоразрядным методом в НТЦ по аварийно-техническим работам на АЭС корпорации Росэнергоатом. Получен акт о внедрении.

Далее диссертация организована следующим образом.

В разделе 1 рассматриваются современные методы проектирования ИМС класса система-на-криссталле. Показаны преимущества и основные принципы методологии проектирования «сверху-вниз» с верификацией «снизу-вверх». Рассмотрены два основных типа поведенческих моделей - поведенческие модели физического уровня и универсальные поведенческие модели. Показано место языка УегДод-АМБ. Приведена авторская модификация методологии проектирования «сверху-вниз» с верификацией «снизу-вверх», в которой характеризация моделей выполняется не по результатам моделирования субблоков ИМС, а по результатам испытаний тестовых образцов субблоков.

В разделе 2 рассмотрено применение вышеуказанной методики проектирования к проектированию 14-разрядного АЦП последовательных приближений. Рассмотрена созданная поведенческая модель физического уровня для субблока ЦАП в составе АЦП последовательного приближения. Выведены формулы, позволяющие оценить влияние паразитных параметров на характеристики субблока и АЦП в целом. Приведена итоговая Verilog-A модель субблока. Так же рассмотрено созданное тестовое окружение для изготовленного образца АЦП. Тестовое окружение позволяет выполнить полностью автоматизированный тест АЦП и получить его основные характеристики. Полученная модель адекватно описывает поведение субблока ЦАП, что подтверждается измерениями характеристик реально изготовленного образца.

В разделе 3 рассмотрена универсальная поведенческая модель Хаммерштайна для УВХ/АЦП. Рассмотрен процесс получения параметров модели по результатам моделирования в среде Cadence на платформе Virtuoso. Рассмотрены Verilog-A модули, созданные для получения параметров модели. Для получения параметров линейного блока модели Хаммерштайна создана методика оценки частотных параметров переключаемых схем (АЧХ, ФЧХ). Данная методика даёт результаты равные по точности результатам, получаемым при анализе переходных процессов. Продемонстрирована лучшая точность по сравнению со стандартным методом SPECTRERF.

В разделе 4 показано применение модели, рассмотренной в разделе 3, при проектировании 9-битного конвейерного АЦП. Показана методика создания модели УВХ по результатам тестирования изготовленных образцов блока.

Заключение диссертации по теме «Элементы и устройства вычислительной техники и систем управления», Осипов, Дмитрий Леонидович

4.3 Выводы

Представлен пример применения методики проектирования «сверху-вниз» для проектирования АЦП. Рассмотрены основные этапы создания универсальных поведенческих моделей по результатам тестов образцов. В результате построена модель субблока УВХ для 9-ти битного конвейрного АЦП. Образец субблока УВХ был выполнен по технологии 0.18 мкм фабрики ИМС, Тайвань.

ЗАКЛЮЧЕНИЕ

Основным научным результатом диссертационной работы является развитие методов поведенческого моделирования интегральных микросхем АЦП как средства повышения эффективности их проектирования - сокращения сроков разработки, снижения требований к вычислительным ресурсам, обеспечения повторного использования разработанных блоков.

Теоретические результаты:

1. Разработана модель цифро-аналогового преобразователя на основе матриц переключаемых конденсаторов, учитывающая влияние паразитных емкостей топологических элементов матриц и разброс номиналов конденсаторов. Применение предложенной модели дает возможность более чем на порядок сократить время моделирования по сравнению с моделью транзисторного уровня, дополненной данными экстракции паразитных параметров.

2. Предложен метод определения частотных свойств аналого-дискретных схем. Точность моделирования с использованием этого метода при отмеченных в работе условиях в несколько раз выше, чем при использовании аналогичных средств, нашедших широкое применение, таких как SpectreRF. Предложенный метод позволяет на основе моделирования определить частотную зависимость коэффициента передачи АЦП и оценить влияние временных параметров последовательности тактовых импульсов на точностные характеристики схем выборки-хранения.

3. Предложена модификация маршрута проектирования аналого-цифровых БИС и систем на кристалле, основанного на методологии разработки «сверху-вниз» с верификацией «снизу-вверх», в которой учитываются особенности технологического процесса изготовления блоков путем коррекции параметров их поведенческих моделей по результатам испытаний тестовых образцов.

Практические результаты:

1. Создан программный модуль на языке Verilog-A для экстракции параметров разработанных универсальных поведенческих моделей устройств выборки-хранения и АЦП.

2. Выполнена характеризация разработанной универсальной поведенческой модели блока устройства выборки-хранения, реализованного по технологии КМОП с проектной нормой 0,18 мкм фабрики UMC. Модель использована при проектировании быстродействующего 9-битного конвейерного АЦП с низким уровнем энергопотребления.

3. Создан полностью автоматизированный измерительный комплекс на базе программных средств Tcl/Expect, серийной аппаратуры и разработанных аппаратных модулей для измерения характеристик АЦП и ЦАП, а также экстракции параметров моделей аналого-цифровых блоков.

Апробация результатов диссертации. Основные результаты диссертации докладывались на ежегодных Научных сессия МИФИ (2010-2012); Всеросийской научно-технической конференции "Проблемы разработки перспективных микро- и наноэлектрон-ных систем" (Москва, 2010, 2012); Международной конференции "Цифровая обработка сигналов и её применение" (Москва, 2010, 2012), доклад отмечен грамотой Оргкомитета; Международном симпозиуме "International Symposium on Nuclear Electronics & Computing" (Болгария, Варна, 2011); Международной конференции

European Solid-State Circuits Conference (ESSCIRC)" (Финляндия, Хельсинки, 2011); Международной конференции «

8th

Conference on Ph.D. Research in Microelectronics & Electronics» (Германия, Ахен, 2012), Международной конференции «International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD)» (Испания, Севилья, 2012)

Опубликованные результаты. По теме диссертации опубликовано 10 статей в российских научно-технических журналах, рекомендованных ВАК, из них одна без соавторов; 5 статей в российских научно-технических журналах, входящих в российский индекс научного цитирования РИНЦ; 10 тезисов докладов в сборниках российских и международных конференций; 2 статьи, входящие в международную базу IEEE Didital Library.

Список литературы диссертационного исследования кандидат технических наук Осипов, Дмитрий Леонидович, 2013 год

1. Kundert К., Chang Н. Verifying all of an SOC Analog Circuitry Included. // IEEE Solid-State Circuits Magazine. - 2009. - V.l. - №4. -P. 26-32.

2. Mariano A., Dallet D., Deval Y., Be'gueret J.-B. Top-down design methodology of a multi-bit continuous-time delta-sigma modulator // Analog Integrated Circuits and Signal Processing. 2009. - V.60. - № 1-2. - P. 145-153.

3. Chang H., Kundert K. Verification of complex analog and RF 1С designs // Proceedings of the IEEE. 2007 - V. 95. - N°. 3. - P. 622-639.

4. Kundert K. A Formal Top-Down Design Process for Mixed-Signal Circuits : Электронный документ. // Designer's Guide Consulting, Inc. (http://designers-guide.org/Design/top-down.pdf)

5. Chun-Hung Yang, Chi-Wai Leng, Chien-Hung Tsai. A top-down, mixed-level design methodology for CT BP Д2 modulator using verilog-A // Proceedings of IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2008). 2008. - Р.1390-1393.

6. El-Ebiary D.H., Dessouky M.A., El-Ghitani H. Behavioral modeling of a charge pump voltage converter for SoC functional verificationpurposes // Proceedings of IEEE International Behavioral Modeling and Simulation Workshop (BMAS 2007) . 2007. - P.84-89

7. Kundert K., Chang H. Verification of complex analog integrated circuits // Proceedings of IEEE Custom Integrated Circuits Conference (CICC 2006). 2006. - P. 177-184.

8. Peruzzi R.O. Verification of Digitally Calibrated Analog Systems with Verilog-AMS Behavioral Models. // Proceedings of IEEE International Behavioral Modeling and Simulation Workshop (BMAS 2006) .- 2006. -P.7-16.

9. Kundert K. Principles of Top-Down Mixed-Signal Design: Электронный документ. // Designer's Guide Consulting, Inc. 2003. (http://www.designers-guide.org)

10. Kundert K., Chang H. Top-Down Design and Verification of Mixed-Signal Circuits: Электронный документ. // Designer's Guide Consulting, Inc. 2005. (http://www.designers-guide.org)

11. Kundert К. Future directions in mixed-signal behavioral modeling// Proceedings of IEEE International Behavioral Modeling and Simulation Workshop (BMAS 2002) . 2002. - P. 150- 183.

12. Kundert K., Zinke O. The Designers Guide to Verilog-AMS. -Kluwer Academic Publishers. 2004

13. Prieto R.y Laguna L., Oliver J.A., Cobos J.A. DC/DC Converter Parametric Models for System level Simulation // Proceedings of Applied Power Electronics Conference and Exposition (APEC-2009). -2009. P. 292-297.

14. Zinke 0. Design and verification with Cadence's Virtuoso AMS Designer: электронный документ. // EE Times Asia. 2005. (http://www.eetasia.com)

15. CADENCE ANALOG/MIXED-SIGNAL DESIGN METHODOLOGY. Overview: электронный документ. // Cadence, Inc. 2009. (http://www.cadence.com/rl/Resources/overview/amsmethodologyov.pdf)

16. The Designers Guide Consalting: Электронный документ. -(http://www.designers-guide.com)

17. Kyndert К., Chang H. Top-down verification guides mixed-signal designs: электронный документ. // EE Times Asia. 2005. (http://www.eetasia.com)

18. Metroka M.; James F. Top-down approach speeds mixed-signal design: электронный документ. // EE Times Asia. 2005. (http://www.eetasia.com)

19. Virtuoso Multi-mode Simulation. Datasheet. Cadence Design Systems. - 2010.

20. Questa ADMS. Analog-Digital Mixed-Signal Simulator. Datasheet. Mentor Graphics. - 2010.

21. CustomSim. Datasheet. Synopsys. - 2009

22. Miller I., Ferreira-Noullet A. Behavioral Modelling in Industrial 1С Design Experiences and Observations // Proceedings of IEEE International Behavioral Modeling and Simulation Conference (BMAS-2004). -2004. P.37-40

23. Verilog-AMS Language Reference Manual. Version 2.2. USA. -Accellera. - 2004

24. Jahn S., Parruitte Н. Qucs. Verilog-AMS interface: Электронный документ. // QUCS. 2007. ihttp://www.qucs.org)

25. Lemaitre L. Introduction to ADMS: Электронный документ. // MOT-ADMS. 2009. (http://mot-adms.sourceforge.net)

26. Depeyrot G., Poullet F. Guidelines for Verilog-A Compact Model Coding. // Nanotech. V.2 . - Chapter 11: Compact Modelling. - 2010. P.821-824.

27. Verilog-AMS Sample Library: Электронный документ. // Ac-cellera. -2004. (http://www.eda-stds.org/verilog-ams/htmlpages/examples.html)

28. Yi Wang, Yikai Wang, Lenian He. Behavioral modeling for operational amplifier in sigma-delta modulators with Verilog-A // Proceedings of IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS 2008). 2008. - P.1612-1615

29. Grabinski W., Tomaszewski D., Lemaitre L., Jakubowski A. Standardization of the compact model coding: non-fully depleted SOI MOSFET example // Journal of Telecommunications and Information Technology. 2005 - №1. - P. 129-135.

30. Осипов Д.Л., Бочаров Ю.И., Бутузов В.А., Симаков А.Б. Создание высокоуровневых моделей аналого-цифровых блоков по результатам испытаний тестовых образцов // Труды научной сессии НИЯУ МИФИ-2010. Том И. НИЯУ МИФИ. - 2010

31. Atkin Е., Bocharov Yu., Osipov D. et al.Low Power Pipelined ADC IP-blocks // CBM Progress Report 2007. GSI. Darmstadt. 2008.- P.50.

32. Atkin E., Bocharov Yu., Osipov D. et al. Development of the de-randomizing architecture for CBM-STS // CBM Progress Report 2009. -GSI. Darmstadt. 2010. - P.45.

33. Atkin E., Bocharov Yu., Osipov D. et al. Development of a data-driven readout ASIC for microstrip detectors // CBM Progress Report 2010. GSI. Darmstadt. 2011.-P.23

34. Бочаров Ю.И., Бутузов В.А., Осипов Д.Л., и др. Блок АЦП специализированной ИМС для датчиков давления // Датчики и системы. 2012 - №11 - С.49-52.

35. Osipov D., Bocharov Yu. Behavioral model of split capacitor array DAC for use in SAR ADC design // IEEE Proceedings on 8th Conference Ph.D. Research in Microelectronics and Electronics (PRIME -2012 ). 2012. - P.1-4.

36. Осипов Д.Л. Модель ЦАП на основе матрицы конденсаторов с разделителем в составе АЦП последовательных приближений //

37. Проблемы разработки перспективных микро- и наноэлектронных систем 2012. Сб. трудов. - М.: ИППМ РАН, 2012, С. 517 - 520.

38. Ginsburg В.Р., Chandrakasan А.Р. 500-MS/s 5-bit ADC in 65-nm CMOS With Split Capacitor Array DAC // IEEE Journal of Solid-State Circuits. 2007. - V. 42. -N«4.- P. 739-747.

39. Бутузов В. А., Бочаров Ю. И., Осипов Д. JL, Симаков А. Б. Прецизионный БИКМОП АЦП последовательного приближения с низким энергопотреблением // Вестник Национального исследовательского ядерного университета МИФИ. 2012. - Т.1 - №1. - С.84-89.

40. INL/DNL Measurements for High-Speed Analog-to-Digital Converters (ADCs): Электронный документ. // Maxim. Nov.2001. ( h ttp : //www .maximic.com/an283')

41. Бутузов B.A., Бочаров Ю.И., Осипов Д.Л., Симаков А.Б. Способ повышения линейности АЦП последовательного приближения с матрицей переключаемых конденсаторов // Радиопромышленность. 2012. - №3. - С. 14-23.

42. Осипов Д., Бутузов В., Бочаров Ю. Автоматизация измерений с помощью программных средств Expect/Tcl на примере тестирования АЦП // Компоненты и технологии. 2011. - № 8. - С. 196 -199.

43. Осипов Д.Л., Бочаров Ю.И., Бутузов В.А. Автоматизированный измеритель статических параметров аналого-цифровых преобразователей // Приборы и техника экперимента. -2012- № 5 С. 108-109.

44. Осипов Д. Быстрая разработка программ управления устройствами на основе gnu/linux // Компоненты и технологии. 2011. - Т. 12. -№ 125. - С. 128-131.

45. Agilent 34410А/11А 6 Уз Digit Multimeter. User Guide. ): Электронный документ. // Agilent, -(http://agilent.com)

46. Agilent 3441 OA/11 A Programmer's Reference: Электронный документ. // Agilent, -(http://agilent.com)

47. IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters. / IEEE Std 1241-2010 (Revision of IEEE Std 1241-2000). / IEEE Instrumentation & Measurement Society. -New York, NY, USA, 2011.

48. Sheingold D.H., Kester W. Testing Converters. Analog-Digital Conversion. Prentice Hall PTR. 3 Sub Edition. - 1997. - P.5.1-5.26

49. Giri F., Chaoui F.Z., Haloua M., Rochdi Y., Naitali A. Hammerstein model identification // Proceedings of the 10th Mediterranean Conference of Control and Automation (MED 2002). 2002. - P. 1-9.

50. Bjorsell N., Handel P. Dynamic behavior models of analog to digital converters aimed for post-correction in wideband applications // Proceedings of IMEKO World Congress. 2006. - P.l-5.

51. Abdessattar Chaari A., Elleuch Kh., Kharat M., Kammouni S. Identification of discrete time nonlinear system described by Hammerstein model: Application to a thermal system // ACSE Journal. 2006 -V. 6 - № 2 - P.63-69.

52. Осипов Д., Бочаров Ю. Универсальная квазилинейная поведенческая модель устройства выборки-хранения. // Компоненты и технологии. №11. - 2006. - С.173-180.

53. Электронный документ.: ( http://www.cisl. Columbia, edu/proj ects/s witcap/)

54. Белобров E.B., Курганов C.A. Частотный анализ цепей с переключаемыми конденсаторами, учитывающий сопротивление ключей // Синтез, анализ и диагностика электронных цепей: Международный сборник научных трудов. Ульяновск: УлГТУ. - 2008. -Вып. 6. - С. 3-12.

55. Middlebrook R.D. Small-Signal Modelling of Pulse-Width Modulated Switched-Mode Power Converters. // Proc. of the IEEE. 1988. -Vol. 76. - N 4. - P. 343-354

56. SpectreRF User Guide. / Cadence Design Systems. 2003.

57. Biolek D., Biolkova V., Kolka Zd. S-Z AC Analysis of Switched Circuits in PSPICE // Proc. of the Int. Conference Advanced Methods of the Theory of Electrical Engineering (AMTEE 2007) - 2007. - P. 1-4.

58. Biolek D. S-Z Semi-Symbolic Simulation of Switched Networks // IEEE Int. Symposium on Circuits and Systems. 1997. - P. 17481751.

59. Affirma RF Simulator (SpectreRF) Theory. / Cadence Design Systems. 2003.

60. Гуменюк A.C., Бочаров Ю.И. Устройства выборки-хранения быстродействующих АЦП. // Микроэлектроника. 2007. - Т. 36. - № 5.- С. 390-400.

61. Kundert К. Simulating Switched-Capacitor Filters with SpectreRF. / Designer's Guide. Ver. 6c. 2006.

62. HEF4051B 8-channel analog multiplexer/demultiplexer. Product datasheet 10th ed., NXP Semiconductors N.V., 2011.

63. Электронный документ.: ( www.nxp.com)

64. Осипов Д.Л. Идентификация параметров нелинейной модели УВХ на Verilog-A // Компоненты и Технологии. 2011 - №12

65. Brandt В.Р., Lutsky J. A 75-mW, 10-b, 20-MSPS CMOS Sub-ranging ADC with 9.5 Effective Bits at Nyquist // IEEE Journal of SolidState Circuits. -1999. vol. 34- №. 12

66. Shen J, Kinget P.R. A 0.5-V 8-bit 10-Ms/s Pipelined ADC in 90-nm CMOS // IEEE Journal of Solid-State Circuits. 2008. - V.43. -№ 4.

67. Grace C.R, Hurst P.J., Lewis S.H. A 12-bit 80-MSample/s Pipelined ADC With Bootstrapped Digital Calibration // IEEE Journal of Solid-State Circuits. 2005. - V. 40. - № 5.

68. Бочаров Ю.И., Гуменюк A.C., Лапшинский B.A., Осипов Д.Л., Симаков А.Б. Архитектура специализированной БИС считывания сигналов многоканальных датчиков // Датчики и системы. -2008.-№10.-С. 47- 50.

69. Bocharov Yu.,Butuzov V., Osipov' D. A Low-Power 9-bit Pipelined CMOS ADC with Amplifier and Comparator Sharing Technique // arXiv:1210.2907 physics.ins-det. IEEE 37th European SolidState Circuits Conference (ESSCIRC-2011). 2011.

70. Гуменюк A., Бочаров Ю. Методика анализа Фурье при моделировании аналого-цифровых схем с помощью средств проектирования Cadence // Chip News. 2007. - № 9 (122). - С. 22 - 25.