Повышение точности таймеров для встроенных вычислительных систем промышленного управления на основе OC LINUX тема диссертации и автореферата по ВАК РФ 05.13.15, кандидат наук Федотова Ирина Сергеевна

• Федотова Ирина Сергеевна
• кандидат наук
• 2018

Оглавление диссертации кандидат наук Федотова Ирина Сергеевна

Введение

1 Проблематика измерений времени современных вычислительных систем

1.1 Основные механизмы реального времени

1.2 Особенности механизмов реального времени на встроенных системах на базе процессоров ARM Cortex-A

1.3 Прогнозирование времени выполнения исходного кода

1.3.1 Сравнение и обзор существующих методов

1.3.2 Вероятностный подход предсказания времени выполнения

1.3.3 Алгоритм применения подхода MBPTA

1.3.4 Экспериментальная оценка применения вероятностного подхода MBPTA

1.4 Выводы

2 Методы повышения эффективности и точности таймеров

2.1 Разработка библиотеки поддержки высокоточных таймеров HighPerTimer

2.2 Измерение точности временных интервалов на ARM процессорах

2.2.1 Разработка функций чтения таймера

2.2.2 Разработка функций выполнения задержек

2.3 Влияние виртуализации аппаратных таймеров на измерения времени

2.3.1 Основные установки экспериментальной базы и методология их оценки

2.3.2 Результаты измерений и выводы

2.4 Выводы

3 Методика сложения оценок для системы управления

4 Применение методики сложения для анализа систем управления реального времени

4.1 Исследование сценария системы на основе интегрального таймера

4.1.1 Общая схема функционирования модели

4.1.2 Применение методики для прогнозирования времени

4.2 Исследование сценария системы на основе электромеханическом реле

4.2.1 Общая схема функционирования модели

4.2.2 Применение методики для прогнозирования времени

4.3 Исследование сценария системы на основе ветровой турбины

4.3.1 Общая схема функционирования модели

4.3.2 Применение методики для прогнозирования времени

4.4 Сравнение результатов и выводы

Заключение

Список сокращений

Список литературы

Приложение А

Введение диссертации (часть автореферата) на тему «Повышение точности таймеров для встроенных вычислительных систем промышленного управления на основе OC LINUX»

Введение

Многие современные встроенные системы реального времени состоят из нескольких приложений управления. Большинство таких приложений разработано как программные блоки для микропроцессоров, основная задача которых - управление соответствующими промышленными установками. Разработка встроенной системы управления состоит из двух главных этапов: синтез контроллеров и разработка приложений управления на исполнительной платформе. Синтез контроллера включает в себя задание правил управления, значений периода, задержки, крайнего срока выполнения задач. На этапе разработки, в свою очередь, происходит распределение и планирование вычислительных ресурсов приложения. Данная работа решает задачи предоставления высокой производительности и гарантированной безопасности работы приложения и фокусируется на проблемах эффективности таймерной поддержки встроенных микропроцессоров и оценки временных характеристик системы.

На сегодняшний день доля использования операционной системы GNU/Linux в таких областях промышленности как потребительская электроника, управление промышленным оборудованием, авиационная робототехника, достигает более 50%. Особенно это актуально для встраиваемых устройств с их ограниченными ресурсами. Для подобных систем GNU/Linux является идеальной операционной системой, благодаря своим скромным системным требованиям, открытому исходному коду и возможности использования любых существующих на рынке встраиваемых процессоров. Однако, при использовании такой ОС в процессе разработки могут возникать определённые сложности. Во-первых, известные недостатки временной поддержки стандартной библиотеки Си GNU усугубляются на встроенной версии Linux. Например, если в рамках архитектуры x86 издержки на переход контекста будут составлять десятки наносекунд, то для встроенных архитектур стоимость такого вызова может достигать уровня миллисекунд. Во-вторых, для встроенных платформ используется более широкий спектр архитектур и менее стандартизованных сред, что также создаёт определённые сложности. Так, например, на каждой встроенной архитектуре присутствуют уникальные регистры основного счётчика времени, которые отличаются своими характеристиками и возможностями, что затрудняет использование одного универсального интерфейса для измерений. В-третьих, доступ ко всем регистрам на встроенных платформах осуществляется через защищённое пространство ядра.

В данной работе предлагается универсальный инструмент, повышающий точность и

эффективность использования аппаратных таймеров для встроенных процессоров архитектуры ARM. При использовании разработанного инструмента для получения необходимого уровня эффективности и точности таймеров возрастает необходимость решения задачи временного анализа, а именно, предсказания временных характеристик приложения управления.

Несмотря на выше упомянутые сложности встроенных микрокомпьютеров, к их применению накладываются дополнительные требования надёжности, безопасности и возможности работы в режиме реального времени, особенно в области управления промышленными установками. В таких системах управления каждый компонент обладает определёнными функциональными характеристиками, при этом временные ограничения должны быть соблюдены как на локальном уровне каждого компонента, так и в контексте всей системы. Современные подходы временного анализа в некоторых условиях уже могут быть применены на уровне компонентов, согласно модели «чёрного ящика».

Значительный вклад в развитие теории и практики временного анализа вычислительных систем и систем реального времени внесли известные учёные, среди которых: R. Wilhelm, G. Buttazzo, G. Lipari, A. Burns, S. Edgar, L. Santinelli, J. Abella, L. Cucu-Grosjean, T. Nolte, I. Bate, F. Cazorla, E. Quiñones, G. Bernat, E. Mezzeti, T. Vardanega, S. Altmeyer, S. Hissam, J. Hansen, G. Moreno, A. Colin, I. Puaut, P. Puschner, E. Bini, G. Lipari, L. Abeni, H. Falk, С. Сорокин, B. Brandenburg и др. На основе их работ предлагаются различные решения главной задачи теории реального времени и временного анализа — задачи предсказания временных характеристик, а именно, нахождения значения наихудшего времени выполнения системы, т.н. WCET (Worst Сase Execution Time). Новый перспективный подход вероятностного анализа временных характеристик системы был предложен в 2001 году и носит название MBPTA (Measurement-Based Probabilistic Timing Analysis). Однако, только с 2013 года начались активные исследования способов его применения, поиск недостатков и методов усовершенствования. При этом данный подход до сих пор применялся только к локальным компонентам приложения или в условиях т.н. бенчмарков. Другими словами, обеспечение временных гарантий системы в целом нуждается либо в новых подходах, либо в рассмотрении совокупности свойств так, чтобы гарантии, получаемые на уровне каждого компонента, могли быть объединены в глобальную оценку.

В данной работе проводится экспериментальное исследование метода MBPTA, предлагается способ его применения для прогнозирования временных характеристик каждого блока системы управления и предлагается методика их сложения применительно к системе в

целом. Данный метод проверяется на нескольких реально работающих сценариях с различным уровнем детерминизма. Таким образом, предложенная методология оценки способна предопределять построение системы управления и влиять на процесс разработки непосредственно программы мониторинга.

Цель работы и задачи исследования. Целью работы является экспериментальное исследование эффективности таймерной поддержки встроенных микропроцессоров архитектуры ARM Cortex A, разработка методов повышения точности таймеров и методологии оценки временных характеристик систем управления на базе микропроцессоров.

В соответствии с целью определены следующие задачи исследования:

1. Теоретический анализ таймерной поддержки как на уровне аппаратного обеспечения, так и на уровне операционной системы GNU/Linux для встроенных микропроцессоров архитектуры ARM Cortex-A, и разработка подходов по увеличению точности и эффективности работы таймеров в различных условиях.

2. Экспериментальные исследования по оценке эффективности существующих методов в рамках временного анализа MBPTA для прогнозирования времени выполнения исходного кода и разработка подходов по улучшению оценки прогнозирования времени и получения значения наихудшего времени выполнения WCET.

3. Разработка на основе временного анализа MBPTA метода оценки временных характеристик по отношению к системе управления в целом, а именно, кластеризация на компоненты и сложение оценок для каждого блока.

4. Применение разработанного метода на реально существующих системах управления при различных детерминированных и недетерминированных сценариях в целях экспериментального исследования и анализа полученных результатов.

Методы исследования. Для решения поставленных задач использовались методы временного анализа MBPTA, а также методы теории вычислительных систем, теории алгоритмов, теории вероятностей и математической статистики, теории экстремальных значений, функционального анализа и методов математического анализа.

Положения и результаты выносимые на защиту соответствуют следующим пунктам паспорта специальности 05.13.15 - «Вычислительные машины, комплексы и компьютерные сети»:

1. Пункт 2 «Теоретический анализ и экспериментальное исследование функционирования вычислительных машин, комплексов и компьютерных сетей с целью улучшения их технико-

экономических и эксплуатационных характеристик». Произведён теоретический анализ и экспериментальное исследование временных характеристик встроенных вычислительных машин. Создан инструмент, повышающий эффективность работы и точность современных аппаратных таймеров для встроенных вычислительных систем высокой производительности. Дополнительно произведено экспериментальное исследование влияния виртуализации аппаратных таймеров на их точность. Предлагаемые методы таймерной поддержки показывают до двух раз более низкую временную стоимость чтения таймера и более 1000 раз, с уровня миллисекунд до микросекунд, меньшее значение времени промаха сна, чем функции из стандартной библиотеки ^ GNU для версии ядра Linux 4.2.

2. Пункт 6 «Разработка научных методов, алгоритмов и программ, обеспечивающих надёжность, контроль и диагностику функционирования вычислительных машин, комплексов и компьютерных сетей». Экспериментально обоснован выбор вероятностного подхода для прогнозирования временных характеристик аппаратных таймеров. Метод впервые применён для предсказания времени чтения аппаратного таймера. Предложена методика кластеризации и сложения блоков системы управления. С помощью модельных экспериментов показана согласованность и эффективность методики на работающих системах. Прогнозирование времени с помощью данной методики находится ближе в несколько десятков раз к реальным значениям, полученным на базе многочисленных эмпирических наблюдений, чем прогнозирование времени, основанное на модели «чёрного ящика».

Научная новизна результатов работы заключается в том, что в ней впервые:

1. Разработан механизм повешения точности таймеров для встроенных систем на базе процессора ARM Cortex-A до 4 раз при получении значения времени и более чем в 1000 раз при вызове функции ожидания процесса, с уровня миллисекунд до микросекунд, при сохранении ресурсов ЦПУ, по сравнению с системными вызовами стандартной библиотеки & GNU для версии ядра Linux до 4.2.

2. Впервые показаны особенности применения метода MBPTA к отдельным элементам системы управления вместо модели «чёрного ящика».

3. Разработан метод кластеризации системы управления для оценки точности, впервые предложен математический метод сложения вероятностных оценок отдельных блоков системы.

4. Показана применимость предложенных методов на существующих промышленных системах реального времени. Произведена оценка эффективности метода сложения блоков при различных сценариях выполнения, которая в большей степени соответствует эмпирическим

наблюдениям, чем другие известные оценки.

Теоретическая и практическая значимость работы.

1. Разработана программная библиотека HighPerTimer, предоставляющая унифицированный интерфейс доступа к известным аппаратным счётчикам времени встроенных процессоров на базе ARM Cortex-A через пользовательское пространство операционной системы GNU/Linux.

2. Произведена оценка производительности виртуальных таймеров для современных моделей виртуализации компьютеров на базе процессоров Intel при помощи разработанного интерфейса библиотеки HighPerTimer. Полученные результаты позволяют говорить о возможности использования библиотеки в приложениях, разрабатываемых для виртуальных машин.

3. Полученные результаты применения анализа MBPTA и подхода сложения оценок временных характеристик для систем управления промышленными установками позволяют оптимизировать дальнейшую разработку приложений и повысить предсказуемость поведения системы.

Внедрение результатов работы. Разработанные в диссертации методы и алгоритмы были успешно внедрены в следующие процессы, что подтверждается соответствующими актами:

• Программная библиотека HighPerTimer была успешно интегрирована в коммерческий протокол для высокоскоростной передачи данных Reliable Multi-Destination Transport (RMDT) компании Dexor GmbH. Кроме того, библиотека интегрирована в коммерческие решения компании Axxeo GmbH в рамках приложения управления действующих ветрогенераторов. Результаты экспериментов, приведённые в главе 2 диссертационной работы, демонстрируют улучшение точности и эффективность применения библиотеки;

• Алгоритмы оценки прогнозирования временных характеристик и метод сложения оценки блоков временных характеристик, представленные в работе, используются Институтом Медицины и Техники IMT (Institut für Medizin und Technik e.V., Koethen, Germany) для проектов BitBooster и CloudBDT, а также в транспортных решениях лаборатории Future Intenet Lab Anhalt (FILA) и Dexor GmbH;

• Представленные в диссертации материалы используются в курсе лекций «Системное программирование» и «Системы реального времени» в Университете Прикладных Наук Анхальт, Кётен, Германия (Anhalt University of Applied Sciences), и в курсе лекций «Встроенные системы и устройство Linux» в Томском Политехническом Университете, ТПУ.

Личный вклад. Выносимые на защиту результаты получены соискателем лично. В совместных работах постановки задач и разработка методов их решения осуществлялись при непосредственном участии соискателя. Соавторы считают, что результаты научных работ являются неделимыми и вклад каждого соавтора одинаков.

Степень достоверности и апробация результатов подтверждаются проведёнными экспериментами и моделированием, согласованностью с данными, имеющимися в отечественной и зарубежной литературе. Основные результаты работы докладывались и обсуждались на международных, всероссийских и региональных научных конференциях, в их числе:

1. The 9th International Conference on Networking and Services, (ICNS), March 2013, Lisbon, Portugal.

2. «Научный сервис в сети интернет» Международная суперкомпьютерная конференция и конференция молодых учёных, сентябрь 2013. Новороссийск, Россия.

3. The Forth Scientific and Practical Conference "Information and Measuring Equipment and Technology", May 2013, Tomsk, Russia.

4. The 2nd International Conference on Applied Innovations in IT (ICAIT), March 2014, Kothen, Germany.

5. Российская научно-техническая конференция «Современные проблемы Телекоммуникации», апрель 2015, Новосибирск, Россия.

6. Networking Day 2015 at Open Source Automation Development Lab (OSADL), May 2015, Heidelberg, Germany.

7. Научный семинар СибГУТИ, доклад «Высокоточные измерения и планирование процессов в режиме реального времени для OC Linux», сентябрь 2015, Новосибирск, Россия.

8. Networking Day 2016 at Open Source Automation Development Lab (OSADL), May 2016, Heidelberg, Germany.

9. The 5th International Conference on Applied Innovations in IT (ICAIT), March 2017, Kothen, Germany.

10. The 8th Advanced Doctoral Conference on Computing, Electrical and Industrial Systems (DoCEIS), May 2017, Caparica, Portugal.

11. The 2nd International Conference on Measurement Instrumentation and Electronics, June, 2017, Czech Republic, Prague.

12. The 17th IEEE International Conference on Smart Technologies (EUROCON), July 2017,

Ohrid, Macedonia.

Публикации. Автором по теме диссертации опубликовано 12 работ, в числе которых 4 статьи в журналах, из которых 2 входят в список ВАК и 2 журнала индексируются в Scopus, Web of Science и публикуются в издательстве Springer. Основные результаты диссертации опубликованы в работах [1] - [12].

1 Проблематика измерений времени современных

вычислительных систем

Проектирование различного рода управляющих систем как для встроенных, так и для компьютеров общего назначения накладывает на разработчиков дополнительную ответственность. В разработке подобного программного обеспечения необходимо учитывать такие вещи как надёжность, безопасность, ремонтопригодность и реальное время. Зачастую, когда речь идёт о реальном времени, имеется ввиду быстрая реакция системы в ответ на поступающую информацию. Однако, это не совсем корректно: система реального времени не должна быть быстрой, а должна выдавать управляющие сигналы в гарантированные промежутки времени. Более точное определение говорит о том, что система реального времени представляет собой систему, в которой производительность зависит не только от правильности действий одного контроллера, но и от промежутка времени, когда производятся действия [13]. Основное различие между задачей в реальном времени и задачей не в реальном времени заключается в том, что в первом случае задача должна завершаться в течение заданного крайнего срока. В свою очередь, крайним сроком является максимальное время, позволяющее вычислительному процессу завершить его выполнение. В приложениях реального времени результат, полученный после истечения срока, не только задерживается, но и может быть опасным. В зависимости от его последствий, система может состоять из задач «жёсткого» реального времени или «мягкого» [14]. Операционная система, способная управлять «жёсткими» задачами, называется системой «жёсткого» реального времени [15], [16].

В задачах «жёсткого» реального времени, пропущенный крайний срок может иметь катастрофические последствия в управляемой системе. Типичные задачи «жёсткого» реального времени включают в себя получение данных с сенсорных устройств, обнаружение критических состояний, приведение в действие двигателя. В задачах «мягкого» реального времени невыполнение в срок приводит к ухудшению производительности, но не ставит под угрозу корректную работу всей системы. К таким задачам относится интерпретация команд пользователя, ввод с клавиатуры, визуализация сообщений, представление состояния системы и различные графические операции. Большой интерес к системам реального времени вызван растущим спросом сразу в нескольких областях применения, таких как химические и атомные электростанции, системы управления летательными устройствами, системы мониторинга движения, телекоммуникационные системы, автомобильные устройства, робототехника и

военные системы.

Наиболее критичным свойством системы реального времени является её предсказуемость. Предсказуемая система должна обеспечивать возможность определить, можно ли завершить все вычислительные процессы в рамках конкретных временных ограничений. В этом контексте также часто используют понятие детерминированной системы, когда время выполнения задачи одинаково для одних и тех же входных данных, и недетерминированной системы, когда время выполнения варьируется для одних и тех же входных данных. Детерминированное поведение системы обычно зависит от нескольких факторов - от аппаратной архитектуры, операционной системы, и даже языка программирования, используемого для написания приложения. Архитектурные особенности, которые оказывают большое влияние на выполнение задачи, включают в себя прерывания, механизмы DMA, кеш и предварительную выборку. Хотя такие функции улучшают среднюю производительность процессора, они вводят недетерминированное поведение при выполнении процесса, продлевая наихудший случай времени ответа. Другие факторы, которые существенно влияют на выполнение задачи, связаны с внутренними механизмами, используемыми в операционной системе, такими как алгоритм планирования, механизмы синхронизации, политика управления памятью и метод, используемый для обработки устройств ввода-вывода. Язык программирования также оказывает существенное влияние на предсказуемость благодаря конструкциям, которые он обеспечивает для обработки требований времени, указанных для вычислительной деятельности.

Однако на практике при функционировании эффективной и производительной системы управления не только предсказуемость, но и высокая скорость реакции играет роль. При этом стандартные средства ОС далеко не всегда могут обеспечить необходимую точность. Так, например, при системном вызове ОС Linux для запроса текущей даты и времени происходит целый ряд событий: CPU переключается из режима пользователя в ядро, сохраняя значения регистров пользовательского режима, выполняется некоторый код ядра для получения необходимых данных, которые сохраняются в памяти, далее восстанавливаются значения регистров пользовательского режима и вызов возвращается из режима ядра. Таким образом, происходит так называемое переключение контекста. Очевидно, что в сравнении с блокирующими вызовами на подобный вызов чтения регистра тратится не так много системного времени. Однако, если в архитектуре x86 издержки на переход между режимами будут составлять десятки наносекунд, то для встроенных архитектур стоимость такого вызова может достигать уровня миллисекунд.

Ещё более ситуация усугубляется, когда речь идёт о выполнении задержек процесса, так называемых функций сна стандарта POSIX. Несмотря на существование множества интерфейсов данного функционала, все они гарантируют длительность сна по крайней мере до заданного значения сна. Это означает, что функция не возвращается без просроченной задержки. Первая причина этого явления связана с работой планировщика процессов ядра. По истечении времени запроса, когда ядро готово разбудить процесс, планировщик может выбрать другую задачу для запуска. Другая причина более позднего пробуждения процесса связана с большим разрешением таймера, когда «зернистость» счётчика больше, чем запрошенный интервал времени. Например, для счётчика на ядре ARM Cortex A9 частота составляет 32 КГц и разрешение соответственно 30.518 мксек. Другими словами, система может измерять время и реагировать на события, связанные с временем, как, например, пробуждение процесса из сна, только минимум через 30.518 мксек. Если при этом отправить запрос на сон длительностью 1 мксек, то, учитывая высокое разрешение и, более того, наличие очереди ожидания и других готовых к выполнению процессов, промах такого запроса может составлять до нескольких миллисекунд. Поэтому часто, чтобы избежать издержек от системного сна, используется так называемый цикл busy-waiting, выполняемый прямо на ЦП. Данный метод позволяет достигнуть более точного пробуждения за счёт максимального 100%-ого использования ресурсов процессора.

Несмотря на большую сферу применений систем реального времени, большинство современных систем управления до сих пор разрабатываются с использованием специальных методов и эвристических подходов. Очень часто управление приложениями с временными ограничениями осуществляется путём написания больших частей кода на языке ассемблера, отдельных таймеров программирования, написания низкоуровневых драйверов для обработки устройств и прерываний. Хотя код, созданный этими методами, может быть оптимизирован для работы очень эффективно, этот подход имеет несколько недостатков. Во-первых, внедрение больших и сложных приложений на языке ассемблера намного сложнее и более трудоёмко, чем использование высокоуровневого программирования. Во-вторых, оптимизация кода сборки делает программу более сложной для понимания, что усложняет обслуживание программного обеспечения. Главным следствием такого положения дел является то, что программное обеспечение управления, созданное эмпирическими методами, может быть крайне непредсказуемым. Все критические временные ограничения не могут быть проверены априори, поэтому система, по-видимому, работает хорошо в течение определённого периода времени, но

может выйти из строя в некоторых редких, но возможных ситуациях.

Резюмируя вышесказанное, следует отметить, что достоверная гарантия поведения системы при различных условиях работы может быть достигнута только путём принятия соответствующих методологий проектирования и механизмов в ядре ОС, специально разработанных для обработки явных ограничений времени. Кроме того, без поддержки конкретных инструментов и методологий для анализа кода и планирования проверка временных ограничений становится крайне трудоёмкой задачей. В этой работе ставится цель внести вклад в разработку необходимой методологии проектирования, а также увеличить точность временных измерений на стандартной встроенной версии ядра ОС Linux, сохранив при этом минимальное использование ресурсов процессора.

1.1 Основные механизмы реального времени

К главным механизмам реального времени любой системы относятся основной аппаратный таймер, сторожевой таймер, часы реального времени, система контроля питания, система прерываний, технология кэш-памяти, работа конвейера и другие аспекты реализации. Все перечисленные компоненты по-своему оказывают влияние на результирующее время реакции.

Аппаратный таймер

Основной аппаратный таймер позволяет производить отсчёт временных интервалов заданной продолжительности. Принцип действия таймера основан на двоичном счётчике с возможностью предварительной записи исходного значения. После каждого такта синхросигнала счётчик прибавляет или отнимает единицу от имеющегося у него значения. При переполнении счётчик вырабатывает активный уровень на выходе. Как правило, выходной сигнал таймера заводят на вход запроса прерывания микропроцессора или контроллера прерываний. В большинстве современных встроенных систем таймеры используются в качестве основы для организации системы разделения времени на базе переключателя задач.

Сторожевой таймер

Сторожевой таймер (англ. watchdog timer) представляет собой программно-аппаратную схему контроля системы для отслеживания её корректной работы. Если контролируемая система не сбрасывает таймер в течении определённого времени, то происходит перезагрузка. В данном контексте имеется ввиду сторожевой таймер, управляемый регистрами и встроенный на микроконтроллер. Суть механизма состоит в проверке критерия, по которому можно определить, что наблюдаемый процесс работает корректно. Если сторожевой таймер определил некорректную работу процесса, то происходит передача информации и принимается решение о

последующей судьбе наблюдаемого процесса. Если сторожевой таймер сам посылает системе сигнал на перезагрузку, то происходит так называемая «мягкая» перезагрузка. Если перезагрузка происходит аппаратно, например при подаче нуля на ножку RST микроконтроллера, то происходит «жёсткая» перезагрузка. С аппаратной точки зрения, в качестве сторожевого таймера выступает обычный вычитающий счётчик, инициализирующийся заданным значением. Если в процессе работы в счётчик эпизодически вносится новая константа, то ничего не происходит. Если же прикладной процесс не успевает записать константу, и счётчик успевает досчитать до нуля, вырабатывается сигнал аппаратного рестарта и процессор перезапускается.

Список литературы диссертационного исследования кандидат наук Федотова Ирина Сергеевна, 2018 год

Список литературы

1. Fedotova I., Siemens E., Hu H. A High-precision Time Handling Library // Journal of Communication and Computer. 2013. Vol. 10. P. 1076-1086.

2. Fedotova I., Krause B., Siemens E. Applicability of Extreme Value Theory to the Execution Time Prediction of Programs on SoCs // Proceedings of the 5th International Conference on Applied Innovations in IT. Kothen, Germany, March 2017. Vol. 1. P. 71-80.

3. Fedotova I., Siemens E. Self-configurable Time Source Initialization for Obtaining High-precision User-space Timing // Vestnik SibGUTI. 2012. Vol. 4. P. 22-30.

4. Karpov K., Fedotova I., Siemens E. Impact of Machine Virtualization on Timing Precision for Performance-critical Tasks // Journal of Physics: Conference Series. 2017. Vol. 870, № 1. P. 52-60.

5. Karpov K., Fedotova I., Kachan D., Kirova V., Siemens E. Impact of Virtualization on Timing Precision under Stressful Network Conditions // Proceedings of the 17th International Conference on Smart Technologies (IEEE EUROCON). Ohrid, Macedonia, July 2017. P. 157-163.

6. Fedotova I., Siemens E. System Time Issues for the ARM Cortex A8 Processor // Proceedings of the 2nd International Conference on Applied Innovations in IT. Kothen, Germany, March 2014. P. 7-9.

7. Fedotova I., Krause B., Siemens E. Upper Bounds Prediction of the Execution Time of Programs Running on ARM Cortex-A Systems // Technological Innovation for Smart Systems. DoCEIS 2017. IFIP Advances in Information and Communication Technology. Springer, 2017. Vol. 499. P. 220-229.

8. Fedotova I., Siemens E. Usage of High-precision Timers in the Wind Turbines Control Systems // Supercomputers Journal. 2013. Vol. 16. P. 38-42.

9. Сименс Э., Федотова И.С., Бахарев А.В., Качан Д.С. Исследования в Лаборатории Интернета Будущего Анхальт - FILA // Современные проблемы телекоммуникаций. Новосибирск, Россия, апрель 2015. C. 16-20.

10. Дугаев Д.А., Качан Д.С., Федотова И.С. Концепция Маршрутизации Трафика в Мобильных ad-hoc Сетях с Использованием Высокоточных Измерений Доступной Полосы Пропускания // Вестник СибГУТИ. 2015. № 4. C. 90-98.

11. Федотова И.С., Сименс Э. Обработка Высокоточных Ожиданий и Прерываний Процессов в Библиотеке Таймерной Поддержки для ОС Linux // IV Научно-практическая конференция Информационно-измерительная техника и технологии. Томск, Россия, май 2013. С. 45-54.

12. Федотова И.С. Реализация Новых Методов Высокоточных Ожиданий Процессов для ОС Linux // XV Международная суперкомпьютерная конференция Научный сервис в сети Интернет: все грани параллелизма. Новороссийск, Россия, Сентябрь 2013. C. 567-572.

13. Stankovic J.A Misconceptions About Real-Time Computing: A Serious Problem for Next-Generation Systems // Computer. 1988. Vol. 21, № 10. P. 10-19.

14. Stankovic, J.A., Ramamritham, K., Real-time computing systems: The next generation, Tutorial: Hard Real-Time Systems // IEEE Computer Society Press, 1988, P. 14-37.

15. Hard Real-Time Computing Systems - Predictable Scheduling Algorithms and Applications / Buttazzo G. 3rd ed. Springer Publishing Company, Incorporated, 2011. 521 p.

16. Stankovic J.A, Spuri M., Natale M.D., Buttazzo G.C. Implications of classical scheduling results

for real-time systems // Computer. 1995. Vol. 28, № 6. P. 16-25.

17. Cool'n'Quiet Technology Installation Guide for AMD Athlon 64 Processor Based Systems [Electronic resource] // [2004] URL: http://www.amd.com/Documents/Cool_N_Quiet_ Installation_Guide3.pdf (online accessed: 12.11.2017).

18. Intel SpeedStep Technology for the Intel Pentium M Processor. White Paper [Electronic resource] // [2004] URL: http://download.intel.com/design/network/papers/ 30117401.pdf (online accessed: 12.11.2017).

19. Patki T., Lowenthal D.K., Rountree B., Schulz M., de Supinski B.R. Exploring Hardware Overprovisioning in Power-constrained, High Performance Computing // Proceedings of the 27th International ACM Conference on International Conference on Supercomputing. New York, NY, USA: ACM, June 2013. P. 173-182.

20. Forsberg B., Lampka K., Spiliopoulos V. An Online Overclocking Scheme for Bursty Real-time Tasks and an Evaluation of Its Thermal Impact // Proceedings of the 14th ACM/IEEE Symposium on Embedded Systems for Real-Time Multimedia. New York, NY, USA: ACM, October 2016. P. 104-113.

21. Jadoon J.K. Evaluation of power management strategies on actual multiprocessor platforms: Phd thesis. Université Nice Sophia Antipolis, 2013.

22. PIC Microcontroller and Embedded Systems / Mazidi M.A., Mazidi J., McKinlay R., Ingendorf P. Upper Saddle River, NJ, USA: Prentice-Hall, Inc. 2005. 816 p.

23. Regehr J., Cooprider N. Interrupt Verification via Thread Verification // Electronic Notes in Theoretical Computer Science (ENTCS). 2007. Vol. 174, № 9. P. 139-150.

24. Regehr J. Safe and Structured Use of Interrupts in Real-Time and Embedded Software // Handbook of Real-Time and Embedded Systems. Chapman and Hall/CRC, 2007. P. 16-1-16-12.

25. Audsley N., Burns A, Richardson M., Tindell K., Wellings A.J. Applying new scheduling theory to static priority pre-emptive scheduling // Softw. Eng. J. 1993. Vol. 8, № 5. P. 284-292.

26. Al-Zoubi H., Milenkovic A., Milenkovic M. Performance Evaluation of Cache Replacement Policies for the SPEC CPU2000 Benchmark Suite // Proceedings of the 42Nd Annual Southeast Regional Conference. New York, NY, USA: ACM, 2004. P. 267-272.

27. Hennessy J.L., Patterson D.A Computer Architecture: A Quantitative Approach, 5th Edition. San Francisco, CA: Morgan Kaufmann, 2011. 856 p.

28. Ackland B., Anesko A., Brinthaupt D., Daubert S.J., Kalavade A., Knobloch J., Micca E., Moturi M., Nicol C.J., O'Neill J.H., Othmer J., Sackinger E., Singh K.J., Sweet J., Terman C.J., Williams J. A single-chip, 1.6-billion, 16-b MAC/s multiprocessor DSP // IEEE Journal of Solid-State Circuits. 2000. Vol. 35, № 3. P. 412-424.

29. 3rd Generation Intel Xscale® Microarchitecture. Developer's Manual [Electronic resource] // [2002] URL: https://courses.cs.washington.edu/courses/cse582/02au/x8 6/ 24896607.pdf (online accessed: 12.11.2017).

30. Intel® Pentium® 4 and Intel® Xeon™ Processor Optimization. Reference Manual [Electronic resource] // [2007] URL: http://download.intel.com/design/intelxscale/ 31628302.pdf (online accessed: 12.11.2017).

31. Bui B.D., Caccamo M., Sha L., Martinez J. Impact of Cache Partitioning on Multi-tasking Real Time Embedded Systems // 2008 14th IEEE International Conference on Embedded and Real-

Time Computing Systems and Applications (RTCSA 08). Kaohsiung, Taiwan, September 2008. P. 101-110.

32. Altmeyer S., Gebhard G. WCET Analysis for Preemptive Scheduling // 8th International Workshop on Worst-Case Execution Time Analysis. Prague, Czech, July 2008. P. 105-112.

33. Gebhard G., Altmeyer S. Optimal Task Placement to Improve Cache Performance // Proceedings of the 7th ACM & IEEE International Conference on Embedded Software. New York, NY, USA: ACM, 2007. P. 259-268.

34. Bodin F., Puaut I. A WCET-oriented static branch prediction scheme for real time systems // Proceedings of the 17th Euromicro Conference on Real-Time Systems (ECRTS'05). Balearic Islands, Spain, July 2005. P. 33-40.

35. Mitra T., Roychoudhury A. A Framework to Model Branch Prediction for Worst Case Execution Time Analysis // Proceedings of the 2nd International Workshop on Worst-Case Execution Time Analysis, Vienna, Austria, June 2002. P. 1-10.

36. Bate I., Reutemann R. Worst-case execution time analysis for dynamic branch predictors // Proceedings of the 16th Euromicro Conference on Real-Time Systems, ECRTS 2004. Catania, italy, July 2004. P. 215-222.

37. Zhou S. An Efficient Simulation Algorithm for Cache of Random Replacement Policy // Proceedings of the 7th IFIP International Conference on Network and Parallel Computing (NPC 2010). Zhengzhou, China, September 2010, P. 144-154.

38. AM335x ARM Cortex-A8 Microprocessors (MPUs), Techincal Reference Manual [Electronic resource] // [2013] URL: https://elinux.org/images/6/65/Spruh73c.pdf (online accessed: 12.11.2017).

39. 0MAP4430 Multimedia Device Silicon Revision 2.x, Technical Reference Manual [Electronic resource] // [2014] URL: http://www.ti.com/lit/ug/swpu231ap/swpu231ap.pdf (online accessed: 12.11.2017).

40. Atmel 11238 32-bit Cortex-A5 Microcontroller SAMA5D4 Datasheet [Electronic resource] // [2016] URL: http://www.atmel.com/images/Atmel-112 38-32-bit-Cortex-A5-Microcontroller-SAMA5D4_Datasheet.pdf (online accessed: 12.11.2017).

41. J. Abella, D. Hardy, I. Puaut, E. Quinones, F. J. Cazorla. On the Comparison of Deterministic and Probabilistic WCET Estimation Techniques // Proceedings of the 26th Euromicro Conference on Real-Time Systems (ECRTS'14). Madrid, Spain, 2014. P. 266-275.

42. Wilhelm R., Engblom J., Ermedahl A., Holsti N., Thesing S., Whalley D., Bernat D., Ferdinand C., Heckman R., Mitra T., Mueller F., Puaut I., Puschner I., Staschulat J., Stenstrom J. The Worst-Case Execution Time Problem — Overview of Methods and Survey of Tools // ACM Transaction Embedded Computer Systems (TECS). 2008. Vol. 7, № 3. P. 36-53.

43. Theiling H., Ferdinand C., Wilhelm R. Fast and Precise WCET Prediction by Separated Cache and Path Analyses // Real-Time Systems 2000. Vol. 18, № 2-3. P. 157-179.

44. Wilhelm R., Grund D., Reineke J., Schlickling M., Pister M., Ferdinand C. Memory Hierarchies, Pipelines, and Buses for Future Architectures in Time-Critical Embedded Systems // IEEE Transaction Computer-Aided Design Integrated Circuits Systems. 2009. Vol. 28, № 7. P. 966-978.

45. J. Hansen, S. A. Hissam, G. A. Moreno. Statistical-Based WCET Estimation and Validation // Proceedings of the 9th Intl. Workshop on Worst-Case Execution Time (WCET) Analysis. 2009. P.

123-133.

46. Edgar S., Burns A. Statistical analysis of WCET for scheduling // Proceedings of the 22nd IEEE Real-Time Systems Symposium (RTSS 2001). London, UK, Dec. 2001. P. 215-224.

47. Cucu-Grosjean L., Santinelli L., Houston M., Lo C., Vardanega T., Kosmidis L., Abella J., Mezzeti E., Quinones E., Cazorla F. J.. Measurement-Based Probabilistic Timing Analysis for Multi-path Programs. // Proceedings of the 24th Euromicro Conference on Real-Time Systems. Pisa, Italy, July 2012. P. 91-101.

48. Altmeyer S., Davis R.I. On the Correctness, Optimality and Precision of Static Probabilistic Timing Analysis // Proceedings of the Conference on Design, Automation & Test in Europe. Dresden, Germany, March 2014. P. 26:1-26:6.

49. Davis R.I., Santinelli L., Altmeyer S., Maiza C., Cucu-Grosjean L. Analysis of Probabilistic Cache Related Pre-emption Delays // Proceedings of the 25th Euromicro Conference on Real-Time Systems. Paris, France, July 2013. P. 168-179.

50. Griffin D., Burns A. Realism in Statistical Analysis of Worst Case Execution Times // 10th International Workshop on Worst-Case Execution Time Analysis (WCET 2010) / ed. Lisper B. Dagstuhl, Germany: Schloss Dagstuhl-Leibniz-Zentrum fuer Informatik, 2010. Vol. 15. P. 44-53.

51. Cucu-Grosjean L. Independence - a misunderstood property of and for probabilistic real--time systems // The 60th Anniversary of A. Burns, York, March 2013. P. 29-37.

52. Kosmidis L., Vardanega T., Abella Ferrer J., Quiñones Moreno E., Almeida C., Javier F. Applying measurement-based probabilistic timing analysis to buffer resources // 13th International Workshop on Worst-Case Execution Time Analysis (WCET 2013). Paris, France, 2013. P. 97-108.

53. An Introduction to Statistical Modeling of Extreme Values / S. Coles. 2001 edition. Springer 208 p.

54. Lu Y., Nolte T., Bate I., Cucu-Grosjean L. A Statistical Response-Time Analysis of Real-Time Embedded Systems // 2012 IEEE 33rd Real-Time Systems Symposium. San Juan, Puero Rico, February 2012. P. 351-362.

55. Maxim D., Soboczenski F., Bate I., Tovar E. Study of the Reliability of Statistical Timing Analysis for Real-time Systems // Proceedings of the 23rd International Conference on Real Time and Networks Systems. New York, NY, USA: ACM, 2015. P. 55-64.

56. Reineke J. Randomized Caches Considered Harmful in Hard Real-Time Systems // Leibniz Transactions on Embededded Systems 2014. Vol. 1, № 1. P. 03-1-03:13.

57. Mezzetti E., Ziccardi M., Vardanega T., Abella J., Quiñones E., Cazorla F.J. Randomized Caches Can Be Pretty Useful to Hard Real-Time Systems // Leibniz Transaction Embedded Systems. 2015. Vol. 2, № 1. P. 01-1-01:10.

58. Abella J., Quiñones E., Wartel F., Vardanega T., Cazorla F.J. Heart of Gold: Making the Improbable Happen to Increase Confidence in MBPTA // 2014 26th Euromicro Conference on Real-Time Systems. Madrid, Spain, July 2014. P. 255-265.

59. Kosmidis L., Abella J., Wartel F., Quiñones E., Colin A, Cazorla F.J. PUB: Path Upper-Bounding for Measurement-Based Probabilistic Timing Analysis // 2014 26th Euromicro Conference on Real-Time Systems. Madrid, Spain, July 2014. P. 276-287.

60. Jalle J., Kosmidis L., Abella J., Quiñones E., Cazorla F.J. Bus designs for time-probabilistic multicore processors // 2014 Design, Automation Test in Europe Conference Exhibition (DATE). Dresden, Germany, March 2014. P. 1-6.

61. Kosmidis L., Abella J., Quiñones E., Cazorla F.J. A Cache Design for Probabilistically Analysable Real-time Systems // Proceedings of the Conference on Design, Automation and Test in Europe. San Jose, CA, USA: EDA Consortium, 2013. P. 513-518.

62. Kosmidis L., Quiñones E., Abella J., Vardanega T., Broster I., Cazorla F.J. Measurement-Based Probabilistic Timing Analysis and Its Impact on Processor Architecture // 2014 17th Euromicro Conference on Digital System Design. Verona, Italy, August 2014. P. 401-410.

63. Kosmidis L., Abella J., Quiñones E., Cazorla F.J. Multi-level Unified Caches for Probabilistically Time Analysable Real-Time Systems // 2013 IEEE 34th Real-Time Systems Symposium (RTSS). Vancouver, Canada, December 2013. P. 360-371.

64. Melani A., Noulard E. , Santinelli L. Learning from Probabilities: Dependences within Real-Time Systems // Proceedings of the 18th IEEE International Conference on Emerging Technologies and Factory Automation (ETFA'2013). Cagliari, Italy, September 2013. P. 1-8.

65. F. Guet, J. Morio, L. Santinelli. On the Reliability of the Probabilistic Worst-Case Execution Time Estimates // 8th European Congress on Embedded Real Time Software and Systems (ERTS2). Toulouse, France, January 2016. P. 758-767.

66. K. Berezovskyi, F. Guet, L. Santinelli, K. Bletsas, E. Tovar. Measurement-Based Probabilistic Timing Analys is for Graphics Processor Units // Architecture of Computing Systems -- ARCS 2016: 29th International Conference. Nuremberg, Germany: Springer International Publishing, 2016. P. 223-236.

67. L. Santinelli, J. Morio, G. Dufour, D. Jacquemart. On the Sustainability of the Extreme Value Theory for WCET Estimation // 14th International Workshop on Worst-Case Execution Time Analysis. 2014. P. 21-30.

68. Lima G., Dias D., Barros E. Extreme Value Theory for Estimating Task Execution Time Bounds: A Careful Look // 2016 28th Euromicro Conference on Real-Time Systems (ECRTS). Toulouse, France, July 2016. P. 200-211.

69. Gustafsson J., Betts A., Ermedahl A, Lisper B. The Mälardalen WCET Benchmarks: Past, Present And Future // 10th International Workshop on Worst-Case Execution Time Analysis (WCET 2010) / ed. Lisper B. Dagstuhl, Germany: Schloss Dagstuhl-Leibniz-Zentrum fuer Informatik, 2010. Vol. 15. P. 136-146.

70. Berezovskyi K., Santinelli L., Bletsas K., Tovar E. WCET Measurement-based and Extreme Value Theory Characterisation of CUDA Kernels // Proceedings of the 22Nd International Conference on Real-Time Networks and Systems. New York, NY, USA: ACM, 2014. P. 279:279-279:288.

71. Balkema A., Haan L. Residual Life Time at Great Age. Ann. Probability, 1974. Vol. 2.

72. C. Scarrott, A. MacDonald. A Review of Extreme Value Threshold Estimation and Uncertainty Quantification // REVSTAT - Stat. J. 2012. Vol. 10, № 0. P. 33-60.

73. Akaike H. A new look at the statistical model identification // IEEE Transaction Automatic Control. 1974. Vol. 19, № 6. P. 716-723.

74. Burnham K.P., Anderson D.R. Multimodel Inference Understanding AIC and BIC in Model Selection // Sociol. Methods Res. 2004. Vol. 33, No. 2. P. 261-304.

75. An Introduction to Probability Theory and Its Applications / W. Feller Vol. 1, Wiley, 3rd Edition. 1996, 509 p.

76. Wald A, Wolfowitz J. On a Test Whether Two Samples are from the Same Population // Ann. Math.

Stat. 1940. Vol. 11, № 2. P. 147-162.

77. Modelling Extremal Events for Insurance and Finance / P. Embrechts, C. Klueuppelberg, T. Mikosch. Springer-Verlag, 1997, 90 p.

78. Hsing T. On Tail Index Estimation Using Dependent Data // Ann. Stat. 1991. Vol. 19, № 3. P. 1547-1569.

79. ARP4761 Guidelines and methods for conducting the safety assessment process on civil airborne systems and equipment [Electronic resource] // [2001] URL: http://afuzion.com/rp-4761a-introduction-avionics-safety/ (online accessed: 12.11.2017).

80. Takano R., Kudoh T., Kodama Y., Okazaki F. High-Resolution Timer-Based Packet Pacing Mechanism on the Linux Operating System // IEICE Transaction Communications. 2011. Vol. E94-B, № 8. P. 2199-2207.

81. Micheel J., Donnelly S., Graham I. Precision Timestamping of Network Packets // Proceedings of the 1st ACM SIGCOMM Workshop on Internet Measurement. New York, NY, USA: ACM, 2001. P. 273-277.

82. Jain K. User-level infrastructure for system call interposition: A platform for intrusion detection and confinement // Proceedings of the Network and Distributed Systems Security Symposium (NDSS) The Internet Society, February 2000.

83. Garfinkel T. Traps and Pitfalls: Practical Problems in System Call Interposition Based Security Tools // Proceedings of the Network and Distributed Systems Security Symposium. February 2003. P. 163-176.

84. Performance monitoring with the RDTSC instruction [Electronic resource] // [1997] URL:

https://www.ccsl.carleton.ca/~jamuir/rdtscpm1.pdf (online accessed: 12.11.2017).

85. Intel IA-PC HPET (High Precision Event Timers) Specification [Electronic resource] // [2004] URL:https://courses.cs.washington.edu/courses/cse451/17sp/readings/hpet .pdf (online accessed: 12.11.2017).

86. Intel 64 and IA-32 Architectures, Software Developer's Manual [Electronic resource] // [2017] URL:https://software.intel.com/sites/default/files/managed/3e/79/252046 -sdm-change-document.pdf (online accessed: 12.11.2017).

87. Java and the Java Virtual Machine - Definition, Verification / Robert F. Stärk. 2001 edition, Springer. 2001. 381 p.

88. Bellard F. QEMU, a Fast and Portable Dynamic Translator // Proceedings of the Annual Conference on USENIX Annual Technical Conference. Berkeley, CA, USA: USENIX Association, 2005. P. 41-41.

89. Barham P., Dragovic B., Fraser K., Hand S., Harris T., Ho A, Neugebauer R., Pratt I., Warfield A. Xen and the Art of Virtualization // Proceedings of the Nineteenth ACM Symposium on Operating Systems Principles. New York, NY, USA: ACM, 2003. P. 164-177.

90. Wang G., Ng T.E. The impact of virtualization on network performance of amazon ec2 data center // 2010 Proceedings IEEE INFOCOM, San Diego, USA, May 2010. P. 1-9.

91. Langer S.G., French T. Virtual machine performance benchmarking // Journal Digital Imaging. 2011. Vol. 24, № 5. P. 883-889.

92. Adamczyk B., Chydzinski A. Achieving High Resolution Timer Events in Virtualized Environment // PLoS ONE. 2015. Vol. 10, № 7. P. 1-25.

93. Uhlig R., Neiger G., Rodgers D., Santoni A.L., Martins F.C.M., Anderson A.V., Bennett S.M., Kagi A., Leung F.H., Smith L. Intel Virtualization Technology // Computer. 2005. Vol. 38, № 5. P. 48-56.

94. Intel® Hyper-Threading Technology Technical User's Guide [Electronic resource] // [2003] URL:

http://www.cslab.ece.ntua.gr/courses/advcomparch/2 0 07/material/readings/

Intel%20Hyper-Threading%20Technology.pdf (online accessed: 12.11.2017).

95. Hyper-Threading and Multiprocessor System Performance. Should you enable Hyper-Threading? White paper [Electronic resource] // [2003] URL: http://www.tmurgent.com/ whitepapers/wp_hyperthread.pdf (online accessed: 12.11.2017).

96. F. Cerqueira, B. B. Brandenburg. A Comparison of Scheduling Latency in Linux, PREEMPT RT, and LITMUSRT / 9th Annual Workshop on Operating Systems Platforms for Embedded RealTime Applications. Vol. 1, Paris, France, July 2013. P. 19-29.

97. Litayem N., Slim Ben Saoud. Impact of the Linux Real-time Enhancements on the System Performances for Multi-core Intel Architectures / International Journal of Computer Applications. Vol. 17, №.3, 2011. P. 17-23.

98. stress project page [Electronic resource]. URL: https://people.seas.harvard.edu/ ~apw/stress (accessed: 17.09.2017).

99. Songle SRD-05VDC-SL-C Techincal Manual [Electronic resource] // [2013] URL: http://pub.ucpros.com/download/27115-Single-Relay-Board-Guide-v1.0.pdf? osCsid=tn9ahd8o7hncu8si6r5k8ke9j6 (online accessed: 12.11.2017).

axéo

# ^ GmbH

To whom it may concern

Gustav-Adolf-Str. 8 30167 Hannover

Telefon: [phone] Fax: [phone] S2 976

E-Mail: [e-mail] www.axxeo.de

September 2017

Confirmation of application and use

The approaches presented in the PhD thesis of Irina Fedotova "Methods for improving the accuracy and methodology for its evaluation for industrial control systems based on Linux OS" will be applied to future research projects of axxeo GmbH related to the monitoring of wind power turbines, where the control system runs on the embedded platform and requires reliable performance. The proposed methods for the assessment of task possible execution times widen the industry interests and capabilities of the axxeo GmbH,

With kind regards,

Prof. Dr. Ingo Chmielewski Managing Director of axxeo GmbH

D-06366 Käthen (Anhalt) Tel.: [phone] Fax:[phone] E-Mail: kon([e-mail] Web: www.axxeo.de

axxeo GmbH

Am Hubertus 1a

axxeo GmbH

Geschäftsführer:

Prof. Dr.-Ing. Ingo Chmielewski

Dipl.-Inform. Andreas Godzina

Ust.-Id. Nr.: DE 813979481

Handelsregister Hannover, HRB 61860

Bankverbindung: Sparkasse Hannover IBAN: DE80250501800900111810 BIC: SPKHDE2HXXX

BIZ.: 250 501 SO Kto.: 900111 810

Institut für Medizin & Technik

/ml

Institut für Medizin & Technik e.V. an der Hochschule Anhalt (An-Institut)

Direktor: Prof. Dr. rer. nat habil. Otto Kersten Fachgebiet: Festkörperphysik

Bernburger Straße 57 06366 Kothen

Telefon [phone] Telefax: (03496) 67-2399 E-Mail: [e-mail]

Bearbeiterin: Gabriele Twisg

Kothen, den 09.11.2017

Confirmation of application and use

The approaches presented at PhD thesis of Irina Fedotova "Methods for improving the accuracy of timers and methodology for its evaluation for industrial control systems based on Linux OS" will be applied to the daily activities of the IMT in new research projects. With emerging trends in embedded systems, the reliable and precise timing support may significantly widen a research interest and capabilities of the IMT. The proposed algorithms for estimating timing capabilities and predicting execution time of control systems have been approved and found significant benefits against the actual state of the art.

With kind regards,

INSTITUT FÜR MEDIZIN & TECHNIK e. tf

der Hochschule Anhalt {An-Institut)

Bernburger Str. 5S • 06366 Kothen Tel.: [phone] Fas: 67 23 99

Prof. Dr. ret. Nat. habil. Otto Kersten

Director of the Institute for Medicine and Technology

Institutsdirektor: Prof Df rar iiat.babrl. Otto Kerstert Amtsgericht StBndal VH 33325 UST.-ID DE 2Ü319B29

Volkmar* s G. KethsrvßiTterfeiä BIC. GENODEF1KOE I BAN DE22 8006 36280102 1633 57

dexor.de

THE INFINITE NETWORKING EXPERIENCE

Dexor S&M GmbH • Bemhaid-KHIerman-Str. 6 K ■ 0-06366 Koethen

To whom it may concern

Title of empty document

The approaches presented in the PhD thesis of trina Fedotova "Methods for improving the accuracy of timers and methodology for its evaluation for industrial control systems based on Linux OS" have been successfully integrated into the commercial protocol of Dexor S&M GmbH for high-speed data transmission Reliable Multi-Destination Transport (RMDT). The developed software library HighPerTimer is used as the main software library at all Dexor's projects where precise time measurements are required. Algorithms proposed in the given thesis enable to accomplish different projects connected with a network communication and energy saving by means of data transmission.

With kind regards,

Manaeing Director of Dexor S&M Gmbfct

DexorSÄMGmbH Telephone:[phone] Kreissparkasse Anhalt-BitterfeW

Bernliard-Kellernian-Str.6K Telefax: [phone] IBAN: DE74 800S 3722 030S 0259 96 D-06366 Koethen, Germany Email: infogdejor.de SIC: N0LADE2TBTF

BIC: N0LADE21BTF

Gesthäftsführer: Handelsregister HRB 23567 (Stendal)

Dr. DmitryKathan Steuer-Nr. 116/105/10681 (Stendal)

Prof. Or. Eduard Siemens USt-ldNr. DE30S220823 (Stendal)

Bernburg

Dessau

Kothen

С

Hoctaiiiuie Anhalt, -h 6. PswtfKh U53. №354 Kothen

Hochschule Anhalt

Anhalt University cf Applied Sciences

(p т\л/

Department of

To whom it may concern

Elektro technical, Mechanical and industrial Engineering

Prof. Dr.-lng. Eduard Siemens Communicat иг- Technologies

Head of the Future Internet Lab Anhalt

Bernburger Straße 57 06566 Koethen

Telefon: *49 3496 67-23 27 Telefax: *49 3496 67-23 S9 Mobil: +49 176 to 30 12 7Б

E-Mail: eduard.slemensisihs-anhalt de

Kothen, September 12, 2017

Акт о внедрении в учебный процесс

результатов диссертационный работы Федотовой Ирины Сергеевны на тему "Повышение точности таймеров для встроенных вычислительных систем промышленного управления на основе ОС Linux", представленной на соискание учёной степени кандидата технически* наук.

Методы и алгоритмы для повышения точности таймеров, представленных в диссертации И.С. Федотовой представляют высокую научную ценность и используются в различных проектах связанных с сетевой передачей данных лаборатории FILA (Future Internet Lab Anhalt). Библиотека таймеркой поддержки HighPerTimer используется как основная во всех проектах лаборатории, где необходимы точные измерения времени. Кроме того, некоторые аспекты исследования таймеров операционной системы Linux, представленные в диссертации, включены в программу курса лекций «System programming» и «Real-time systems» на магистерских специальностях в университет прикладных наук Анхзльт в г. Кётен, Германия

Prof Dr.-Ing. Eduard Siemens

Prof, Dr.-Ing Eduard Siemens Head of the Future internet Lab

Rd-TOschaflsifigenleurwesen Bern burgar Straße 57

06366 Köthen