Подсистема автоматизированного иерархического технологически инвариантного проектирования топологии макроблоков КМОП СБИС тема диссертации и автореферата по ВАК РФ 05.13.12, кандидат наук Васильев, Алексей Юрьевич

• Васильев, Алексей Юрьевич
• кандидат наук
• 2015

Оглавление диссертации кандидат наук Васильев, Алексей Юрьевич

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ

ГЛАВА 1 АВТОМАТИЗАЦИЯ ИЕРАРХИЧЕСКОГО ТЕХНОЛОГИЧЕСКИ ИНВАРИАНТНОГО ПРОЕКТИРОВАНИЯ ТОПОЛОГИИ РЕГУЛЯРНЫХ МАКРОБЛОКОВ СБИС

1.1 Постановка задачи

1.2 Иерархические макроблоки СБИС

1.2.1 Иерархическое проектирование топологии нерегулярных заказных

схем

1.2.2 Иерархическое проектирование топологии регулярных заказных

схем

1.3 Основные этапы проектирования топологии иерархических макроблоков СБИС

1.4 Иерархическое технологически инвариантное проектирование топологии макроблоков СБИС

1.5 Управление сжатием при иерархическом проектировании

макроблоков СБИС

1.5.1 Исходная методика согласования габаритов и положения выводов

стыкуемых ячеек

1.5.2 Исследование существующей методики согласования габаритов и

положения выводов стыкуемых ячеек и выявление ее недостатков. Динамическая модель топологии ячейки

1.5.3 Модернизация иерархического проектирования топологии

макроблоков. Итерационное сжатие топологии

ВЫВОДЫ ПО ГЛАВЕ 1

ГЛАВА 2 ТЕХНОЛОГИЧЕСКИ ИНВАРИАНТНАЯ КОНЦЕПЦИЯ ПРОГРАММНОЙ ГЕНЕРАЦИИ ИЕРАРХИЧЕСКОГО ОПИСАНИЯ ТОПОЛОГИИ МАКРОБЛОКА СБИС

2Л Разработка модернизированной методики программной генерации

иерархического описания топологии макроблока СБИС

2.2 Разработка структурно-топологического плана макроблока СБИС

2.3. Разработка топологических моделей и схемо-топологическое

проектирование ячеек макроблока СБИС

2.4 Методика генерации ячеек и сборки макроблока

2.4.1 Разработка файлов спецификации ячеек макроблока

2.4.2 Разработка файла спецификации макроблока

ВЫВОДЫ ПО ГЛАВЕ 2

ГЛАВА 3 ИТЕРАЦИОННОЕ СОГЛАСОВАНИЕ ПОЛОЖЕНИЯ ВЫВОДОВ И ГАБАРИТОВ ПРОИЗВОЛЬНОГО ЧИСЛА ЯЧЕЕК

3.1 Поиск очередности согласования ячеек

3.1.1 Влияние очередности согласования ячеек на число этапов

согласования

3.1.2 Разработка алгоритма поиска очередности согласования ячеек

3.1.3 Оценка эффективности алгоритма поиска очередности согласования

ячеек

3.2 Уменьшение числа согласований ячеек макроблока путем

сокращения набора согласуемых ячеек

3.2.1 Уменьшение числа этапов согласования ячеек путем сокращения

числа обрабатываемых ячеек и множеств ячеек

3.2.2 Оценка эффективности алгоритма сокращения набора согласуемых

ячеек

ВЫВОДЫ ПО ГЛАВЕ 3

ГЛАВА 4 ИНТЕГРАЦИЯ ТЕХНОЛОГИИ ИЕРАРХИЧЕСКОГО ПРОЕКТИРОВАНИЯ ТОПОЛОГИИ МАКРОБЛОКОВ СБИС В ГРАФИЧЕСКУЮ СРЕДУ РЕДАКТОРА

4.1 Исследование структурно-топологических аспектов согласования ячеек нерегулярных макроблоков СБИС

4.2 Разработка графического редактора структурно-топологического

описания макроблоков СБИС

4.3 Разработка методики иерархического проектирования топологии

с помощью графического редактора иерархического проектирования макроблоков Matching of Cells

4.4 Обобщенная структура подсистемы автоматизированного иерархического технологически инвариантного проектирования топологии макроблоков КМОП СБИС Matching of Cells

ВЫВОДЫ ПО ГЛАВЕ 4

ЗАКЛЮЧЕНИЕ

СПИСОК СОКРАЩЕНИЙ И УСЛОВНЫХ ОБОЗНАЧЕНИЙ

СЛОВАРЬ ТЕРМИНОВ

СПИСОК ЛИТЕРАТУРЫ

Введение диссертации (часть автореферата) на тему «Подсистема автоматизированного иерархического технологически инвариантного проектирования топологии макроблоков КМОП СБИС»

ВВЕДЕНИЕ

Актуальность темы исследования.

Постоянный рост темпов развития и сложности вычислительных устройств привел к созданию эффективной технологии проектирования элементной базы, основанной на модульном принципе разработки СБИС. В соответствии с ней современные интегральные схемы собираются из крупных иерархических фрагментов, называемых блоками СБИС.

Однако разработка библиотек блоков СБИС сама по себе не является гарантией успешного развития элементной базы вычислительной техники. Дело в том, что увеличение сложности проектов и ужесточение предъявляемых к ним требований по быстродействию делает необходимым постоянное совершенствование технологии изготовления СБИС, выражающееся в уменьшении проектных норм. Улучшение же характеристик интегральных схем путем совершенствования технологических процессов приводит к необходимости полной переработки топологии библиотек блоков СБИС.

Таким образом, если ранее основными требованиями, предъявляемыми к микроэлектронным проектам, являлись малая площадь кристалла и высокое быстродействие, то в конце прошлого века к ним добавилась технологическая инвариантность - возможность настройки проекта на любые проектные нормы. Она достигается с помощью систем сжатия топологии, минимизирующих расстояние между элементами в соответствии с проектными нормами и задаваемыми разработчиком ограничениями на расположение отдельных частей топологии. Топология фрагментов СБИС в системах сжатия не требует тщательной детальной прорисовки и описывается с помощью виртуальных координат, отражающих лишь взаимное (выше или ниже, левее или правее) расположение элементов топологии, а их точные реальные координаты определяются в процессе сжатия топологии в конкретных проектных нормах.

Системы технологически инвариантного проектирования топологии ускоряют процесс проектирования интегральных схем, существенно упрощая труд разработчика-тополога, и обеспечивают живучесть проектов в условиях быстро меняющейся технологии благодаря возможности быстрой настройки существующих проектов на новые проектные нормы предприятия-изготовителя. Достигаемое в результате накопление топологической проектной информации позволяет постоянно повышать количество, сложность и степень интеграции проектов в области технологически инвариантного проектирования.

Разработки ведущих компаний Cadence, MenthorGraphics, Synopsys в области плотноупакованного топологического проектирования макроблоков СБИС представляют собой «ноу-хау» разработчиков и не продаются клиентам, библиотеки же стандартных фрагментов (ячеек) и макроблоков СБИС в конкретных проектных нормах не только чрезвычайно дороги, но и требуют постоянного обновления с развитием технологии изготовления.

Среди отечественных разработок в области средств технологически инвариантного проектирования можно назвать отмеченную в 2004 году дипломом фирмы Intel систему проектирования топологии TopDesign, не имеющую средств проектирования топологии макроблоков СБИС

С учетом того, что одной из важнейших задач в области высоких технологий, стоящих перед Россией, является разработка высокопроизводительных вычислительных систем, требующих постоянного совершенствования технологических процессов изготовления СБИС и оперативной переработки топологии СБИС под новые конструкторско-технологические требования, разработка подсистемы автоматизированного технологически инвариантного проектирования топологии макроблоков СБИС актуальна как никогда.

Наличие совокупности рассмотренных проблем определяет существование общей научно-технической проблемы: несоответствие теоретических основ и научно-методологического аппарата в области автоматизированного плотноупако-

ванного технологически инвариантного топологического проектирования макроблоков СБИС современным и перспективным потребностям практики.

Таким образом, переход на технологически инвариантное проектирование СБИС требует разработки новых теоретических основ в области автоматизированного иерархического проектирования топологии.

Степень разработанности темы.

В данной диссертации тема плотноупакованного технологически инвариантного топологического проектирования макроблоков СБИС с иерархически организованной структурой разработана от идеи до практического программного воплощения.

В рамках диссертации исследуются и разрабатываются алгоритмы плотно-упакованного технологически инвариантного проектирования топологии иерархических макроблоков СБИС, выполняется их программная реализация и с помощью разработанных программных модулей осуществляется проектирование специализированных кремниевых компиляторов (параметризованных по разрядности данных программ генерации топологии) иерархических макроблоков СБИС.

Разработанная подсистема автоматизированного иерархического технологически инвариантного проектирования топологии макроблоков СБИС:

- ориентирована на КМОП-технологию (как на наиболее популярную и распространенную),

- базируется на алгоритмах и программных средствах сжатия топологии ячеек, уже упоминавшейся выше системы проектирования топологии ТорВе81%п,

- может быть включена в типовые маршруты проектирования, так как генерирует выходные файлы описания топологии иерархических макроблоков СБИС на стандартном языке описания топологии СШ.

Цели и задачи исследования.

Цель работы - исследование методов, моделей и алгоритмов решения задачи плотноупакованного технологически инвариантного проектирования топологии макроблоков КМОП СБИС и разработка на основе этого исследования

подсистемы автоматизированного иерархического плотноупакованного технологически инвариантного проектирования топологии макроблоков.

Согласно поставленной цели в диссертационной работе:

-предлагается и описывается решение задачи плотноупакованного технологически инвариантного топологического проектирования макроблоков СБИС с иерархически организованной структурой, имеющей значение для развития систем автоматизированного проектирования интегральных схем,

- излагаются новые проектные решения в области разработки САПР элементно-компонентной базы, имеющие существенное значение для развитая страны.

Объектом исследования являются математическое, методическое и программное обеспечения подсистемы автоматизированного иерархического технологически инвариантного проектирования топологии макроблоков СБИС с использованием методов сжатия топологии.

Предметом исследования является разработка метода, алгоритмов, методики, модели и реализующих их программных модулей подсистемы автоматизированного иерархического технологически инвариантного проектирования топологии макроблоков СБИС с использованием методов сжатия топологии.

Для достижения поставленной цели были решены следующие научные задачи:

1. Исследование и разработка моделей (способов представления) ячеек в подсистеме автоматизированного технологически инвариантного проектирования топологии иерархических регулярных макроблоков КМОП СБИС.

2. Разработка методики согласования положения стыкуемых пар выводов и границ ячеек иерархических регулярных макроблоков КМОП СБИС, обеспечивающей высокую плотность упаковки топологии.

3. Исследование и разработка алгоритмов и соответствующих программных модулей согласования ячеек регулярных макроблоков КМОП СБИС, существенно уменьшающих время генерации файлов описания топологии.

4. Исследование и разработка алгоритмов и соответствующих программных модулей для технологически инвариантного проектирования топологии не регулярных макроблоков КМОП СБИС.

5. Разработка методики программной генерации иерархического описания топологии регулярных и не регулярных макроблоков СБИС в технологически инвариантной концепции.

Научная новизна.

1. Предложена оригинальная динамическая модель ячеек СБИС, согласно которой ячейки рассматриваются как динамические множества элементов, взаимодействующих друг с другом и соответственно влияющих на положение соседей в некоторой окружающей их области.

2. Впервые разработана методика итерационного индивидуального согласования положения стыкуемых пар выводов и границ ячеек иерархических макроблоков СБИС, базирующаяся на динамической модели ячеек СБИС и обеспечивающая высокую плотность упаковки топологии макроблоков, так как такой подход позволяет после согласования каждой из пар выводов учитывать изменения во взаимном влиянии внутренних элементов топологии ячеек, происходящие вследствие осуществляемой при согласовании раздвижки топологии.

3. Разработан метод технологически инвариантного проектирования топологии иерархических макроблоков КМОП СБИС, обеспечивающий возможность реализации:

- новых алгоритмов и соответствующих программных средств согласования ячеек макроблока СБИС, существенно уменьшающих число согласуемых ячеек и число согласований ячеек, что позволяет сокращать число типов ячеек и время генерации файлов описания топологии и их объем, упрощая и ускоряя тем самым и процессы технологической и схемо-топологической верификации макроблоков.

- универсальных алгоритмов и соответствующих программных модулей для технологически инвариантного проектирования топологии макроблоков СБИС, в которых принципы генерации топологии, разработанные для макроблоков с регулярной структурно-топологической организацией, распространены на более общий случай нерегулярных макроблоков.

-оригинальной методики программной генерации иерархического описания топологии макроблока СБИС в технологически инвариантной концепции, отличающейся от известной возможностью получения высокой плотности упаковки благодаря итерационности автоматического согласования ячеек макроблоков СБИС по габаритам и положению выводов.

Таким образом, новизна работы в целом состоит в разработке метода плот-ноупакованного технологически инвариантного проектирования топологии иерархических макроблоков СБИС, обеспечивающего возможность ее оперативной адаптации к конструкторско-технологическим требованиям предприятия изготовителя.

Технологическая инвариантность проектов топологии блоков СБИС достигается с помощью системы сжатия топологии ячеек ТорВех'щп, минимизирующей расстояние между элементами в соответствии с проектными нормами или задаваемыми разработчиком ограничениями на расположение отдельных частей топологии.

Высокая плотность упаковки топологии иерархических блоков СБИС обеспечивается оригинальной методикой итерационного поэтапного согласования габаритов ячеек и положения их выводов.

Теоретическая и практическая значимость работы

Теоретическая значимость полученных научных результатов состоит в развитии аппарата автоматизированного проектирования элементно-компонентной базы.

Теоретическая значимость диссертационной работы подтверждается проявленным интересом РФФИ к ее тематике, выраженным в выдаче молодежного

и

гранта № 14-07-31098 «САПР иерархического инвариантного проектирования топологии блоков СБИС (САПР ИИП) для специализированных вычислительных систем».

Практическая значимость диссертации состоит в том, что применение разработанных при создании подсистемы автоматизированного иерархического технологически инвариантного проектирования топологии макроблоков КМОП СБИС алгоритмов, методик и программных модулей позволит:

- многократно ускорить и упростить процесс проектирования сложных иерархических макроблоков СБИС;

- обеспечить плотную упаковку иерархических блоков СБИС;

- оперативно настраивать проекты на любые проектные нормы;

- обеспечить накопление топологической проектной информации, тем самым позволяя постоянно повышать количество, сложность и степень интеграции проектов.

Практическая значимость работы лежит в русле решения стратегической задачи по обеспечению национальной безопасности как в военной, так и в экономической областях, связанной с созданием отечественной элементно-компонентной базы.

Методология и методы исследования

Методология проведения работы заключается в:

1) развитии методов сжатия топологии ячеек, минимизирующих расстояние между элементами в соответствии с проектными нормами и ограничениями;

2) алгоритмизации предложенного метода управляемого сжатия топологии;

3) разработке программного обеспечения, реализующего полученные алгоритмы;

4) верификации и тестировании созданных программ;

5) разработке методического обеспечения средств иерархического проектирования топологии макроблоков СБИС.

Для решения поставленных задач использовались:

- метод технологически инвариантного проектирования топологии ячеек с использованием алгоритма сжатия топологии на основе виртуальной координатной сетки с переменным шагом;

- система технологически инвариантного проектирования топологии ячеек интегральных схем TopDesign с использованием методов сжатия топологии;

- язык СШ описания топологии в конкретных проектных нормах;

-топологические редакторы ЬауоШЕс1Ног для визуализации и СТАЛКЕР

для визуализации и технологической верификации топологии (проверки соответствия топологии проектным нормам).

Положения, выносимые на защиту

На защиту выносятся следующие новые научные результаты:

1. Оригинальная динамическая модель ячеек СБИС, учитывающая изменения во взаимном влиянии внутренних элементов топологии ячеек, происходящие вследствие осуществляемой при согласовании ячеек раздвижки топологии.

2. Впервые разработанная методика итерационного индивидуального согласования положения стыкуемых пар выводов и границ ячеек иерархических макроблоков СБИС, базирующаяся на динамической модели ячеек СБИС и обеспечивающая высокую плотность упаковки топологии благодаря индивидуальному согласованию положения стыкуемых друг с другом элементов топологии ячеек.

3. Метод технологически инвариантного проектирования топологии иерархических макроблоков КМОП СБИС, обеспечивающий возможность реализации:

- новых алгоритмов и соответствующих программных средств согласования ячеек макроблока СБИС, существенно уменьшающих время генерации файла описания топологии и его объем путем уменьшения числа согласуемых ячеек и числа согласований ячеек,

- универсальных алгоритмов и соответствующих программных модулей для технологически инвариантного проектирования топологии как регулярных, так и не регулярных макроблоков СБИС, базирующиеся на разработанных для них общих принципах генерации топологии макроблоков.

- оригинальной методики программной генерации иерархического описания топологии как регулярных, так и не регулярных макроблоков СБИС.

Степень достоверности и апробация результатов.

Апробация результатов проводилась в ходе исследований по теме диссертационной работы в рамках ряда НИР, успешное завершение которых с результатами, полученными по теме диссертационной работы, подтвердило их достоверность.

Основные теоретические и практические результаты работы были представлены и обсуждались на 2-х международных научных конференциях:

1) 7-ой международной конференции «Автоматизация проектирования дискретных систем» CAD DD'IO. - Беларусь, Минск, 2010, 16-17 ноября;

2) международной научной конференции «Компьютерные науки и информационные технологии» памяти А. М. Богомолова. - Россия, г. Саратов, 2012,1-4 июля.

Кроме того результаты работы докладывались и обсуждались на 3 конференциях профессорско-преподавательского состава СПбГЭТУ «ЛЭТИ».

Публикации результатов исследования. По теме диссертации подготовлен раздел монографии «Теория виртуального символьного проектирования КМОП кристаллов» (монография принята для опубликования Санкт-Петербургским издательством «Реноме»), опубликовано 5 статей в журналах, рекомендованных ВАК РФ, 1 статья и 2 доклада в других изданиях, 1 рукопись, депонированная в ВИНИТИ.

Внедрение результатов работы.

Материалы по теме диссертации использованы в работе по трем проектам:

1) «Теория виртуального символьного проектирования КМОП кристаллов»

-№ 2.1.2/2522 аналитической ведомственной целевой программы «Развитие

научного потенциала высшей школы (2009-2010 годы)»;

-№2.1.2/10527 аналитической ведомственной целевой программы «Развитие научного потенциала высшей школы (2009-2011 годы)»

2) № ИПИ/ВТ60 «Информационная технология символьного проектирова-

ния фрагментов КМОП сверхбольших интегральных схем (СБИС)» (ГК №02.740.11.5127) федеральной целевой программы «Научные и научно-педагогические кадры инновационной России» на 2009-2013 годы по лоту «Проведение научных исследований коллективами под руководством приглашенных исследователей в области информационно-телекоммуникационных технологий и вычислительных систем»

3)№ 10-07-90008-Бел_а по совместному российско-белорусскому исследовательскому проекту «Топологическое проектирование макроэлементов СБИС с иерархически организованной структурой».

Сейчас по данной тематике ведутся работы в рамках проекта ГПМИ/ВТ-64 «САПР иерархического инвариантного проектирования топологии блоков СБИС (САПР ИИП) для специализированных вычислительных систем» по молодежному гранту РФФИ № 14-07-31098.

Результаты работы внедрены в образовательный процесс в СПбГЭТУ "ЛЭТИ" на кафедре вычислительной техники в рамках магистерской дисциплины «Проектирование заказных систем на кристалле» и используются в системе технологически инвариантного проектирования топологии ТорОез^п.

Структура и объем работы. Диссертационная работа состоит из введения, 4 глав, заключения и списка литературы. Работа содержит 165 страниц машинного текста, 76 рисунков, 4 таблицы, список литературы из 48 наименований.

В первой главе на основе результатов анализа процесса согласования габаритов и положения выводов стыкуемых ячеек макроблоков предлагаются:

- динамическая модель топологии ячейки макроблока,

- методика итерационного согласования габаритов и положения выводов стыкуемых ячеек.

Предлагаемые механизмы обеспечивают высокую плотность упаковки топологии макроблоков, достигаемую благодаря индивидуальному итерационному согласованию положения стыкуемых выводов и границ ячеек.

Во второй главе:

-на основе предложенной методики индивидуального согласования положения стыкуемых выводов и границ топологии ячеек макроблоков СБИС разрабатывается модернизированная методика программной генерации иерархического описания топологии макроблока СБИС в технологически инвариантной концепции;

-приводится технологически инвариантная концепция программной генерации иерархического описания топологии макроблока СБИС, иллюстрируемая на примере технологически инвариантного компилятора матричного делителя.

В третьей главе предлагаются механизмы, обеспечивающие ускорение итерационного согласование положения выводов и габаритов произвольного числа ячеек путем сокращения числа согласований ячеек и набора согласуемых ячеек и множеств ячеек.

В четвертой главе исследуются структурно-топологические аспекты согласования ячеек нерегулярных макроблоков СБИС и описываются:

- оригинальное программное средство Matching of Cell, реализующее иерархическое технологически инвариантное проектирование топологии для макроблоков СБИС с регулярной и с не регулярной структурно-топологической организацией,

-методика иерархического проектирования топологии с помощью графического редактора иерархического проектирования макроблоков Matching of Cells.

ГЛАВА 1 АВТОМАТИЗАЦИЯ ИЕРАРХИЧЕСКОГО ТЕХНОЛОГИЧЕСКИ ИНВАРИАНТНОГО ПРОЕКТИРОВАНИЯ ТОПОЛОГИИ РЕГУЛЯРНЫХ МАКРОБЛОКОВ СБИС

\Л Постановка задачи

Современное состояние исследований в области плотноупакованного топологического проектирования макроблоков СБИС с иерархически организованной структурой слабо освещено в литературе [1-13], так как относится к области «ноу-хау» при создании САПР.

За рубежом индустрия САПР СБИС продвинулась далеко вперед. Созданы широко известные системы «сквозного проектирования» СБИС компаний Са-с1епсе [14], МеткогСгарИ¡ся [15], Бупоряуз [16]. Однако, «рабочие» лицензии на несколько лет на такие системы стоят порядка нескольких миллионов долларов. К тому же, помимо САПР, для проектирования интегральных схем нужны библиотеки стандартных фрагментов (ячеек) и макроблоков СБИС, которые также стоят очень дорого и которые необходимо обновлять (закупать) при каждом переходе на более совершенные проектные нормы. Средства же технологически инвариантного проектирования таких библиотек компонентной базы представляют собой «ноу-хау» фирм-разработчиков и не продаются клиентам.

Как уже было сказано выше, создание элементной базы невозможно без САПР СБИС и в частности средств технологически инвариантного проектирования топологии ячеек и макроблоков СБИС.

Но на внутреннем рынке отсутствуют отечественные аналоги систем символьного проектирования топологии больших интегральных схем. Исключение составляет разработанная на кафедре вычислительной техники СПбГЭТУ "ЛЭТИ" система технологически инвариантного проектирования топологии ТорВея'щп [17-20], предназначенная для разработки топологии ячеек СБИС [2124] и не имеющая средств иерархического проектирования топологии макроблоков СБИС.

Теоретические основы иерархического проектирования топологии в технологически инвариантной концепции были сформулированы еще в 1998 году [25]. Тогда же были осуществлены первые в стране разработки, посвященные практической реализации принципов технологически инвариантного проектирования сложных иерархических устройств с регулярной структурой [26-29].

Однако, несмотря на необычайную важность данной тематики для отечественной микроэлектроники, до сих пор отсутствует общая концепция решения задачи плотноупакованного технологически инвариантного иерархического проектирования топологии макроблоков СБИС. Таким образом, теоретическая составляющая данной диссертационной работы посвящена развитию научно-методического аппарата в области автоматизированного плотноупакованного технологически инвариантного топологического проектирования макроблоков СБИС.

Практической же задачей диссертационной работы было построение подсистемы автоматизированного иерархического технологически инвариантного проектирования топологии макроблоков СБИС:

- ориентированной на КМОП-технологию (как на наиболее популярную и распространенную),

- базирующейся на алгоритмах и программных средствах сжатия топологии ячеек, уже упоминавшейся выше системы проектирования топологии TopDesign,

- обладающей возможностью включена в типовые технологии и процессы проектирования (генерирующей выходные файлы описания топологии иерархических макроблоков СБИС на стандартном языке описания топологии С//7).

1.2 Иерархические макроблоки СБИС

Прежде чем перейти к изложению принципов иерархического проектирования топологии в системах технологически инвариантного проектирования на виртуальной сетке, нужно разобраться в целях иерархического проектирования топологии, а так же провести четкую грань между двумя существующими типами

схем, основные отличительные свойства которых и определяют и требования к соответствующим средствам проектирования, и сами подходы к проектированию.

Цель иерархического описания топологии, в конечном счете, одна - упрощение описания топологии. В принципе, при наличии достаточно мощного программного и аппаратного обеспечения возможна разработка неструктурированного описания топологии не только макроблока СБИС, но даже целой интегральной схемы. Но совершенно очевидно, что с одной стороны процесс кодирования топологии макрофрагмента неудобен, а с другой стороны для топологии с регулярной структурой или просто при наличии в ней повторяющихся частей описание сразу всей топологии приведет к многократному выполнению одних и тех же действий, а, следовательно, и к снижению эффективности всего процесса проектирования. Для повышения эффективности процесса проектирования общие части топологии следует "выносить за скобку", создавая тем самым библиотеки ячеек, из которых и собирать в дальнейшем иерархические макроблоки СБИС.

Основные «строительные элементы» интегральных схем — иерархические макроблоки СБИС - можно по составу входящих в них ячеек и характеру связей между ними разделить на регулярные и нерегулярные. Нерегулярные макроблоки собираются из стандартных библиотечных ячеек путем последовательного итерационного применения программ размещения и трассировки, в результате чего топология постепенно совершенствуется. Этот способ построения макрофрагментов является наиболее распространенным. Регулярные макроблоки собираются из заказных специализированных ячеек с топологией, оптимизированной под конкретную схему, в соответствии с топологическим планом, более или менее однозначно определяемым спецификой реализуемой схемы, например, реализуемым аппаратным образом алгоритмом.

Традиционным методом проектирования СБИС является проектирование с использованием библиотек стандартных фрагментов. Для таких фрагментов характерны стандартизация высоты, стандартизация положения кармана и положения шин питания и земли, дискретизация положения выводов. Изощренное

Список литературы диссертационного исследования кандидат наук Васильев, Алексей Юрьевич, 2015 год

СПИСОК ЛИТЕРАТУРЫ

1. Mead, С. A. Introduction to VLSI Systems / С. A. Mead, L. A. Conway. -Reading, Mass.: Adddison-Wesley, 1980. - 396 p.

2. Mukherjee, A. Introduction to nMOS and CMOS VLSI Systems Design / A. Mukherjee. - Englewood Cliffs, N.J.: Prentice Hall, 1986.

3. Physical Design Automation of VLSI Systems / В. T. Preas, M. J. Lorenzetti, B. D. Ackland [et al.]. - Menlo Park, California: The Benjamin/Cummings Publishing Company, 1988. - P. 211-281.

4. Эйрис, P. Проектирование СБИС. Метод кремниевой компиляции: Пер. с англ. / Р. Эйрис. - М.: Наука. Гл. ред. физ.-мат. лит., 1988. - 456 с.

5. Технологически независимые средства, обеспечивающие нисходящее проектирование ИС. - "Электроника". - 1990. - № 22. - С. 68-70.

6. Weste, N. Н. Е., Principles of CMOS VLSI Design. A systems perspective / N. H. E. Weste, К. Eshraghian. - 2nd edition. - USA: Addison-Wesley, 1993.

7. Clein, D. CMOS 1С Layout - Concepts, Methodologies and Tools / D. Clein. -Newnes, 2000.

8. Himanshu, B. Advanced ASIC chip synthesis / B. Himanshu. - USA, New York: Kluwer Academic Publishers, 2002.

9. Analysis and Design of Digital IC's in Deep Submicron Technology / D. Hodges [et al.]. - 3rd edition. - USA: McGraw-Hil, 2003.

10. Baker, R. CMOS - Circuit Design, Layout and Simulation / R. Baker - 2nd edition. - USA: Wiley-IEEE, 2005.

11. Weste, N. H. E., Harris D. CMOS VLSI design / N. H. E. Weste, D. Harris. -3rd edition. - USA: Addison-Wesley, 2005.

12. Рабаи, Ж. M. Цифровые Интегральные Схемы. Методология проектирования: Пер. с англ. / Ж. М. Рабаи, А. Чандракасан, Б. Николич. - М.: Вильяме, 2007.-912 с.

13. Wayne, W. Modern VLSI design: IP-based design / W. Wayne. - 4th edition. -Boston: Pearson Education Inc., 2009.

14. Официальный сайт компании Cadence [Электронный ресурс]. - Режим доступа: http://www.cadence.com (Дата обращения: 14.04.2012).

15. Официальный сайт компании Mentor Graphics [Электронный ресурс]. -Режим доступа: http://www.mentorgraphics.com (Дата обращения: 14.04.2012).

16. Официальный сайт компании Synopsys [Электронный ресурс]. - Режим доступа: http://www.synopsys.com (Дата обращения: 14.04.2012).

17. Зуев, И. С. Метод и инструментальные средства технологически инвариантного проектирования топологии КМОП СБИС / И. С. Зуев, С. Э. Миронов, H. М. Сафьянников // Досвщ розроботи та застосування приладно-технолопчних САПР мшроелектрошки: Материалы 4-ой междунар. конф., Львов, 18-23 фев. 1997г. - Т1. - Львов: 1997. - С. 73-74.

18. Зуев, И. С. Метод и подсистема TRASVG технологически инвариантного проектирования топологии фрагментов КМОП СБИС / И. С. Зуев, С. Э. Миронов, H. М. Сафьянников // Автоматизация проектирования дискретных систем CAD DD'97: Материалы 2-ой междунар. конф., Минск, 12-14 нояб. 1997 г. - Минск: 1997. - С. 232-239.

19. Зуев, И. С. Технологически инвариантная система проектирования топологии стандартных фрагментов МОП СБИС / И. С. Зуев, С. Э. Миронов, H. М. Сафьянников // Электроника и информатика - 2002: Материалы 4-ой междунар. науч.-техн. конф. МИЭТ, г. Москва, 19-21 нояб. 2002г. - TI. - М.: издательство, год издания. - С. 336-337.

20. Зуев, И. С. Технологически инвариантная система проектирования топологии стандартных фрагментов МОП СБИС / И. С. Зуев, А. Б. Максимов, С. Э. Миронов, H. М. Сафьянников // "Известия вузов. Электроника". - 2003. -№3.-С. 63-70.

21. Миронов, С. Э. Технологически инвариантная библиотека фрагментов КМОП СБИС / И. С. Зуев, С. Э. Миронов // Досвщ розроботи та застосування

приладно-технолопчних САПР мжроелектрошки: Материалы 4-ой междунар. конф., Львов, 18-23 фев. 1997г.-Т1.-Львов: 1997. - С. 71-72.

22. Миронов, С. Э. Технологически инвариантная библиотека стандартных фрагментов КМОП СБИС / И. С. Зуев, С. Э. Миронов, // Автоматизация проектирования дискретных систем CAD DD'97: Материалы 2-ой междунар. конф., Беларусь, Минск, 12-14 нояб. 1997г. - ТЗ. - Минск: 1997. - С. 240-245.

23. Миронов, С. Э. Метод технологически инвариантного проектирования семейств библиотек стандартных фрагментов КМОП СБИС / С. Э. Миронов; Санкт-Петербургск. гос. электротехн. ун-т. - СПб., 2003, - 6 е.: ил. - Библиогр. 9 назв. - Рус. - Деп. в ВИНИТИ 26.08.2003. № 1621-В2003.

24. Миронов, С. Э. Технологически инвариантное проектирование семейств библиотек стандартных фрагментов КМОП СБИС / С. Э. Миронов, О. Л. Гав-рикова // Известия СПбГЭТУ "ЛЭТИ". Сер. "Информатика, управление и компьютерные технологии". - 2005. - Вып. 1. - С. 3-6.

25. Миронов, С. Э. Принципы организации иерархического проектирования топологии в системе символического проектирования на основе виртуальной сетки / С.Э.Миронов; Санкт-Петербургск. гос. электротехн. ун-т. - СПб., 1998, -10 е.: ил. - Библиогр. 9 назв. - Рус. - Деп. в ВИНИТИ 20.01.98. № 144-В98.

26. Миронов, С. Э. Иерархический технологически инвариантный компилятор конвейерного матричного умножителя / С. Э. Миронов, Е. В. Стрельников; Санкт-Петербургск. гос. электротехн. ун-т. - СПб., 1999, - 35 е.: ил. - Библиогр. 12 назв. - Рус. - Деп. в ВИНИТИ 22.07.99. № 2391-В99.

27. Миронов, С. Э. Иерархический технологически инвариантный компилятор схемы извлечения квадратного корня / С. Э. Миронов, А. А. Галкин; Санкт-Петербургск. гос. электротехн. ун-т. - СПб., 1999, - 37 е.: ил. - Библиогр. 12 назв. - Рус. - Деп. в ВИНИТИ 22.07.99. № 2392-В99.

28. Миронов, С. Э. Иерархический технологически инвариантный специализированный кремниевый компилятор конвейерного матричного умножителя / С. Э. Миронов, И. С. Зуев, Е. В. Стрельников // Автоматизация проектирования

дискретных систем CAD DD'99: Материалы 3-ей междунар. конф., Беларусь, Минск, 10-12 нояб. 1999г.-Минск: 1999.-С. 176-183.

29. Миронов, С. Э. Иерархическое проектирование топологии регулярных макрофрагментов интегральных схем в технологически инвариантной концепции / С. Э. Миронов, А. А. Галкин, Е. В. Стрельников // Известия СПбГЭТУ "ЛЭТИ". Сер. "Информатика, управление и компьютерные технологии". - 2006. - Вып. 2. -С. 50-54.

30. Миронов, С. Э. Технологически инвариантные методы в проектировании топологии иерархических макроблоков интегральных схем / С. Э. Миронов // Автоматизация проектирования дискретных систем CAD DD'07: Материалы 6-ой междунар. конф., Беларусь, Минск, 14-15 нояб. 2007г. — Т1. — Минск: 2007. -С. 165-172.

31. Миронов, С. Э. Проектирование топологии для управляющих блоков заказных СБИС с оптимизированной прошивкой матриц / С. Э. Миронов, // Автоматизация проектирования дискретных систем CAD DD'07: Материалы 6-ой междунар. конф., Беларусь, Минск, 14-15 нояб. 2007г. - Т1. - Минск: 2007. - С. 173180.

32. Миронов, С. Э. Топология управляющих блоков заказных СБИС с оптимизированной прошивкой матриц / С. Э. Миронов // Известия СПбГЭТУ "ЛЭТИ". Сер. "Информатика, управление и компьютерные технологии". - 2009. - Вып. 1. -С. 26-32.

33. Васильев, А. Ю. Итерационное сжатие с ограничениями при иерархическом технологически инвариантном проектировании топологии макрофрагментов СБИС / А.Ю.Васильев, С.Э.Миронов // Известия СПбГЭТУ «ЛЭТИ». Сер. «Информатика, управление и компьютерные технологии». - 2010. - Вып. 3. -С. 10-15.

34. Васильев, А. Ю. Оптимизация управления сжатием топологии при иерархическом технологически инвариантном проектировании макроблоков КМОП СБИС / А. Ю. Васильев, С. Э. Миронов; Санкт-Петербургск. гос. электро-

техн. ун-т. - СПб., 2010, - 19 е.: ил. - Библиогр. 9 назв. - Рус. - Деп. в ВИНИТИ № 361-В2010 от 11.06.2010.

35. Васильев, А. 10. Оптимизация иерархического технологически инвариантного проектирования макроблоков КМОП СБИС путем итерационного управления сжатием топологии / А. Ю. Васильев, С. Э. Миронов // Автоматизация проектирования дискретных систем. CAD DD'2010: Материалы 7-ой междунар. конф., Минск, 16-17 нояб. 2010. - Минск, 2010. - С. 334-341.

36. Васильев, А. Ю. Иерархический технологически инвариантный компилятор схемы деления / А. 10. Васильев, С. Э. Миронов, JI. Г. Морозова, А. К. Фролкин // Известия СПбГЭТУ «ЛЭТИ». - 2011. - Вып. 4. - С. 31-35.

37. Васильев, А. Ю. Иерархический технологически инвариантный компилятор матричного делителя / А. Ю. Васильев, С. Э. Миронов, Л. Г. Морозова, А. К. Фролкин // Сборник работ студентов и аспирантов СПбГЭТУ «ЛЭТИ». -2011.-С. 93-96.

38. Васильев, А. Ю. Автоматизация иерархического технологически инвариантного проектирования топологии регулярных макроблоков СБИС / А. Ю. Васильев, С. Э. Миронов // Известия СПбГЭТУ «ЛЭТИ». - 2011. - Вып. 6. - С. 5055.

39. Базарова, С. Б., Чемерисюк, А. С., Тулохонов Э. А., Гомбоев Е. Ш. Выполнение арифметических операций в АЛУ / С. Б. Базарова, А. С. Чемерисюк, Э. А. Тулохонов, Е. Ш. Гомбоев // Практическое пособие. Улан-Удэ, ВосточноСибирский государственный технологический университет. - 2002. - С. 67.

40. Hample, D. CMOS/SOS serial-parallel multiplier / D. Hample, К. E. McGuire, K. J. Prost // IEEE journal of solid-state circuits, 1975. - Vol. SC-10. - №. 5. -P. 307-314.

41. Васильев, А. Ю. Оптимизация согласования топологии ячеек макроблока по габаритам и положению выводов / А. Ю. Васильев, С. Э. Миронов // Известия СПбГЭТУ «ЛЭТИ». - 2012. - Вып. 6. - С. 42-46.

42. Васильев, А. Ю. Автоматизация технологически инвариантного иерархического проектирования топологии регулярных макроблоков СБИС / А. Ю. Васильев, С. Э. Миронов // Компьютерные науки и информационные технологии: Материалы междунар. науч. конф., г. Саратов, 1-4 июля 2012. - Саратов: Наука, 2012.-С. 204-208.

43.Ахо, А. В. Структуры данных и алгоритмы: Пер. с англ.: Уч. пос. / А. В. Ахо, Д. Э. Хопкрофт, Д. Д. Ульман. - М.: Издательский дом «Вильяме», 2000.-384 с.

44. Patent Number 4,887,233 United State, Int. CI. G06F 7/52; G06F 7/50. Pipeline Arithmetic Adder and Multiplier / Glenn L. Cash, Hatamian M., Adrianus Ligten-berg; assignee American Telephone and Telegraph Company, AT&T Bell Laboratories. - appl. № 846, 145; filed 31.03.1986; data of Patent 12.12.1989.- 13 p.

45. Hatamian, M. A. 70 MHz 8-bit*8-bit parallel pipelined multiplier in 2.5 micron CMOS / M. Hatamian, G. L. Gash // IEEE J. Solid-State Circuits. - 1986. -V. SC-21,№4.-P. 505-513.

46. Duchene, P. A. Highly Flexible Sea-of- Gates Structure for Digital and Analog Application / P. Duchene, M. J. Declercq // IEEE J. of Solid-State Circuits. - 1989. -V. 24, №3.-P. 576-584.

47. Миронов, С. Э. Технологически инвариантная САПР топологии иерархических макроблоков КМОП СБИС / С. Э. Миронов, А. Ю. Васильев // Известия СПбГЭТУ «ЛЭТИ». -2013. - Вып. 1. - С. 30-34.

48. Миронов, С. Э. Средства автоматизации проектирования иерархических макроблоков СБИС с использованием параметризированных ячеек / С. Э. Миронов, А. А. Баранов, Т. О. Ефимова, // Известия СПбГЭТУ «ЛЭТИ». - 2014. - Вып. 4.-С. 15-18.