Определение надёжности суб-100-нм КМОП ИС методом ускоренных испытаний тестовых структур, размещенных на полупроводниковой пластине тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат наук Сивченко Александр Сергеевич

  • Сивченко Александр Сергеевич
  • кандидат науккандидат наук
  • 2021, ФГАОУ ВО  «Национальный исследовательский университет «Московский институт электронной техники»
  • Специальность ВАК РФ05.27.01
  • Количество страниц 193
Сивченко Александр Сергеевич. Определение надёжности суб-100-нм КМОП ИС методом ускоренных испытаний тестовых структур, размещенных на полупроводниковой пластине: дис. кандидат наук: 05.27.01 - Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах. ФГАОУ ВО  «Национальный исследовательский университет «Московский институт электронной техники». 2021. 193 с.

Оглавление диссертации кандидат наук Сивченко Александр Сергеевич

СПИСОК СОКРАЩЕНИЙ

ВВЕДЕНИЕ

ГЛАВА 1. СОВРЕМЕННОЕ СОСТОЯНИЕ ПРОБЛЕМЫ КОНТРОЛЯ НАДЁЖНОСТИ КМОП ИНТЕГРАЛЬНЫХ СХЕМ

1.1 Основные подходы к обеспечению надёжности ИС

1.2 Физический подход к обеспечению надёжности ИС

1.3 Тестирование надёжности на уроне пластины 'ЬЯ

1.4 Требования к 'ЬЯ-тестированию

1.5 Влияние масштабирования на параметрические отказы в КМОП ИС

1.6 Деградация транзисторов под действием зависимого от времени пробоя диэлектрика (ТББВ)

1.6.1 Заряды в диоксиде кремния

1.6.2 Перколяционная модель пробоя подзатворного диэлектрика

1.6.3 Механизм генерации ловушек и модели пробоя диэлектрика при ускоренных испытаниях

1.6.4 Пробой в ультротонких диэлектриках

1.6.5 Методы оценки качества диэлектрика

1.7 Деградация транзисторов под действием Горячих носители (НС1)

1.7.1 Возникновения горячих носителей

1.7.2 Механизм инжекции горячих носителей и модели отказов

1.8 Деградация транзисторов под действием отрицательного напряжения при высокой температуре (МВТ1)

1.8.1 Возникновение МВТ1 в рМОП-транзисторах

1.8.2 Влияние МВТ1 на аналоговые и цифровые схемы

1.8.3 Восстановление параметров транзисторов после МВТ1-деградации и методы измерений

1.9 Деградация металлизации ИС

1.9.1 Этапы развития металлизации ИС

1.9.2 Движущие силы диффузионного механизма физического отказа в металлизации

1.9.3 Отказы вызванные электромиграцией

1.9.4 Методы измерения на стойкость к электромиграции

1.10 Выводы

ГЛАВА 2. РАЗРАБОТКА ТЕХНОЛОГИЧЕСКИХ ТЕСТОВЫХ СТРУКТУР, МЕТОДИК И АВТОМТАИЗИРОВАННЫХ ПРОГРАММ ИЗМЕРЕНИЙ ДЛЯ КОНТРОЛЯ НАДЁЖНОСТИ СУБ-100-НМ КМОП ИС

2.1 Тестовые структуры для контроля надёжности

2.2 Методика контроля дефектности подзатворного диэлектрика

2.3 Методика оценки времени наработки до отказа подзатворного диэлектрика

2.4 Методика оценки деградации п/рМОП-транзисторов под действием горячих носителей

2.5 Методика оценки деградации рМОП-транзисторов при воздействии отрицательного напряжения и высокой температуры (МБТ1)

2.6 Методик оценки деградации шин металлизации под действием электромиграции

2.7 Автоматизированный комплекс и программы измерений

2.8 Выводы

ГЛАВА 3. ЭКСПЕРИМЕНТАЛЬНЫЕ ИССЛЕДОВАНИЯ ТЕСТОВЫХ КРИСТАЛЛОВ С НАБОРОМ ТЕХНОЛОГИЧЕСКИХ ТЕСТОВЫХ СТРУКТУР К ДОМИНИРУЮЩИМ МЕХАНИЗМАМ ФИЗИЧЕСКИХ ОТКАЗОВ

3.1 Оценка дефектности подзатворного диэлектрика

3.2 Оценка времени наработки до отказа подзатворного диэлектрика

3.3 Определение деградации параметров пМОП/рМОП-транзисторов под действием горячих носителей

3.4 Определение деградации параметров рМОП-транзисторов при отрицательном смещении напряжения и высокой температуре

3.5 Определение времени наработки до отказа шин металлизации

3.6 Выводы

ЗАКЛЮЧЕНИЕ

СПИСОК ЛИТТЕРАТУРЫ

Приложение А. Акт о внедрение результатов диссертационной работы

Приложение Б. Свидетельства о регистрации программ для ЭВМ

Приложение В. Свидетельство о регистрации топологии интегральной микросхемы

СПИСОК СОКРАЩЕНИЙ

ИС - Интегральная схема

КВГ - Коэффициент выхода годных

КМОП - Комплементарная структура металл-оксид-полупроводник МОП - Металл-оксид-полупроводник ВАХ - Вольтамперная характеристика ИС - Интегральная схема

ТКС - Температурный коэффициент сопротивления

М1Ь-НБВК - Военный справочник США по вопросам надёжности

'ЬЯ - Тестирование надёжности на уровне пластин

Г'ЬЯ - Быстрое тестирование надёжности на уровне пластин

БМи - Модуль источник/измеритель

ТББВ - Зависимый от времени пробой диэлектрика

НС1 - Инжекция горячих носителей

МВТ1 - деградация параметров транзистора при отрицательном напряжении и высокой температуре

ЕМ - Электромиграция

ВВЕДЕНИЕ

Рекомендованный список диссертаций по специальности «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», 05.27.01 шифр ВАК

Введение диссертации (часть автореферата) на тему «Определение надёжности суб-100-нм КМОП ИС методом ускоренных испытаний тестовых структур, размещенных на полупроводниковой пластине»

Актуальность темы диссертации

В настоящее время одним из способов увеличения производительности и повышения функциональности ИС является увеличение степени их интеграции за счёт переход к меньшим проектным нормам. Этот переход осуществляется с помощью масштабирования элементов ИС. Уменьшение топологических размеров элементов происходит за счёт применения новых материалов и технологий, и при достижении транзисторами суб-100-нм размеров приводит к возникновению новых механизмов отказов или проявлению уже изученных механизмов в новом виде. К основным отказам, возникающим в суб-100-нм КМОП ИС можно отнести следующие: пробой подзатворного диэлектрика, электромиграция проводящих шин, изменение параметров транзисторов под действием горячих носителей и высокой температуры. Возникновение данных отказов и увеличение их роли в надёжности в суб-100-нм КМОП ИС является следствием дальнейшей миниатюризации элементов ИС. Поэтому оценка надёжности суб-100-нм КМОП ИС становится всё более актуальной задачей, особенно для ИС специального назначения и космического применения, где предъявляют повышенные требования к надёжности и радиационной стойкости, так как выход из строя таких ИС влечёт за собой большие финансовые и материальные потери.

В связи с дальнейшим усложнением технологии производства и увеличением количеством активных и пассивных элементов в ИС, а так же для снижения финансовых расходов, производители ИС разделились на компании, занимающиеся непосредственно изготовлением ИС - полупроводниковые фабрики и компании, занимающиеся разработкой ИС - дизайн-центры. Дизайн-центры разрабатывают ИС по правилам проектирования, предоставленные полупроводниковой фабрикой, используя специализированные и оригинальные схемотехнические решения, тогда как полупроводниковые фабрики разрабатывают новые процессы и технологии. Таким образом, на схемотехническом уровне, вопросы надёжности и качества ИС полностью определяются теми схемотехническими решениями, которые выбраны дизайн-центром, однако технологическая надёжность ИС, целиком зависит от качества процессов и технологии той фабрики, на которой она изготовлена. С каждым последующим поколением ИС ценность информации о качестве технологического процесса их изготовления, гарантированного фабрикой возрастает. Это связано с увеличением

влияния вариации параметров технологических процессов и чистоты используемых материалов на возникновение дефектов, которые вызывают физические механизмы отказов в ИС.

Для подтверждения работоспособности ИС, изготовленных на сторонних фабриках, дизайн-центры проводят проверку их функционирования и надёжности на основе испытаний, которые в общем случае, не предусматривают контроля технологии изготовления ИС. Однако это может стать критичным для микросхем специального назначения и космического применения. Так как некоторые виды скрытых дефектов, сокращающие период нормально работы ИС, могут быть определены только по результатам технологического контроля. Поэтому надёжность ИС, определяемая качеством технологии их изготовления и гарантированная фабрикой в правилах проектирования для отдельных механизмов физических отказов, требует подтверждения. Особенно это важно для доверенных микросхем специального назначения, так как большинство отечественных дизайн-центров, работают с зарубежными полупроводниковыми фабриками, что в условиях санкционных ограничений может увеличивать риски поставки некачественных ИС. Вместе с тем обеспечение информационной безопасности и надёжности ИС, используемых в аппаратуре критически важной инфраструктуры, становится всё более актуальной задачей, так как на этапе изготовления возможно преднамеренное встраивание технологических закладок в ИС - специальное изменение технологического маршрута, состава или параметров технологических слоёв и материалов, с целью снижения надёжности ИС. Данные изменения невозможно определить в ходе функционального тестирования, однако надёжность таких ИС, а так же аппаратуры в которой они применяются, может быть многократно уменьшена.

Поэтому разработка новых методов оценки надёжности ИС, основанных на анализе качества технологии их изготовления, является актуальной и своевременной научно-технической задачей. Её решение позволит повысить достоверность оценки надёжности ИС, снизить время и финансовые затраты на проведения испытаний.

Цель диссертационной работы

Целью диссертационной работы является разработка метода оценки надёжности

суб-100-нм КМОП ИС на основе анализа качества технологии их изготовления с

помощью ускоренных испытаний специализированных тестовых структур,

размещённых совместно с ИС на полупроводниковой пластине.

Задачи исследования

Для достижения поставленной цели необходимо решить следующие задачи:

• Провести анализ механизмов физических отказов, возникающих в суб-100-нм КМОП ИС и определить методы их исследования.

• Разработать методики измерения доминирующих механизмов физических отказов и определить границы применения методик, исследовать режимы и параметры структур, наиболее чувствительные к деградации.

• Разработать алгоритмы программ автоматизированных измерений в соответствие с разработанными методиками. С учётом влияния скорости измерений на точность измеряемых параметров, в условиях накопления больших массивов данных провести оптимизацию алгоритмов и режимов измерений.

• Разработать специализированные технологические тестовые структуры, позволяющие исследовать каждый из доминирующих механизмов физического отказа КМОП ИС.

• Разработать тестовый кристалл с набором тестовых структур, позволяющий проводить автоматизированные измерения параметров структур в составе пластины совместно с исследуемыми ИС.

• Сконфигурировать измерительную систему для автоматизированных испытаний тестовых структур.

• Провести оценку надёжности экспериментальных образцов тестовых кристаллов изготовленных по технологии 8ТМ1сгое1ес1готс8 СМ0Б065.

Научная новизна

1 Предложен метод оценки надёжности ИС, основанный на ускоренных измерениях физических параметров специализированных структур тестовых кристаллов, размещаемых совместно с ИС на пластинах в одном литографическом кадре.

2 Исследованы зависимости деградации основных параметров пМОП- и рМОП-транзисторов (1Ып, 1Ш, Отах, Ул(Отах), Ул) под действием инжекции горячих носителей

в диапазоне температур от 25 до 125 °С при двух режимах инжекции (режим лавинного умножения носителей в области стока и режим инжекции из канала) и установлено, что наиболее чувствительным параметром к деградации является пороговое напряжение V^ определённое по уровню тока (Ю,11мкА-ЭД/Ь).

3 Выявлено возникновение частичных пробоев в подзатворных диэлектриках с эффективной толщиной от 5 до 1,3 нм и показано, что для оценки нижней границы времени пробоя диэлектриков толщиной менее 5 нм необходимо использовать метод фиксации пробоя диэлектрика, основанный на анализе тока утечки при напряжении Vdd.

4 Исследованы зависимости деградации основных параметров рМОП-транзисторов (¡ит 1Ш, ОтаХ, Vth(Gmax), Vth) при отрицательном напряжении на затворе в диапазоне температур от 100 до 150 °С и установлено, что наиболее чувствительным параметром к деградации, после снятие стрессовых воздействий, является пороговое напряжение Vth определённое по уровню тока (-0,1мкА-ЭД/Ь).

5 С использованием моделей физических механизмов отказов и рассчитанных параметров, получены зависимости времени наработки до отказа элементов ИС от напряжения при температурах 25 и 125 °С для уровня отказа 63,2 % образцов из выборки

Теоретическая значимость

Предложены усовершенствованные методики оценки надежности ИС на основе ускоренных испытаний специализированных технологических тестовых структур и определены численные значения параметров моделей физических механизмов отказов ИС для КМОП технологии 8ТМ1сгое1ес1гоп1с8 СМ08065.

Практическая значимость

Проведённая работа представляет следующую практическую значимость:

1. Предложен метод оценки надёжности специализированных суб-100-нм КМОП ИС, который позволяет оперативно оценить надёжность различных ИС, расположенных совместно на одной пластине (МР'-запуск). Представленный метод может использоваться для:

• оценки безопасности ИС от несанкционированного внесения изменений в технологию их изготовления, снижающих надёжность ИС;

• подтверждения уровня надёжности ИС, гарантированного полупроводниковой фабрикой в правилах проектирования (РБК);

• анализа результатов применения новых материалов и оптимизации техпроцессов при разработке технологии изготовления ИС.

2. Разработана топология тестового кристалла с набором структур, при масштабировании которых возможно оценивать основные физические механизмы отказов в КМОП ИС с проектными нормами от 180 до 45 нм:

• пробой подзатворного диэлектрика и его дефектность;

• деградация параметров пМОП/рМОП-транзисторов под действие горячих носителей;

• деградация параметров рМОП-транзисторов при отрицательном напряжении и высокой температуре;

• деградация проводящих шин, вызванная электромиграцией.

3. Разработаны методики и автоматизированные программы, ускоренных измерений тестовых кристаллов, позволяющие оценивать влияния основных механизмов физических отказов на надёжность КМОП ИС.

4. Результаты диссертационной работы внедрены в НПК «Технологический центр» и применяются для контроля технологического процесса производства ИС, а так же использованы в НИР «Разработка методик для оценки надёжности и радиационной стойкости базовых элементов сложнофункциональной элементной базы аппаратуры космического назначения» (Соглашение с Министерством образования и науки Российской Федерации № 14.574.21.0115).

На защиту выносятся

1 Метод оценки надёжности КМОП ИС на основе анализа качества технологии их изготовления с помощью ускоренных испытаний специализированных структур в тестовых кристаллах, размещённых совместно с исследуемыми ИС на полупроводниковой пластине.

2 Топология тестового кристалла с набором специализированных технологических тестовых структур, разработанных по КМОП-технологии с проектными нормами 65 нм.

3 Алгоритмы автоматизированных программ ускоренных измерений, позволяющие сократить время определения доминирующих механизмов физических отказов.

4 Результаты экспериментальных исследований тестовых кристаллов, на основе которых оценивается стойкость элементов ИС к исследуемым механизмам физических отказов связанных с дефектностью подзатворного диэлектрика, изменением параметров МОП-транзисторов под действием горячих носителей и высокой температуры, электромиграцией в металлизации.

Достоверность полученных результатов обеспечивается проведением исследований на аттестованном измерительном оборудовании, а так же согласованности результатов исследования с результатами, опубликованными в ведущих российских и зарубежных журналах.

Апробация работы. Основные результаты работы докладывались на следующих конференциях:

18-я, 20-я, 21-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика>>>, Москва, НИУ МИЭТ, 2011, 2013, 2014 гг.

15-я Российская научно-техническая конференция «Электроника, микро- и наноэлектроника>>, Суздаль, НИЯУ МИФИ, 2013 г.

4-я, 6-я Международная научно- техническая конференция «Технологии микро- и наноэлектроники в микро- и наносистемной технике, Москва, ИНМЭ РАН, 2014,2019 гг.

6-я, 7-я Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем - (МЭС)>>, Москва, ИППМ РАН, 2014, 2016 гг.

3-я Международная конференция «Электронная компонентная база и электронные модули», Республика Крым, г. Алушта 2017 г.

Решением организационного комитета конференции МЭС-2016 Автор награждён почётным диплом за лучший доклад. Публикации

По теме диссертационной работы автором опубликовано 17 научных работ, из которых 7 - научные статьи, 5 - тезисов докладов научных конференций, 4 -свидетельства о регистрации программ для ЭВМ, 1 - свидетельство о регистрации топологии. Все статьи опубликованы в рецензируемых журналах, включённых в перечень ВАК. Личный вклад автора

Автор принимал участие в постановке цели и задач исследований, разработке методик и автоматизированных программ измерений, в разработке конструкции тестовых структур и проведении измерений, а так же обработке и интерпретации экспериментальных данных. Все результаты, изложенные в диссертации и сформулированные в положениях, выносимых на защиту, получены автором лично или при его непосредственном участии. Структура и объём диссертации

Диссертация состоит из введения, трёх глав, заключения и списка литературы, содержит 187 страниц, 107 рисунков,13 таблиц и 3 приложения на 6 страницах. Список литературы включает 105 наименований.

ГЛАВА 1. СОВРЕМЕННОЕ СОСТОЯНИЕ ПРОБЛЕМЫ КОНТРОЛЯ НАДЁЖНОСТИ КМОП ИНТЕГРАЛЬНЫХ СХЕМ

1.1 Основные подходы к обеспечению надёжности ИС

В общем виде можно выделить два различных подхода для оценки и моделирования надежности ИС соответствующие разным периодам времени. До конца 1980-х годов, экспоненциальная модель с постоянной интенсивностью отказов (CFR),

[1] была единственной моделью, используемой для описания срока службы электронных компонентов. Эта модель являлась основной в стандарте MIL-HDBK-217

[2], который был отраслевым стандартом для прогнозирования надежности электронных компонентов на тот момент. Согласно данному стандарту надёжность это - вероятность того что устройство работает в рамках указанных условий и сохраняет свою работоспособность в указанный период времени. Модель CFR была использована без физического обоснования отказов и математически описывала сбой системы, в которой отказы связаны между собой совершенно случайным образом. В то время надёжность электронных компонентов была невысокой, и поэтому данная модель хорошо согласовывалась с явлениями отказов.

В конце 1980-х и начале 1990-х, с появлением интегральных схем высокой степени интеграции все больше появлялось доказательств того, что существующая модель отказов (CFR) уже не приемлема. Такие явления, как зарождающийся отказ и отказы, связанные с износом и старением не могли быть описаны с помощью CFR-модели. В 1991 году на основе своих исследований две научные лаборатории Institute Honeywell и Westinghouse University of Maryland высказались о том, что CFR-модель не следует применять при обновлении стандарта MIL-HDBK-217 [3]. В 1994 году данная модель официально была признана устаревшей, а стандарт MIL-HDBK-217 и многие другие были отменены. В качестве стандартов качества стали рекомендовать использовать промышленные стандарты, такие как ISO9000, JEDEC и другие.

С тех пор стали появляться модели, в которых физически безотказный подход стал доминировать в оценки и моделировании надёжности ИС. При таком подходе изучается основная причина отдельных отказов с физической точки зрения и проводится корректировка параметров структуры ИС для достижения определённых сроков времени наработки до отказа. Поскольку износ компонентов при таком походе

становится понятен лучше, стало возможным выявление доминирующих механизмов отказов влияющих на время жизни ИС и применение строгих правил в проектирование критически важных узлов. При данном подходе изучается влияние различных технологических и топологических изменений на износ и отказы ИС.

1.2 Физический подход к обеспечению надёжности ИС

Основной целью методологии физических отказов является разработка правил проектирования и технологий изготовления, обеспечивающих надёжность ИС, в основе которых лежат причинно-следственные связи возникновения физических механизмов отказов. Данная методология включает в себя методики оценки надёжности, основанные на стрессовых воздействиях, и смешенные модели отказов [4]. Эти модели описывают как ранние отказы, так и отказы, проявляющиеся в результате эксплуатации. Основные этапы в методологии физических отказов можно представить следующим образом:

• Выявление потенциальных механизмов отказа: химических, электрических, механических, структурных, тепловых;

• Воздействие на устройство ускоряющих стрессовых факторов и нахождение доминирующего источник отказа;

• Определение основных механизмов разрушения как самое слабое звено;

• Моделирование доминирующих механизмов и выявление причины их возникновения;

• Объединение данных, полученных от ускоренных испытаний и статистических распределений (распределение Вейбулла, логарифмическое распределение или другие);

• Разработка уравнение для основного механизма отказа на основе среднего времени наработки до отказа.

Моделирование физических отказов и программы симуляторы являются ключевыми в данном подходе. На сегодняшний день существует ряд программ используемых для компьютерного моделирования: CADMP-2, CALCE, Silvaco TCAD, COMSOL и другие.

1.3 Тестирование надёжности на уроне пластины WLR

В процессе масштабирования полупроводниковых приборов происходит уменьшение их размеров и функциональное усложнение, что является фактором, снижающим их надёжность. В связи с этим, полупроводниковые фабрики используют всё больше параметров для мониторинга и управления производственным процессом с целью обеспечения заданных показателей надёжности. Для контроля и мониторинга технологического процесса производства до того как пластина будет разделена на кристаллы, применяют следующие методы: мониторинг контроля процессов (PCM), мониторинг контроля надёжности (RCM), ежеквартальный мониторинг и другие методы.

В представленной диссертации рассматривается мониторинг контроля надёжности (RCM) средствами WLR-тестирования (измерение надёжности на уровне пластины), что является, физическим подходом к обеспечению надёжности ИС. В научно-технической литературе можно встретить обозначение данной методологии тестирования как fWLR или WLR. Различие между ними заключается во времени затрачиваемым на проведения стресс-теста. Время стресс-теста для fWLR может варьироваться от 1 до 100 с, тогда как для WLR от 10 до 100000 с. Первоначально идея WLR-контроля была предложена Crook [5], Turner [6], Messick [7] для различных проблем надёжности и в дальнейшем, она была введена в массовое производство ИС на различных полупроводниковых фабриках [8-10].

WLR-тестирование это статистический инструмент управления технологическими процессами, который собирает данные из результатов измерений для определения параметрических отклонений процессов от нормальных значений, которые могли бы ухудшить долгосрочную надежность ИС. Этот тип тестирования выполняется при высоких стрессовых воздействиях на тестовых структурах в составе пластин и измеряет деградацию параметров при стрессовых нагрузках. Применение специальных тестовых структур, ориентированных на один доминирующий механизм физического отказа, позволяет выявить первопричины отказа, а не только факт его обнаружения, чего нельзя добиться при традиционных тестах ИС в составе корпуса. Другим преимуществом WLR-метода является отсутствие затрат на корпусирование структур, так как все измерения проводятся на структурах в составе пластины, ещё не разрезанной на кристаллы. Регулярный мониторинг с помощью WLR-тестов способен выявить

изменения на этапе технологических операций и может указать на уменьшение порога надёжности ИС при экстраполяции данных выявленных из моделей отказа. Кроме того, так называемая концепция встроенной надёжность (Б1Я) [11-13] используемая для непрерывного улучшения надёжности процессов производства ИС базируются на хорошо организованных WLR-тестах.

Как правило, длительные тесты на надёжность, используются в процессе квалификационных испытаний для экстраполяции параметров и их экстракции в модели, когда новые материалы или новые стадии процесса впервые вводятся в технологию. Однако такой вид тестирования имеет определённые недостатки:

• Механизм отказа может быть результатом изменения не только параметров процесса, но и так же вызван иными другим факторами;

• Тестирование устройства для определения времени наработки на отказ является дорогостоящим, трудоемким и требует сотен или тысяч часов;

• Трудно отделить дефекты сборки ИС от дефектов, привнесённых в технологический процесс производства;

• Информация о состоянии производственных процессов не обеспечивается в режиме реального времени.

Ускоренные стресс-тесты выполняют при развитии технологии для быстрой обратной связи между разработчиками технологических процессов и инженерами производства. WLR-тесты проводят, как правило, на квалификационных испытаниях технологического процесса в дополнении к длительным испытаниям ИС в составе корпуса. Прогноз времени наработки до отказа на данных базирующихся исключительно полученных от ускоренных WLR- испытаний включают в себя некую степень неопределённости. Однако, если эти данные получены совместно с результатами стресс-тестирования устройства в составе корпуса, то они очень важны и могут быть применены для определения времени наработки до отказа ИС. Тем не менее, количественное заключение в некоторых случаях должно быть заменено качественной оценкой. Например, объективность экстраполяция данных времени наработки до отказа на двадцатилетний перейду с пяти секундного теста может содержать в себе неточность.

Тем не менее, к главным преимущества данного типа тестирования можно отнести следующие:

• Предоставление информации о текущем состоянии технологического процесса в реальном времени;

• Большое количество различных параметров, а не только факта наличие отказа;

• Данная методология тестирования помогает отделить дефекты, введенные в процессе сборки ИС от дефектов, привнесённых в процессе технологического изготовления ИС;

• Уменьшение временных и экономических затрат на тестирование;

• Непрерывное совершенствование технологического процесса и быстрый вывод на рынок новых устройств.

1.4 Требования к WLR-тестированию

Подход к WLR-тестированию начинается с глубокого понимания известных механизмов отказов ИС. При таком анализе возможно создание нескольких тестовых структур и алгоритмов измерений, которые помогут раскрыть механизм деградации параметров структуры и в конечном итоге, повлиять на надёжность ИС. WLR-тестирование требует сочетания чувствительных, высокоскоростных параметрических измерений и специализированных тестовых структур. Дизайн тестовой структуры должен быть основан на физике отказа исследуемой конструкции ИС. В частности, создание структур и алгоритмов тестирования требует разбиения каждого механизма отказа на составляющие. Например, для отказов металлизации необходимо разработать разные структуры, связанные с электромиграцией в контактном окне и поверхностной электромиграцией по границам зёрен. Реализации WLR-тестирования и введение данного типа контроля можно разделить на несколько этапов:

• На первом этапе, тестовые структуры входят в состав тестового кристалла, который размещается в тестовой пластине. Данный тип размещения тестовых структур содержит в себе преимущества в том, что в тестовом кристалле могут содержаться большое количество тестовых структур направленных на решение

различных аспектов надёжности технологии. Однако недостатком данного подхода является стоимость пластин и большое их количество.

• На втором этапе тестовые структуры размещаются в дорожках реза между выпускаемыми ИС. Преимуществом данного типа размещения тестовых структур является отсутствие затрат на большое количество тестовых пластин. Однако, недостатком является то, что ширена линии реза между кристаллами составляет порядка 200 мкм, поэтому существуют ограничения по площади, связанное с количеством помещаемых в данную область тестовых структур.

На практике, реализация каждого этапа зависит от состояния технологического процесса на фабрике и целей исследования. На этапе разработки технологии и её отладки используется первый этап. На данном этапе различные технологические процессы требуют пристального внимания. В связи с этим необходимо большое количество разнообразных тестовых структур направленных на разные механизмы физических отказов. Когда все технологические режимы отработаны, достигнуты целевые показатели надёжности и проведены квалификационные испытания, переходят к введению второго этапа. На данном этапе технологический процесс достиг устойчивости по большинству параметров, выявлены наиболее критичные параметры технологии для ограниченного набора тестовых структур.

1.5 Влияние масштабирования на параметрические отказы в КМОП ИС

В настоящие время одним из способов увеличения производительности и повышения функциональности ИС является увеличение степени их интеграции за счёт переход к меньшим проектным нормам. Этот переход осуществляется с помощью масштабирования элементов ИС [14-22]. Уменьшение топологических размеров элементов происходит за счёт применения новых материалов и технологий, и при достижении транзисторами суб-100-нм размеров приводит к возникновению новых механизмов отказов или проявлению уже изученных механизмов в новом виде [23]. Основные проблемы надёжности в КМОП ИС показаны на рисунке 1.1 и представлены далее.

Похожие диссертационные работы по специальности «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», 05.27.01 шифр ВАК

Список литературы диссертационного исследования кандидат наук Сивченко Александр Сергеевич, 2021 год

/ / / / г

/ / / Л у f -О ~— Co ntid i. , iterval

-4 5 5 6 5 L n(t ), c 7 ,5 1 8 ,5

(a)

Рисунок 3.24 - Накопительное распределение времени наработки до отказа пМОП-транзисторов в режиме инжекции носителей Уё(1Ъшах) в координатах Вейбулла для трех выборок структур при Уёх:г = 2,0 В, Vgstr = 0,65 В и разных значениях температуры Тх:г (а) и трех выборок структур при Тх:г = 25 °С и разных значениях Ух:г (б)

Расчёт параметров модели отказа проводится для трех выборок структур при фиксированном значении напряжения Уёх{г = 2,0 и Vgstr = 0,65 В при разных значениях температуры ТхГ (рисунок 3.25 а) и трех выборок структур при фиксированном значении температуры Тх:г = 25°С и разных значениях напряжения (рисунок 3.25 б).

(а) (б)

Рисунок 3.25 - Зависимости времени наработки до отказа выборки пМОП-транзисторов в режиме инжекции носителей Уё(1Ъшах) при УёхПг = 2,0 В, Vgstr = 0,65 В (а) и при

Т:г = 25 °С (б)

На рисунке 3.26 представлены статистические распределение времени наработки до отказа для пМОП-транзисторов в режиме инжекции носителей Vg = Уё, показано средние значение, а так же 90 % доверительный интервал исследуемого параметра. Расчёт параметров модели отказа проводится для трех выборок структур при фиксированном значении напряжения Уёх:г = Vgstr = 2,2 В и разных значениях температуры Тх:г (рисунок 3.27, а) и трех выборок структур при фиксированном значении температуры ТхГ = 25°С и разных значениях напряжения (рисунок 3.27, б).

(а)

(б)

Рисунок 3.26 - Накопительное распределение времени наработки до отказа для выборки пМОП-транзисторов в режиме инжекции носителей Уё = Vg в координатах Вейбулла для трех выборок структур при Уёх1г = Vgstr = 2,2 В и разных значениях температуры Тх:г (а) и трех выборок структур при ТхГ = 25°С и разных значениях напряжений (б).

Рисунок 3.27 - Зависимости времени наработки до отказа выборки пМОП-транзисторов в режиме инжекции носителей Уё = Vg при = Vgstr = 2,2 В (а) и при ТхШ = 25 °С (б)

На основе рассчитанных параметров модели отказа установлено, что для пМОП-транзисторов в режимах инжекции Уё(1Ьтах) и Уё = Vg наблюдается увеличение скорости деградации параметров транзисторов с повышением температуры и напряжения, при этом, в режим Уё(1Ьтах) пМОП-транзисторы показывают более сильную зависимость деградации от температуры и напряжения. На рисунке 3.28 представлены зависимости 1п(1)[(1/Уё)] для пМОП-транзисторов в режиме инжекции Уё(1Ьтах) и Уё = Vg при ТхШ = 25 °С. На основе данных зависимостей установлено, что при напряжении Уё < 2,304 В, скорость деградации параметров пМОП-транзисторов в режиме инжекции Уё(1Ьтах) больше чем в режиме Vg = Уё, тогда как при Уё > 2,308 В наибольшая скорость деградации достигается в режиме инжекции Уё = Vg. Таким образом установлено, что в суб-100-нм пМОП-транзисторах существует напряжение Укг, больше значения которого происходит смена критического режима инжекции с одного на другой. Это обстоятельство показывает что, при проведении ускоренных испытаний необходимо аккуратно подбирать режимы измерения и использовать < Укг, так как экстраполяция времени на работки до отказа из менее критичного режима инжекции на нормальные условия эксплуатации, может привести к завышению прогнозируемого времени наработки до отказа.

МЧбз)> с 14,5

-Vd(Ibma х)_25°С =Vg_25°С

* * * * Л *

«к" 7 ✓ * * „ -А

ыб у - 35,095х - р2 0 99 9,3215 92 92

у = 59,41! Р2 = 0 Зх -19,862 * * u^r-ud = 2 308 Г Э1

,9956 ✓ * *

12,5 10,5 8,5 6,5 4,5 2,5

0,35 0,37 0,39 0,41 0,43 0,45 0,47 0,49 0,51 0,53 0,55

В-1

Рисунок 3.28 - Зависимости времени наработки до отказа 1п(1)[(1/Уё)] для пМОП-транзисторов в режиме инжекции Уё(1Ъшах) и Уё = Vg при Тх{г = 25 °С

На рисунке 3.29 представлены статистические распределение времени наработки до отказа для рМОП-транзисторов в режиме инжекции носителей Уё(1Ъшах), показано средние значение, а так же 90 % доверительный интервал исследуемого параметра.

Ln(-(Ln(1-F))

3

Vdstr= - 2,9 В, Vgstr = -0,59 В

2 1 0 -1 -2 -3 -4 -5 -6

у = 2,1648x - 14,90:

R2 = 0,9594

2,6643

8,89

L25 °

R'

0

990

°С

-а- Соп^.^е^а!

+

5,5

6,5

Ln(t), с

7,5

1

7

6

7

8

(а)

Ln(- Ln 1-F))

3

2 1 0 -1 -2 -3 -4 -5 -6

Tstr = 125 °C

y = 2,834x - 19,583 R2 = 0,951

y,= 4,3373x - 33,353 R2 = 0,984

9 В

onfi

d.in

ter

zal

5,5

6,5 Ln(t), c 7

7,5

8,5

(б)

Рисунок 3.29 - Накопительное распределение времени наработки до отказа рМОП-транзисторов в режиме инжекции носителей Уё(1Ьтах) в координатах Вейбулла для трех выборок структур при Vdstr= -2,9, Vgstr = -0,59 В и разных значениях температуры Т^г (а) и трех выборок структур при Т^г = 125°С и разных значениях Vstr (б)

Ln(t), c

8 7,8 7,6 7,4 7,2 7 6,8 6,6 6,4 6,2 6

2,2

Vdstr = -2,9

Ea=0,052

y = 0,6041x + 5,3623 R2 = 0,9995

2,7 3,2

1/Tstr*10-3, К-1

.interval

3,7

Ln(t), c

8 7,8 7,6 7,4 7,2 7 6,8 6,6

Tstr = 125°С

B =3 2,6 >Ь у

у

ЭТ сс 1 41 3 3

=

R2 = 0 ,9 63

Ji -Г onf id nte rv l

0,33

0,34 0,35

1/Vd, В-1

0,36

(а) (б)

Рисунок 3.30 - Зависимости времени наработки до отказа для выборки рМОП-транзисторов в режиме инжекции носителей Уё(1Ьтах) при = -2,9, Vgstг = -0,59 В

(а) и при Тт = 125 °С (б)

3

В

2

8

6

8

Расчёт параметров модели отказа для рМОП-транзисторов в режиме инжекции носителей Уё(1Ъшах) проводится для трех выборок структур при фиксированном значении напряжения = -2,9, Vgstr = -0,59 В и разных значениях температуры Тш (рисунок 3.30 а) и трех выборок структур при фиксированном значении температуры Т^г = 125°С и разных значениях напряжения Vstr (рисунок 3.30 б). На рисунке 3.31 представлены статистические распределение времени наработки до отказа для рМОП-транзисторов в режиме инжекции носителей Vg = Уё, показано средние значение, а так же 90% доверительный интервал исследуемого параметра.

Рисунок 3.31 - Накопительное распределение времени наработки до отказа рМОП-транзисторов в режиме инжекции носителей Уё = Vg в координатах Вейбулла для трех выборок структур при Vdstr = Vgstr = -2 В и разных значениях температуры Т5{г (а) и трех выборок структур при Т^г = 125°С и разных значениях напряжений (б)

Рисунок 3.32 - Зависимости времени наработки до отказа для выборки рМОП-транзисторов в режиме инжекции носителей Уё = Vg при Vdstr = Vgstr = -2 В (а) и Т^г =

125 °С (б)

Расчёт параметров модели отказа проводится для трех выборок структур при фиксированном значении напряжения Vdstr = Vgstr = -2 В и разных значениях температуры Тпг (рисунок 3.32, а) и трех выборок структур при фиксированном значении температуры ТхШ = 125 °С и разных значениях напряжения Vstr (рисунок 3.32, б). На основе рассчитанных параметров модели отказа установлено, что для рМОП-транзисторов в режимах инжекции Уё(1Ьтах) и Уё = Vg наблюдается увеличение скорости деградации параметров транзисторов с повышением температуры и напряжения, при этом, в режим Уё = Vg рМОП-транзисторы показывают более сильную температурную зависимость деградации, тогда как в режиме Уё(1Ьтах) сильное влияние оказывает напряжения стресса.

В результате проведённых исследований рассчитаны значения параметров модели отказа под действием горячих носителей для каждого режима инжекции в пМОП/рМОП-транзисторах (таблица 3.6)

Таблица 3.6 - Рассчитаны значения параметров модели отказа вызванного инжекцией горячих носителей

Тип транзистора Режим инжекции Параметры модели

A, с B, 1/В Ea, эВ

nMOP Vd(Ibmax) 1,37+0;~î ■ 10_7 35,09_131 n 1 AA+0,0011 O,166_O,0OO9

Vd = Vg 4,91+1;3î ■ 10_7 59 42+0,14 0 101 + 0,0011 0,101_0,0010

pMOP Vd(Ibmax) 2,65îss; ■ ю-3 nn £ £+2,48 32,66_2,42 0 052+0'0133

Vd = Vg 9,49+3,51 ■ 10-10 34,81_1,00 0 310+0'0018

На основе уравнения модели отказа и параметров представленных в таблице 3.6 для двух режимов инжекции горячих носителей рассчитаны и построены зависимости времени наработки до отказа 63,2 % образцов из выборки с доверительной вероятностью 0,9 при температуре 25 °С и 125 °С для пМОР и рМОР-транзисторов (рисунок 3.33 а, б).

1000000

100000

10000

1000

1,1

1,2

Vd( gmax

Vd(Igmax

Vg.

125

d=Vg_25°C

Confidence inte

rva

25

°C

1,3 1,4

Vd, В

1,5

1,6

1,7

1

s

d

1

(a)

1000000

100000

10000

1000

1Ьтах

^_25°С

)_1

1Ьтах)_2

25°С 5°С

епсе

1,1

1,2

1,3

В

1,4

1,5

1,6

С

1

(б)

Рисунок 3.33 - Зависимости времени 10 % деградации для 63,2 % образцов из выборки, при двух режимах инжекции горячих носителей: Уё(1Ъшах) и Уё = Vg, для пМОР-транзисторов (а) и рМОР-транзисторов (б)

Анализ данных зависимостей показывает, что наиболее критичный режим инжекции горячих носителей для пМОП-транзисторов наблюдается в режиме Уё(1Ъшах), тогда как для рМОП-транзистора в режиме Уё = Vg. Для обоих типов транзисторов скорость деградация параметров увеличивается с увеличением температуры и напряжений. Это объясняется увеличением скорости генерации дефектов вследствие увеличения инжекционного тока обусловленного процессами прямого туннелирования и захватом носителей из канала под действием поля.

Таким образом, установлено, что технологический запас надёжности к деградации параметров под действием горячих носителей при параметрах Уёё + 10% и 125 °С в 100000 часов обеспечен полупроводниковой фабрикой для обоих типов исследуемых транзисторов.

3.4 Определение деградации параметров рМОП-транзисторов при отрицательном смещении напряжения и высокой температуре

В рамках исследования деградации параметров рМОП-транзисторов при отрицательном смещении напряжения и высокой температуре, проведены ускоренные испытания. В качестве тестовых структур использованы рМОП-транзисторы ядра (core) ИС, с параметрами Vdd = -1,2 В, EOT = 1,8 нм, L = 0,06 мкм, W= 1,0 мкм. Тестовые структуры размещены в тестовом кристалле совместно с рабочими ИС на одной пластине. Исследования проводятся с помощью разработанной измерительной программы, реализующей автоматизированные измерения и обработку экспериментальных данных в соответствие с разработанной методикой. Расчёт параметров модели проводится на основе выборки измерений тестовых структур в диапазоне температур 100^150 °С и напряжений -1,7^-1,9 В. Значения стрессовых напряжений и температур представлены в таблице 3.7.

Таблица 3.7 - Значения стрессовых напряжений и температуры для рМОП-транзисторов при отрицательном смещении напряжения и высокой температуре

Тип транзистора Значения стрессовых величин

Vdstr, В Vgstr, В Т 1 str, ^

рМОП core 0 -1,9 125

0 -1,8

0 -1,7

0 -1,8 150

125

100

В качестве контролируемых параметров во время деградации используются: VT ^ - Пороговое напряжение определённое по току, VT(ext) - Пороговое напряжение определённое по максимальной крутизне, gm(max) - Максимальная крутизна, ID(lin)- Ток в линейной области, ID(Sat) - Ток в области насыщения, IDF(Sat) - Ток в области насыщения измеренный по методу OTF. Данные параметры находятся из зависимостей Ids(Vgs) и Ids(Vds) c помощью метода измерения - SMS, а IDF(Sat) спомощью метода измерения -OTF. На рисунке 3.34 представлены типовые зависимости Ids(Vgs) и Ids(Vds) до и после деградации параметров рМОП-транзисторов при отрицательном смещении напряжения и высокой температуре.

С ПС ПС

5,0E-05 5

—t

4,0E-05 « 3,0E-05 ft Г

Ini

s/ 1— -Str ess

2,0E-05 1,0E-05

4

—i

. Л

0,0E+00 0 0 5 - /gs, В 1 1

(а)

-Vds, В

(б)

-Vgs, В

(в)

Рисунок 3.34 - Типовые зависимости параметров рМОП-транзисторов до (Init) и после (Stress) деградации под действием отрицательного смещения и высокой температуры

при Vgstr = -1,8 В, Tstr = 150 °С

Из данных зависимостей установлено, что в результате деградации наблюдается увеличение порогового напряжения - УТ(1) и УТ(еХф уменьшение тока насыщения - 1щ8а1) и тока в линейной области - 1о(Ип> а так же незначительное изменение максимальной крутизны §ш(шах).

На рисунке 3.35 представлены типовые зависимости деградации контролируемых параметров при отрицательном смещении напряжения и высокой температуре во время стресс-теста. Измерения проводятся при постоянном смещении во время стресс-теста в заданном режиме стресса и минимизацией времени задержки перед началом измерения. В качестве критерия отказа используется 10 % деградация одного из контролируемого параметра, а максимальное время стресс-теста составило 2000 секунд при 3 точках измерений на декаду общего времени отведённого для стрессовых циклов. Объём выборки для каждого значения стрессовых напряжений и температуры составил 16 тестовых структур, а время задержки после окончания стрессовой фазы и измерением 12 мс для БМБ-метода и 100 мкс для ОТБ-метода. Из анализа данных зависимостей установлено, что скорость деградации порогового напряжения УТф и УТ(ех() значительно выше скорости деградации других параметров.

0 100 200 300 400 500 ^ с 600 700 800 900 1000

Рисунок 3.35 - Типовые зависимости деградации контролируемых параметров при отрицательном смещении и высокой температуре при Vgstr = -1,8 В, Т^г = 150°С

Рисунок 3.36 -Типовые зависимости деградации тока насыщения измеренного методом SMS и методом OTF при Vgstr = -1,8 В, Tstr = 150 °С

Из зависимостей изменения тока насыщения измеренного методом SMS и методом OTF представленных на рисунке 3.36 установлено, что метод SMS показывает большую деградацию ID(sat). Кроме того, установлено, что некоторые тестовые структуры измеренные методом OTF проявляют на начальном этапе деградации незначительное увеличение тока насыщения ID(sat) порядка 1 % и дальнейшее его уменьшение по мери увеличения времени деградации, тогда как все структуры измеренные методом SMS всегда показывают монотонное уменьшение тока насыщения по мери увеличения времени деградации. Увеличение ID(sat) и дальнейшее его уменьшения характерно для некоторых структур во всех диапазонах стрессовых измерений и связано, по-видимому, с начальной плотностью поверхностных состояний и зарядовыми явлениями в подзатворном диэлектрики в отдельных областях полупроводниковой пластины.

Таким образом установлено, что для рМОП-транзисторов наибольшей скоростью деградации при отрицательном смещении напряжения и высокой температуре обладает пороговое напряжение VT(i). Поэтому статистический анализ проводится для деградации времени наработки до отказа данного параметра как наиболее критичного.

Для построения статистического распределения Вейбулла проводятся ускоренные испытания выборок тестовых структур при различных значениях стрессовых напряжений и температур, представленных в таблице 3.7. На рисунке 3.37 представлены статистические распределение времени наработки до отказа для рМОП-транзисторов, показано средние значение, а так же 90 % доверительный интервал исследуемого параметра.

3 (1п 1-1 «Г = - 1,8 В

2

* Р1

1 0 - V— гг

У = 1 27 Я2 = 0, 978 , «■* ,52 6 42 -Л' „ * г •А ,<г ■к» к З' •В

-1 -2 -3 Л * * * У = 1 ✓ Р 32 * -8 ✓ 98 ✓ ✓ У = у 1,4 > 39 в X - 11, у 60. 5 »— Ей 100 125 150

-4 а 1 2 = 0, 950 1 ► Р2 = 0 97 п1 0

-5 4 Ln (t) с 1

(б)

Рисунок 3.37 - Накопительное распределение времени наработки до отказа рМОП-транзисторов в координатах Вейбулла для трех выборок структур при Vgstr = -1,8 В и разных значениях температуры (а) и трех выборок структур при Т^г = 125 °С и

разных значениях напряжений (б)

Расчёт параметров модели отказа проводится для трех выборок структур при фиксированном значении напряжения Vgstr = -1,8 В и разных значениях температуры Т^г (рисунок 3.38, а) и трех выборок структур при фиксированном значении температуры Т^г = 125 °С и разных значениях напряжения Vstr (рисунок 3.38, б).

(а) (б)

Рисунок 3.38 - Зависимости времени наработки до отказа для выборки рМОП-транзисторов при Vgstr = -1,8 В (а) и Тх1г = 125 °С (б)

На основе рассчитанных параметров модели отказа установлено, что для рМОП-транзисторов наблюдается увеличение скорости деградации параметров транзисторов с повышением температуры и напряжения, при этом, рМОП-транзисторы при отрицательном напряжении показывают сильную температурную зависимость деградации. В результате проведённых исследований рассчитаны и представлены в таблице 3.8 значения параметров модели отказа при отрицательном смещении напряжения и высокой температуре в рМОП-транзисторах.

Таблица 3.8 - Рассчитанные значения параметров модели отказа рМОП-транзисторов при отрицательном смещении напряжения и высокой температуры

Тип транзистора Параметры модели

А, с В, В Еа, эВ

рМОР 995 + 98 22Э-0,67 1 2 34+0'23 0 797+°,°12 и> ' у ' -0,012

На основе уравнения модели и рассчитанных параметров представленных в таблице 3.8 построены зависимости времени наработки до отказа 63,2 % образцов из выборки с доверительной вероятностью 0,9 при температуре 25 °С и 125 °С для рМОР-транзисторов рисунок 3.39.

1000000

100000 10000

т

^ 1000

II-

100 10

0,9 1 1,1 1,2 В 1,3 1,4 1,5 1,6 1,7

Рисунок 3.39 - Зависимости времени 10 % деградации ^ в рМОП-транзисторах для 63,2 % образцов из выборки для температур 125 и 25 °С

Из анализа данных зависимостей установлена сильная зависимость деградации от температуры, что является, прямым следствием высокого значения рассчитанной энергии активации. Полученное значение энергии активации находится в соответствие с подобными значениями других работ [66]. Следует отметить, что низкие значения ТТБ0.63 при 125 °С получены для ускоренных измерений при постоянном уровне стресса, и не учитывают механизмы релаксации деградации при частотном приключение транзистора в реальных режимах работы. Таким образом, показано, что технологический запас надёжности исследуемого рМОП-транзистора при отрицательном смещении напряжения и высокой температуре в 100000 часов при параметрах Уёё + 10 % и 125 °С требует дальнейших исследований с учётом механизмов релаксации деградации методов быстрых измерений .

3.5 Определение времени наработки до отказа шин металлизации

В рамках исследования деградации шин металлизации ИС под действием электромиграции проведены ускоренные испытания. В качестве тестовых структур использованы структуры, выполненные с минимальными проектными нормами в 1-ом и 2-ом металлах (М1 и М2). Тестовые структуры представляют собой длинные шины металла, изготовлены на основе меди, и служат для проверки отказов в виде разрыва или закоротки металлизации вызванные электромиграцией. Параметры структур представлены в таблице 3.9.

Таблица 3.9 - Параметры тестовых структур для контроля электромиграции

Тип структуры Ом/кв Длина L, мкм Ширина W, мкм Толщина d, мкм

M1 0,1477 800 0,09 0,18

M2 0,1395 800 0,1 0,22

Тестовые структуры размещены в тестовом кристалле совместно с исследуемыми ИС на одной пластине. Исследования проводятся с помощью разработанной измерительной программы, реализующей автоматизированные измерения и обработку экспериментальных данных в соответствие с разработанной методикой. Значения ТКС для каждого типа тестовых структур рассчитываются на основе выборки измерений из зависимости сопротивления от температуры. Сопротивления измеряются в диапазоне температур от 25 до 105 °С по методу Кельвина при разных полярностях приложенного напряжения, что увеличивает точность его измерения, а в качестве опорной температуры для расчёта ТКС используется значение Tref = 0 °С. На рисунке 3.40 представлены зависимости R(T) для исследуемых тестовых структур и рассчитанные значения ТКС. В дальнейшем, данные значения ТКС используются для определения температуры тестовых структур во время стресс-теста.

1700 1600 1500 1400 1300 1200 1100 1000

R, ом

y = 3,2911x + 1232,2

ТКС (Tref=0)=2,671m [°С-1] R2 = 1 ____

M2 M1

y = 2,9203x + 104 R2 = 1 3,9

ТК C(Tref=0)=2,798г п [°С-1]

20

40

T ,°С

60

80

100

120

0

Рисунок 3.40 - Зависимость Я(Т) для тестовых структур М1, М2 и рассчитанные

значения ТКС

Для построения накопительного статистического распределения отказов проводятся ускоренные испытания выборок тестовых структур в диапазоне температур

от 220 до 280 °С и плотности токов от 58 до 83 МА/см , при температуре нагреваемого столика зондовой станции 100 °С. Объём каждой выборки составил 15 измеренных значений. На рисунке 3.41 представлены статистические распределение измеренного времени наработки до отказа для тестовой структуры М1.

(а)

(б)

Рисунок 3.41 - Накопительное распределение времени наработки до отказа для трёх выборок тестовых структур М1 при = 77 МА/см и разных значениях температуры Т^г (а) и трех выборок структур при Т^г = 250 °С и разных плотностях тока (б)

Расчёт параметров модели отказа проводится из накопительного распределение для 50% отказов из трех выборок структур при разных значениях температуры Т^г (рисунок 3.42 а) и разных значениях тока (рисунок 3.42 б).

= 77 МА/см2 (а) и Тш = 250 °С (б)

Для построения накопительного статистического распределения отказов тестовой структуры М2 проводятся ускоренные испытания выборок тестовых структур в диапазоне температур от 250 до 310 °С и плотности токов от 58 до 68 МА/см при температуре нагреваемого столика зондовой станции 100 °С. Объём каждой выборки составляет 15 измеренных значений. На рисунке 3.43 представлены статистические распределение измеренного времени наработки до отказа для тестовой структуры М2.

1 0,8 0,6 0,4 0,2 0

у = 0,5185х - 2,878 R2 = 0,962

0,6407х - 4,9875 I в Т 1 I '£3

0,8465

310 °С 280 °С >50 °С

5,5

6,5

7 Ln(t), с 7,5

8,5

9,5

5

6

8

9

(а)

1 0,8 0,6 т 51г = 250 °С 5

0,4 0,2 0 5 5 у = =0 956 6, 5 Ln(t) 1 с 7 \/ _ II Л./п1 У - п« 1 / С 2 1\ Л Л /л п л Т У / -ъл 63 1У1А/СМ2 R2 = 0,9158 63 МА/см2 7,5 8 8,

(б)

Рисунок 3.43 - Накопительное распределение времени наработки до отказа для трёх

2

выборок тестовых структур М2 при = 63 МА/см и разных значениях температуры Тш (а) и трех выборок структур при ТхШ = 250 °С и разных плотностях тока (б)

Расчёт параметров модели отказа проводится из накопительного распределение для 50 % отказов из трех выборок структур при разных значениях температуры Tstr (рисунок 3.44, а) и трех выборок структур при фиксированном значении температуры Tstr = 250 °C и разных значениях тока Istr (рисунок 3.44, б).

Рисунок 3.44 - Зависимости времени наработки до отказа для выборки структур М2 при

= 63 МА/см2 (а) и Гх(г = 250 °С (б)

Из анализа распределения отказов (рисунок 3.41 и 3.43) установлено, что деградация тестовых структур М1 и М2 более чувствительна к изменению температуры, чем к изменению тока. Коэффициенты корреляции близкие к 1 указывает на логнормальное распределение исследуемых величин. Для обоих типов исследуемых структур изменение плотности тока вызывает больший статистический разброс в измеренном времени наработки до отказа в сравнение с изменением температуры (рисунок 3.41 и 3.43). Это связано с особенностями изотермического теста и невозможностью подачи фиксированного значения стрессового тока. В результате проведённых исследований для тестовых структур М1 и М2 рассчитаны значения параметров в уравнение модели отказа вызванного электромиграцией (таблица 3.10).

Таблица 3.10 - Рассчитанные значения параметров в уравнении модели отказа вызванного электромиграцией

Тип структуры Параметры модели

А, с п, Ea, эВ

М1 2,00,0^ • 1017 2 арр+0,38б 2,9ОО_0,386 0 05А+0,006 °,9эо_0,00б

М2 4 01+0,988 ■ 101б 4'01_0,802 10 9 774^0,726 2,7 7 9_0,726 0 9 0 0 + 0,023

На основе уравнения модели отказа и параметров представленных в таблице 3.10, для тестовых структур М1 и М2 рассчитаны и построены зависимости времени наработки до отказа 50% образцов из выборки, с доверительной вероятностью 0,9 при температуре 25 °С и 125 °С (рисунок 3.45).

350000 300000 250000 200000 150000 100000 50000 0

1 2 4 8 I, мкА 16 32 64 128

Рисунок 3.45 - Зависимости времени наработки до отказа от тока для 50 % образцов из выборки структур М1 и М2 при температуре 25 и 125 °С

Из данных зависимостей выявлено, что для увеличения рабочей температуры тестовой структуры на 100 °С при сохранение значения времени наработки до отказа, необходимо уменьшить значение тока от текущего значения в 24 раза для структур М1 и в 25 раз для структур М2. На основе данных зависимостей установлено, что структуры М2 в среднем на 45 % более устойчивы к электромиграции, чем структуры М1 при одинаковых значениях силы тока и температуры. Это можно объяснить тем, что при заданной силе тока в структуре М2 возникает меньшая плотность тока, чем в структуре М1, так как площадь сечения структур М2 > М1. С помощью топологических методов и увеличение ширины линии тестовой структуры М1 в ~ 1,75 возможно добиться

одинакового времени наработки до отказа структур М1 и М2 для заданной силы тока. При нормировании времени наработки до отказа на плотность тока, структуры М1 и М2 демонстрируют практически одинаковую стойкость к электромиграции рисунок 3.46.

Рисунок 3.46 - Соотношение температуры и плотности тока, обеспечивающие время наработки до отказа 100000 часов для 50 % образцов из выборки тестовых структур

М1 и М2

Из рисунка 3.46 видно, что плотность тока и температура, обеспечивающие заданное время наработки до отказа совпадает для тестовых структур М1 и М2. Это позволяет подтвердить то, что состав и материал шин М1 и М2, а так же технологический процесс в котором они изготовлены идентичен.

Таким образом, установлено, что для увеличения стойкости шин ИС к электромиграции необходимо снижать плотность тока протекающего в шине, её температуру или использовать другие материалы в качестве проводников металлизации. Снижение плотности тока можно достигнуть с помощью уменьшения напряжения питания или увеличения площади сечения шины, однако увеличение площади сечения ограничено ЯС задержками в ИС, а снижение питание может быть в принципе невозможно без потери функционирования. Уменьшение температуры шины может быть ограничено условиями эксплуатации ИС, а изменение состава и параметров слоёв требует применение новых материалов и разработки новых технологических процессов.

Т-ч •• у и

В результате проведённых исследований установлено, что технологический запас надёжности исследуемых шин металлизации к отказам, вызванным электромиграцией, обеспечен в широком диапазоне температур и токов.

173 3.6 Выводы

1. Проведены экспериментальные исследования дефектности подзатворного диэлектрика МОП-транзисторов ввода-вывода ИС (in-out). С доверительной вероятностью 0,9 рассчитаны средние значения параметров, характеризующие качество подзатворного диэлектрика: дефектность - S, заряд пробоя - , напряжение - и ток - пробоя. С помощью значение рассчитанной дефектности S с доверительной вероятностью • (£) > 0,9 для заданного наперёд уровня доверия С (5/С) = 0,9 проведена оценка КВГ ИС с максимальной площадью подзатворного диэлектрика 5/с < 0,025см , что эквивалентно « 42 мл транзистарами в ИС (расчёт для L = 0,06 мкм, W = 1 мкм).

2. Установлено, что для оценки КВГ ИС высокой степени интеграции с площадью подзатворного диэлектрика 5/с <0,12 см2 « 200 мл транзисторов (расчёт для L = 0,06 мкм, W = 1 мкм) с заданным наперёд уровнем доверия С(5/С) = 0,9 необходимо увеличить выборку измеренных тестовых структур в 5 раз.

3. Показано что измеренная дефектность диэлектрика позволяет получить 95% КВГ по исследуемому диэлектрику для ИС с « 17 мл транзисторами при этом для данных ИС время наработки до отказа 100 000 для 90 % образцов из выборки с доверительной вероятностью 0,9 будет гарантированно для напряжений (1,42,0;™) * ^d.

4. Проведены экспериментальные исследования времени наработки до отказа подзатворного диэлектрика для двух типов МОП-транзисторов:

• транзисторы ввода-вывода ИС (in-out), с параметрами Vdd = 2,5 В, EOT = 5 нм;

• транзисторы ядра ИС (core), с параметрами Vdd = 1 В, EOT = 1,3 нм.

В результате измерений выявлено возникновение частичных (Soft) пробоев подзатворного диэлектрика в исследуемых структурах. Показано что с увеличением температуры и напряжения вероятность возникновения пробоя возрастает для обоих типов исследуемых диэлектриков.

5. Установлено, что для оценки нижней границы времени пробоя диэлектриков толщиной менее 5 нм необходимо использовать метод фиксации пробоя диэлектрика, основанный на анализе тока утечки при напряжении Vdd.

6. Рассчитаны и построены зависимости времени наработки до отказа 63,2% образцов для выборки ИС S1C = 0,01см от напряжения, при температурах 25 и 125 °C для диэлектриков с EOT = 5 и EOT =1,3 нм. Определено значение максимального напряжение обеспечивающие время наработки до отказа 100 000 часов при T = 125 °C для 90 % ИС ( S1C = 0,01см2, Vdd = 1 В, EOT = 1,3 нм) и ИС ( S1C = 0,01см2, Vdd = 2,5 В, EOT = 5 нм). Значение рассчитанных напряжения составило (1,31,) * Vdd и (1,42*0'0~4) * Vdd соответственно, что позволяет подтвердить то, что технологический запас надёжности диэлектрика с EOT = 5 нм больше, чем у EOT = 1,3 нм.

7. Показано, что технологический запас надёжности подзатворного диэлектрика в 100 000 часов при параметрах Vdd + 10% и 125°C обеспечен полупроводниковой фабрикой для исследуемых диэлектриков.

8. В результате проведённых исследований рассчитаны значения параметров модели отказа под действием горячих носителей для двух режимов инжекции (Vd(Ibmax) и Vd = Vg) в пМОП/рМОП-транзисторах.

9. Установлено, что в обоих режимах инжекции для пМОП/рМОП-транзисторов наибольшей скоростью деградации под действием горячих носителей обладает пороговое напряжение Vth определённое по уровню тока (10,11мкА-W/L).

10. Рассчитаны и построены зависимости времени наработки до отказа 63,2 % образцов из выборки с доверительной вероятностью 0,9 при температуре 25 °С и 125 °С для nMOP/pMOP-транзисторов для двух режимов инжекции горячих носителей. Анализ данных зависимостей показывает, что наиболее критичный режим инжекции горячих носителей для пМОП-транзисторов наблюдается в режиме Vd(Ibmax), тогда как для рМОП-транзистора в режиме Vd = Vg. Для обоих типов транзисторов скорость деградация параметров увеличивается с увеличением температуры и напряжений.

11. Установлено, что технологический запас надёжности к деградации параметров под действием горячих носителей при параметрах Vdd + 10% и 125°С в 100 000 часов обеспечен полупроводниковой фабрикой для обоих типов исследуемых транзисторов.

12. Рассчитаны значения параметров модели отказа при отрицательном смещении напряжения и высокой температуре в рМОП-транзисторах.

13. Установлено, что в рМОП-транзисторах наибольшей скоростью деградации при отрицательном смещении напряжения и высокой температуре обладает пороговое напряжение Vth определённое по уровню тока (-0,1мкА-М/Ь).

14. Рассчитаны и построены зависимости времени наработки до отказа 63,2 % образцов из выборки с доверительной вероятностью 0,9 при температуре 25 °С и 125 °С для рМОР-транзисторов. Анализ данных зависимостей показывает сильную зависимость деградации от температуры, что является, прямым следствием высокого значения рассчитанной энергии активации.

15. Показано, что технологический запас надёжности исследуемого рМОП-транзистора при отрицательном смещении напряжения и высокой температуре в 100 000 часов при параметрах Уёё + 10% и 125 °С требует дальнейших исследований с учётом механизмов релаксации деградации и методов быстрых измерений .

16. На основе уравнения модели отказа и рассчитанных параметров для тестовых структур М1 и М2 построены зависимости времени наработки до отказа 50 % образцов из выборки, с доверительной вероятностью 0,9 при температуре 25 °С и 125 °С

17. С помощью топологических методов увеличение ширины линии тестовой структуры М1 в —1,75 возможно добиться одинакового времени наработки до отказа структур М1 и М2 для заданной силы тока.

18. При нормировании времени наработки до отказа к плотности тока, структуры М1 и М2 демонстрируют одинаковую стойкость к электромиграции, что позволяет подтвердить то, что они сделаны в одинаковом технологическом процессе, а состав и материал шин М1 и М2 идентичен.

19. Установлено, что технологический запас надёжности исследуемых шин металлизации к отказам, вызванным электромиграцией, обеспечен в широком диапазоне температур и токов.

ЗАКЛЮЧЕНИЕ

Для контроля сторонних технологий и оценки надежности суб-100-нм КМОП ИС, предложен метод оценки надёжности на основе анализа качества технологии изготовления ИС с помощью ускоренных испытаний технологических тестовых структур, размещённых совместно с ИС на полупроводниковой пластине. В ходе диссертационной работы получены следующие основные результаты:

1. На основе проведённого анализа отечественных и зарубежных работ установлено, что уменьшение топологических размеров элементов КМОП ИС при масштабировании проводится с использованием новых материалов и технологий, и при достижении транзисторами суб-100-нм размеров приводит к возникновению физических механизмов отказов, среди которых наиболее значимыми являются следующее:

• Дефектность подзатворного диэлектрика и его ранний пробой (ТБВБ);

• Деградация параметров пМОП/рМОП-транзисторов под действие горячих носителей (НС1);

• Деградация параметров рМОП-транзисторов при отрицательном напряжении и высокой температуре (МБТ1);

• Электромиграция проводящих шин и переходных окон (ЕМ).

2. Установлено, что для контроля указанных отказов и оценки надёжности ИС, возможно использовать WLR-мониторинг. Данный вид испытаний является физическим подходом к обеспечению надёжности ИС и проводится при повышенных значениях величин ускоряющих отказ, как правило, это температура и напряжение.

3. Разработан и защищен авторским свидетельством тестовый кристалл, с набором технологических тестовых структур, который позволяет оценить основные механизмы физических отказов серийной КМОП технологии с проектными нормами 65 нм (8ТМ1сгое1ес1готс8 СМ0Б065). Совместное расположения тестового кристалла и ИС в одном литографическом кадре гарантирует их прохождение в едином технологическом цикле производства и обеспечивает технологическое подобие. Тем самым достигается оценка технологической надёжности исследуемых ИС и прослеживаемой параметров надёжности от партии к партии.

4. Представлены методики ускоренного контроля основных механизмов физического отказа суб-100-нм КМОП ИС:

• методика оценки дефектности подзатворного диэлектрика МОП-транзисторов;

• методика определения времени наработки до отказа подзатворного диэлектрика МОП-транзисторов;

• методика контроля деградации параметров пМОП/рМОП-транзисторов под действием горячих носителей;

• методика контроля деградации параметров рМОП-транзисторов при отрицательном смещении напряжения и высокой температуре;

• методика определения электромиграции проводящих шин.

5. В соответствие с представленными методиками разработаны и защищены авторскими свидетельствами измерительные программы, реализующие автоматизированные ускоренные измерения и обработку экспериментальных данных. Программы работают в операционной системе Windows и предназначены для проведения автоматизированных измерений тестовых структур в составе пластин с помощью разработанного измерительного комплекса.

6. Проведены экспериментальные исследования тестовых кристаллов с набором технологических тестовых структур. На основе экспериментальных данных для исследуемых механизмов физических отказов с доверительной вероятностью 0,9 рассчитаны параметры моделей отказов. На основе уравнения моделей отказов и рассчитанных параметров, построены зависимости времени наработки до отказа элементов ИС от напряжения при температурах 25 и 125 °С для уровня отказа 63,2 % образцов из выборки.

7. Представлены результаты экспериментальных исследований позволяющие подобрать оптимальные режимы измерений с целью оптимизации исследуемых параметров и сокращения времени проведения испытаний, а так же провести калибровку моделей отказов в среде приборно-технологического моделирования и разработать конструкции транзисторов устойчивые к отказам.

8. Получены результаты исследования надёжности ИС, изготовленных по технологии STMicroelectronics CM0S065, которые показывают возможность применения представленного метода для оценки надёжности суб-100-нм КМОП ИС на основе анализа качества технологии их изготовления. Установлено что к большинству

исследуемых механизмов физических отказов, ИС соответствуют уровням гарантированным производителем, однако для механизма отказов рМОП-транзисторов при отрицательном смещении напряжения и высокой температуре обнаружены низкие значения расчётного времени наработки до отказа. В частности, на основе экспериментальных данных, рассчитано большое значение энергии активации в модели деградации, что увеличивает зависимость деградации параметров от температуры. Таким образом, для однозначного ответа на вопрос о соответствие надёжности представленных ИС к указанному механизму отказа, требуется дальнейшее исследование с учётом механизмов релаксации деградации и методов быстрых измерений .

Использование представленного в диссертационной работе метода оценки надёжности ИС, в основе которого лежит анализ качества технологии их изготовления, совместно с методами ускоренных испытаний ИС в составе корпуса, может существенно повысить достоверность и оперативность проводимой оценки надёжности. Так как, такая комплексная оценка надёжности предоставляет расширенный набор параметров не только о стабильности функционирования ИС в различных режимах работы, но и технологических параметрах их производства, которые обеспечивают долгосрочную надёжность ИС. Зарядовые состояния подзатворного диэлектрика, состояния границ разделов, профиль распределения примеси и её градиент, чистота материалов и уровни привносимой дефектности технологических процессов, главным образом влияют на параметры надёжности, исследуемые в диссертации. Совокупность рассчитанных параметров является индивидуальной для каждой полупроводниковой фабрики и является технологическим маркером, свидетельствующим о неизменности технологического процесса производства и надёжности исследуемых ИС из разных партий пластин. Накопление и анализ данных параметров, обеспечивает технологическую безопасность ИС от преднамеренного или случайного внесения изменений в технологию их изготовления.

Разработанный тестовый кристалл и тестовые структуры, входящие в него, а так же методики и автоматизированные программы измерений могут использоваться без существенных изменений для контроля надёжности ИС с проектными нормами до 45 нм. Дальнейшие исследования в этой области могут быть направлены на определение физических механизмов отказов и оценку надёжности ИС выполненных по технологиям

0,28 нм и менее, где используются БВ-8О1 или РтБАТ-транзисторы. Для этого потребуется освоение методов быстрых измерений и разработка новых или модификация представленных тестовых структур и методик контроля. Так же на основе методов представленных в диссертации, можно косвенно оценивать радиационную стойкость ИС по накопленной дозе. Для этого потребуется установить зависимости между радиационной стойкостью ИС и уровнем надёжности МОП-транзисторов к деградации параметров под действием горячих носителей, так как физически, повреждения, вызванные горячими носителями и радиационные повреждения, имеют схожие механизмы. В части оценки и увеличения надёжности ИС с помощью конструктивно-топологических методов, используя подходы, разработанные в диссертации, при допустимой потери быстродействия, можно оптимизировать конструкцию ИС. Для этого необходимо будет разработать и исследовать расширенный набор тестовых структур, с различным сочетанием геометрических параметров.

Таким образом, на основе полученных результатов можно сделать вывод о том, что все задачи, поставленные в диссертационной работе, выполнены и цель достигнута.

Благодарности

Автор благодарен Саурову А.Н. за помощь в подготовке диссертации, Кузнецову Е.В. за помощь в выборе темы и плодотворные дискуссии, а так же признателен всему коллективу отдела интегральных микросхем НПК «Технологический центр» за поддержку в работе.

СПИСОК ЛИТТЕРАТУРЫ

1 J. A. Mclinn. Constant failure rate a paradigm in transition. Quality and Reliability

Engineering International, 1990, vol. 6, pp. 237-241.

2 MIL-HDBK-217F. Reliability Prediction of Electronic Equipment. Department of Defense, 1991.

3 M. G. Pecht and F. R. Nash. Predicting the reliability of electronic equipment, Proceedings of the IEEE, 1994, vol. 82, pp. 992-1004.

4 W. Denson. The history of reliability prediction. IEEE Transactions on Reliability, 1998, vol. 47, no. 3, pp. 321-328.

5 Crook D.L. Evolution in VLSI reliability engineering. IEEE IRPS, 1990, pp. 2-11.

6 Turner T. Wafer level electromigration test structure for process reliability control. In International Wafer Level Reliability Workshop, 1990, pp. 115-124.

7 Messick C. Implementation of wafer level quality program. In International Wafer Level Reliability Workshop, 1990, pp. 125-132.

8 Garrad S. Production Implementation of a Practical WLR Program. IEEE IRW 1994: pp. 20-29.

9 Yap K.L., Yap H.K., Tan Y.C., Lo K.F., Karim M.F. Implementation of FWLR for process reliability monitoring. IEEE IRW 2001, pp. 94-106.

10 Papp A., Bieringer F., Koch D., Kammer H., Kohlhase A., Lill A., et al. Implementation of a WLR-program into a production line. IEEE IRW 1995, pp. 49-54.

11 J. Shideler. A Model of a Wafer Level Reliability Program for a Large Corporation. International Integrated Reliability Workshop Final Report. 1991.

12 G. Madson. Building Reliability into an EPROM Cell Using In-line WLR Monitors. International Integrated Reliability Workshop Final Report. 1995.

13 J. McPherson. Does Building-In Reliability Imply More or Less Wafer-Level Reliability Testing. International Integrated Reliability Workshop 1996.

14 H. Iwai. CMOS Scaling towards its Limits. IEEE, 1998, pp. 31-34.

15 R.D. Isaac. Reaching the Limits of CMOS Technology. IEEE Micro, 1998, pp. 3-4.

16 S. Borkar. Design Challenges of Technology Scaling. IEEE Micro, 1999, pp. 23-29.

17 G. G. Shahidi. Challenges of CMOS scaling at below 0.1mkm. The 12th International Conference on Microelectronics, 2000.

18 L. Chang, et al. Moore's Law Lives on. IEEE Circuits and Devices Magazine,.2003 pp. 35-42.

19 T. Skotnicki, et al. The End of CMOS Scaling. IEEE Circuits and Devices Magazine, January 2005, pp. 16-26.

20 K. Lee, et al. The Impact of Semiconductor Technology Scaling on CMOS RF and Digital Circuits for Wireless Application. IEEE Transactions on Electron Devices, 2005, Vol. 52, No.7, pp. 15-23.

21 T. Chen, et al. Overcoming Research Challenges for CMOS Scaling: Industry Directions. IEEE, 2006, pp. 345-456.

22 R. Puri, T. Karnik, R. Joshi. Technology Impacts on sub-90nm CMOS Circuit Design & Design methodologies. Proceedings of the 19 th International Conference on VLSI Design, 2006.

Обратите внимание, представленные выше научные тексты размещены для ознакомления и получены посредством распознавания оригинальных текстов диссертаций (OCR). В связи с чем, в них могут содержаться ошибки, связанные с несовершенством алгоритмов распознавания. В PDF файлах диссертаций и авторефератов, которые мы доставляем, подобных ошибок нет.