Операционные усилители и аналоговые преобразователи сигналов датчиков физических величин для работы в устройствах автоматики при низких температурах тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат наук Бугакова Анна Витальевна

• Бугакова Анна Витальевна
• кандидат наук
• 2021

Оглавление диссертации кандидат наук Бугакова Анна Витальевна

ВВЕДЕНИЕ

ГЛАВА 1. БАЗОВЫЕ ФУНКЦИОНАЛЬНЫЕ УЗЛЫ НИЗКОТЕМПЕРАТУРНЫХ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ

1.1 Свойства и характеристики биполярных и полевых транзисторов при низких температурах

1.2 Входные дифференциальные каскады (ДК)

1.2.1 Низкотемпературный CJFET ДК с повышенным ослаблением входного синфазного сигнала

1.2.2 Низкотемпературный и радиационно-стойкий CJFET многоканальный ДК с преобразованием дифференциального напряжения в парафазные выходные токи

1.2.3 CJFET ДК с повышенной крутизной

1.2.4 CJFET ДК с возможностью корректировки напряжения ограничения проходной характеристики

1.2.5 CJFET ДК для задач измерения уровня входного синфазного сигнала

1.2.6 BiJFET входной ДК мультидифференциального операционного усилителя

1.2.7 Низкотемпературный CJFET ДК с парафазным выходом

1.3 Выходные каскады и буферные усилители (БУ)

1.3.1 СJFET БУ с высокой стабильностью статического режима при изменении напряжений питания

1.3.2 СJFET БУ с малым напряжением смещения нуля

1.3.3 Двухтактный СJFET БУ класса AB

1.3.4 Базовые модификации низкотемпературных СJFET БУ

1.3.5 Низкотемпературный BiJFET БУ

1.3.6 Низкотемпературный и радиационно-стойкий BiJFET БУ с режимом класса АВ

1.3.7 Комплементарные BJT БУ с адаптивным статическим режимом

1.4 Токовые зеркала для низкотемпературных аналоговых микросхем

1.4.1 Неинвертирующее CJFET токовое зеркало

1.4.2 Низкотемпературное CJFET токовое зеркало

1.4.3 Многофункциональное CJFET токовое зеркало

1.5 Промежуточные каскады ОУ

1.5.1 BJT/JFET промежуточный каскад

1.5.2 Промежуточные каскады в CJFET ОУ без токовых зеркал

1.5.3 CJFET промежуточный каскад низкотемпературного ОУ

1.5.4 Схемы согласования JFET «перегнутого» каскода и CJFET буферных усилителей

ВЫВОДЫ К ГЛАВЕ

ГЛАВА 2. АРХИТЕКТУРНЫЕ И СХЕМОТЕХНИЧЕСКИЕ ПРИЕМЫ УЛУЧШЕНИЯ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ ОУ

2.1 Основные динамические параметры ОУ и МОУ с учетом нелинейностей выходного каскада и драйвера интегрирующей емкости коррекции

2.2 Сравнительный анализ максимальной скорости нарастания выходного напряжения BJT и CMOS ОУ

2.3 Нелинейные корректирующие цепи входных каскадов ОУ

2.3.1 Классификация драйверов интегрирующей емкости коррекции ОУ

2.3.2 Исследование ОУ с нелинейными драйверами интегрирующей емкости коррекции при кусочно-линейной аппроксимации проходных характеристик

2.3.3 Переходные процессы в ОУ с экспоненциальной проходной характеристикой драйвера интегрирующего корректирующего конденсатора

2.3.4 Переходные процессы в ОУ с квадратичной проходной характеристикой драйвера интегрирующего корректирующего конденсатора

2.4 Нелинейная коррекция в классе промежуточных каскадов ОУ на основе «перегнутого» каскода

2.4.1 «Перегнутый» каскод с перестраиваемой архитектурой

2.4.2 Комплементарный «перегнутый» каскод

2.5 Дифференцирующие цепи коррекции в инвертирующих ОУ

2.6 Дифференцирующие цепи коррекции в ОУ с входными каскадами Dual-Input-Stages

2.7 Методы подключения дифференцирующих цепей коррекции в ОУ с классической архитектурой

2.7.1 СBJT ОУ с одним токовым зеркалом

2.7.2 СBJT ОУ с тремя токовыми зеркалами

2.7.3 Низкотемпературный BiJFET ОУ с тремя токовыми зеркалами

2.7.4 BJT и CMOS ОУ с двумя дифференцирующими конденсаторами

2.7.5 Микромощный быстродействующий CMOS ОУ с тремя токовыми зеркалами и «перегнутым» каскодом

2.8 Выходные каскады ОУ с дифференцирующими цепями коррекции

2.8.1 Дифференцирующие цепи коррекции в комплементарных БУ

2.8.2 Математический анализ переходных процессов в быстродействующем БУ в нелинейном режиме

2.8.3 Дифференцирующие цепи коррекции низкотемпературных CJFET БУ

2.9 Метод практического использования паразитных емкостей источников опорного тока в каскадах Dual-Input-Stage для повышения SR ОУ

2.10 Нелинейные искажения в аналоговых интерфейсах на основе низкотемпературных МОУ

2.11 Амплитудные характеристики базовой схемы включения МОУ в аналоговых интерфейсах датчиков с нелинейными входными каскадами

ВЫВОДЫ К ГЛАВЕ

ГЛАВА 3. ПРОЕКТИРОВАНИЕ НИЗКОТЕМПЕРАТУРНЫХ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ И АНАЛОГОВЫХ ИНТЕРФЕЙСОВ ДАТЧИКОВ УСТРОЙСТВ

АВТОМАТИКИ НА ОСНОВЕ БАЗОВЫХ МАТРИЧНЫХ И СТРУКТУРНЫХ КРИСТАЛЛОВ

3.1 Свойства и характеристики транзисторов базовых матричных и структурных кристаллов при низких температурах и воздействии радиации

3.1.1 Аналоговый базовый матричный кристалл АМБК-1.3/1

3.1.2 Аналоговый базовый матричный кристалл АБМК_2

3.1.3 Базовый структурный кристалл MH2XA010_A с шестью функциалальными ячейками

3.1.4 Низкотемпературный базовый структурный кристалл МН2ХА030

3.2 Компьютерные модели и характеристики активных и пассивных элементов БМК и БСК для задач проектирования аналоговых микросхем при одновременном воздействии низких температур и радиации

3.2.1 Компьютерные модели JFET и BJT

3.2.2 Особенности компьютерных моделей JFET в режим микротоков при воздействии низких температур и потока нейтронов

3.2.3 Тестовый кристалл для идентификации Spice-параметров элементов криогенных ВОТЕТ микросхем

3.2.4 Методика исследования режимной зависимости разброса параметров дифференциальной пары интегральных ОБЕТ БСК МН2ХА010

3.2.5 Высоковольтный СВЧ комплементарный биполярно-полевой технологический процесс для аналоговых интегральных микросхем

3.3 Операционные усилители на базовых матричных кристаллах АБМК_1.3/1.4/2

3.3.1 Низкотемпературный ВОБЕТ МОУ с малым напряжением смещения

3.3.2 ВОТЕТ ОУ на основе входного каскада без классических источников опорного тока

3.3.3 Низкотемпературные ВОБЕТ ОУ и МОУ

3.3.4 ВОТ ОУ на основе комплементарных входных дифференциальных каскадов

3.4 ОУ с токовой обратной связью на основе БСК МН2ХА010

3.5 Концепция проектирования ОУ не содержащих токовых зеркал

3.5.1 Проектирование низкотемпературных и радиационно-стойких ОБЕТ ОУ не содержащих токовых зеркал

3.5.2 ОБЕТ ОУ с «плавающим» входным дифференциальным каскадом на двухтактных «перегнутых» каскодах

ВЫВОДЫ К ГЛАВЕ

ГЛАВА 4. РЕЗУЛЬТАТЫ ЭКСПЕРИМЕНТАЛЬНЫХ ИССЛЕДОВАНИЙ И КОМПЬЮТЕРНОГО МОДЕЛИРОВАНИЯ ВПБЕТ, ОБЕТ, ОТЕТ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ И СХЕМ ИХ ВКЛЮЧЕНИЯ В УСТРОЙСТВАХ ОБРАБОТКИ СИГНАЛОВ ДАТЧИКОВ НА ОСНОВЕ НИЗКОТЕМПЕРАТУРНЫХ И РАДИАЦИОННО-СТОЙКИХ БАЗОВЫХ СТРУКТУРНЫХ КРИСТАЛЛОВ (МН2ХА010, МН2ХА020 И МН2ХА030)

4.1 Криогенный ОБЕТ операционный усилитель

4.2 ВОТ операционные усилители ОАтр1 и ОАтр2

4.3 ВОБЕТ мультидифференциальный операционный усилитель DDOAmp3

4.4 Зарядочувствительный усилитель

4.5 Предусилитель ADPreampl3 для обработки сигналов лавинных фотодиодов на основе БСК МН2ХА030

4.6 Преобразователи сигналов датчиков для работы в структуре время-проекционной камеры (Time Projection Chamber, TPC) установки MPD (Multi-Purpose Detector) международного эксперимента NICA

4.7 Аналоговый интерфейс MH2XA010-02 для обработки сигналов фотоприемников с высоким внутренним сопротивлением

4.8 Аналоговый интерфейс МН2ХА010-03 измерителя температуры газовой струи реактивного двигателя

4.9 BiJFET операционные усилители на микросхеме МН2ХА030 для космической радиоэлектронной аппаратуры

ВЫВОДЫ К ГЛАВЕ

ЗАКЛЮЧЕНИЕ

СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ

ПРИЛОЖЕНИЕ 1 Акт внедрения результатов диссертационной работы

ПРИЛОЖЕНИЕ 2 Список сокращений

ПРИЛОЖЕНИЕ 3 Модификации дифференциальных каскадов

ПРИЛОЖЕНИЕ 4 Модификации буферных усилителей

ПРИЛОЖЕНИЕ 5 Частные случаи построения промежуточного каскада

ПРИЛОЖЕНИЕ 6 Нелинейные искажения в аналоговых интерфейсах на основе МОУ

ПРИЛОЖЕНИЕ 7 Амплитудные характеристики базовой схемы включения МОУ в аналоговых интерфейсах датчиков нелинейными входными каскадами

Введение диссертации (часть автореферата) на тему «Операционные усилители и аналоговые преобразователи сигналов датчиков физических величин для работы в устройствах автоматики при низких температурах»

ВВЕДЕНИЕ

Актуальность темы исследования. Низкотемпературная электронная компонентная база сегодня востребована в космороботах, устройствах автоматики для Антарктики (Арктики), криогенных квантовых компьютерах, радиоастрономии и космической связи, физике криогенных температур, криотерапевтической медицине и криохирургии, физике высоких энергий и др. Для многих задач управления нужны криогенные чипы и интерфейсы с малым тепловыделением, в которых минимизируется их саморазогрев.

Для разных участков низкотемпературного диапазона сегодня с разным успехом возможно применение BJT, JFET, CMOS и SiGe транзисторов, в том числе со специальной конструкцией и межэлементой изоляцией. Судя по докладам международной конференции 2018 IEEE International Electron Devices Meeting (IEDM, Сан-Франциско, США) по последнему, достаточно «затратному» направлению криогенной электроники идут известные фирмы Intel, Google, Microsoft, IPF-Hype, HYPRES и др.

История развития криогенной аналоговой электроники для задач автоматики и вычислительной техники показывает, что существенный конечный результат проектирования конкретных изделий определяется не только уровнем развития технологий, но и схемотехникой - интегральной наукой, объединяющей лучшие достижения автоматики, микроэлектроники, электротехники, физики полупроводников, теории цепей, САПР, СВЧ техники, математики и электродинамики.

Базовым активным элементом современных интерфейсов датчиков, обеспечивающих ввод аналоговых сигналов в ЭВМ, по-прежнему является операционный усилитель (ОУ). Низкотемпературные статические и динамические параметры ОУ оказывают существенное влияние на свойства многих АЦП и ЦАП, ограничителей спектра, усилителей мощности и т.п. в данных условиях эксплуатации.

В последние годы значительно увеличилось количество исследований, посвященных созданию криогенных ОУ, предназначенных для применения в условиях космоса. Среди возможной элементной базы криогенной электроники рассматриваются специальные CMOS транзисторы, SiGe BJT, различные сочетания BiCMOS, JFET-CMOS, а также полевые транзисторы с управляющим p-n-переходом (JFET). Преимуществом JFET является относительно незначительные изменения основных электрических параметров при крайне низких температурах, вплоть до температуры жидкого азота, малые низкочастотные шумы, а также высокая радиационная стойкость. В этой связи основное внимание в диссертационной работе уделяется проблемам проектирования BiJFET/JFET/CJFET ОУ и преобразователям сигналов датчиков физических величин на их основе, которые предназначены для работы в тяжелых условиях эксплуатации.

В настоящее время задача построения низкотемпературных быстродействующих ОУ решается в условиях двух технически противоречивых тенденций. С одной стороны, это постоянно возрастающие требования к максимальной скорости нарастания выходного напряжения (Slew Rate - SR до 10000-20000 В/мкс), с другой стороны - минимизация энергопотребления при высокой статической точности, что важно для криогенных интерфейсов. В данном аспекте проблема повышения SR, прежде всего в недостаточно исследованных JFET/CJFET ОУ, в течение ближайших лет остаётся крайне актуальной.

В аналоговой BiJFET, JFET и CJFET схемотехнике сегодня существует проблема построения низкотемпературных радиационно-стойких прецизионных JFET токовых зеркал с коэффициентом передачи K близким к единице в широком диапазоне изменения входных токов. Простое «клонирование» (повторение) схемотехники для JFET/CJFET токовых зеркал (ТЗ) из BJT/CMOS технологий не дает удовлетворительного результата из-за особенностей JFET. Это отрицательно сказывается на статических и динамических параметрах JFET/CJFET ОУ с классической архитектурой. Поэтому разработка новых подходов к проектированию JFET/CJFET ОУ, не содержащих BJT и CMOS транзисторов, а также BJT и CMOS токовых зеркал, актуальна для дальнейшего развития перспективных JFET/CJFET преобразователей аналоговых сигналов датчиков с экстремально высокими показателями по основным параметрам, в том числе шумам, а также надежности в диапазоне низких температур и в условиях воздействия проникающей радиации.

В специальных робототехнических комплексах и космических аппаратах используется до 1-2 тысяч различных датчиков, что приводит к необходимости применения разнообразных схем интерфейсов. Такие интерфейсы из-за малой серийности экономически оправдано реализовывать под конкретные задачи на основе существующих и новых BiJFET аналоговых базовых матричных (БМК) и структурных (БСК) кристаллов. При этом для ответственных применений такие БМК и БСК должны одновременно допускать работу при низких температурах и обладать высокой радиационной стойкостью. В этой связи к числу важных задач космического приборостроения следует отнести проблемы проектирования ОУ и аналоговых интерфейсов с учётом технологических ограничений доступных в России БМК и БСК ОАО «Интеграл». (г. Минск, Беларусь).

Степень разработанности темы. В современных системах автоматического управления, устройствах ввода аналоговой информации в ЭВМ повышается роль и значение высококачественных ОУ, в т.ч. для тяжелых условий эксплуатации, обеспечивающих первичное измерение и прецизионное преобразование аналоговых сигналов. В последние годы проблеме прецизионости ОУ и их функциональных узлов уделяли внимание многие российские и зарубежные ученые: Д.Е. Полонников, Г.И. Волович, В. Эннс, Ю. Кобзев, В.В. Матавкин, P.E.

Allen, J.R. Brand, R. Boylestad и L. Nashelsky, D. Johns, R. Pu§ca§u, D. Biolek, B. Trump, S.K. Islam, M.R. Haider. J. Huijsing, M. Loikkanen, B.P. Lathi, R. Green, и др. Прикладные вопросы нелинейной динамики операционных усилителей применительно к построению аналоговых и аналогово-цифровых устройств рассматривались в исследованиях научных школ д.т.н., проф. В.И. Анисимова, д.т.н., проф. Е.П. Угрюмова (СПбЭТУ), д.т.н., проф. В.Б. Смолова, д.т.н., проф. Л.И. Волгина (Ульяновский государственный технический университет), д.т.н., проф. H.H. Прокопенко (ДГТУ), д.т.н., проф. Дворникова (МНИПИ, Беларусь), д.т.н. проф. К.П. Полянина (АООТ МНПО «ГАММА», г. Москва), а также зарубежных специалистов V.V. Ivanov (Texas Instruments, USA), F. Moraveji (Micrel, USA), D. Smith, M. Corsi, I. Nabhan, E. Bruun, Y.K. Choi и др. В создание компьютерных моделей транзисторов и совершенствование САПР большой вклад внесли научные школы д.т.н. проф. К.О. Петросянца (ВШЭ, г. Москва), А.И.Чумакова (ОАО «СПЭЛС», г. Москва), д.т.н., проф. Дворникова (МНИПИ, Беларусь), д.т.н., проф., академика РАН А.Л. Стемпковского (ИППМ РАН), M. Bucher (Technical University of Crete, Греция), а также компания Analog Devices Inc. (США, разработчик всех версий LTSpice - M. Engelhardt). Однако, из-за неразвитости криогенной схемотехники, прежде всего на полевых транзисторах с управляющим p-n переходом, высококачественные JFET, и особенно CJFET ОУ сегодня не выпускаются.

Объектом исследования являются интегральные операционные усилители и аналоговые преобразователи сигналов датчиков физических величин для устройств автоматики, работающих в тяжелых условиях эксплуатации.

Предметом исследования являются архитектурные и схемотехнические методы улучшения статических и динамических параметров BiJFET/CJFET операционных усилителей при низких, в том числе криогенных температурах, с учетом воздействия проникающей радиации.

Целью диссертационной работы является создание, математический анализ и компьютерное моделирование (в линейных и нелинейных режимах) новых структурных и схемотехнических решений BJT/JFET/CJFET операционных усилителей (ОУ) и их основных функциональных узлов, в том числе на основе базовых матричных и структурных кристаллов (АБМК-1.3, АБМК-2.1 MH2XA010, MH2XA020, MH2XA030, ОАО «Интеграл», г. Минск), предназначенных для обработки сигналов датчиков физических величин устройств автоматики в условиях низких температур (до - 197°С), воздействии проникающей радиации с поглощенной дозой гамма-квантов (до 1 Мрад) и потока нейтронов (до 1013н/см2).

Основные задачи. Для достижения поставленной цели в рамках диссертации решаются следующие основные задачи:

1. Исследование низкотемпературных эффектов в ВОТ и ОБЕТ транзисторах базового матричного кристалла АБМК_1.3, который предназначен для производства малосерийных аналоговых интерфейсов датчиков. Создание модернизированных компьютерных моделей для ВОТ и ОБЕТ, встраиваемые в САПР LTspice XVII, обеспечивающих адекватное моделирование ОУ при влиянии низких температур (до минус 197°С), гамма-излучения и потока нейтронов на активные элементы.

2. Создание ОБЕТ/СОБЕТ структурных и схемотехнических решений базовых функциональных узлов низкотемпературных ОУ (входных, промежуточных и выходных каскадов, а также токовых зеркал), на основе которых могут разрабатываться высококачественные ВОБЕТОБЕТ/СОБЕТ операционные усилители;

3. Исследование перспективных методов повышения (в 10^100 раз) максимальной скорости нарастания выходного напряжения (SR) низкотемпературных ВОТЛБЕТ/СТБЕТ ОУ в нелинейных режимах, базирующихся на расширении диапазона активной работы входного, промежуточного и выходного каскадов, а также устранения их динамической перегрузки. Анализ переходных процессов в быстродействующем ОУ с ранее не исследованными типами нелинейностей (экспоненциальной и квадратичной) входных и промежуточных каскадов ОУ;

4. Разработка схем подключения нелинейных дифференцирующих цепей к входным, промежуточным и выходным каскадам классического ОУ, которые форсируют процессы перезаряда интегрирующих корректирующих конденсаторов, теоретическое обоснование эффективности их применения в микромощных низкотемпературных ОУ для существенного повышения SR в режиме большого сигнала (в 10^100 раз);

5. Создание новых и перспективных схемотехнических приемов повышения быстродействия низкотемпературных ОУ, в которых устранена динамическая перегрузка промежуточных каскадов на основе «перегнутого» каскода;

6. Разработка и исследование семейства прецизионных схем низкотемпературных ОУ и аналоговых преобразователей сигналов датчиков на основе ВОБЕТ базовых матричных кристаллов (АБМК_1.3 и АБМК_2.1);

7. Создание для устройств автоматики комплекса базовых архитектурных и схемотехнических решений ВОТ, ВОБЕТ, ОБЕТ, СОБЕТ низкотемпературных ОУ, обладающих улучшенными статическими и динамическими параметрами - повышенным коэффициентом усиления по напряжению, малым статическим током потребления и систематической составляющей напряжения смещения нуля, повышенным ослаблением входного синфазного сигнала и подавления помех подавления по шинам питания, увеличенным динамическим диапазоном по выходу, малым уровнем нелинейных искажений и т.п.;

8. Разработка концепции проектирования низкотемпературных JFET/CJFET ОУ без применения BJT и CMOS транзисторов и соответствующих токовых зеркал, отрицательно влияющих на уровень шумов и работу ОУ в экстремальных условиях эксплуатации, создание практических схем JFET/CJFET ОУ данного класса;

9. Создание рекомендаций по схемотехническому проектированию аналоговых интерфейсов датчиков, реализуемых в элементном базисе низкотемпературного БСК MH2XA030, предназначенного для ускоренного проектирования аналоговых устройств автоматики, сохраняющих свою работоспособность при низких температурах (до -197°С) и воздействии проникающей радиации;

10. Теоретические исследования схем включения низкотемпературных ОУ в аналоговых интерфейсах датчиков для их последующей реализации на элементах базовых структурных кристаллах (MH2XA010, MH2XA020, MH2XA030).

В диссертации использованы методы анализа и синтеза аналоговых электронных схем, а также технология компьютерного моделирования аналоговых микросхем в широком диапазоне изменения внешних воздействий - температуры, потока нейтронов и поглощённой дозы радиации в среде LTSpice, в которую встроены авторские модели BJT и JFET активных элементов.

Достоверность полученных в диссертационной работе результатов подтверждается математическим анализом созданных электронных схем и их моделированием в сертифицированной среде LTSpice (Analog Devices, США) на адекватных компьютерных моделях BJT и JFET транзисторов (ОАО «Интеграл», г. Минск, Беларусь), а также обсуждением полученных результатов на профильных международных/всероссийских и IEEE научно-технических конференциях, публикациями в рецензируемых изданиях, получением патента и наличием акта внедрения.

Научная новизна заключается в том, что:

- исследованы низкотемпературные эффекты в BJT и JFET транзисторов базового матричного кристалла АБМК_1.3, установлен температурный диапазон его применения и разработаны модернизированные компьютерные модели для BJT и JFET, встраиваемые в САПР LTspice XVII и обеспечивающие адекватное моделирование ОУ при влиянии низких температур (до минус 197°С), гамма-излучения и потока нейтронов на активные элементы.

- разработаны и исследованы архитектуры и схемотехнические решения базовых функциональных узлов ОУ [1-30] (имеющие мировую новизну - 21 патент РФ) - входные, промежуточные и выходные каскады, а также JFET/CJFET токовых зеркал [13-15], обеспечивающих приемлемые для JFET/CJFET ОУ погрешности передачи тока низкотемпературных ОУ. Исследование выполнено с учетом тяжелых условий эксплуатации

ОУ и особенностей BiJFET, CMOS, SiGe, JFET, CJFET технологий. Теоретическое обоснование их преимуществ в сравнении с известными схемотехническими решениями;

- исследованы перспективные методы повышения (в 10-100 раз) максимальной скорости нарастания выходного напряжения SR низкотемпературных BJT/JFET/CJFET ОУ в нелинейных режимах, базирующиеся на расширении диапазона активной работы входного, промежуточного и выходного каскадов и устранения их динамической перегрузки. Показаны перспективы нелинейной коррекции переходных процессов в быстродействующем ОУ в части исследования не изученных ранее типов нелинейностей (экспоненциальной и квадратичной) входных и промежуточных каскадов ОУ;

- разработаны и исследованы схемы подключения нелинейных дифференцирующих цепей к входным, промежуточным и выходным каскадам классического ОУ, которые форсируют процессы перезаряда интегрирующих корректирующих конденсаторов, теоретическое обоснование эффективности их применения в микромощных низкотемпературных ОУ для существенного повышения SR в режиме большого сигнала (в 10-100 раз);

- созданы новые и перспективные схемотехнические приемы повышения быстродействия низкотемпературных ОУ, в которых устранена динамическая перегрузка промежуточных каскадов на основе «перегнутого» каскода;

- разработаны и исследованы перспективные схемы низкотемпературных ОУ и аналоговых преобразователей сигналов датчиков на основе BiJFET базовых матричных кристаллов (АБМК_1.3 и АБМК_2.1), показывающие возможность использования БМК в устройствах автоматики при температурах до -160°С--200°С;

- создан и теоретически обоснован комплекс базовых архитектурных и схемотехнических решений BJT, BiJFET, JFET, CJFET низкотемпературных ОУ для устройств автоматики, обладающих улучшенными статическими и динамическими параметрами -повышенным коэффициентом усиления по напряжению (до 125 дБ), малым статическим током потребления (10-300 мкА) и систематической составляющей напряжения смещения нуля (10-700 мкВ), повышенным ослаблением входного синфазного сигнала и подавления помех подавления по шинам питания, увеличенным динамическим диапазоном по выходу, малым уровнем нелинейных искажений и т.п.;

- разработана концепция проектирования низкотемпературных JFET/CJFET ОУ без применения BJT и CMOS транзисторов и соответствующих токовых зеркал, отрицательно влияющих на уровень шумов и работу ОУ в экстремальных условиях эксплуатации, исследованы практические схемы JFET/CJFET ОУ данного класса, показывающие высокую эффективность в диапазоне низких температур;

- разработаны рекомендации по схемотехническому проектированию аналоговых интерфейсов датчиков, реализуемых в элементном базисе низкотемпературного БСК МН2ХА030, предназначенного для ускоренного создания аналоговых устройств автоматики;

- исследованы схемы включения низкотемпературных ОУ в аналоговых интерфейсах датчиков для их последующей реализации на элементах базовых структурных кристаллах (МН2ХА010, МН2ХА020, МН2ХА030).

Основные результаты диссертационной работы, выносимые на защиту:

1. Рекомендации по выбору рабочего температурного диапазона п-р-п- и р-п-р-транзисторов, а также р-канальных ОБЕТ аналогового базового матричного кристалла АБМК_1.3, предназначенного для проектирования устройств автоматики. Компьютерные модели для ВОТ и ОБЕТ, встраиваемые в САПР LTspice XVII, обеспечивающие адекватное моделирование ОУ при влиянии низких температур (до -197°С), гамма-излучения и потока нейтронов.

2. ОБЕТ/СОБЕТ структурные и схемотехнические решения базовых функциональных узлов низкотемпературных ОУ (входных, промежуточных и выходных каскадов, а также токовых зеркал), на основе которых могут разрабатываться высококачественные ВОТЕТЛБЕТ/СОБЕТ операционные усилители;

3. Результаты и анализ схемотехнических приемов повышения (в 10^100 раз) максимальной скорости нарастания выходного напряжения SR низкотемпературных ВОТ/ОБЕТ/СОБЕТ ОУ в нелинейных режимах, базирующиеся на расширении диапазона активной работы входного, промежуточного и выходного каскадов с ранее не исследованными типами нелинейностей (экспоненциальной и квадратичной) и устранения их динамической перегрузки;

4. Схемы подключения нелинейных дифференцирующих цепей к входным, промежуточным и выходным каскадам классического ОУ, которые форсируют процессы перезаряда интегрирующих корректирующих конденсаторов, теоретическое обоснование эффективности их применения в микромощных низкотемпературных ОУ для существенного повышения SR в режиме большого сигнала (в 10^100 раз);

5. Схемотехнические приемы повышения быстродействия низкотемпературных ОУ, в которых устранена динамическая перегрузка промежуточных каскадов на основе «перегнутого» каскода;

6. Прецизионные схемы низкотемпературных ОУ и аналоговых преобразователей сигналов датчиков на основе ВОБЕТ базовых матричных кристаллов (АБМК_1.3 и АБМК_2.1), показывающие возможность использования БМК в устройствах автоматики при температурах до -160°С--200°С;

7. Комплекс базовых архитектурных и схемотехнических решений BJT, BiJFET, JFET, CJFET низкотемпературных ОУ, обладающих улучшенными статическими и динамическими параметрами - повышенным коэффициентом усиления по напряжению, малым статическим током потребления и систематической составляющей напряжения смещения нуля, повышенным ослаблением входного синфазного сигнала и подавления помех подавления по шинам питания, увеличенным динамическим диапазоном по выходу, малым уровнем нелинейных искажений и т.п.;

8. Концепция проектирования низкотемпературных JFET/CJFET ОУ без применения BJT и CMOS транзисторов и соответствующих токовых зеркал, отрицательно влияющих на уровень шумов и работу ОУ в экстремальных условиях эксплуатации. Практические схемы JFET/CJFET ОУ данного класса;

9. Рекомендаций по схемотехническому проектированию аналоговых интерфейсов датчиков, реализуемых в элементном базисе низкотемпературного БСК MH2XA030, предназначенного для ускоренного создания аналоговых устройств автоматики;

10. Результаты теоретических исследований аналоговых интерфейсов датчиков на низкотемпературных ОУ для их последующей реализации на элементах базовых структурных кристаллах (MH2XA010, MH2XA020, MH2XA030).

Теоретическая и практическая значимость работы состоит в решении актуальных теоретических и схемотехнических проблем построения BJT/BiJFET/JFET/CJFET операционных усилителей и аналоговых интерфейсов для обработки сигналов датчиков в устройствах автоматики с улучшенными статическими и динамическими параметрами в условиях низких температур и воздействии проникающей радиации.

Результаты работы внедрены в ОАО «Минский научно-исследовательский приборостроительный институт» («МНИПИ», Беларусь) и использовались в эскизной конструкторской документации низкотемпературного и радиационно-стойкого базового матричного кристалла МН2ХА030, предназначенного для создания аналоговых интерфейсов датчиков, а также при проектировании BiJFET/CJFET операционных и буферных усилителей для работы при низких температурах (до -197°С), воздействии проникающей радиации с поглощенной дозой гамма-квантов (до 3 Мрад) и потоке нейтронов (до 1014н/см2); создании низкотемпературных и радиационно-зависимых компьютерных моделей BJT/JFET/CJFET, встроенных САПР LTspice (США).

Апробация результатов работы. Основные положения диссертации получили одобрение на 16 IEEE профильных конференциях: EWDTS (Armenia, 2016 г.; Serbia, 2017 г.; Russia, 2018 г.; Georgia, 2019 г.; Bulgaria, 2020 г.); SIBCON (Russia, 2016 г.; Kazakhstan, 2017 г.); APEDE-2016 (Russia); APEIE-2016 (Russia); ICSES-2016 (Poland); EDM (Russia, 2017 г., 2018 г.,

2019 г.); TELFOR-2017 (Serbia); MWENT-2018 (Russia); RADECS-2018 (Sweden); ELMA-2019 (Bulgaria); ESSDERC-2019 (Poland); ICSTCC-2019 (Romania); EExPolytech (Russia, 2018 г., 2019 г.); LAEDC-2020 (Costa Rica); LASCAS-2020 (Costa Rica), ECCTD-2020 (Bulgaria). Кроме этого результаты диссертационной работы были представлены на следующих научно-технических конференциях (НТК): VII Всероссийская НТК «Проблемы разработки перспективных микро- и наноэлектронных систем» (МЭС, г. Зеленоград, 2016 г.); XV НТК специалистов «Твердотельная электроника. Сложные функциональные блоки РЭА «ПУЛЬСАР-2017» (г. Москва - г. Дубна); II Международная молодежная НТК «Актуальные проблемы пьезоэлектрического приборостроения-2015» (г. Ростов-на-Дону); XIII Международная НТК «Безопасность ядерной энергетики» (г. Волгодонск, 2017 г., 2018 г.); АПФФЭ (г. Ульяновск 2015 г., 2016 г., 2019 г., 2020 г.); КомТех-2019 (г. Таганрог); ФТПНПМ-2019 (г. Томск); ITRT (г. Тольятти, 2015 г., 2016 г.); «Летняя школа-семинар по проблемам проектирования датчиковых систем-2013» (г. Шахты); Международный НТК-семинар «Проблемы современной аналоговой микросхемотехники» (г. Шахты-г. Ростов-на-Дону, 2012 г., 2013 г., 2014 г., 2015 г., 2017 г., 2018 г., 2019 г.); ИнЭРТ-2014 (г. Ростов-на-Дону).

Диссертация выполнялась в рамках проекта Минобрнауки РФ № 8.374.2014/К (2014-2016 гг.) «Разработка и исследование нового поколения архитектурных, схемотехнических и топологических методов расширения диапазона рабочих частот аналоговых микросхем и их практические приложения»; проектов РНФ № 16-19-00122 (2016-2018гг.) и № 16-19-00122-П (2019-2020гг.) «Разработка основ проектирования и компьютерного моделирования аналоговых и аналого-цифровых интерфейсных микросхем и IP-модулей ответственного применения датчиковых систем роботов, предназначенных для эксплуатации при низких, в т.ч. криогенных температурах», а также проектов № СП-475.2018.3 и № СП-881.2021.3 (как победителей конкурсов стипендий Президента РФ молодым ученым и аспирантам на 2018-2020 гг. и 2021-2023 гг.): «Разработка и исследование новых методов повышения быстродействия микромощных BiJT, BiJFET, CMOS операционных усилителей и их практических приложений в космическом приборостроении для устройств аналогового и аналого-цифрового преобразования сигналов»; «Концепция проектирования прецизионных IP модулей и интерфейсных аналоговых микросхем, не содержащих токовых зеркал, с учетом особенностей JFET (CJFET) техпроцессов (Si, SiC, GaN, GaAs) и аналого-цифрового преобразования сигналов датчиков космических аппаратов».

Публикации. Материалы диссертации (см. [1-95]) опубликованы в 66 публикациях, с том числе 41 в изданиях Web of Science и Scopus, 3 в изданиях из перечня ВАК РФ, а также в 29 патентах РФ на изобретения.

Структура и объем работы. Диссертация состоит из введения, четырёх разделов, заключения, библиографического списка, включающего 147 наименований, и 7 приложений. Основной текст работы изложен на 215 страницах машинописного текста, поясняется 190 рисунками, 16 таблицами и 141 формулой.

ГЛАВА 1. БАЗОВЫЕ ФУНКЦИОНАЛЬНЫЕ УЗЛЫ НИЗКОТЕМПЕРАТУРНЫХ

ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ

Настоящая глава посвящена решению проблем построения BJT/JFET/CJFET функциональных узлов для низкотемпературных ОУ и МОУ. Рассматриваемые ниже схемотехнические решения защищены 21 патентами РФ [1-21], отражены в 9 публикациях [22-30], в т.ч. в 4 статьях, опубликованных в изданиях Web of Science и Scopus, а также получили положительную оценку специалистов на 2 международных конференциях.

В I главе исследованы новые схемотехнические решения низкотемпературных дифференциальных каскадов (ДК) [1,3-8,18,22,24,25] (Приложение 3), которые, в сравнении с прототипами [1,3-8,18,22,24,25] (Приложение 3), характеризуются расширенным диапазоном активной работы [3,4,5,6,24], повышенным коэффициентом усиления по напряжению (Ку) [1,7,22,24], улучшенными коэффициентами ослабления входного синфазного сигнала (Кос.сф) [1,3,22] и подавления помех по шинам питания (Кпп) [1,22], имеют увеличенное напряжения ограничения проходной характеристики (игр) [3,4,5,18,8,25] в условиях криогенных температур и воздействии проникающей радиации.

Разработаны схемы низкотемпературных буферных усилителей (БУ) в режиме класса АВ [9,2,10-12,19-21,25,28,29] (Приложение 4), схемы БУ имеющие малые сквозные статические токи [2,8,10-12,25-29], а также БУ со сравнительно низким уровнем систематической составляющей напряжения смещения нуля (исм) [9].

Обсуждается проблема построения прецизионных токовых зеркал (ТЗ) для низкотемпературных JFET/CJFET ОУ (МОУ) и предлагаются [13,14,15] пути её решения.

Рассматривается обобщённая структура низкотемпературных CJFET промежуточных каскадов ОУ на основе специальных схем согласования «перегнутых» каскодов и CJFET буферных усилителей [16,17,30] (Приложение 5), которая позволяет создавать другие новые схемотехнические решения.

Список литературы диссертационного исследования кандидат наук Бугакова Анна Витальевна, 2021 год

✓ / //

Теоретические расчеты ^^ *

1 1111 1Т-Г"

50

В холи ос напряжение. Рисунок 2.19 - Зависимость выходных токов ДСк от входного напряжения

100

1ех, мВ

150

200

Рисунок 2.20 - Сравнение теоретических расчетов и экспериментальной зависимости

выходных токов ДСк Рис. 2.20 от Ц

Результаты компьютерного моделирования переходных процессов ОУ с архитектурой Рис. 2.17 для случая, когда его ДСк выполнен по схеме Рис. 2.20, приведены на Рис. 2.23 [38]. 300

м

о £ 200

о 2 %

£ в. "О

0

и« А

v

30 50

100 150 Время, мке

201]

(а) (б)

Рисунок 2.21 - Переходные процессы в ОУ Рис. 2.18 при Евх=200мВ (SR~200В/мкс) (а), а

Ещ=20мВ ^~17В/мкс) (б)

Экспериментально показано [38], что максимальный выигрыш по быстродействию ОУ данного подкласса ограничивается порядком его передаточной функции на частотах выше частоты единичного усиления. Это обусловлено влиянием малых постоянных времени ДСк на большом сигнале. В этой связи основная (интегрирующая) емкость коррекции ОУ Ск (Рис. 2.17) должна выбираться таким образом, чтобы при заданной амплитуде входного импульсного сигнала ЛАЧХ линеаризованного ОУ в существенном диапазоне частот (до частоты единичного усиления) имела первый порядок.

2.4 Нелинейная коррекция в классе промежуточных каскадов ОУ на основе

«перегнутого» каскода

В настоящем разделе предлагаются пути решения комплексной проблемы построения входного и промежуточного «перегнутого» каскадов быстродействующего ОУ, при котором выходной ток драйвера интегрирующей емкости коррекции ОУ работает в режиме, близком к линейному.

В диссертации показано [33,39], что повышение SR в режиме большого сигнала при однополюсной передаточной функции ОУ связано, прежде всего, с увеличением частоты единичного усиления ОУ (например, за счет более высокочастотного технологического процесса и специальных высокочастотных схемотехнических решений) и напряжения ограничения (Цгр) его входного ДК.

На практике напряжение Цгр увеличивают за счет применения специальных ДК, работающих в режиме класса АВ. В настоящее время можно считать, что проблема входных

каскадов быстродействующих ОУ для всех технологий успешно решена - существуют сотни модификаций ДК с Цр=К5 В [120-122].

Однако в ряде важных для практики случаев предельные значения SR ОУ начинают определяться не входным каскадом, а ограничением выходного тока промежуточного каскада ОУ, нелинейным режимом его работы. Прежде всего, это относится к ОУ на основе так называемых «перегнутых» каскодов (ПК), являющихся наиболее высокочастотными и поэтому, наиболее часто применяемыми архитектурами.

Эквивалентная схема ОУ с «перегнутым» каскодом Рис. 2.22 [33] характеризует процесс передачи сигналов от входного ДК в высокоимпедансный узел £1 для одного из каналов ОУ.

Выходные токи ПК Рис. 2.22, перезаряжающие интегрирующий конденсатор Ск, для

положительной ( ¿в^хх) и отрицательной (1в1Ъх) полуволн выходного напряжения определяются из уравнений Кирхгофа:

.(_) Ес - 0,7В .

1( ) « -с--1 т .

вых ^ вых.2 -

Я

,(+) „ Ес - 0,7В - 1

вых ^ вых.1 !

2

(2.32)

где Ес - напряжение на базах транзисторов VT3 и VT4 относительно отрицательной шины

источника питания; ¿в+к- отрицательное (положительное) приращение тока в

эквивалентной нагрузке Я1 и Ск, вызванное изменением выходных токов 1вых1 и 1вых.2 входного ДК.

Рисунок 2.22 - Эквивалентная схема классического ОУ с «перегнутым» каскодом (УТ3, VT4) в

режиме динамической перегрузки ПК

При этом максимальные значения токов iBbIxmax, ¡ВыХтах , перезаряжающих конденсатор Ск, когда ¡вых.1=0 (или 1вых.2 0), не выше, чем

.(+) = E -0,7В .(_) = E - 0,7В (2 33)

вых.тах ^ 5 вых.тах ' V • /

R2 R1

Ограничение выходного тока (2.33), нарушение пропорциональности между током заряда (разряда) емкости корректирующего конденсатора Ск и входным дифференциальным напряжением ОУ, ухудшает SR ОУ в режиме большого сигнала.

Таким образом, в типовой схеме ОУ Рис. 2.22 [33] максимальный выходной ток ПК (!выхтах) ограничивается на уровнях, определяемых формулами (2.33). Это является существенным недостатком ОУ на основе классических «перегнутых» каскодов.

Классическая архитектура ОУ Рис. 2.22 содержит входной дифференциальный каскад класса АВ (ДК1) и промежуточный «перегнутый» каскод ПК (VT1, VT2, I1, I2) [40]. Если входной каскад ДК1 работает в режиме класса «АВ» [40] или содержит цепи нелинейной коррекции, обеспечивающие значительные максимальные выходные токи Imax(), Imax(-), то для линейной работы ПК необходимо выбирать I1 > I maX , I2 > I^naX . При этом общий ток

потребления ОУ (без учета энергетики БУ) 1пот = 21^-2 = 21^-2 . Таким образом, схема

быстродействующего ОУ с классическим перегнутым каскодом и входным каскадом класса АВ не может быть энергоэкономичной. Если входной ДК работает в микрорежиме, то проблема энергоэкономичности практически не возникает, но и быстродействие такого ОУ получается небольшим. Это связано с тем, что при реализации ДК1 на CMOS транзисторах, работающих при малых статических токах, напряжение ограничения проходной характеристики входного ДК (Up) лежит в диапазоне десятков милливольт, что не позволяет иметь высокие значения SR«2лГ1игр, где f1 - частота единичного усиления ОУ. Учитывая, что входные ДК на CMOS

полевых транзисторах в режиме милиамперных токов стока имеют повышенный диапазон линейной работы, для многих применений следует рекомендовать схему Рис. 2.23. Здесь транзисторы VT1, VT2 в сильноточном режиме (1^2 мА) и токовые зеркала ПТ1, ПТ2 обеспечивают практически линейное преобразование входного дифференциального напряжения ОУ (их<1^2В) в ток перезаряда корректирующей емкости Ск. Как следствие, это повышает SR. С другой стороны, дифференциальный каскад на транзисторах VT1, VT2, который вместе с VT3, VT4 образует каскодную структуру, решает проблему достижения предельных значений частоты единичного усиления f1.

На Рис. 2.24 приведен классический операционный усилитель с входным ДК класса АВ, а на Рис. 2.23 многоканальный быстродействующий ОУ с повышенной частотой единичного усиления.

Рисунок 2.23 - Многоканальный Рисунок 2.24 - Операционный усилитель с

быстродействующий ОУ с повышенной входным ДК класса АВ

частотой единичного усиления

На Рис. 2.25 приведена другая предлагаемая в диссертации схема BJT ОУ [40], в которой токовые зеркала ПТ1, ПТ2 на малом сигнале выключены за счет диодов "УВ1, "УВ2 и соответствующего выбора напряжения смещения Ес на базах VT1, VT2. При больших выходных токах ДК в работу включается ПТ1 (ПТ2), что форсирует процесс перезаряда емкости Ск.

Рисунок 2.25 - ОУ с выключаемыми на малом сигнале токовыми зеркалами ПТ1, ПТ2

Выполненные в диссертации исследования [41] показывают, что возможно построение ОУ, в которых линейное преобразование входного напряжения ивх в выходной ток драйвера интегрирующей емкости коррекции Ск обеспечивается двумя неинвертирующими каскадами [41], а также изменением каналов передачи сигналов в перегнутом каскоде на большом сигнале.

2.4.1 «Перегнутый» каскод с перестраиваемой архитектурой

В основу построения ВОТЕТ ОУ Рис. 2.26 [39] положен «перегнутый» каскод [33], архитектура которого перестраивается в зависимости от режима работы входного ДК. Здесь обеспечивается высокочастотная передача малосигнальных токов ДК на выход ОУ по эмиттерной цепи транзисторов VT5, VT6 (как в перегнутом каскоде), а на большом сигнале - по цепи базы VT5, VT6 и соответствующих токовых зеркал ("УВ1, VT6; Уи2, VT5). Р^переходы "УВЗ, "УВ4 и цепь смещения потенциалов ЕС1 ограничивают диапазон изменения напряжений Щь на резисторах Ю, Я2 во время переходных процессов.

Рисунок 2.26 - ВОТЕТ ОУ с перестраиваемой архитектурой «перегнутого» каскода (а) и

передний фронт его переходного процесса (б)

Переходные процессы ОУ Рис. 2.26а [39] в неинвертирующем включении при 100% отрицательной обратной связи (ООС) и его построении на основе ВУТЕТ базовых матричных кристаллов ОАО «Интеграл» (г. Минск) приведены на Рис. 2.26б. Их анализ показывает, что ОУ Рис. 2.26а относится к классу быстродействующих (8^2800 В/мкс). Высокое быстродействие ОУ Рис. 2.26а реализуется благодаря тому, что драйвер емкости коррекции

обеспечивает ток перезаряда Ск, пропорциональный Ес в широком диапазоне входных импульсных сигналов. Во многих известных схемах «перегнутых» каскодов такой режим не реализуется.

Результаты моделирования [39] ОУ Рис. 2.26а в среде LTspice XVII на основе исследований показывают, что схема имеет Ку>60 дБ, исм<1,5 мкВ при потоке нейтронов Fn<1014 н/см2 и температуре до -190°С.

На Рис. 2.27 представлены другие модификации низкотемпературных ВОТЕТ МОУ [39], выполненные на основе входных ДК, работающих в режиме класса «А» и «АВ».

Таким образом, совокупность предлагаемых в диссертации схемотехнических решений [39] при идеальном БУ обеспечивает максимальную скорость нарастания выходного напряжения ВОТЕТ ОУ с частотой единичного усиления 100 МГц на уровне 2500-2800 В/мкс. При этом систематическая составляющая напряжения смещения нуля ОУ не превышает 1,5 мкВ (поток нейтронов до Fn<1014 н/см2, температура t=-190°C ^ 30°С).

(а) (б)

Рисунок 2.27 - В1ШЕТ МОУ с промежуточными каскадами в режиме класса «АВ» (а,б)

2.4.2 Комплементарный «перегнутый» каскод

В настоящем разделе представлен метод увеличения SR ОУ [33], в котором приняты специальные меры, устраняющие динамическую перегрузку (существенно нелинейного режима работы) его промежуточного каскада, выполненного в виде комплементарного «перегнутого» каскода (Рис. 2.28).

Предлагаемая архитектура ОУ Рис. 2.28 [33] содержит входной дифференциальный каскад (ДК1), работающий в режиме класса АВ, и комплементарный «перегнутый» каскод (УТ9-УТ10, VT11-VT12), определяющий процесс перезаряда интегрирующей емкости коррекции Ск.

Рисунок 2.28 - Многоканальный быстродействующий ОУ на комплементарных транзисторах

BJT

В качестве входного каскада ОУ могут использоваться многие модификации ДК с так называемыми цепями нелинейной коррекции, рассмотренные в разделе 2.4.1.

Одна из существенных особенностей ОУ Рис. 2.28 - более широкий диапазон линейной работы «перегнутого» каскода (транзисторы VT9 и VT10, "УТ11 и VT12), в пределах которого сохраняется пропорциональность между током через емкость Ск и входным дифференциальным напряжением ОУ. Р^переходы "Уи5-"Уи8 в схеме Рис. 2.28 могут отсутствовать. Они ограничивают изменения напряжений на резисторах Я1-Я4 в режиме большого сигнала.

На малом сигнале "Уи5-"Уи8 не влияют на работу схемы ОУ, т.к. их токи крайне малы. Такое состояние "Уи5-"Уи8 обеспечивается соответствующим выбором сопротивлений Ю=К2 и Я3=Я4.

На Рис. 2.29 приведена разработанная в рамках диссертации эквивалентная схема [33] одного канала ОУ Рис. 2.28, характеризующая процесс передачи сигналов от входного ДК в высокоимпедансный узел Е1 ПК для случая, когда выходной ток ^Ь1х.2 ДК равен нулю. Пунктиром показаны элементы, не влияющие на работу схемы ОУ в этом режиме (находящиеся в отсечке).

Рисунок 2.29 - Эквивалентная схема ПК в режиме больших сигналов

При переходе из режима малого в режим большого сигнала в предлагаемом ОУ изменяются пути передачи тока в эквивалентную нагрузку ПК и Ск) - транзистор VT3 запирается по эмиттерной цепи, а линейная (пропорциональная амплитуде ивх ОУ) передача тока ^ыхЛ в высокоимпедансный узел Е1 ПК обеспечивается токовым зеркалом на транзисторе VT4, резисторе двухполюснике и резисторе R1:

•(-) Ri 1 ~ 1 —-

вых вых.1 -pj

R2

i(+) «i вых вых.2 -у}

вых.2

(2.34)

Следовательно, при больших входных сигналах ОУ Рис. 2.28 [33] не имеет традиционных ограничений выходного тока ПК, характерных для классических перегнутых каскодов. В конечном итоге, это повышает быстродействие ОУ, которое зависит от скорости перезаряда интегрирующего конденсатора Ск, и определяется диапазоном линейной работы

подсхем, включенных между входами ОУ (Вх.(+)1, Вх.(-)2) и высокоимпедансным узлом Е1.

Схема ОУ Рис. 2.28 может использоваться в рамках различных технологических процессов, в т.ч. CMOS и BiJFET. Переходные процессы («SLnew») ОУ [33] Рис. 2.28 представлены на Рис. 2.30.

вых.1 '

Рисунок 2.30 - Осциллограмма входного и выходного напряжения (левый фронт) новой (Рис. 2.28) архитектуры ОУ

В таком режиме максимальная скорость нарастания выходного напряжения рассмотренного ОУ [33] приближается к малосигнальному значению SR., которое определяется технологическим процессом (частотными свойствами транзисторов схемы). Предлагаемая схема ОУ обеспечивает увеличение SR. в 4-5 раз. Например, для Zarlink технологического процесса SR достигает 20000 В/мкс без ухудшения устойчивости в режиме больших входных сигналов (запас по фазе 59,8° Ky=60 дБ, fi=1,6 ГГц).

2.5 Дифференцирующие цепи коррекции в инвертирующих ОУ

Во многих аналоговых интерфейсах дифференциальный ОУ используется в инвертирующем интерфейсе (Рис. 2.31) [42,43]. Это одна из классических схем современной аналоговой схемотехники на ОУ, в рамках которой возможно применение перспективных методов повышения SR, в т.ч. рассматриваемого в настоящем разделе.

Вх R1 R2

Рисунок 2.31 - Интерфейс на основе инвертирующего включения ОУ

Особенность схемы включения ОУ Рис. 2.31 [42] состоит в том, что здесь входы ОУ не работают с синфазным сигналом. Этот эффект может быть использован для форсирования процессов перезаряда основной интегрирующей емкости коррекции Ск1 за счет специальной схемотехники входного каскада ОУ (ДК), который «чувствует» численные значения динамической ошибки е1 и вырабатывает соответствующие управляющие воздействия -дополнительный ток перезаряда интегрирующего конденсатора Ск1.

Первая модификация дифференцирующих цепей коррекции [42,43]. Схема ОУ

(Рис. 2.32) включает входной DS подкласса Dual-Input-Stage (УТ1-УТ4, 11, 12), буферный усилитель БУ, два классических токовых зеркала ПТ1, ПТ2, а также основной (интегрирующий) корректирующий конденсатор Ск1, который формирует малосигнальную частоту единичного усиления ОУ и обеспечивает заданный запас устойчивости по фазе при введении общей отрицательной обратной связи. Напряжения питания ОУ (+ЕС, -Ес) могут выбираться в широких пределах.

Рисунок 2.32 - Функциональная схема инвертирующего быстродействующего ОУ.

При отсутствии дифференцирующих конденсаторов Ск2 и Ск3 быстродействие ОУ, представленного на Рис. 2.32, оказывается небольшим из-за малых величин напряжения ограничения его входного каскада (игр). Как правило, для BJT-ДК этот параметр близок к 50 мВ (игр~50 мВ) и практически не зависит от токов 11, 12. Как следствие, максимальная скорость нарастания ОУ получается небольшой: SR^2лf1UгP . При этом максимальный ток перезаряда емкости Ск1 жестко связан с токами источников опорного тока 11, 12. Эти токи не могут выбираться произвольно из-за их существенного влияния на входные токи ОУ, напряжение смещения нуля при больших R1, Я2 (Рис. 2.31), входное дифференциальное сопротивление ОУ, токопотребление в статическом режиме и пр.

Для уменьшения времени установления переходного процесса и повышения SR в исходную классическую схему ОУ предлагается ввести две дифференцирующие цепи коррекции Ск2, Ск3 [43], работающие для разных полярностей входного сигнала (Рис. 2.32).

В установившемся режиме при большом петлевом усилении в схеме включения Рис. 2.31 напряжение на входе Вх.1(-) ОУ [43], представленного на Рис. 2.32 близко к нулю е(+) « 0. Во время фронта переходного процесса величина е(+) может достигать единиц вольт (е(+) = ивхЯ2 /(Я1 + )), а затем оно уменьшается практически до нуля.

Если на инвертирующий вход Вх.1(-) ОУ Рис. 2.32 в схеме включения Рис. 2.31 поступает большой импульсный сигнал с амплитудой ивх, то это создает дополнительные токи перезаряда интегрирующего корректирующего конденсатора Ск1, пропорциональные производной от напряжения динамической ошибки е1 :

1« - К • ^ • Скз >> II = 210, 11:2 - К1 • ^ • Ск2 >> 12 = 210. (2.35)

dt ш

где К1 -1 - коэффициент передачи тока ПТ1, ПТ2.

Как следствие, во время фронта переходного процесса скорость перезаряда интегрирующего корректирующего конденсатора Ск1 существенно увеличивается, что приводит к значительному увеличению SR в режиме большого сигнала. Это связано с крайне малыми значениями постоянных времени конденсаторов Ск3 и Ск2:

тск3 - (Гэ1 + Rl2)Cкз << CкlRl =т!, тск2 - (Гэ3 + R11 )Ск2 << Ск1 R1 =т1, (2.36) где R11, R12 - входные сопротивления токовых зеркал ПТ1, ПТ2; гэ1, гэ3 - дифференциальные сопротивления эмиттерных переходов транзисторов VT1 и VT3; R1 - эквивалентное сопротивление в высокоимпедансном узле Е1, т1 - постоянная времени корректирующего конденсатора Ск1, определяющего частоту единичного усиления ОУ.

При выполнении условий ^ = NR1 = 1 и КБУ - 1 выходное напряжение ОУ [43]:

N

ивых(Р)-тН^и„(р), (2.37)

2+N

где в (2.37) Nк = R2/(R2 + Rl ), Nc = СК^СК1 .

Поэтому максимальная скорость нарастания выходного напряжения ОУ (Рис. 2.32) [43] в схеме включения Рис. 2.31 при идеальных ПТ1, ПТ2 и БУ

N du(+)

SR --с--(2.38)

2 + N. dt

То есть предельные значения SR определяются здесь скоростью изменения входного сигнала, что характерно для безынерционных звеньев. На практике SR ограничивается сверху влиянием постоянных времени (2.36), инерционностью токовых зеркал ПТ1 (ПТ2), буферного усилителя (БУ), а также наличием паразитных емкостей на входе Вх. 1(-) ОУ (Рис. 2.31).

Исследование, выполненное в среде моделирования PSpice при использовании моделей интегральных транзисторов АО «НПП «Пульсар» (г. Москва), показывает, что при малом сигнале дифференцирующие конденсаторы Ск2=Ск3=0;1;2;5;13пФ в схеме Рис. 2.32 практически не влияют на работу ОУ в существенной полосе частот (то есть, до частоты единичного усиления Выбранная при моделировании емкость коррекции Ск1=1.5пФ обеспечивает

наклон логарифмической амплитудно-частотной характеристики ОУ 20дБ/дек. Это необходимо для обеспечения устойчивости инвертирующей схемы включения ОУ (Рис. 2.31).

Выполненные в рамках диссертации результаты исследований переходных процессов в ОУ [43], схемы которых изображены на Рис. 2.31-Рис. 2.32, показаны на Рис. 2.33 и Рис. 2.34 и в таблице 2.1.

Как следует из Рис. 2.34, при входном положительном импульсе ивх(+) (Рис. 2.31) дифференцирующие конденсаторы Ск2 (Ск3) повышают SR до 20000 В/мкс. Время установления переходного процесса ^ст при 10% зоне динамической ошибки также уменьшается более чем в 12 раз. При этом систематическая составляющая напряжение смещения нуля ОУ не превышает 30мкВ (при низкоомных резисторах обратной связи R1, Я2, Рис. 2.31).

Частота,

Рисунок 2.33 - ЛАЧХ ОУ при различных значениях емкостей Ск2=Ск3

Рисунок 2.34 - Переходные процессы в ОУ Рис. 2.34 при разных значениях Ск2=Ск3 и

ивх(+}=5В

Таблица 2.1 Взаимосвязь SR и емкости дифференцирующих конденсаторов Ск2=Ск3 при Ск1=1.5пФ

Емкость конденсатора Ск2=Ск3 (пФ) Передний фронт SR (В/мкс)

0 1231,53

1 1226,62

2 1278,36

5 1467,35

13 19900,5

Если выбрать ток 11=12=50мкА, то при Ск1=0,5пФ SR ОУ увеличивается с 98 В/мкс до 966 В/мкс. В базисе CMOS технологий, например, TSMC_035_T65 [123], скорость нарастания микромощного ОУ с током потребления Dual-Input-Stage 100 мкА возрастает в 15 раз и достигает значений 200 В/мкс.

Вторая модификация предлагаемого варианта включения дифференцирующих цепей коррекции представлена в [44]. Функциональная схема ОУ (Рис. 2.35) [43],

соответствующая схеме включения Рис. 2.31, содержит дифференцирующие цепи коррекции Ск2 (Ск3), введение которых позволяет повысить SR и уменьшить tуcт.

Рисунок 2.35 - Функциональная схема быстродействующего ОУ

Как показано в [43], формула для SR ОУ на Рис. 2.35 в схеме включения Рис. 2.31 при идеальных ПТ1 и БУ имеет вид

SR «(N„/2 + N >^ивх+ }М ). (2.39)

где N = Ск2/Ск1 .

То есть предельные значения SR здесь определяются скоростью изменения входного сигнала, что характерно для безынерционных звеньев. На практике SR ограничивается сверху влиянием постоянных времени [43], инерционностью токового зеркала ПТ1 и буферного усилителя БУ, а также наличием паразитных емкостей на входе Вх. 1(-) ОУ Рис. 2.31.

Компьютерное моделирование схемы ОУ Рис. 2.35 проводилось в среде PSpice на моделях комплементарных транзисторов BJT. Были исследованы переходные процессы (Рис. 2.36а) [44] при статических токах 11=100 мкА, 12=500 мкА, и сопротивлениях резисторов обратной связи R1=R2=1кОм. Таким образом, SR переднего фронта ОУ Рис. 2.35 достигает 330 В/мкс, заднего фронта - 200 В/мкс при Ск2= Ск3=100 пФ, а время установления переходного процесса tycт при 10% зоне динамической ошибки уменьшается более чем в 10 раз. Если выбрать ток 11=12=50 мкА, то при Ск1=0,5 пФ SR ОУ увеличивается с 98 В/мкс до 966 В/мкс.

(а) (б)

Рисунок 2.36 - Переходный процесс ОУ Рис. 2.35 (а) и его ЛАЧХ коэффициента усиления (б)

Эффективность разработанного схемотехнического решения была также проверена при реализации ОУ Рис. 2.35 на CMOS SiGe TSMC_035_T65 транзисторах при ширине W=10m^ и длине L=0,35m^ канала в режиме микротоков Ij = 100 мкА, I2 = 200 мкА. Соответствующие переходные характеристики приведены на Рис. 2.37 [44] при Ск1=2пФ и разных значениях Ск2= Ск3=0^100пФ. Сопротивления резисторов обратной связи составляют 5 кОм.

m

з

2.5

2

1

0

-1

-2 -2.3

-3

и„ /

Ск2=С«з=0пФ

Ск2=Ск з=1пФ

NX с :>гг=Скз=10пФ ■ I

=50пФ"—

0*2=0*3=100 пФ

£ п;

а

о

х «

о к

Е

3 2.5 2

1

0

•1

2.ЭЭ

з.оа

3.01 3.02

Время, мкс

3.03

3,04

Ш

-2

-2,3

^Ubk

Скг=Сиз =50 пФ Скг=Скз=ЮпФ / /

С*г=Скз = =100 пФ,- _

Ск2=Ск3=1пФ

Ск2= С«з =0пФ

99

2.00

2.01

2.02

2.03

2.04

Время, мкс

(а) (б)

Рисунок 2.37 - Переходный процесс инвертирующего CMOS ОУ Рис. 2.35 для переднего (а) и

заднего (б) фронтов

Таким образом, в базисе CMOS технологий, например, TSMC_035_T65, SR микромощного ОУ возрастает в 15 раз и достигает значений 200 В/мкс.

2.6 Дифференцирующие цепи коррекции в ОУ с входными каскадами

Dual-Input-Stages

Ниже представлен метод [45] нелинейной коррекции проходной характеристики iвыx=f(vвx) классического Dual-Input-Stage класса «А», которая «трансформирует» его на большом сигнале в каскад класса «АВ». Такое схемотехническое решение Рис. 2.38 расширяет диапазон активной работы входного каскада ОУ [45] и, как следствие, повышает максимальную скорость нарастания выходного напряжения (SR).

Рисунок 2.38 - Дифференцирующая цепь коррекция в быстродействующем CMOS ОУ с входным каскадом Dual-Input-Stage

На малом сигнале Ск2 практически не влияет на амплитудно-частотную характеристику Dual-Input-Stage (АЧХ), т.к. транзисторы VT1-VT4 работают в линейном режиме, а напряжение на Ск2 не изменяется. При этом проходная характеристика микромощного Dual-Input-Stage Ьых=Дувх) имеет ограничение выходного тока на уровне ±I0 при входном сигнале, превышающем игр=80^150 мВ (Рис. 2.38).

Таким образом, CMOS Dual-Input-Stage в режиме микротоков практически не отличается по величине Urp.i от Dual-Input-Stage на биполярных транзисторах [121]. Данная особенность Dual-Input-Stage является главной причиной невысокого быстродействия в классических микромощных CMOS ОУ на их основе.

В схеме ОУ Рис. 2.38 постоянная времени заряда (разряда) корректирующего конденсатора Ск (%к и Rj. • Ск) должна быть меньше ширины импульса входного сигнала. В ином случае в ОУ происходят нелинейные переходные процессы [121], приводящие к накоплению заряда на конденсаторе Ск и нарушениям в логике работы схемы.

Следует, однако, отметить, что в схемах низкотемпературных CMOS ОУ с миллиамперными статическими токами применение Ск2 не дает желаемого результата. Это связано с уникальной особенностью CMOS Dual-Input-Stage, которые имеют в сильноточном режиме CMOS транзисторов напряжение ограничения игр=1^2 В и не нуждаются в дополнительных цепях нелинейной коррекции.

Анализ схемы ОУ Рис. 2.38 при Ск1=1 пФ, эквивалентном сопротивлении высокоимпедансного узла Ri=1 ГОм, 11=12=2мА показывает, что разомкнутый коэффициент усиления равен 133,4дБ, а верхняя граничная частота - 154,8Гц.

Влияние емкости коррекции Ск2 на максимальную скорость нарастания выходного напряжения ОУ Рис. 2.38 моделировалось в среде ОгСАО на моделях транзисторов TSMC_035_T65. Зависимости SR от численных значений токов ^=12=уаг при Ск1=400фФ и разных значениях Ск2 представлены на Рис. 2.39.

£ £ 4

з =

ffi £ ■>

= £ 3

«в |

о а. ,

С'к'=50нФ

Ск2=3п<

/ Ск2 =50НфФ

С>=0«

4,9

5,0

5,1

Время, мкс

5,2

5,3

Рисунок 2.39 - Зависимость SR от токов I1=I2 при разных Ск2=0^50пФ

Рисунок 2.40 - Переходные процессы CMOS ОУ: передний фронт

Из Рис. 2.39 [45] следует, что быстродействие рассматриваемого ОУ при отсутствии дифференцирующей цепи коррекции (Ск2=0) пропорционально статическим токам I1=I2. В то же время в микрорежиме скорость нарастания существенно уменьшается. Главная причина этого эффекта - уменьшение на один-два порядка напряжения ограничения (игр) входного Dual-Input-Stage, которая оказывает доминирующее влияние на SR.

Компьютерное моделирование влияния Ск2 на переходные процессы в CMOS ОУ Рис. 2.38 при работе его входного Dual-Input-Stage в микрорежиме (I1=I2=10 мкА, Ск1=0,4 пФ) иллюстрируют графики Рис. 2.40 [45].

Анализ Рис. 2.39 и Рис. 2.40 [45] показывает, что дифференцирующая цепь коррекции может существенно повысить быстродействие ОУ (10^100 раз). При этом переходный процесс (Рис. 2.40) имеет два явно выраженных участка - «крутой» и «пологий». Если максимальную скорость нарастания ОУ рассчитывать по формуле, которая усредняет численные значения SR с двумя участками переходного процесса, то положительный эффект от применения Ск2 может быть найден из уравнения SR « 0,9ивыхДуст , где ^ст - время установления переходного

процесса на уровне 0,9ивых . Если SR рассчитывать как максимальную производную выходного напряжения ОУ (не обращая внимания на пологий участок переходного процесса), то численные значения SR с дифференцирующей цепью коррекции будут существенно выше. Компьютерное моделирование показывает, что при статических токах входных транзисторов

CMOS ОУ на уровне 5^10 мкА применение Ск обеспечивает увеличение SR в 10^100 раз до уровня 3000 В/мкс.

Для повышения Ку по напряжению в схему ОУ с дифференцирующей цепью коррекции Рис. 2.41 [46] введены перегнутые каскоды на транзисторах VT5 и VT6.

Статический режим ОУ Рис. 2.41 устанавливается источниками тока I1 и I2, которые могут изменяться в широких пределах (единицы микроампер - единицы милиампер). Это существенно влияет на SR ОУ, которая достигает наибольших значений в сильноточном режиме VT1-VT4. При миллиамперных токах (1^5 мА) VT1-VT4 эффективность применения цепи коррекции Ск2 уменьшается.

Разомкнутый коэффициент усиления по напряжению ОУ Рис. 2.41 определяется эквивалентным сопротивлением в высокоимпедансном узле £1 и существенно зависит от выходного сопротивления токовых зеркал ПТ1 и ПТ2. В качестве токовых зеркал ПТ1, ПТ2 могут применяться более 50 известных схемотехнических решений, что обеспечивает получение численных значений Ку в широком диапазоне (от 10 дБ до 120 дБ). Рациональный выбор токовых зеркал - один из важных этапов проектирования и оптимизации схемы ОУ.

Таким образом, схема ОУ Рис. 2.41 [46] - это некоторая обобщенная схема ОУ, в рамках которой для основных технологических процессов можно реализовать десятки частных вариантов низкотемпературных ОУ, отличающихся друг от друга схемотехникой БУ, ПТ1-ПТ2, и, как следствие, динамическими параметрами.

В этой связи компьютерное моделирование обобщенной структурной схемы Рис. 2.41 с идеальными токовыми зеркалами, БУ и источниками тока 11, 12 позволяет определить предельные параметры широкого класса практических вариантов построения низкотемпературных ОУ с архитектурой Рис. 2.41, к которым необходимо стремиться.

Рисунок 2.41 - Быстродействующий CMOS ОУ

В частном случае схема предлагаемого ОУ Рис. 2.41 исследовалась в среде Orcad 9.2 на моделях транзисторов TSMC_035_T65. Зависимости SR от численных значений токов 11=12=1^10мкЛ при СК1=1пФ и разных значениях Ск2, полученные в [46], представлены в таблице 2.2.

Таблица 2.2 Зависимость SR от токов 11=12=1^10 мкЛ при разных Ск2=1фФ^100пФ

Ск2 11=12=1мкА 11=12=10мкА

1фФ 1 В/мкс 9,73 В/мкс

1пФ 5,94 В/мкс 9,30 В/мкс

10пФ 106,6 В/мкс 46,97 В/мкс

100пФ 190 В/мкс 360,63 В/мкс

Зависимости максимальной скорости нарастания выходного напряжения (SR) от численных значений токов 11=12=10мкЛ при Ск1=1пФ и разных значениях Ск2 представлены в таблице 2.3.

Таблица 2.3 Зависимость SR от токов 11=12=10 мкЛ при разных Ск2= 0Ф^100пФ

Ск2 11=12=10мкА

0 19,6

100пФ 465,11

Моделирование показало, что быстродействие рассматриваемого ОУ при отсутствии дифференцирующей цепи коррекции (Ск2=0) пропорционально статическим токам I1=I2. В то же время в микрорежиме VT1-VT4 скорость нарастания при Ск2=0 существенно уменьшается. Главная причина этого эффекта - уменьшение на один-два порядка напряжения ограничения (игр) драйвера емкости коррекции, включающего VT1-VT6, ПТ1-ПТ2, которая оказывает доминирующее влияние на SR, т.к. SR« 2л^и, где f1 - малосигнальная частота единичного

усиления скорректированного ОУ, игр - напряжение ограничения проходной характеристики драйвера емкости коррекции (ДСк).

Таким образом, компьютерное моделирование показывает, что при статических токах входных транзисторов CMOS ОУ Рис. 2.41 на уровне 1^10 мкА применение дифференцирующей цепи коррекции (Ск2) обеспечивает увеличение SR в 10^40 раз до уровня 360 В/мкс. При этом, дифференцирующая цепь Ск2 оказывается неэффективной в сильноточных режимах входного каскада (Dual-Input-Stage), т.к. в этом случае диапазон активной работы Dual-Input-Stage составляет единицы вольт. Этого достаточно для получения высоких значений SR и без применения Ск2.

Компьютерное моделирование схемы ОУ Рис. 2.41 на идеальных ТЗ при Ск1=1 пФ, эквивалентном сопротивлении высокоимпедансного узла Ri=1 ГОм, 11=12=1мА показывает, что предельный разомкнутый коэффициент усиления Ку равен 112дБ, а верхняя граничная частота

(по уровню -3дБ) - 1,54кГц. В конкретных схемах данные параметры существенно зависят от свойств токовых зеркал ПТ1, ПТ2.

2.7 Методы подключения дифференцирующих цепей коррекции в ОУ с классической

архитектурой

В настоящем разделе рассмотрены схемы классических ОУ, в которых по разработанным в диссертации правилам [40,41,45,46,48-50,53] подключаются дифференцирующие цепи коррекции, а также даны оценки предельных значений SR с учетом инерционностей токового зеркала, буферного усилителя и входных транзисторов ОУ, которые моделировались передаточной функцией первого порядка.

2.7.1 СBJT ОУ с одним токовым зеркалом

Предлагаемая в диссертации основная идея введения дифференцирующей RC-коррекции [47,50] состоит в подключении к исходной схеме классического ОУ с типовым входным ДК1 (Рис. 2.42) специального дифференциального каскада ДК2 и дифференцирующей емкости Ск2.

(а)

Рисунок 2.42 - Схема ОУ с дифференцирующей цепью коррекции Ск2 и его переходный

процесс при разных значениях Ск2

Схема ОУ Рис. 2.42а содержит основной дифференциальный каскад ДК1, токовое зеркало ПТ1, буферный усилитель БУ1, интегрирующую емкость коррекции Ск1, и дополнительный дифференциальный каскад ДК2 с дифференцирующей емкостью Ск2. Статический ток 12 ДК2 может измеряться микроамперами.

Операционный усилитель Рис. 2.42а имеет несколько модификаций [45,48]. Как показывает моделирование, предлагаемый схемотехнический прием применим в низкотемператруных ОУ на основе BJT, CMOS, BiJFET и других технологических процессов.

Эквивалентные схемы BJT ОУ Рис. 2.42а в линейном и нелинейном режимах.

Разработанная в диссертации эквивалентная схема [47,50] входной цепи ОУ Рис. 2.42а на малом сигнале приведена на Рис. 2.43а, где гэ;, а; - дифференциальное сопротивление эмиттерного перехода и коэффициент передачи по току эмиттера i-го транзистора. Из нее следует, что при малых входных напряжениях евх(+) конденсатор Ск2 не влияет на работу ОУ, так как при идентичных сопротивлениях гэ1=гэ2=гэ3=гэ4, образующих симметричную мостовую схему, изменение напряжения между узлами «А» и «В» близко к нулю.

(а) (б)

Рисунок 2.43 - Схема входной цепи ОУ Рис. 2.42а на малом сигнале (К Б^ Эi - выводы коллектора, базы и эмиттера 1-го транзистора) (а) и его эквивалентная схема входной цепи на

большом сигнале (б)

Эквивалентная схема входной цепи ОУ Рис. 2.42а при больших входных сигналах, когда транзисторы VT2 и VT3 находятся в режиме отсечки, показана на Рис. 3.43б. Она содержит диоды и "УВ4, моделирующие свойства эмиттерных переходов транзисторов "УТ1 и VT4.

При импульсном входном сигнале евх(+)0) напряжение на конденсаторе Ск2 будет незначительно отличаться от амплитуды Евх, т.к. переменная составляющая напряжения на диодах будет небольшой.

Таким образом, особенность ОУ Рис. 2.42а состоит в том, что на малом сигнале дифференцирующая емкость Ск2 не влияет на его работу, а на большом сигнале, когда VT2 и

VT3 запираются, она дифференцирует напряжение между входами ОУ и формирует большой ток перезаряда основного конденсатора Ск1.

Структурная схема классического ОУ с классическим ДК1 для малого сигнала показана на Рис. 2.44а. На Рис. 2.44б приведена схема ОУ Рис. 2.42а с дифференцирующей цепью коррекции для большого сигнала (ивх(+)>игр).

(а) (б)

Рисунок 2.44 - ОУ без ДЦК (режим малого сигнала, Ск2=0, О^х^^р) (а) и ОУ с ДЦК

(режим большого сигнала, ивх(+)>игр) (б)

Отличие функциональных схем ОУ Рис. 2.44а от Рис. 2.44б [47,50] состоит в том, что выходной ток ДК1 в схеме Рис. 2.44а не превышает 1тах=210 при ивх>игр~52 мВ, а в схеме Рис. 2.44б во время переходного процесса к току 1тах =210 добавляется ток через

дифференцирующий конденсатор Ск2. Этот ток пропорционален производной от напряжения между входами ОУ (ивх). Как следствие, в схеме Рис. 2.44б скорость перезаряда интегрирующего конденсатора Ск1, формирующего частоту единичного усиления ОУ на малом сигнале, на большом сигнале существенно возрастает. При этом, как показано выше, Ск2 не влияет на малосигнальные параметры ОУ. Это связано с нелинейной характеристикой передачи дифференцирующего звена ДК2 (Ск2) - его выходной ток равен нулю, если ивх<игр.

Таким образом, в ОУ с ДЦК основной интегрирующий конденсатор Ск1 заряжается (при большом импульсном входном сигнале) двумя токами - небольшим током 1тах=210=сош^ традиционным для классических ОУ, и дополнительным током ^2(+), который формируется дифференцирующим конденсатором Ск2. Этот ток пропорционален ивх, т.е. ошибке ОУ как системы с отрицательной обратной связью. Напряжение ивх принимает наибольшее значение на начальном этапе переходного процесса 0=0) и уменьшается практически до нуля после его завершения при ^уст.

Изображение по Лапласу суммарного выходного тока ^(+) входных каскадов ДК1 и ДК2 с дифференцирующим конденсатором Ск2 при ивх >> игр = 2фт «52 мВ, т.е. при большом входном сигнале имеет вид

Ш = 1тах + ЫР), (2.40)

где 1тах=210 - выходной ток ДК1 при Ск2=0; 1с2(р) - дополнительный выходной ток ДК2, пропорциональный току через конденсатор Ск2.

Из рассмотрения схемы Рис. 2.43б можно получить уравнение для изображения тока 1с2(р):

! (р) = Евх(Р) - ивых(р) рСк2, (2.41)

1 + ТэР

где хэ = 2гэ02 - постоянная времени дифференцирующего конденсатора Ск2 «10 пф; гэ = 10...50 Ом - нелинейное дифференциальное сопротивление эмиттерных переходов (Уи1, "УВ4) транзисторов VT1 и VT4; Евх(р) - изображение входного импульсного сигнала евх.

При большом сопротивлении высокоимпедансного узла Вых.1 изображения тока 1ск1(р) корректирующего конденсатора Ск1, напряжения на данном конденсаторе иск1(р) и выходного напряжения ивых(р) ОУ определяются следующими формулами:

1ск1(р) = К1(р)^1(р)1ск2(р), (2.42)

иск1(р) = ^^ (2.43)

РСк1

и,„х(р) = К'(р>^'СР)КБУ(Р)1,г(Р). (2.44)

РСк1

где ^(р), а1(р), КБУ(р) - изображение по Лапласу коэффициента передачи токового зеркала ПТ1, коэффициента передачи тока эмиттера транзистора VT1 и коэффициента передачи буферного усилителя БУ.

В большинстве случае инерционность ПТ1, VT1 и БУ можно учесть в следующем виде

К(р) сц(р) «т^-, кбу(р) «-Ь^, (2.45)

где Т;, та1, Тбу - постоянные времени ПТ1, VT1, БУ как инерционных звеньев первого порядка, К,« 1, а1 «1, КБУ«1.

Поэтому произведение передаточных функций к Е (р) = К1(р)а1(р)КБУ(р)

К

К г (Р) = --^-—, (2.46)

1 + РТЕ1 + Р Т!2 + Р Т!3

где Ко = К1 а1КБУ « 1, =Т 1 +Та1 +Т БУ, Т 22 = Т1 Та1 +Т1Т БУ +Та1Т БУ , Т33 =Т 1 Та1Т БУ.

Из уравнений (2.41)-(2.46) можно найти выходное напряжение ОУ [47,50]

ивых(р) = Евх(Р), (2.47)

1 + ТэР + (р)

где N = СК2/СК1.

Уравнение (2.47) [47,50] учитывает в общем случае инерционности буферного усилителя, токового зеркала ПТ1, транзистора VT1, а также постоянную времени дифференцирующего конденсатора Ск2. Для анализа переходных процессов в конкретном ОУ в соответствии с формулами (2.47) и (2.46) целесообразно компьютерное моделирование. Однако, возможно несколько частных случаев уравнения (2.47), при которых переходные процессы можно оценить математически.

Частный случай 1 [47,50,124], при которомК^(р) = 1, тэ = 0, т.е. все инерционности VT1, ПТ1, БУ, а также постоянная времени Ск2 не учитываются.

Тогда выходное напряжение ОУ связано с изображением входного импульса формулой

N

ивых(Р) = —^Евх(р). (2.48)

1 + N

При этом, во временной области выходное напряжение ОУ на начальном участке переходного процесса изменяется по закону

N

ивьк0) ^ЕВх(1). (2.49)

1 + N

Из (2.49) следует, что в ОУ с ДЦК при Nc=const корректирующий конденсатор Ск1 не влияет на быстродействие ОУ, который становится безынерционным звеном. То есть SR такого ОУ существенно возрастает. Данные выводы подтверждаются результатами моделирования ОУ для разных технологических процессов [47,50].

Таким образом, в первом случае максимальная скорость нарастания выходного напряжения ОУ с модифицированным драйвером

§К = ^вых(0 = ^ ^вх(0 (2 50)

dt 1 + Nc dt ' '

То есть, SR определяется скоростью изменения входного сигнала Евх^). Если Eвх(t) -«прямоугольный» сигнал (т.е. его ёЕвх0)/&= то и максимальная скорость SR будет большой.

Частный случай 2 [47,50], при котором КЕ(р) = 1,т.е. инерционности VT1, ПТ1 и БУ крайне малы, а учитывается только постоянная времени тэ конденсатора Ск2. При данных условиях выходное напряжение ОУ

к

ивых(Р) =—^Евх(рЬ (2.51)

1 + ^эР

Т э к Nc

где ^ э = „ , Кс =

э 1 + N7 с 1 + N

Изображению (2.51) соответствует переходная характеристика

ИвыхФ = Кс[1 - ехрС--1*)]. Евх, (2.52)

Т3

которая имеет при t=0 наибольшее значение производной, соответствующей максимальной скорости нарастания выходного напряжения:

п. _ duвых (t)

К Б

с вх (2.53)

t _ 0

*

т*

dt

Учитывая, что время установления переходного процесса ^ст для 5% зоны динамической ошибки ^ст « 3т3 можно найти среднюю скорость нарастания выходного напряжения

П. « Е^х « Е^Д^^^). (2.54)

Последние уравнения (с учетом численных значений параметров элементов, которые были приняты при моделировании ОУ Рис. 2.42 на комплементарных биполярных транзисторах АО «НПП «Пульсар» [74]: Ск2=10 пф, Ск1=2 пф, Кс=0.8, N=5, Евх=3...5 В, т3 «0.17т3, где т3=2г3Ск2~0.5.. .1 нс) позволяют оценить предельный выигрыш по быстродействию, который дает дифференцирующая цепь: БЯтах^24000 В/мкс, 8Яср^10000 В/мкс.

Частный случай 3 [47,50]. Если постоянные времени в формуле (7) малы, то очень малы и их произведения. Поэтому можно считать, что

К,(р) « К---(2.55)

1 + (т 1 + Та1 +ТБУ)Р 1 + ТиР

Как следствие, изображение по Лапласу (2.47) выходного напряжения ОУ принимает вид

ивых(Р) _ , Евх(Р)2 2 , (2.56)

1 + NcKo 1 + + ф2 , _ тз +т£1 _ тз + Т1 +та1 +ТБУ _2 _ ТзТ£1 _ Тз(Т1 +Та1 +ТБу)

где Ц _ _ Ц _ _

д 1 1+N^0 1+NcKo , 2 1+N^0 1+NcKo .

Таким образом, в первом приближении можно считать, что при малых постоянных времени в формуле (2.56)

тт ,, N Е (Р)

ивых(Р) "Н^, (2.57)

1 + N 1 + ТзквР

т _тз + Т + Та1 + ТБУ « 4тз

где зкв 1+Nc ~1+Nc .

Следовательно, при рассматриваемых допущениях переходные процессы в ОУ описываются уравнениями, подобными (2.52), (2.53), (2.54). Однако, эквивалентная постоянная времени т зкв в формуле (2.57) в несколько раз больше, чем т3 в формуле (2.51)

(тэкв >тэ). Это необходимо учесть при оценке максимальной скорости нарастания выходного напряжения ОУ по формулам (2.53), (2.54): SRmax ^6000 В/мкс и SRср ^2500 В/мкс.

2.7.2 СBJT ОУ с тремя токовыми зеркалами

Предлагаемые в диссертации дифференцирующие цепи коррекции [48] могут существенно повысить быстродействие типового ОУ с тремя токовыми зеркалами (Рис. 2.45). Схема Рис. 2.45а содержит основной входной каскад (ДК1), токовые зеркала (ПТ1-ПТ3), буферный усилитель (БУ) и цепь RC-коррекции (Ск1, Ri), обеспечивающую устойчивость ОУ.

Основная идея введения нелинейной дифференцирующей RC-коррекции состоит в подключении к исходной схеме классического ОУ [48] специального корректирующего дифференциального каскада (ДК2) и дифференцирующей емкости Ск2. Такая «добавка» практически не изменяет многие малосигнальные динамические и основные статические параметры ОУ. Статический ток дополнительного дифференциального каскада ДК2 может измеряться микроамперами.

На Рис. 2.45б представлена обобщенная функциональная схема ОУ Рис. 2.45а, которая, однако, недостаточно полно отражает работу ОУ Рис. 2.45 а на малом сигнале - здесь дифференцирующее звено (ДЦК) не имеет зоны нечувствительности. В реальной схеме Рис. 2.45а она имеется.

(а)

(б)

Рисунок 2.45 - Схема ОУ с дифференцирующим конденсатором Ск2 и

его функциональная схема

Отличительной особенностью ОУ, схема которого приведена на Рис. 2.45а, состоит в том, что выходной ток ^ драйвера емкости коррекции (ДСк1) (см. Рис. 2.45б) при Ск2=0 не превышает 1тах=210, если ивх<игр~2фТ«52 мВ [48], где фТ - температурный потенциал. При Ск2 ^0 и при большом сигнале (ивх»игр) во время переходного процесса к току !-тах 210 добавляется ток 1С2(+) через корректирующий конденсатор Ск2, пропорциональный производной от напряжения ивх между входами ОУ. Как следствие, при большом сигнале существенно возрастает скорость перезаряда основного конденсатора Ск1, формирующего частоту единичного усиления ОУ на малом сигнале. При этом Ск2 не влияет на малосигнальные параметры ОУ, так как характеристика передачи дифференцирующего звена (ДЦК) является нелинейной - его выходной ток 1С2() равен нулю, если ивх < Игр.

В соответствии с Рис. 2.45б рассматриваемый в диссертации ОУ [49] в схеме с

отрицательной обратной связью включает модифицированный драйвер емкости коррекции

*

ДСк , состоящий из параллельно включенных классического нелинейного драйвера ДСк1, дифференцирующей цепи ДЦК и буферного усилителя БУ. Основная особенность ДСк*, как отмечалось выше, состоит в том, что на малом сигнале дифференцирующий конденсатор Ск2 практически не влияет на работу ОУ, а на большом сигнале, когда VT2 и VT3 (Рис. 2.45а) запираются, он дифференцирует входное напряжение и формирует большой ток перезаряда емкости Ск1.

Все элементы ОУ с дифференцирующей цепью коррекции (Рис. 2.45б), кроме нелинейного элемента драйвера ДСк1, являются линейными и описываются следующими уравнениями:

ивх ее (0-ивых (4 ивых КБуи ¡с2 (0'+ 1К1 М __ ¡д (0 __ ^ (ивх )+ ¡С1(4

icl (t) = C1duBX (t)/ dt, iC2 (t)= C2du E(t)/ dt, iRl (t) = u E(t )/ Ri (2.58)

где U - напряжение на RC-цепочке CKlRi.

При Ск2 = 2пФ и указанных выше значениях других параметров значение t1 = 0,02 мкс. Из математического анализа, представленного в авторских публикациях диссертанта [48-50], следует, что выходное напряжение ОУ с дифференцирующей цепью коррекции достаточно быстро достигает некоторого значения, которое определяется соотношением емкостей конденсаторов Ск1 и Ск2, а также значением входного напряжения Ec.

Результаты компьютерного моделирования практических схем микромощных ОУ для современных технологических процессов (SiGe, CMOS, BiJFET, BJT) показывают, что их SR лежит в пределах 2000 - 10000 В/мкс. Взаимосвязь SR и дифференцирующей емкости Ск2 коррекции BJT/JFET характеризует таблица 2.4.

Таблица 2.4 Взаимосвязь SR и дифференцирующей ёмкости коррекции Ск2 при Ск1=3пФ для t=-190°C

№ Ёмкость конденсатора Сс2 Передний фронт SR, В/мкс Задний фронт SR, В/мкс

1 1пФ 3,18 3,15

2 2пФ 3,32 3,32

3 5пФ 344,8 4,09

4 10пФ 2553,1 1610,73

5 30пФ 3529,4 2637,36

6 50пФ 4137,9 3529,41

Таким образом, разработанная архитектура ОУ [49] со специальной нелинейной дифференцирующей RC цепью коррекции позволяет обеспечить повышенные значения максимальной скорости нарастания выходного напряжения в режиме большого сигнала. Особенность ОУ данного класса - возможность работы входного каскада в режиме микротоков.