Микромощные АЦП для многоканальных устройств сбора данных и систем на кристалле тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат наук Бутузов, Владимир Алексеевич

• Бутузов, Владимир Алексеевич
• кандидат наук
• 2014

Оглавление диссертации кандидат наук Бутузов, Владимир Алексеевич

СОДЕРЖАНИЕ

ВВЕДЕНИЕ

1. СПОСОБЫ ПОСТРОЕНИЯ И ХАРАКТЕРИСТИКИ АЦП

2. ПРОЕКТИРОВАНИЕ АЦП ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ

2.1. Проектирование конденсаторной матрицы ЦАП в составе АЦП последовательного приближения

2.1.1 Анализ влияния топологических параметров конденсаторной матрицы ЦАП в составе АЦП последовательного приближения на линейность его передаточной характеристики

2.1.1.1 Анализ погрешностей

2.1.1.2 Влияние геометрии матрицы на погрешность нелинейности АЦП

2.1.2 Методика проектирования ЦАП на переключаемых конденсаторах в составе АЦП последовательного приближения

2.1.2.1 Проектирование топологии матрицы

2.1.2.2 Тестирование ЦАП на основе конденсаторной матрицы

2.2. Проектирование компараторов

2.2.1 Компараторы в составе АЦП разрядностью 10 бит и 14 бит

2.2.2 Компараторы в составе быстродействующего АЦП разрядностью 9 бит

2.3 Выводы

3. ПРИМЕРЫ ПРОЕКТИРОВАНИЯ АЦП

3.1. Разработка СФ-блока АЦП конвейерного типа

3.1.1 Архитектура АЦП

3.1.2 Схема удвоения частоты

3.1.3 Проектирование топологии АЦП

3.1.3.1 Технологический базис

3.1.3.2 Планирование топологии каскадов

3.1.3.3 Согласованный массив конденсаторов

3.1.3.4 Проектирование топологии ОУ

3.1.3.5 Проектирование шин

3.1.3.6 Общая топология АЦП

3.1.4 Результаты тестирования АЦП

3.2. Разработка АЦП последовательного приближения для датчика давления

3.2.1 Описание специализированной ИМС для датчика давления

3.2.2 Архитектура и принцип работы АЦП

3.2.3 Проектирование регистра последовательного приближения

3.2.4 Проектирование компаратора

3.2.5 Проектирование ЦАП на основе конденсаторной матрицы

3.2.5.1 Конденсаторная матрица

3.2.5.2 Ключи

3.2.6 Проектирование топологии АЦП

3.2.7 Тестирование изготовленного образца АЦП

3.2.7.1 Описание измерительного стенда и методики измерений

3.2.7.2 Результаты измерений

3.2.8 Проектирование матрицы для перспективной версии АЦП

3.3. Разработка АЦП для преобразования сигналов кремниевых фотоумножителей

3.3.1 Архитектура ИМС

3.3.2 Архитектура АЦП

3.3.3 Проектирование регистра последовательного приближения

3.3.4 Проектирование компаратора

3.3.5 Проектирование ЦАП на основе матрицы конденсаторов

3.3.5.1 Матрица конденсаторов

3.3.5.2 Ключи

3.3.5.3 Результат моделирования ЦАП на основе конденсаторной матрицы

3.3.6 Разработка источника опорных напряжений

3.3.7 Проектирование топологии АЦП

3.3.8 Результаты моделирования АЦП

3.4 Выводы

ЗАКЛЮЧЕНИЕ

СПИСОК ЛИТЕРАТУРЫ

СПИСОК СОКРАЩЕНИЙ

Приложение А. Свидетельство о Государственной регистрации топологии интегральной микросхемы № 2010630091

Приложение Б. Акт о внедрении результатов диссертации в ФГУП ВНИИА им. Н. Л. Духова

Приложение В. Свидетельство о Государственной регистрации топологии интегральной микросхемы № 2012630037

Приложение Г. Акт о внедрении результатов диссертации в SARAD GmbH

Введение диссертации (часть автореферата) на тему «Микромощные АЦП для многоканальных устройств сбора данных и систем на кристалле»

ВВЕДЕНИЕ

Актуальность темы

Интегральные микросхемы (ИМС) аналого-цифровых преобразователей (АЦП) находят широкое применение в радиоэлектронной аппаратуре, а их проектирование является традиционной задачей производителей ИМС и разработчиков сложно-функциональных блоков (СФ-блоков) больших интегральных схем (БИС) типа «система на кристалле» (СнК). Микросхемы АЦП производятся и разрабатываются многими зарубежными компаниями и рядом отечественных предприятий и центров проектирования БИС.

К ведущим зарубежным производителям АЦП можно отнести компании Analog Devices, Linear Technologies, Texas Instruments, Maxim Integrated, ST Microelectronics, NXP Semiconductors. Среди отечественных производителей микросхем АЦП и блоков АЦП в составе микроконтроллеров и СнК можно отметить ОАО «НИИМЭ и Микрон», ЗАО «ПКК Миландр», ОАО «Ангстрем», ОАО НПЦ «ЭЛВИС» (г. Москва, Зеленоград), ОАО «НИИМА «Прогресс», ОАО НПП «САПФИР» (г. Москва), ОАО «НИИЭТ» (г. Воронеж). Многие центры проектирования БИС и группы разработчиков в университетах и других организациях также ведут работы по созданию специализированных микросхем АЦП и СФ-блоков АЦП для СнК различного назначения. Научно-исследовательские работы (НИР) в этом направлении проводятся на кафедре микро- и наноэлектроники НИЯУ МИФИ, где были разработаны микросхемы и СФ-блоки специализированных АЦП. В этих работах использованы результаты данного диссертационного исследования. Особенность разработанных микросхем и СФ-блоков в том, что они являются специализированными устройствами и ориентированы на применение в составе многоканальных БИС, содержащих большое число АЦП, и в составе СнК для преобразования сигналов датчиков в аппаратуре с ограниченными энергоресурсами.

В многоканальных системах широко используются АЦП с аналоговым коммутатором (мультиплексором) на входе. Вместе с тем, в ряде областей нашли применение многоканальные устройства на базе БИС с архитектурой «АЦП на канал» и цифровым мультиплексированием на выходе. К таким устройствам можно отнести детекторные системы регистрации потоков частиц в физике высоких энергий и медицине, системы считывания сигналов фотоприемных матриц, а также системы сбора данных с одновременной выборкой отсчетов сигналов в нескольких каналах. Альтернативным способом построения таких устройств является использование архитектуры с аналоговыми трактами, содержащими устройства выборки-хранения (УВХ) или амплитудные (пиковые) детекторы в каждом канале. Один АЦП может обслуживать несколько каналов, используя ту или иную систему опроса. Такое построение не исключает применения БИС с несколькими каналами АЦП. Более того, обе части - тракты предварительной аналоговой обработки и блоки АЦП, каждый из которых может обслуживать один или несколько каналов, могут быть интегрированы в одной БИС. В настоящее время производятся микросхемы, содержащие от 8 до 256 каналов аналоговой обработки, мультиплексируемых на входы от 1 до 16 блоков АЦП.

Проектирование специализированных многоканальных АЦП имеет ряд особенностей по сравнению с проектированием микросхем АЦП общего применения для промышленной автоматизации, измерительной техники, связи и других областей. Например, часто оказываются ослабленными требования к быстродействию, особенно если АЦП есть в каждом канале, а поток сигналов случайный, с относительно низкой средней интенсивностью, что характерно для ряда детекторных систем, используемых в экспериментах в области физики высоких энергий. Достаточно редко требуется быстродействие выше 10 Мвыб/с, что на порядок меньше, чем быстродействие АЦП, которые применяются в современных системах связи. Еще ниже требования к быстродействию специализированных АЦП для многоканальных систем считывания сигналов линейных и матричных

фотоприемников сцинтилляционных детекторов, применяемых в приборах экологического контроля и в медицинской аппаратуре (от 100 до 500 квыб/с на канал).

Также часто оказываются ослабленными требования к точности рассматриваемых специализированных АЦП по сравнению с типовыми микросхемами АЦП, применяемыми в промышленности, связи, специальной технике и других областях. Во многих многоканальных детекторных системах для физических экспериментов требуемая разрядность АЦП составляет 6-9 бит, в системах считывания сигналов фотодетекторов типовая разрядность АЦП составляет 8-10 бит.

Ослабление требований по быстродействию и точности для рассматриваемых АЦП сопровождается существенным усилением требований к уровню энергопотребления, который часто становится критически значимым фактором при проектировании таких устройств. Например, в аппаратуре для физических экспериментов при числе каналов считывания более миллиона, лимит потребляемой мощности одного канала составляет величину порядка 1 мВт, поэтому потребляемая мощность АЦП группы каналов ограничена уровнем порядка 10 мВт. Требования к уровню энергопотребления специализированных АЦП в составе СнК для устройств с удаленными датчиками в транспортных сетях, системах экологического мониторинга и других системах с автономным питанием, еще более строгие. Для них лимит потребляемой мощности АЦП обычно не превышает 1 мВт.

Другими особенностями специализированных многоканальных АЦП по сравнению с микросхемами АЦП общего применения являются более жесткие ограничения на величину занимаемой площади на чипе, количество внутренних контактных площадок и доступных внешних выводов, приходящихся на один блок АЦП.

Методы проектирования рассматриваемых специализированных АЦП также имеют ряд особенностей по сравнению с методами проектирования АЦП общего применения, в которых получение высоких значений

качественных показателей может достигаться путем использования цифровой автокалибровки, заводской подстройки прецизионных элементов, подключением внешних настраиваемых компонентов. Для рассматриваемых АЦП эти способы не могут быть использованы в полной мере из-за ограничений на площадь, что не позволяет поместить процессорный модуль и память для автокалибровки в каждом канале, не позволяет разместить подстраиваемые элементы, требующие дополнительной площади и дополнительных контактов.

Кроме того, индивидуальная настройка многих АЦП в составе БИС, имеющих ограниченное число внешних контактов, требует введения в состав микросхемы модуля периферийного сканирования аналоговых блоков,, что не всегда оправдано. Желательно, чтобы высокий процент выхода годных микросхем, содержащих рассматриваемые специализированные АЦП, достигался без дополнительной калибровки и подстройки элементов (или с минимальным числом настроечных элементов), возможно, ценой некоторого снижения точности и быстродействия по сравнению с микросхемами АЦП для других областей применения.

Если необходимо включить микромощный АЦП в состав СнК с процессорным модулем, то при наличии необходимых вычислительных ресурсов и площади на чипе может быть использован СФ-блок увеличенной до 12 — 14 бит разрядности. Для калибровки в этом случае используется процессорный модуль, который способен выполнять также дополнительные функции, например, коммуникационного контроллера.

Методы проектирования рассматриваемых специализированных микросхем не направлены на достижение предельных показателей точности и быстродействия. Должно обеспечиваться необходимое сочетание точностных и динамических параметров при ограничениях на потребляемую мощность, занимаемую площадь и число внешних выводов, с учетом свойств компонентов, доступных в используемом технологическом процессе.

Выбор типов АЦП для решения поставленных задач является традиционным. В многоканальных БИС детекторной электроники для физических экспериментов, реализуемых по технологиям с проектными нормами 0,18 мкм и более, обычно используют АЦП конвейерного типа. В многоканальных БИС и СнК, предназначенных для применений с меньшими требованиями к быстродействию, применяют АЦП поразрядного взвешивания (последовательного приближения) с цифро-аналоговыми преобразователями (ЦАП) на базе матриц переключаемых конденсаторов. В классе устройств средней точности и быстродействия КМОП АЦП последовательного приближения имеют преимущество в энергопотреблении по сравнению с конвейерными и дельта-сигма АЦП.

Проектированию микросхем АЦП посвящено чрезвычайно большое число работ отечественных и зарубежных авторов. Представлены все уровни типового маршрута разработки и верификации с использованием современных средств автоматизированного проектирования (САПР) — системный (поведенческий), схемный (компонентный) и физический (конструктивно-топологический). Много работ посвящено методам снижения потребляемой мощности КМОП АЦП конвейерного типа и особенностям схемотехники микромощных КМОП АЦП последовательного приближения.

Близким к данному исследованию по предметной области и тематике является ряд диссертационных работ, выполненных в НИЯУ МИФИ.

В диссертации Д.Л. Осипова «Применение поведенческих моделей для проектирования сложно-функциональных блоков аналого-цифровых преобразователей» (2013 г.) предложена поведенческая модель ЦАП на основе переключаемых конденсаторах, но не рассматриваются вопросы проектирования ЦАП. В диссертации A.C. Гуменюка «Аналого-цифровые преобразователи конвейерного типа с пониженной потребляемой мощностью» (2009 г.) рассмотрены вопросы снижения энергопотребления конвейерных АЦП и предложен метод совместного использования компараторов смежными каскадами конвейера, но не рассмотрен способ

формирования дополнительного тактового сигнала удвоенной частоты, необходимого для реализации предложенного метода. В диссертациях A.C. Силаева «Аналого-цифровые микроэлектронные устройства амплитудной обработки сигналов микрополосковых детекторов» (2010 г.), А.Д. Клюева «Методы и средства обработки сигналов многоканальных детекторов устройствами, управляемыми потоком данных» (2010 г.) и В.В. Шумихина «Маломощные амплитудные тракты КМОП интегральных микросхем для микрополосковых детекторов» (2013 г.), исследованы различные аспекты построения трактов многоканальных систем для физических экспериментов, но в них не затрагиваются вопросы проектирования АЦП.

Среди множества зарубежных работ по рассматриваемой тематике следует отметить работы М. Idzik, К. Swientek и Т. Fiutowski (AGH, Польша), в которых рассмотрены микромощные АЦП для электроники физических экспериментов. Однако в них отсутствует теоретический анализ влияния параметров топологии на характеристики АЦП.

Таким образом, несмотря на большое число работ, посвященных общим вопросам проектирования КМОП АЦП, практически отсутствуют работы, в которых были бы собраны и обобщены собраны и обобщены данные по методам схемного и топологического проектирования, ориентированным на разработку микромощных АЦП для многоканальных БИС и систем на кристалле, учитывающим их специфику и комплекс особых требований к таким специализированным микросхемам.

Вопросам исследования, обобщения и развития методов схемного и топологического проектирования микромощных АЦП для многоканальных БИС и систем на кристалле посвящено данное диссертационное исследование. Его конечной целью является повышение уровня функциональной интеграции, то есть увеличения числа выполняемых функций ИМС, и на базе этого улучшение электрических и массогабаритных характеристик электронной аппаратуры с ограниченными энергоресурсами.

Цель и задачи диссертации

Цель диссертации заключается в повышении уровня функциональной интеграции электронной аппаратуры с ограниченными энергоресурсами на основе развития схемотехнических и конструктивно-топологических методов проектирования микромощных АЦП для многоканальных БИС и систем на кристалле.

Достижение этой цели требует решения следующих основных задач:

1. Выявление особенностей специализированных микромощных АЦП для многоканальных БИС и систем на кристалле, выполненных по КМОП технологии, с точки зрения набора характеристик, способов построения и маршрута проектирования.

2. Выявление элементов, определяющих линейность КМОП АЦП последовательного приближения, наиболее массовых среди микромощных АЦП. Теоретический анализ влияния топологических параметров конденсаторных матриц ЦАП на линейность АЦП последовательного приближения.

3. На основе теоретического анализа влияния топологических параметров конденсаторных матриц на линейность АЦП, разработка методика проектирования топологии матриц, нацеленной на достижение необходимой точности АЦП при заданных ограничениях на размеры массива конденсаторов конструктивно-топологическими методами без использования автокалибровки.

4. Анализ влияния схемной реализации и топологии регенеративного выходного каскада КМОП компараторов на снижение их разрешающей способности из-за эффекта воздействия помехи от тактового сигнала на вход каскада, разработка способов минимизации этого эффекта.

5. Разработка блока удвоения тактовой частоты минимальной площади и энергопотребления для конвейерных АЦП, в которых используется метод снижения потребляемой мощности путем совместного использования компараторов смежными каскадами конвейера.

Научная новизна

1. Для АЦП последовательного приближения на основе матриц переключаемых конденсаторов впервые получены аналитические соотношения, устанавливающие связь между величиной нелинейности и топологическими параметрами массива конденсаторов, которые позволили создать основу новой формализованной методики проектирования конденсаторных матриц.

2. Разработана новая методика проектирования матриц конденсаторов в АЦП последовательного приближения, которая позволяет при заданных ограничениях на размер матриц обеспечить необходимый уровень точности или уровень точности близкий к максимально-возможному без использования автокалибровки АЦП.

3. Установлено, что в компараторах с автоматической коррекцией смещения нуля существенным фактором, ограничивающим повышение разрешающей способности, становится влияние помехи, воздействующей на вход регенеративного каскада при подаче на него тактовых импульсов. Впервые получены аналитические оценки, которые устанавливают связь между размерами транзисторов каскада, статистическим разбросом топологических и физических параметров и уровнем помехи, вызывающим ложное срабатывание компаратора, позволяющие путём оптимизации параметров схемы регенеративного каскада повысить помехозащищенность и, как следствие, разрешающую способность компаратора.

Практическая значимость работы

1. Разработанная методика проектирования матриц конденсаторов в АЦП последовательного приближения позволяет минимизировать размеры массива конденсаторов без использования автокалибровки при обеспечении необходимой точности АЦП разрядностью до 14 бит. Это дает возможность увеличить число каналов в БИС, содержащих несколько АЦП, и уменьшить размер, занимаемый блоками АЦП, в составе СнК.

2. Предложенные схемно-топологические способы повышения помехозащищенности выходного каскада компаратора, позволяют более целенаправленно проводить проектирование, предварительную оптимизацию параметров схемы, в 3 - 5 раз снизить степень влияния помехи и тем самым повысить разрешающую способность компаратора.

3. Предложенный метод удвоения частоты импульсной последовательности со скважностью равной двум, обеспечивающий необходимую точность без использования фазовой автоподстройки частоты (ФАПЧ), позволяет более чем на порядок уменьшить площадь блока удвоителя частоты и его потребляемую мощность по сравнению с реализацией на базе ФАПЧ. Он может быть применен для построения схем тактирования компараторов конвейерных АЦП, где используется способ снижения энергопотребления путем совместного использования части блоков компараторов смежными каскадами конвейера.

4. Разработана топология и схемные решения ряда блоков КМОП и БиКМОП микросхем с низким уровнем энергопотребления: 9-битного АЦП с быстродействием 20 Мвыб/с и потребляемой мощностью 9 мВт, 14-битного АЦП с быстродействием 30 квыб/с и потребляемой мощностью 1 мВт, 10-канального 10-битного АЦП с быстродействием 100 квыб/с и потребляемой мощностью 0,3 мВт на канал. Они нашли практическое применение при создании СнК для перспективных датчиков давления и нового поколения устройств обработки сигналов матриц кремниевых фотоумножителей.

На защиту выносятся следующие положения

1. Методика проектирования матрицы конденсаторов в АЦП последовательного приближения, позволяющая при заданных ограничениях на размер матриц обеспечить необходимый уровень точности или уровень точности близкий к максимально-возможному без использования автокалибровки АЦП.

2. Метод повышения точности КМОП компараторов путем минимизации уровня помехи от тактового импульса на входе регенеративного каскада.

3. Метод удвоения тактовой частоты импульсной последовательности со скважностью равной двум, обеспечивающий высокую точность без использования ФАПЧ.

4. Конструктивно-топологическая реализация СФ-блока АЦП разрядностью 9 бит с низким уровнем энергопотребления по технологии КМОП 0,18 мкм. Схемная и топологическая реализация микромощного АЦП разрядностью 14 бит в составе специализированной БИС по технологии БиКМОП 0,35 мкм. Схемная и топологическая реализация БИС, содержащей 10 микромощных АЦП разрядностью 10 бит, опорный источник и блок памяти, по технологии КМОП 0,35 мкм.

Реализация и внедрение результатов работы

Целью проектирования СФ-блока 9-битного быстродействующего АЦП с низким уровнем энергопотребления было использование его в составе специализированной БИС для многоканальных систем считывания сигналов кремниевых микрополосковых детекторов в станциях траекторных измерений для эксперимента СВМ. Международный эксперимент СВМ (Compressed Baryonic Matter) по изучению материи в экстремальных состояниях, в котором участвует ряд российских организаций, планируется к проведению на ускорителе Европейского центра по исследованию ионов и антипротонов (ФАИР).

Участие в работе автора диссертации заключалось в создании топологии конвейерного АЦП, входящего в состав специализированной БИС, и в разработке схемы удвоения тактовой частоты АЦП. Наличие в устройстве такой схемы исключило необходимость использования двух источников тактового сигнала: одного для тактирования всего АЦП с частотой взятия отсчетов и другого для тактирования совместно используемых смежными каскадами конвейера блоков компараторов - с удвоенной частотой.

Прототип БИС, включающий разработанный 9-битный АЦП с источником опорного напряжения, спроектирован и изготовлен в тестовой версии по КМОП технологии аналого-цифровых ИМС с проектной нормой 0,18 мкм на фабрике UMC (Тайвань). В соавторстве получено свидетельство о государственной регистрации топологии интегральной микросхемы №2010630091 (приложение А).

Результаты диссертации в части проектирования 14-битного АЦП последовательного приближения использованы при проведении НИОКР «Разработка специализированной микросхемы ASIC для датчика давления и исследование её параметров» в рамках совместных работ НИЯУ МИФИ с ФГУП «Всероссийский научно-исследовательский институт автоматики им. H.JT. Духова» (Москва).

Материалы диссертации включены в итоговый отчёт по НИОКР ФГУП ВНИИА. Получен акт о внедрении (приложение Б). Основные результаты внедрения заключаются в следующем: предложены методы конструктивно-топологической реализации высокоточных и согласованных элементов, которые применены при разработке входящего в состав АЦП блока цифро-аналогового преобразователя на основе матриц переключаемых конденсаторов с двоично-взвешенными емкостями; разработаны схемные решения и выполнено топологическое проектирование основных блоков АЦП, в частности, компаратора, аналоговых переключателей и регистра последовательного приближения, которые позволили разработать аналого-цифровой преобразователь поразрядного взвешивания, удовлетворяющий поставленным требованиям по массогабаритным, электрическим и эксплуатационным параметрам, а также жестким ограничениям по уровню потребляемого тока.

Специализированная микросхема, содержащая микромощный АЦП, изготовлена по БиКМОП технологии с проектной нормой 0,35 мкм на фабрике AMS (Австрия). В соавторстве получено свидетельство о

государственной регистрации топологии интегральной микросхемы №2012630037 (приложение В).

Результаты диссертационного исследования в части проектирования многоканальных БИС использованы при разработке специализированной микросхемы для обработки сигналов с матриц кремниевых фотоумножителей. Разработанный прототип БИС для матриц со структурой 3x3 ячеек фотоумножителей, имеет 9 основных каналов и один вспомогательный канал с 10-битным АЦП в каждом из каналов. Помимо десяти АЦП последовательного приближения БИС содержит также источник опорного напряжения, буферное запоминающее устройство типа FIFO на 16 ячеек 16-битных слов, последовательный коммуникационный порт и отладочный порт.

Микросхема разработана для реализации по КМОП технологии с проектной нормой 0,35 мкм фабрики X-FAB.

Компания SARAD GmbH (Дрезден, Германия) планирует использовать ее в своих портативных приборах для экологического мониторинга. Получен акт о внедрении (приложение Г).

Далее диссертация организована следующим образом.

Первый раздел имеет обзорный характер. В нем рассмотрены известные принципы построения основных типов АЦП и наряду с этим отмечаются особенности использования таких преобразователей в микромощных и многоканальных устройствах. Приводятся данные о параметрах современных микросхем АЦП отечественных и зарубежных производителей. Эти данные приводятся лишь для тех микросхем, которые можно условно отнести к устройствам с низким уровнем энергопотребления и многоканальным АЦП. Обзор показал, что в устройствах средней точности и быстродействия целесообразно использовать АЦП последовательного приближения, а быстродействующих системах - конвейерные преобразователи с АЦП в каждом канале. Рассмотрены проблемы и задачи, связанные с проектированием многоканальных АЦП, с акцентом на

проектирование специализированных АЦП последовательного приближения, что обусловлено спецификой областей применения, для которых разработаны АЦП с использованием результатов диссертационного исследования.

Дано сравнение разработанных АЦП с другими серийными и перспективными АЦП различных производителей, в том числе с использованием типовых обобщенных показателей качества АЦП.

Второй раздел посвящен проектированию АЦП последовательного приближения с традиционной архитектурой. Основными блоками таких АЦП являются цифро-аналоговый преобразователь (ЦАП) на базе матрицы переключаемых конденсаторов с двоично-взвешенными емкостями, компаратор и цифровой автомат - регистр последовательных приближений. Последний из указанных блоков, как правило, выполняется с использованием типовых схемных решений и поэтому в данной работе рассматривается только в примерах реализации разработанных АЦП.

Первая часть второго раздела посвящена проектированию конденсаторной матрицы ЦАП. Проводится анализ влияния топологических параметров конденсаторов на линейность его передаточной характеристики. Представлена методика проектирования конденсаторной матрицы, направленная на минимизацию площади, занимаемой конденсаторной матрицей при обеспечении необходимого уровня точности. Применение этой методики и предложенного способа компенсации паразитных емкостей позволяет во многих случаях отказаться от цифровой коррекции погрешностей АЦП последовательного приближения.

Вторая часть раздела посвящена проектированию компаратора с автоматической коррекцией смещения нуля для АЦП последовательного приближения. Главное внимание уделено вопросам обеспечения точности при наличии технологического разброса параметров элементов, а также исследованию возможности ложного срабатывания компаратора из-за

помехи от регенеративного каскада, и способам уменьшения влияния этой помехи.

Проведён теоретический анализ и получены аналитические оценки, которые устанавливают связь между размерами транзисторов каскада, статистическим разбросом топологических и физических параметров и уровнем помехи, вызывающим ложное срабатывание компаратора. Предложены способы уменьшения влияния такой помехи. Приведено описание компараторов, которые были использованы при проектировании 14-битного и 10-битного АЦП последовательного приближения, а также 9-битного конвейерного АЦП.

В третьем разделе даны примеры проектирования специализированных АЦП для многоканальных устройств и систем на кристалле.

В первой части раздела описывается проектирование топологии микромощного быстродействующего конвейерного АЦП разрядностью 9 бит для многоканальных систем считывания сигналов кремниевых микрополосковых детекторов в станциях траекторных измерений для эксперимента СВМ. Рассмотрены основные принципы топологического проектирования аналого-цифровых устройств. Предлагается схема удвоения тактовой частоты для конвейерных АЦП, использующих метод совместного использования компараторов смежными каскадами конвейера. Такая схема исключает необходимость использования внешнего источника удвоенной частоты для тактирования АЦП или использования ФАПЧ для формирования управляющих сигналов.

Список литературы диссертационного исследования кандидат наук Бутузов, Владимир Алексеевич, 2014 год

СПИСОК ЛИТЕРАТУРЫ

1. Гитис Э.И. Преобразователи информации для электронных вычислительных устройств. 3-е изд. - М.: Энергия, 1975. - 448 с.

2. Гитис Э.И., Пискулов Е.А. Аналого-цифровые преобразователи. - М.: Энергоиздат, 1981. - 360 с.

3. Преобразователи информации в аналого-цифровых вычислительных устройствах и системах. / Под ред. Г.М. Петрова. - М.: Машиностроение, 1973.-360 с.

4. Шляндин В.М. Цифровые измерительные преобразователи и приборы. — М.: Высшая школа, 1973. - 280 с.

5. Бахтиаров Г.Д., Малинин В.В., Школин В.П. Аналого-цифровые преобразователи. / Под ред. Г.Д. Бахтиарова. - М.: Сов. радио, 1980. — 280с.

6. Микроэлектронные цифро-аналоговые и аналого-цифровые преобразователи информации. / Под ред. В.Б. Смолова. - Л.: Энергия, 1976.-336 с.

7. Вопросы проектирования преобразователей формы информации. / Под ред. А.И. Кондалева. - Киев: Наукова думка, 1977. - 242 с.

8. Балакай В.Г., Крюк И.П., Лукьянов Л.М. Интегральные схемы аналого-цифровых и цифро-аналоговых преобразователей. / Под ред. Л.М. Лукьянова. - М.: Энергия, 1978. - 256 с.

9. Федорков Б.Г., Телец В.А. Микросхемы ПАП и АЦП: функционирование, параметры, применение. - М.: Энергоатомиздат, 1990. - 320 с.

Ю.Эннс В.И., Кобзев Ю.М. Проектирование аналоговых КМОП микросхем. Краткий справочник разработчика. / Под. ред. В.И. Эннса. - М.: Горячая линия-Телеком, 2005. - 454 с.

11.Аналого-цифровое преобразование. / Под. ред. Уолта Кестера. — М.: Техносфера, 2007. - 1016 с.

12. Van de Plassche R. CMOS Integrated Analog-to-Digital and Digital-to-Analog Converters. 2nd Edition. - Kluwer Academic Publishers, 2003.

13.Razavi B. Principles of Data Conversion System Design. - IEEE Press, 1995.

14.Razavi B. Design of Analog CMOS Integrated Circuits. - McGraw-Hill, 2000.

15.Analysis and Design of Analog Integrated Circuits. / Gray P.R., Hurst P.J., Lewis S.H., Meyer R.G. Fourth Edition. - J. Wiley and Sons, Inc., 2001.

16.Baker R.J. CMOS Circuit Design, Layout, and Simulation. Third Edition. -IEEE Press, J. Wiley and Sons, Inc., 2010.

17.Pelgrom M.J.M. Analog-to-Digital Conversion. Second Edition. - Springer Science, 2013.

18.Агрич Ю.В., Лифшиц В.Б. Архитектура быстродействующих конвейерных АЦП, оптимизированная под современные субмикронные технологии // Проблемы разработки перспективных микро- и наноэлектронных систем - 2010. Сб. трудов / Под общ. ред. академика РАН А.Л. Стемпковского. - М.: ИППМ РАН, 2010. С. 497-502.

19.Агрич Ю.В., Лифшиц В.Б. Быстродействующий конвейерный АЦП с малым энергопотреблением // Проблемы разработки перспективных микро- и наноэлектронных систем - 2012. Сб. трудов / Под общ. ред. академика РАН А.Л. Стемпковского. - М.: ИППМ РАН, 2012. С. 362-367.

20.Рогаткин Ю.Б. Алгоритмическая модель аналого-цифрового преобразователя конвейерного типа //Микроэлектроника, 2007. Т. 36. №5. С. 345-350.

21.Van Roermund А.Н.М., Baschirotto A., Steyaert М. Nyquist AD Converters, Sensor Interfaces, and Robustness. - Springer Science, 2013.

22.Louwsma S., van Tuijl Ed, Nauta B. Time-Interleaved Analog-to-Digital Converters. - Springer Science, 2011.

23.Zajao A., de Dyvez J.P. Low-Power High-Resolution Analog to Digital Converters. Design, Test and Calibration. — Springer Science, 2011.

24.Yao L., Steyaert M., Sansen W. Low-Power Low-Voltage Sigma-Delta Modulators in Nanometer CMOS. - Springer Science, 2009.

25.Van der Ploeg H., Nauta B. Calibration Techniques in Nyquist AD Converters. — Springer Science, 2006.

26.Tlelo-Cuautle E. Integrated Circuits for Analog Signal Processing. - Springer Science, 2013.

27.Hastings A. The Art of Analog Layout. 2nd Edition. - Prentice Hall, 2005.

28.Saint Ch., Saint J. 1С Layout Basics. A practical Guide. - McGraw-Hill, 2002.

29.Clein D. CMOS 1С Layout Concepts, Methodologies, and Tools. — Newnes, 2000.

30.Линейные схемы. Руководство по проектированию. / Под. ред. X. Цумбалена. - Москва: Техносфера, 2011. - 1128 с.

31.Никамин В.А. Аналого-цифровые и цифро-аналоговые преобразователи. Справочник. - СПб: КОРОНА принт; М: «Альтекс-А», 2003. - 224 с.

32.Немудров В., Мартин Г. Системы-на-кристалле. Проектирование и развитие. — М.: Техносфера, 2004. - 216 с.

33.Бочаров Ю.И., Гуменюк А.С., Симаков А.Б., Шевченко П.А. Проектирование БИС класса «система на кристалле». - М.: МИФИ, 2008. 188 С.

34.Марцинкявичюс А.Й.К, Багданскис Э.А.К., Р.Л. Пошюнас Р.Л. Быстродействующие интегральные микросхемы ЦАП и АЦП и измерение их параметров. - М.: Радио и связь, 1988. - 224 с.

35.Sandner Chr., Clara М., Santner A., Hartig Th., Kuttner F. A 6bit, 1.2GSps Low-Power Flash-ADC in 0.1 Зцгп Digital CMOS. / Proceedings of Design, Automation and Test in Europe Conference (DATE'05). - 2005. - Vol. 3. - P. 223-226.

36.Mulder J., Ward Chr. M., Chi-Hung Lin, et al. A 21-mW 8-b 125-MSample/s ADC in 0.09-mm2 0.13-jam CMOS. // IEEE J. of Solid-State Circuits. - 2004. -Vol. 39.-N 12.-P. 2116-2125.

37.Гуменюк A.C., Бочаров Ю.И. Оптимизация конструктивных и энергетических параметров конвейерных КМОП АЦП. // Chip News. -2009.-№ 1 (136).-С. 29-32.

38.Cho T.B., Gray P.R. A 10 b, 20 Msample/s, 35 mW Pipeline AID Converter. // IEEE J. Solid-State circuits. - 1995. - V. 30. - № 3. - P. 166-172.

39.Смородинов А. Программа разработки АЦП и ЦАП. / материалы семинара компании ЗАО «ПКК Миландр», 2013.

40.Looney М. Advanced Digital Post-Processing Techniques Enhance Performance in Time-Interleaved ADC Systems.//Analog Dialog. - 2003. -Vol. 37.-N8. P. 1-5.

41.AD9249 Data Sheet. Rev. 0. - Analog Devices Inc., 2013.

42. AD7678 Data Sheet. Rev. A. - Analog Devices Inc., 2009.

43.Motorola HC11 Reference Manual for the Family of Microcontroller Units/MCUs. Technical Data Manual. - Motorola, 1991.

44.SPT7835 Data Sheet. - 2001. - Cadeka Microcircuits LLC.

45.AD7265 Data Sheet. Rev. A. - Analog Devices Inc., 2005.

46.К1273ПВ10Т. Шестиканальный 16-разрядный сигма-дельта АЦП (аналоговый препроцессор). [Электронный ресурс] Информационный материал ОАО «НИИЭТ», 2014. URL: http://niiet.ru

47.ADAS 1256. Charge to Digital AFE on Flex. Data Sheet. Rev. SpO. Analog Devices. 2012.

48.ADAS 1128 Data Sheet. Rev. SpC. Analog Devices Inc. 2010.

49.ADAS1127 Data Sheet. Rev. SpA. Analog Devices Inc. 2010.

50.AD9249 Data Sheet. Rev.0. Analog Devices Inc. 2013.

51.Subiela D., Engels S., Dugoujon L., Esteve-Bosch R., Mota В., Musa L., Jimenez-de-Parga A. A Low-Power 16-channel AD Converter and Digital Processor ASIC. / Proceedings of the 28th European Solid-State Circuits Conference ESSCIRC 2002, pp. 259 - 262.

52.10-bit, 300ksps ADCs with FIFO and Internal Reference. Data Sheet. Rev.l. Maxim Integrated. 2011.

53.ADS7957 Data Sheet. Texas Instruments Inc. 2010.

54. AD7490 Data Sheet. Rev.D. Analog Devices Inc. 2012.

55.AD7173-8 Data Sheet. Rev.0. Analog Devices Inc. 2013.

56.LTM9006-14 Data Sheet. Linear Technology Corp. 2013.

57.ISL26329 Data Sheet. Rev. FN8273.1. Intersil. 2013.

58.LTC1863L Data Sheet. Linear Technology Corp. 2005.

59.32-разрядный контроллер для авиационного применения 1986ВЕ1Т, К1986ВЕ1Т, К1986ВЕ1Н4. Спецификация ТСКЯ.431296.008СП. Версия 1.8.1 от 28.10.2013. - ЗАО «ПКК Миландр».

60.Микросхема 9008ВГ1Я. Краткое описание. - ОАО НПЦ «Элвис», 2009.

61.Аналого-цифровой преобразователь К1446ПВ2. Краткое описание. - ОАО «Ангстрем», 2006.

62.12 бит конвейерный АЦП. Руководство пользователя. Версия 0.0 от 19.11.2013. - ЗАО «ПКК Миландр».

63.Jonsson В.Е. Using Figures-of-Merit to Evaluate Measured A/D-Converter Performance. / International Workshop on ADC Modelling, Testing and Data Converter Analysis and Design 2011 and IEEE ADC Forum 2011. Orvieto, Italy, 2011, pp. 248-253.

64.Walden R.Y. Analog-to-digital converter survey and analysis. // IEEE J. Select. Areas Commun. Vol. 17, 1999, P. 539 - 550.

65.Hu Libin, Wenshi Li. Research on FoMs of SAR ADC. / Electrical Power Systems and Computers. Book ch. - Springer, 2011, pp. 1015-1022.

66.Schreier R., Temes G.C. Understanding of Delta-Sigma Data Converters. -Willey-Interscience, 2005.

67.Murmann B. ADC Performance Survey 1997-2013. [Электронный ресурс] / ADCsurvey_rev20130629a.xls. URL: http://www.stanford.edu/~murmann/adcsurvey.html

68.Аткин Э.В., Воронин А.Г., Клюев А.Д., Бочаров Ю.И. Метод и интегральная микросхема для обработки нерегулярного во времени потока данных в многоканальной аппаратуре физического эксперимента. // Приборы и техника эксперимента. 2010. № 4. С. 61 - 67.

69.Аткин Э.В., Воронин А.Г., Клюев А.Д. и др. Специализированная интегральная микросхема съема- и обработки информации

микрополосковыхдетекторов. //Микроэлектроника. 2011. Том. 40. № 1. С. 57-63.

70.Reeder R., Looney М., Hand J. Pushing the State of the Art with Multichannel A/D Converters. // Analog Dialog. 2005. Vol. 39, pp. 1 -4.

71.Zinke 0. Design and verification with Cadence's Virtuoso AMS Designer. [Электронный ресурс]// EE Times Asia. 2005. URL: http://www.eetasia.com

72. CADENCE ANALOG/MIXED-SIGNAL DESIGN METHODOLOGY. Overview. [Электронный ресурс] // Cadence, Inc. 2009. URL: http://www.cadence.com/rl/Resources/overview/ams_methodology_ov.pdf

73.The Designers Guide Consalting. [Электронный ресурс]. URL: http://www.designers-guide.com

74.Kyndert К., Chang H. Top-down verification guides, mixed-signal designs. [Электронный pecypc]//EE Times Asia. 2005. URL: http://www.eetasia.com

75.Metroka M., James F. Top-down approach speeds mixed-signal design: [Электронный pecypc]//EE Times Asia. 2005. URL: http://www.eetasia.com

76.Осипов Д. JI., Бочаров Ю. И., Бутузов В. А. Современные подходы к проектированию аналого-цифровых БИС, основанные на использовании методов многоуровневого моделирования. // Вестник Национального исследовательского ядерного университета МИФИ. Т.1. № 1. 2012, С. 8992.

77.0сипов Д.Л, Бочаров Ю.И, Бутузов В.А. и др. Создание компактных поведенческих моделей аналого-цифровых блоков на основе результатов испытаний тестовых образцов микросхем // Проблемы разработки перспективных микро- и наноэлектронных систем - 2010. — Сб. трудов. — М.: ИППМ РАН. - С. 150.

78.Осипов Д.Л., Бочаров Ю.И., Бутузов В.А., Симаков А.Б. Способ построения компактных поведенческих моделей аналоговых и аналого-цифровых блоков на основе результатов испытаний тестовых образцов // Труды Российского научн.-техн. общества им. A.C. Попова. Серия: Цифровая обработка сигналов и ее применение. Выпуск: XII. - М.: 2010.

79.Grabiriski W., Tomaszewski D., Lemaitre L., Jakubowski A. Standardization of the compact model coding: rion-fully depleted SOI MOSFET example // Journal of Telecommunications and Information Technology. - 2005 - №1. -P. 129-135.

80.Осипов Д.Л., Бочаров Ю.И., Бутузов B.A., Симаков А.Б. Создание высокоуровневых моделей аналого-цифровых блоков по результатам испытаний тестовых образцов // Труды научной сессии НИЯУ МИФИ-2010. Том II. - НИЯУ МИФИ. - 2010

81.0sipov D. L., Bocharov Yu. I., Butuzov V. A. The behavioral model of a split capacitor array involved in the successive approximation register ADC and taking into account the effect of parasitic capacitors. // Russian Microelectronics. 2013. Vol. 42. No. 4, pp. 253-259. DOI: 10.1134/S1063739713040045

82.Xu R., Liu В., Yuan J. Digitally Calibrated 768-kS/s 10-b Minimum-Size SAR ADC Array With Dithering. // IEEE Journal of Solid-State Circuits. 2012. Vol. 47. No. 9, pp. 2129-2140.

83.Yan Z., U-Fat Ch., He-Gong W., Sai-Weng S., Seng-Pan U., Martins R.P. Linearity analysis on a series-split capacitor array for high-speed SAR ADCs. / 51st Midwest Symposium on Circuits and Systems 2008. MWSCAS 2008. Vol., pp. 922 - 925.

84.Khalil D., Dessouky M., Bourguet V., Louerat M.-M., Cathelin A., Ragai H. Compensated layout for automated accurate common-centroid capacitor arrays./ 2004 International Conference on Electrical, Electronic and Computer Engineering, 2004. ICEEC '04, pp. 481 - 484. doi: 10.1109/ICEEC.2004.1374505

85.Zengjin Lin, Haigang Yang, Lungui Zhong, Jiabin Sun, Shanhong Xia. Modeling of capacitor array mismatch effect in embedded CMOS CR SAR ADC. / 6th International Conference On ASIC, 2005. ASICON 2005. Vol.2, pp. 982-986. doi: 10.1109/ICASIC.2005.1611492

86. Sun Lei, Dai Qinyuan, Lee Chuangchuan, Qiao Gaoshuai. Analysis on Capacitor Mismatch and Parasitic Capacitors Effect of Improved Segmented-Capacitor Array in SAR ADC// Third International Symposium on Intelligent Information Technology Application, 2009. IITA 2009. Vol.2, pp. 280 - 283. doi: 10.1109/IITA.2009.193

87.Dai Zhang, Ameya Bhide, Atila Alvandpour. A 53-nW 9.1-ENOB 1-kS/s SAR ADC in 0.13-m CMOS for Medical Implant Devices.// IEEE Journal of SolidState Circuits, Vol. 47, No. 7, pp. 1585 - 1593.

88.Filipovic L., MacEachern L. A 10-bit low-power SAR ADC with a tunable series attenuation capacitor. International Conference on Microelectronics, 2008. ICM 2008, pp. 399-402. doi: 10.1109/ICM.2008.5393551

89.Ginsburg B.P., Chandrakasan, A.P. 500-MS/s 5-bit ADC in 65-nm CMOS With Split Capacitor Array DAC. // IEEE Journal of Solid-State Circuits. 2007. Vol. 42. No. 4, pp.739 - 747.

90.Guan-Ying Huang, Soon-Jyh Chang, Chun-Cheng Liu, Ying-Zu Lin. A 1-jiW 10-bit 200-kS/s SAR ADC With a Bypass Window for Biomedical Applications. //IEEE Journal of Solid-State Circuits. 2012. Vol. 47. No. 11, pp. 2783-2795.

91.Chenglong Zhang, Haibo Wang. Reduction of Parasitic Capacitance Impact in Low-Power SAR ADC. //IEEE Transactions on Instrumentation and Measurement. 2012. Vol. 61. No. 3, pp. 587 - 594.

92.Guanzhong Huang, Pingfen Lin. An 8.38 fj/conversion-step 0.6 V 8-b 4.35 MS/s asynchronous SAR ADC in 65 nm CMOS. // Analog Integrated Circuits and Signal Processing. 2012. Vol. 73. No. 1, pp. 265-272.

93.Zaare M., Sepehrian H., Maymandi-Nejad M. A New Non-Uniform Adaptive-Sampling Successive Approximation ADC for Biomedical Sparse signals. // Analog Integrated Circuits and Signal Processing. 2013. Vol. 74, No. 2, pp. 317 -330.

94. J. Moron, M. Firlej, T. Fiutowski, M. Idzik, Sz. Kulis, K. Swientek. Development of variable sampling rate low power 10-bit SAR ADC in IBM

130 nm technology. [Электронный ресурс] // TWEPP2013. Sept. 23-27, 2013. Perugia Italy. / URL:

http://indico.cern.ch/event/228972/session/6/contnbution/74/material/slides/0.pdf

95.Amir Arian, Mehdi Saberi, Saied Hosseini-Khayat, Reza Lotfi, Yusuf Leblebici. A 10-bit 50-MS/s Redundant SAR ADC with Split Capacitive-Array DAC. // Analog Integrated Circuits and Signal Processing. 2012. Vol. 71, No. 3, pp. 583 -589.

96.Chun-Cheng Liu, Soon-Jyh Chang, Guan-Ying Huang, Ying-Zu Lin. A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure. // IEEE Journal of Solid-State Circuits. 2010. Vol. 45. No. 4, pp.731 - 740.

97.Бутузов B.A., Бочаров Ю.И., Осипов Д.Л., Симаков А.Б. Способ повышения линейности АЦП последовательного приближения с матрицей переключаемых конденсаторов // Радиопромышленность. 2012. № 3. С. 14 -23.

98.Бутузов В.А., Бочаров Ю.И., Осипов Д.Л., Симаков А.Б. Конструктивно-топологические методы повышения точности АЦП последовательных приближений. / Научная сессия НИЯУ МИФИ - 2013. Аннотации докладов. Том 1. Инновационные ядерные технологии. М.: НИЯУ МИФИ, 2013. С. 133.

99.Agnes A., Bonizzoni Е., Malcovati P., Maloberti F. An Ultra-Low Power Successive Approximation A/D Converter with Time-Domain Comparator // Analog Integrated Circuits and Signal Processing. 2010. Vol. 64. No. 2, pp. 183 - 190.

100. Chen Y., Xhu X., Tamura H., et al. Split Capacitor DAC Mismatch Calibration in Successive Approximation ADC / IEEE Custom Integrated Circuits Conference (CICC-2009). Proceedings. 2009, pp. 279 - 282.

101. Trade-Offs in Analog Circuit Design. The Designer's Companion. / Edited by Chr. Toumazou, G. Moschytz, B. Gilbert. — Kluwer Academic Publishers, 2002.

102. Pelgrom M. J., Tuinhout H. P., Vertregt M. Transistor matching in analog CMOS applications. // IEEE 1998 International Electron Devices Meeting (IEDM 98). / Proceedings. 1998, pp. 915 - 918.

103. Scott M.D., Boser B.E., Pister K.S.J. An Ultralow-Energy ADC for Smart Dust. // IEEE Journal of Solid-State Circuits. 2003. Vol. 38. No. 7, pp. 1123 -1129.

104. Pelgrom M.J., Duinmaijer Aad C.J., Welbers A.P.G. Matching properties of MOS transistors. //IEEE journal of Solid-State Circuits. 1989. Vol. SC-24. No. 5, pp. 1433 - 1439.

105. MOS transistor matching parameters. / X-FAB Semiconductor Foundries. Process & Device Specification XA035 - 0.35 |im High Temperature Modular CMOS. / Document PDS_035_06. Release 4.0.1. - X-FAB. 2012, pp. 161 -167.

106. Witte J.F., Makinwa K.A.A., Huijsing J.H. Dynamic Offset Compensated CMOS Amplifiers. - Springer, 2009.

107. Haitao L., Qiao M., Zhigong W., Kai T. Effect of reset-MOSFET in a highspeed comparator. // Journal of Semiconductors. 2009. Vol. 30. No. 7, pp. 075002-1 -075002-5.

108. Craninckx J., van der Plas G. A 65 fJ/Conversion-Step 0-to-50MS/s 0-to-0.7mW 9b Charge-Sharing SAR ADC in 90nm Digital CMOS. / 2007 IEEE Int. Solid-State Circuits Conference. / Dig. Tech. Papers, 2007, pp. 246 - 247.

109. Kim J., Madden Ch. Simulation and Analysis of Random Decision Errors in Clocked Comparators. // IEEE Trans, on Circuits and Systems - I. 2009. Vol. 56. No. 8, pp. 1844- 1857.

110. Hui Jiang, Ziqiang Wang, Chun Zhang, Hanjun Jiang, Zhihua Wang. A Combined Low Power SAR Capacitance-to-Digital Analog-to-Digital Converter for Multisensory System. // Analog Integrated Circuits and Signal Processing. 2013. Vol. 75, No. 2, pp. 311 - 322.

111. Figueiredo P.M., Vital J.C. Kickback Noise Reduction Techniques for CMOS Latched Comparators. // IEEE Transactions on Circuits and Systems -II: Express Briefs. 2006. Vol. 53. No. 7, pp. 541 - 545.

112. Lei K-M., Мак P-I., Martins R.P. Systematic analysis and cancellation of kickback noise in a dynamic latched comparator. // Analog Integrated Circuits and Signal Processing. 2013. Vol. 77, pp. 277 - 284.

113. Jeon H.J., Kim Y-B. A novel low-power, low-offset, and high-speed CMOS dynamic latched comparator. // Analog Integrated Circuits and Signal Processing. 2012. Vol. 70, pp. 337 - 346.

114. Patnaik S.K., Banerjee S. Noise and Error Analysis and Optimization of a CMOS Latched Comparator. // Procedia Engineering. 2012. Vol. 30, pp. 210 -217.

115. Гуменкж A.C., Бочаров Ю.И. Повышение эффективности использования компараторов в конвейерных АЦП. // Сборник научных трудов ИТМиВТ им. С.А. Лебедева РАН. 2008. № 1. С. 87 - 90.

116. Yuri Bocharov, Vladimir Butuzov, Dmitry Osipov, Andrey Simakov, Eduard Atkin. A Low-Power 9-bit Pipelined CMOS ADC with Amplifier and Comparator Sharing Technique. [Электронный ресурс] // 37th Solid-State Circuits Conference (ESSCIRC 2011). Sept. 12-16, 2011. Helsinki Finland. / Fringe poster session. URL: http://www.esscirc2011.org/fringe.php

117. Бочаров Ю. И., Бутузов В. А., Осипов Д.Л. Микромощный быстродействующий АЦП для многоканальных систем. // Датчики и системы. 2011. № 5. С. 48 - 50.

118. Бутузов В.А., Бочаров Ю.И., Гуменкж А.С., Осипов Д.Л., Симаков А.Б., Аткин Э.В. СФ-блок быстродействующего микромощного АЦП для многоканальной системы на кристалле. / Проблемы разработки перспективных микро- и наноэлектронных систем. Сб. трудов 4-ой Всероссийской научно-технической конференции «Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС) — 2010». - М.: ИППМ РАН, 2010. С. 517 - 520.

119. Бочаров Ю.И., Бутузов В.А., Гуменюк А.С., Осипов Д.Л., Симаков А.Б.. Новый способ автокалибровки для конвейерных КМОП АЦП. // Датчики и системы. 2010. № 5. С. 71 - 74.

120. Atkin Е., Bocharov Yu., Butuzov V., Klyuev A., Osipov D., Semenov D., Simakov A. Development of the derandomizing architecture for CBM-CTC. / CBM Progress Report - 2009. - DSI Darmstadt. 2010. P. 45. ISBN: 978-39811298-7-8. URL: http://www.gsi.de/documents/DOC-2010-Apr-17-l.pdf

121. Atkin E., Bocharov Yu., Butuzov V., Klyuev A., Osipov D., Shumikhin V., Simakov A., Voronin A. Development of a data-driven readout ASIC for microstrip detectors. / CBM Progress Report - 2010. - GSI Darmstadt. 2011. P. 23. ISBN 978-3-9811298-8-5. URL: https://www.gsi.de/documents/DQC-2011-Mar-235-2.pdf

122. Бутузов B.A., Бочаров Ю.И., Гуменюк A.C., Осипов Д.Л. Быстродействующий АЦП с низким энергопотреблением для многоканальных систем обработки сигналов. / Труды Российского научн.-техн. общества им. А.С. Попова. Серия: Цифровая обработка сигналов и ее применение. Выпуск: XII-М.: 2010. С. 275-279.

123. Bocharov Yu., Butuzov V., Osipov D., Simakov A., Atkin E. A Low-Power 9-bit Pipelined CMOS ADC for the front-end electronics of the Silicon Tracking System. // XXIII International Symposium on Nuclear Electronics & Computing (NEC 2011). Proceedings. 2011. pp. 77 - 85.

124. Heuser J.M., Deveaux M., Muntz C., Stroth J. Requirements for the Silicon Tracker System CBM at FAIR. // Nuclear Instruments and Methods in Physics Research. Section A. - Vol. 568. - 2006. - P. 258-262.

125. Бочаров Ю.И., Гуменюк A.C., Лапшинский В.А., Осипов Д.Л., Симаков А.Б. Архитектура специализированной БИС считывания сигналов многоканальных датчиков. // Датчики и системы. 2008. № 10. С. 47 - 50.

126. Nagaraj К., Fetterman Н. S., Anidjar J., Lewis S. H., and Renninger R. G., A 250-mW, 8-b, 52-Msamples/s Parallel-Pipelined A/D Converter with Reduced

Number of Amplifiers. // IEEE J. Solid-State Circuits. 1997. Vol. 32. № 12. P. 312-320.

127. Jeon Y.-D., Lee S.-C.,. Kim K.-D, Kwon J.-K., Kim J., and Park D. A 5-mW 0.26-mm2 10-bit 20-MS/s Pipelined CMOS ADC with Multi-Stage Amplifier Sharing Technique. // Proceedings 32nd European Solid-State Circuits Conference. 2006. P. 544-547.

128. Ou H.-H.,. Chang S.-J, and Liu B.-D. Low-Power Circuit Techniques for Low-Voltage Pipelined ADCs Based on Switched-Opamp Architecture. // IEICE Trans Fundamentals. 2008. Vol. E91-A. №2. P. 461-468.

129. Lee B.-G. and Tsang R. M. A 10-bit 50 MS/s Pipelined ADC With Capacitor-Sharing and Variable-gm Opamp. // IEEE J. Solid-State Circuits. 2009. Vol. 44. №3. P. 883-890.

130. Kuo C.-H., Kuo T.-H., and Wen K.-L. Bias-and-Input Interchanging Technique for Cyclic/Pipelined ADCs With Opamp Sharing. // IEEE Trans, on Circuits and Systems-II. 2010. Vol. 57, №3. P. 168-172, March.

131. Lijie C., Yumei Z., and Baoyue W. A 10-bit 50-MS/s subsampling pipelined ADC based on SMDAC and opamp sharing. // IOP J. of Semiconductors. 2010. Vol. 31. №11. P. 115006-1-115006-7.

132. Rui Y., Youchun L., Wei Z., and Zhangwen T. A 10-bit 80-MS/s opamp-sharing pipelined ADC with a switch-embedded dual-input MDAC. // IOP J. of Semiconductors. 2011. Vol. 32. №2. P. 025006-1-025006-6.

133. Shu G., Guo Y., Ren J., Fan M., and Ye F. A power-efficient 10-bit 40-MS/s sub-sampling pipelined CMOS analog-to-digital converter. // Analog Integrated Circuits and Signal Processing. 2011. Vol. 67. №1. P. 95-102.

134. Гуменюк A.C., Бочаров Ю.И., Методы снижения потребляемой мощности конвейерных КМОП АЦП // Микроэлектроника. 2008. Том 37. №4. С. 287-299.

135. Гуменюк А.С., Бочаров Ю.И., Повышение эффективности использования компараторов в конвейерных АЦП // Сборник научных трудов ИТМиВТ РАН им. С.А. Лебедева, 2008, № 1, с. 87 - 90.

136. Yu P.C., Lee H.-S. A 2.5-V, 12-b, 5-MSample/s Pipelined CMOS ADC. // IEEE J. Solid-State circuits. 1996. V. 31. № 12. P. 1854-1861.

137. Bazes M. Two novel fully complementary self-biased CMOS differential amplifiers. //IEEE journal of Solid-State Circuits. 1991. Vol. 26. No. 2, pp. 165 - 168.

138. Cho S.I., Bang J.H., Kim D.Y. Design of a New High Speed Amplifier Circuit for the Analog Subsystems. // Analog Integrated Circuits and Signal Processing. 2002. Vol. 33, pp. 57 - 63.

139. DSM No: G-02C-Mixed_Mode 18-AL/MMC-EDR /Characterization Report. 0.18 um Mixed-Mode Process A1 Metal Metal Capacitor Characterization Report //Ver. 1.0_P. 1, 02/24/2005. P. 5-11.

140. Бочаров Ю.И., Гуменюк A.C., Симаков А.Б., Шевченко П.А. Проектирование БИС класса «система на кристалле»: Учебное пособие. — М.: МИФИ, 2008. ,с. 158-163.

141. Гуменюк А., Бочаров Ю. Методика анализа Фурье при моделировании аналого-цифровых схем с помощью средств проектирования Cadence. // Chip News. 2007. № 9 (122). С. 22-25.

142. Разработка специализированной микросхемы ASIC для датчика давления и исследование ее параметров: отчёт о НИР (этап-2). Проектирование, тестирование и отладка схемы ASIC: 124-162 / Национальный исследовательский ядерный университет «МИФИ»; рук. Самосадный А.В.; исполн.: Бутузов В.А. [и др.]. - М., 2011. - 344 с. - ГК № 02.740.11.0184

143. Бочаров Ю.И., Бутузов В.А., Осипов Д.Л., и др. Блок АЦП специализированной ИМС для датчиков давления // Датчики и системы. -2012-№11 -С.49-52.

144. Бутузов В. А., Бочаров Ю. И., Осипов Д. Л., Симаков А. Б. Прецизионный БИКМОП АЦП последовательного приближения с низким энергопотреблением // Вестник Национального исследовательского ядерного университета МИФИ. - 2012. - Т. 1 - №1. - С.84-89.

145. Бутузов В.А., Бочаров Ю.И., Осипов Д.Л., Симаков А.Б. Прецизионный БиКМОП АЦП последовательных приближений с низким энергопотреблением. / Научная сессия НИЯУ МИФИ - 2011. Аннотации докладов. Том 1. Инновационные ядерные технологии. М.: НИЯУ МИФИ, 2011. С. 135.

146. Осипов Д., Бутузов В., Бочаров Ю. Автоматизация измерений, с помощью программных средств Expect/Tcl на примере тестирования АЦП // Компоненты и технологии. - 2011. — № 8. - С. 196 - 199.

147. Осипов Д. Быстрая разработка программ управления устройствами на основе gnu/linux // Компоненты и технологии. - 2011. - Т. 12. — № 125. -С. 128-131.

148. Осипов Д.Л., Бочаров Ю.И., Бутузов В.А. Автоматизированный измеритель статических параметров аналого-цифровых преобразователей // Приборы и техника эксперимента. - 2012 - № 5 - С. 108-109.

149. Бутузов В.А., Бочаров Ю.И., Осипов Д.Л. Программно-аппаратный измерительный комплекс для тестирования статических характеристики АЦП. / Научная сессия НИЯУ МИФИ - 2012. Аннотации докладов. Том 1. Инновационные ядерные технологии. М.: НИЯУ МИФИ, 2012. С. 137.

150. IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters. / IEEE Std 1241-2010 (Revision of IEEE Std 1241-2000). / IEEE Instrumentation & Measurement Society. - New York, NY, USA, 2011.

151. Sheingold D.H., Kester W. Testing Converters. Analog-Digital Conversion. -Prentice Hall PTR. 3 Sub Edition. - 1997. - P. 5.1 - 5.26

152. Клемин С., Кузнецов Ю., Филатов Л., Бужан П., Долгошеин Б. и др. Кремниевый фотоэлектронный умножитель. // Электроника НТБ, 2007, № 8, С. 80-86.

153. Roncali Е., Cherry S. R. Application of Silicon Photomultipliers to Positron Emission Tomography. // Annals of Biomedical Engineering, Vol. 39, No. 4, 2011, pp. 1358-1377.

154. Симаков А.Б., Бочаров Ю.И., Бутузов В.А. Разработка СФ-блоков интегральной микромощной электроники для интеллектуальных кремниевых фотоэлектронных умножителей. / Труды первой российско-белорусской научно-технической конференции «Элементная база отечественной радиоэлектроники». Том 1. — Нижний Новгород, 2013. С. 49-52.

155. Guan X., Wang X., Wang A., Zhao В. А 3 V 110 pW 3.1 ppm/°C Curvature-Compensated CMOS Bandgap Reference. // Analog Integrated Circuits and Signal Processing. 2010. Vol. 62, pp. 113 - 119.

СПИСОК СОКРАЩЕНИЙ

АЦП - аналого-цифровой преобразователь

АЧХ - амплитудно-частотная характеристика

БЗУ - буферное запоминающее устройство

БИС - интегральная микросхема высокой степени интеграции

ВАХ - вольтамперная характеристика

ДНЛ - дифференциальная нелинейность

ИМС — интегральная микросхема

ИНЛ - интегральная нелинейность

ИОН — источник опорного напряжения

КМОП - комплементарная МОП технология (микросхема)

КФУ - кремниевый фотоумножитель

МЗР - младший значащий разряд

МК - микроконтроллер

МОП — структура металл-окисел-полупроводник

ОС - обратная связь

ОУ — операционный усилитель

ПП - последовательного приближения (поразрядного взвешивания)

РПП - регистр последовательного приближения

САПР — система автоматизированного проектирования

СБИС - интегральная микросхема сверхвысокой степени интеграции

СнК - система на кристалле

СФ-блок — сложнофункциональный блок

УВХ — устройство выборки-хранения

ФАПЧ - фазовая автоподстройка частоты

ФНЧ - нижних частот

ЦАП — цифроаналоговый преобразователь

Приложение А. Свидетельство о Государственной регистрации топологии интегральной микросхемы № 2010630091

тос саш ожжл фецжрд щш

СВИДЕТЕЛЬСТВО

о нн>.1ирс1венн1»и регнс I раиии питии ии ин I оралышй микросхемы

№ 2010630091

Четырехканальная специал изи рока иная интегральная микросхема для считывания сигналом микрополосковых кремниевых детекторов

Правооблалатель(ли): Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования <*Национальный исследовательский ядерный университет «МИФИ* (НИЯУ МИФИ) (ЯП)

Лтор(ы): Аткин Эдуард Викторович, Бочаров Юрий Иванович, Бутузов Владимир Алексеевич, Волков Юрий Алексеевич, Клюев Александр Дмитриевич, Осипов Дмитрий Леонидович, Силаев Алексей Сергеевич, Симаков Андрей Борисович (Я11)

Заявка № 2010630057

Дата поступления 21 ИЮЛЯ 2010 Г. Зарегистрировано в Реестре топологий интегральных микросхем 17 сентября 2010 г. Дата начала срока действия исключительиого права Д^уИйЭд^ 17 сентября 2010 г.

'^^^дМНВНР Руководитель Федеральной службы по интеллектуальной •^Имдя^ВрИВЭШ^ собственности, патентам и товарным знакам

/9

Б.П. Симонов

\ •■■ & вк а к? й- т * >:< * й т ¡а & ¡я т •:? •> :<« -а т & г& ш ш ш

Приложение Б. Акт о внедрении результатов диссертации в ФГУП ВНИИА им. Н. Л. Духова

щ

1П ЫМЧ 1HI ИНАЯ КОРНОРЧЦИЯ IIO МОМИРИ >Ш 14 ИИ 1ЧЧМОМ

Ч>1 11 i' \ 1ЫК II I <Х MU4 I III ШИН Mill I U'HOMII'I llll'IISIIIII

О LI IЛ I Л Л «ВСЕРОССИЙСКИЙ

г"1 к! г1/\ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ АВТОМАТИКИ

им. Н.Л. ДУХОВА»

n питждчо

Псрныи ¡:1мсч I me it. пл\ 'пин и pMfojio liiимя ФГУП «НИШ! \> / ^ IO.II. l>.i|iM.iK<iii

\KI

о мне ip^ni!i< рел n.iaum кап шлшекои лиееерыиии 1>\ js нчч В .a jrnipa Л ickecei-ania но BillП! \ им 1! I Д\чона

15 рол и i<.u- .¡1I!MS.U4U\ р.юо! ВШИ! \ и МИЯ\ Ml!ФП чи ныпо пинии ННОП' 1'ачаГ>.ч! i OICIllU 111 .ifpOIMUJIOII Mlllvpi'LXOMH \Ч< ЦИ ,U1I lliba .UlR iCHll'i И IlL^ 1С iniUli-HO CO .¡.ip i\IC!Pi4' » (ьч) uii'ummii.'ii копрам л (i? 7 SO 1: 018} oi 2^ 06 200')) pnpaooiana iисииа шшро .ачиая ii'ik'i pa 1М1<ы чпкро^чом! \Ч( по ЬпКЧОП icmio ioiiih l i'pm ь i inivii нормам;- i>"i"> vkm vimuuuki \u4ina \tmo4\4icinN мчр.'м

m.iscpn.i n ! кап uuaiu>oii мисрышш 1л i) «та в \ nuio imoii мы при pa .р.нмч^ ирецитонною ana ико-цифрожио npcoopasoiuie 1Я !\ЦП) к чимк микросхемы \Ч( и ПК ПОЧОМЬ! П Ш.МОЧЫИ (МЧС IH' I IHUKP. OellOliHWC рС!\.П,1аП1 ВНСДрСНПЯ х'К ПОЧ.НО I СИ Ь <. 1С 1\ 'ОШСМ

- ирс 1II- 1>сны ЧСЮ1Ы hoik Iр\KIMitun-юно iin ичсеKiiti рсаьмацпи шашои! iiiii\ н vOi мюнанш.и пемешо», lanopuc применены при paspaooike ичоляшеи) в ичык \ЦЧ блока иифро jiia ¡лютни нрсопра'.онакмя па оспоис м.нрим иерел ночасмых Kill iciicatopol» С ll:i)ll4IIO-IUtiClllCinil.lMll СЧК0С1ЯМ11.

- р.НрДООЫПЫ vNCMIIWO решения И КМШММСНО ЮНО 101 НЧССЬОС [ip»)CKIlipo>MI4!C .)L|K>|||1|,|\ u !(!hon ЛЦП li ча( mooni. кочпараюра. alia кч оных переч почло юн и р^мгчра и<ч. кмоиаю панно приО шлемнн. кчнорые поmo.iii.ni paipaotitaii. ana нно-цифротш нреоорлои.пе li. Hopaipjuhoio ишепшнампя, мои ¡ощеряющий попа» lenin.iM ipcooiiaihiMv no vatcoi anapii шым > ick!рнческим n nail naiaunoniii.iM и ip jmcip.iM. a lukae wiikin oi рачнчсиияч по \р.)ишо шчрео («смою iока

Счшасм. ЧЮ пр<- uoachhuc И UlttCpi<IUlIOHHOH paooic В \ Ь) 1 » ioba MHll ipvh ,'ор^.ьо hhkmol пчсскнс метлы и (.\cmiu.v решения hvcioi практический напраь .ouiocik hi лм-л ie ш uioio чычичоиь нрн юмашш спенпа нянроьаннон ниieipa наюн чю.роичечм п* .шчекон l.ii» юппя я moi s i Гч.нв ла шиеншеч ¡к по lb шпаны при patpaooi кс ана mi о-иифр.>ш,1ч Mithpoi \еч

i i,t микро мсюрониеш aiuiupunpw мошнорнш л и еоара ла!ии>1,\

^ /

i \\:cv riuc и. нача н.шн.а о: ,с ¡синя / / . !Н iuxion

11,14.1.11,ник полрапслсиия ! ^ ' Кири i ит

Приложение В. Свидетельство о Государственной регистрации топологии интегральной микросхемы № 2012630037

О С сшй ДОЕЗДШ^ЗЕЩл

т

ш $

ш

ш $

$

ш ш ш ш т № т ш т ш т ш ш в

т щ

а ш ш ш т т т Й в?

ш

ш 1» а ш К4 _ ж^Ьы * да -МЬА к < . ш ш ш ш я а

СВИДЕТЕЛЬСТВО

о Iосу ицн ин ннои регистрации ннш.ниии ии им ральной микросхемы

№2012630037

Специализированная интегральная микросхема для датчика давления

!]ра»ообладатель(ли) Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования <*Национальный исследовательский ядерный университет «МИФИ» (ПИЯУМИФИ) (Ш)

Лвтор(ы) Аткин Эдуард Викторович, Бочаров Юрий Иванович, Бутузов Владимир Алексеевич, Клюев Александр Дмитриевич, Осипов Дмитрий Леонидович, Шумихин Виталий Вячеславович, Самосадный Алексей Валерьевич (ИИ)

, глинка. V, 2012630001

Дата нйступлгиия 10 январи 2012 г. .1а|н'! И1грнргшано и Реестре тмшлогий интегра Н.ИЫХ микросхем 7 марта 2012 г.

Дата начала <"|хжа действия исключительного нрава

7 марта 2012 г.

Руководитель Федеральтт службы па интеллектуальной собственности

БII ('имонов

Приложение Г. Акт о внедрении результатов диссертации в SARAD GmbH

ОРИГИНАЛ

1 1 SARAD

ttirbH

ENVIRONMENTAt- (»MST ГЧ NTS

Wiesbadener Straße 10 01159 Dresden Germany

Tuteten »49 351 65Я0712

Fax »49 151 65*0 Л 8

Ftwi mJb®Mradde

web wwwsarttdde

USl-W» DE 1553001S8 S!««»I* 203(118/05003

Vour sign Ou' siqn Phore Fax Contac; Date

+49 351 Ç58: ? г . [phone] ! 5tre: 20M C! 2B

Act

on the implementation of the the Ph.D. Research of Vladimir Butuzov

The results of Ph.D research of Vladimir Butuzov were used in the project focused on the design of the multichannel readout ASIC for silicon photomultiplier arrays and for pressure sensors.

A method of the switched capacitor based DAC design was used in the design of SAR ADC for 10-channel ASIC. The method allows the minimization of the capacitor matrix dimension providing 10-bit accuracy level without autocalibration.

Methods of the noise immunity improving of the comparator output stage were used to design the comparator for the SAR ADC. The method allows to perform scheme parameter pre-optimization, to reduce the influence of noise and thereby to increase the resolution of the comparator.

We believe that the proposed methods have a practical importance and can be used in mixed-signal circuits design for future devices for environmental monitoring.

SARAD«GmbH

Wiesbadener Straße 10 01159 Dresden

T«l: 0351/«5 807 12 * f»K 0351/65 §0718

Thomas Streil,

Chairman of "SARAD" GmbH, Dr., Professor

SARAD GmbH

Mbna<;ffta dtfif^CK Dt 1 normet Stm»

Jur»9&cwv A»w»g«ricW О-'ткi*r. СслгнглгалЛ Registry м«В 82C7

OatsActwsche Soагклгч** Dre-soen •BAN Dw02 8505 0300 ¿120 1205 95 9»C OSDOOf S1

ПЕРЕВОД

SARAD GmbH

Акт о внедрении результатов диссертации на соискание степени кандидата наук Кутузова Владимира

Результаты диссертации Бутузова Владимира использовались в проекте, нацеленном на разработку многоканальной специализированной ИМС обработки сигналов массивов кремниевых фотоумножиетелей и датчиков давления.

Методика проектирования ЦАП на основе переключаемых конденсаторов использовалась при проектировании АЦП последовательного приближения для 10-канальной специализированной ИМС. Методика позволяет минимизировать размеры конденсаторной матрицы и обеспечить 10-битный уровень точности без использования автоподстройки.

Методы повышения помехозащищенности выходного каскада компаратора использовались при проектировании компаратора для АЦП последовательного приближения. Метод позволяет проводить предварительную оптимизацию параметров схемы, уменьшить влияние шума и, таким образом, повысить разрешающую способность компаратора.

Мы считаем, что предложенные методы имеют практическое значение и могут быть использованы при разработке аналого-цифровых схем для будущих приборов экологического мониторинга.

Томас Штрайл

Генеральный директор SARAD GmbH,

Кандидат технических наук, профессор.