Микроэлектронные устройства цифровой обработки сигналов на базе модулярных вычислительных структур тема диссертации и автореферата по ВАК РФ 05.13.05, доктор наук Соловьев Роман Александрович

• Соловьев Роман Александрович
• доктор наук
• 2018

Оглавление диссертации доктор наук Соловьев Роман Александрович

Список сокращений

Введение

1 Состояние науки в области модулярной арифметики и её применение при проектировании микроэлектронных устройств

1.1 История развития модулярной арифметики

1.2 Выбор оснований модулярной арифметики

1.3 Прямые и обратные преобразователи

1.3.1 Прямые модулярные преобразователи

1.3.2 Обратные модулярные преобразователи

1.4 Арифметические блоки модулярной арифметики

1.4.1 Модулярное сложение

1.4.2 Модулярное вычитание

1.4.3 Модулярное умножение

1.5 Сложные операции модулярной арифметики (распознавание переполнения, распознавание знака числа и сравнение вычетов)

1.6 Приложения, основанные на модулярном представлении

1.7 Нерешенные проблемы в модулярной арифметике

2 Элементарные операции модулярной арифметики

2.1 Реализация библиотеки модульных арифметических операций на основе алгоритмов минимизации логических функций

2.1.1 Введение

2.1.2 Реализация библиотеки арифметических операций модулярной арифметики на основе алгоритмов минимизации логических функций

2.1.3 Минимизация площади

2.1.4 Заключение

2.2 Особенности проектирования модулярных многовходовых сумматоров с помощью современных САПР

2.2.1 Введение

2.2.2 Модулярные сумматоры двух переменных

2.2.3 Многовходовые модулярные сумматоры

2.2.4 Схема эксперимента

2.2.5 Результаты исследования

2.2.6 Заключение

2.3 Особенности проектирования модулярных умножителей с помощью современных

САПР

2.3.1 Введение

2.3.2 Умножители по модулю

2.3.3 Схема экспериментов

2.3.4 Экспериментальные результаты

2.3.5 Заключение

3 Прямые и обратные преобразователи модулярной арифметики

3.1 Эффективная аппаратная реализация операции нахождения остатка целочисленного деления для входных данных большой размерности

3.1.1 Введение

3.1.2 Теоретические основы нахождения остатка целочисленного деления

3.1.3 Разработка аппаратной части

3.1.4 Метод аппаратной реализации операции нахождения вычета

3.1.5 Дополнительные модификации прямого преобразователя

3.1.6 Экспериментальные результаты

3.1.7 Заключение

3.2 Построение обратных преобразователей модулярной арифметики с коррекцией ошибок на базе полиадического кода

3.2.1 Введение

3.2.2 Построение обратных преобразователей модулярной арифметики на базе полиадического кода

3.2.3 Реализация усовершенствованных обратных преобразователей, совмещенных с операцией исправления ошибок

3.2.4 Экспериментальные результаты

4 Микроэлектронные устройства на базе модулярной арифметики

4.1 Разработка метода вычисления циклической свёртки на базе БПФ с использованием чисел вида q■2t +

4.1.1 Введение

4.1.2 Быстрое преобразование Фурье в конечном поле

4.1.3 Численный пример вычисления циклической свертки с помощью БПФ в конечном поле

4.1.4 Вычисление циклической свертки в модулярной арифметике по составному модулю Р = р1 • р2 • ... • рп

4.1.5 Экспериментальные результаты

4.2 Разработка аппаратного модулярного фильтра с конечной импульсной характеристикой на базе теоретико-числового быстрого преобразования Фурье

4.2.1 Введение

4.2.2 Предварительные сведения

4.2.3 Разработка модулярного КИХ фильтра на базе теоремы о свертке в конечном поле

4.2.4 Результаты синтеза

4.2.5 Заключение

4.3 Разработка комплексного КИХ фильтра на базе теоремы гаусса об изоморфизме в модулярной арифметике

4.3.1 Введение

4.3.2 Теорема Гаусса об изоморфизме

4.3.3 Проектирование аппаратной реализации КИХ фильтра в модулярном базисе

4.3.4 Экспериментальные результаты

4.3.5 Заключение

4.4 Исследование эффективности модулярных вычислительных структур при проектировании аппаратных однотактных умножителей

4.4.1 Введение

4.4.2 Описание используемых модулярных структур

4.4.3 Результаты экспериментов

4.4.4 Заключение

4.5 Разработка устройства для вычисления результата операции скалярного произведения векторов на базе интрамодулярного разложения комплексных чисел в модулярной арифметике

4.5.1 Модулярная арифметика и теорема Гаусса об изоморфизме

4.5.2 Проектирования устройства, выполняющего операцию скалярного произведения комплексных векторов в модулярном и позиционном базисах

4.5.3 Оптимизация операции модулярного умножения с накоплением

4.5.4 Экспериментальные результаты

4.5.5 Заключение

4.6 Устройство для вычисления скалярного произведения векторов с коррекцией ошибок на базе системы остаточных классов

4.6.1 Введение

4.6.2 Система остаточных классов и выбор базисных оснований

4.6.3 Обнаружение и коррекция ошибок в системе остаточных классов

4.6.4 Прямой преобразователь из позиционной системы в СОК

4.6.5 Умножение и сложение по модулю в системе остаточных классов

4.6.6 Обратный преобразователь

4.6.7 Заключение

4.7 Проектирование энергоэффективных модулярных КИХ фильтров на базе редуцированных мультиконстантных умножителей

4.7.1 Введение

4.7.2 КИХ-фильтры

4.7.3 Эффективная аппаратная реализация мультиконстантного умножителя

4.7.4 Модулярные КИХ-фильтры

4.7.5 Потребляемая мощность

4.7.6 Экспериментальная часть

4.7.7 Заключение

5 Интрамодулярные вычисления

5.1 Принципы рекурсивных модулярных вычислений

5.1.1 Введение в рекурсивную модулярную арифметику

5.1.2 Идея рекурсивной модулярной арифметики

5.1.3 Представление данных и основные операции в рекурсивной модулярной арифметики

5.1.4 Экспериментальные результаты

5.1.5 Недостатки рекурсивной модулярной арифметики и возможности для их нейтрализации

5.2 Методика выбора базисных оснований для рекурсивной модулярной арифметики

5.2.1 Введение в рекурсивную модулярную арифметику

5.2.2 Представление данных в рекурсивной модулярной арифметике

5.2.3 Сравнение традиционной и рекурсивной модулярной арифметики

5.2.4 Алгоритм поиска рекурсивного модулярного базиса

5.2.5 Экспериментальные результаты

5.3 Параллельные вычисления в кольце гауссовых чисел над полем Галуа GF(p)

5.3.1 Введение

5.3.2 Кольцо гауссовых чисел над простым полем GFp

5.3.3 Параллельные вычисления над Ср

5.3.4 Численный пример низкоуровнего параллельного умножения и сложения в поле гауссовых чисел Ср над полем ^(р)

5.3.5 Сравнительный анализ эффективности аппаратной реализации вычислений в кольце гауссовых чисел над полем Галуа ^(р)

6 Использование модулярной арифметики в реальных приложениях микроэлектроники .... 227 6.1 Проектирование стандартной библиотечной ячейки модулярной арифметики

6.1.1 Введение

6.1.2 Подходы к реализации модульных сумматоров

6.1.3 Результаты моделирования

6.1.4 Заключение

6.2 Простой прототип модулярного процессора с коррекцией сбоев

6.2.1 Основные параметры МПЯ

6.2.2 Базис для МПЯ

6.2.3 Состав памяти

6.2.4 Таблица микрокоманд

6.2.5 Пример решаемой задачи

6.2.6 Текстовое описание программы

6.2.7 Программа в машинных кодах

6.3 Применение методов модулярной арифметики при разработке аппаратной реализации нейронных сетей

6.3.1 Введение

6.3.2 Модулярная арифметика для вычислений на базе нейронных сетей. Преимущества и недостатки

6.3.3 Перевод вычислений от плавающей точки к фиксированной точке

6.3.4 Метод проектирования нейронной сети на базе модулярной арифметики

6.3.5 Метод округления чисел с фиксированной точкой в модулярной арифметике

6.3.6 Численный пример округления по предложенному методу

6.3.7 Заключение

6.4 Преобразование логической схемы в арифметический вид с последующей защитой на базе модулярной арифметики

6.4.1 Теоретическое описание метода

6.4.2 Численный пример

6.4.3 Использование полученного арифметического полинома

6.4.4 Заключение

Заключение

Библиографический список

Приложения

Список сокращений

СБИС - сверхбольшая интегральная схема ИС - интегральная схема

ПЛИС - программируемая логическая интегральная схема ЦОС - цифровая обработка сигналов

КИХ-фильтры - фильтр с конечной импульсной характеристикой СОК - система остаточных классов

IP блоки - готовые блоки для проектирования микросхем (например, для построения систем на кристалле)

RTL - register transfer level (уровень регистровых передач)

ЦАП - цифро-аналоговый преобразователь

АЦП - аналого-цифровой преобразователь

КТО (CRT) - китайская теорема об остатках

КТО-I (CRT-I) - модификация исходной КТО (версия 1)

КТО-II (CRT-II) - модификация исходной КТО (версия 2)

КТО-III (CRT-III) - модификация исходной КТО (версия 3)

ССС - смешанные системы счисления

БМА - блоки модулярной арифметики

LUT - look-up tables (таблицы поиска ответа)

SQT - sum of quotients

ММС - модулярные многовходовые сумматоры

RSA - алгоритм шифрования Rives, Shamir, Adleman

БПФ - быстрое преобразование Фурье

НОК - наименьшее общее кратное

НОД - наибольший общий делитель

ДПФ - дискретное преобразование Фурье

СПВ - скалярное произведение векторов

БЧХ-коды - коды Боуза - Чоудхури - Хоквингема

MAC-unit - multiply-accumulate (умножение с накоплением)

DSP процессор - digital signal processor (цифровой сигнальный процессор)

MCM - multiconstant multiplier (мультиконстантный умножитель)

CSE - common subexpresion elimination (алгоритмы устранения общего выражения)

RAG-n - алгоритмы итеративного построения графов

ASIC - application-specific integrated circuit (интегральная схема специального назначения)

РМА - рекурсивная модулярная арифметика ТМА - традиционная модулярная арифметика ВЭ - вычислительный элемент

АУp - арифметический узел по модулю р

МПЯ - модулярное процессорное ядро

NMOS - КЫ-канальный металл-оксид-полупроводник

PMOS - Р-канальный металл-оксид-полупроводник

ПЗУ - постоянное запоминающее устройство

ОЗУ - оперативное запоминающее устройство

Введение диссертации (часть автореферата) на тему «Микроэлектронные устройства цифровой обработки сигналов на базе модулярных вычислительных структур»

Введение

В истории вычислительной техники известны случаи, когда при проектировании специализированных устройств не удавалось эффективно обеспечить нужные быстродействие и надежность, используя обычную позиционную (двоичную) арифметику. В то же время использование модулярных вычислений позволяло решить проблему. Модулярная арифметика, известная также как система остаточных классов (СОК), не является универсальным способом построения вычислителей, но в некоторых специализированных применениях она незаменима. В связи с этим интерес к ней не угасает вот уже многие десятилетия. Результаты исследований, которые позволили бы преодолеть её недостатки и расширить область её применения, постоянно публикуются, практически существует целое научное направление, которое занимается этим вопросом.

Известны преимущества, которые дает использование модулярной арифметики при проектировании вычислителей:

1) естественный параллелизм вычислений

2) возможность самоконтроля и исправления неисправностей.

Известны также и её недостатки:

1) большие накладные расходы (наличие преобразователей из позиционного кода в модулярный и обратно);

2) вычисления на основе модулярной арифметики производятся с конечным, заранее определенным динамическим диапазоном;

3) трудности с операциями сравнения и округления чисел и, как следствие, плохая применимость при работе с числами с плавающей точкой;

4) представление модульных операций, на базе операций позиционной двоичной арифметики, что приводит к избыточности оборудования при их реализации;

5) неравномерность (неоднородность) модульных вычислителей по сложности и времени выполнения операций;

6) отсутствие должной поддержки проектирования модулярных вычислителей устройств со стороны САПР (средств структурного синтеза).

Часть недостатков может быть нивелирована, если проектируются достаточно сложные вычислители. Поскольку аппаратные затраты преобразователей ограничены проектными нормами, то увеличивая сложность устройства в целом, можно снизить долю накладных расходов. То же самое можно сказать и о временных затратах. Частично недостатки могут быть преодолены использованием так называемых IP генераторов - программных модулей, производящих поведенческое синтезируемое описание на уровне RTL устройств, выполняющих те или иные модулярные процедуры.

В большинстве случаев исследователи подходят к решению лишь частных задач в теоретической области, однако для того, чтобы обойти по показателям позиционную арифметику, для реального внедрения наработок требуется комплексный подход. Для этого в данной работе разработаны архитектуры базовых блоков модулярной арифметики и исследованы их характеристики при реализации в базисе СБИС и ПЛИС. Выбраны наиболее перспективные архитектуры с точки зрения задержек на критическом пути и занимаемой площади. На основе базовых блоков были реализованы сложные цифровые устройства цифровой обработки сигналов (ЦОС) на принципах модулярной арифметики, такие как устройство для скалярного произведения векторов или КИХ-фильтры. Часть блоков проектировалась для увеличения быстродействия, часть для увеличения надежности вычислений. Дополнительно были рассмотрены возможности для интрамодулярного (т.е. более глубокого) распараллеливания операций с помощью рекурсивной модулярной арифметики и полей Галуа. Для

дальнейшего увеличения скорости работы проведен анализ библиотеки стандартных ячеек с элементами, типичными для модулярной арифметики (например, сумматор по модулю 3). Приведен пример структуры процессорного ядра модулярной арифметики с защитой от сбоев. Предложен метод проектирования аппаратной реализации нейронных сетей, с большим объемом арифметических операций, на базе модулярной арифметики за счёт перехода к вычислениям с фиксированной точкой и перспективного метода для округления чисел в модулярном виде. Исследованы специальные наборы модулей, которые позволяют проектировать высокоскоростные прямые и обратные преобразователи, в том числе в рамках перспективной рекурсивной модулярной арифметики.

В целом, в результате диссертационной работы были предложены и обобщены методы проектирования микроэлектронных устройств на базе модулярной арифметики для высокопроизводительных и помехоустойчивых устройств цифровой обработки сигналов в современных промышленных САПР, как для СБИС, так и ПЛИС. Была решена важная народно-хозяйственная задача по проектированию быстрых и надёжных микроэлектронных устройств, функционирующих в условиях воздействия внешних дестабилизирующих факторов. В результатах диссертации были определены границы применимости модулярной арифметики при синтезе микроэлектронных устройств в современных промышленных САПР. Показано, на каких именно задачах, и начиная с каких параметров устройств, модулярная реализация даёт выигрыш по сравнению с традиционной двоичной реализацией.

Объект исследования: широкий набор базовых 1Р-блоков модулярной арифметики и методики их использования для реализации быстрых или надежных устройств цифровой обработки сигналов.

Предмет исследования: методы проектирования устройств модулярной арифметики, интрамодулярные вычисления, методы повышения надежности или ускорения вычислений на базе методов системы остаточных классов.

Цель исследования: обобщение и развитие теории проектирования устройств, использующих полезные свойства непозиционных арифметик в современной микроэлектронике, охватывающих совокупность архитектурных решений, математических моделей, методов, подходов и алгоритмов. Для достижения данной цели в диссертационной работе поставлены и решены следующие задачи:

1. Подготовка подробного обзора последних публикаций по указанной тематике, с целью выявления всех современных тенденций применения модулярной арифметики в рамках задач микроэлектроники.

2. Разработка перспективных методов для проектирования элементарных операций модулярной арифметики, к которым относятся модулярные сумматоры и модулярные умножители.

3. Разработка аппаратных модулей и их анализ для наиболее ресурсоёмких непозиционных операций модулярной арифметики, таких как прямые и обратные преобразователи, представляющих основную трудность при реализации в микроэлектронных устройствах.

4. Разработка сложно-функциональных устройств ЦОС, использующих преимущества модулярной арифметики в своей работе, такие как КИХ-фильтры, операция скалярного произведения векторов, циклические свёртки и другие устройства с большим объемом арифметических операций.

5. Исследование возможностей дополнительного интрамодулярного распараллеливания вычислительных операций за счёт субмодулей в рекурсивной модулярной арифметике и теоремы Гаусса об изоморфизме при работе в комплексной плоскости.

6. Подготовка генераторов RTL-модулей для базовых блоков модулярной арифметики с целью облегчения проектирования сложных аппаратных устройств, использующих эти компоненты с различными параметрами и разными базисными системами модулей.

7. Подбор и анализ перспективных наборов систем базисных оснований для более эффективной реализации модулярных устройств.

Методы исследования: Для решения указанных задач в работе использованы методы математического моделирования схем, элементы теории функций комплексного переменного, методы линейной алгебры, элементы теории вероятностей и математической статистики, теория полей, а также методы теории САПР.

Научная новизна работы отражена в следующих пунктах:

1. Предложен новый метод реализации эффективного прямого преобразователя модулярной арифметики для входных данных большой размерности на базе регулируемого числа блоков редукции и коррекции, а также реализации промежуточных блоков на базе интервалов или таблиц, обладающий свойством оптимизировать устройства по площади или задержке. За счёт алгоритма подбора блоков разбиения и оптимизации структуры устройства удалось получить повышенные характеристики быстродействия устройства вместе с уменьшением занимаемой площади на кристалле.

2. Предложена новая методика построения обратных преобразователей модулярной арифметики с редуцированной структурой, для коррекции кратных ошибок на базе полиадического кода. Предложенный подход даёт значительный выигрыш по площади по сравнению с традиционной структурой.

3. Разработан новый метод проектирования двух аппаратных модулярных устройств: фильтра с конечной импульсной характеристикой и устройства для вычисления циклической свёртки с использованием чисел вида ц • 2п + 1 на базе теоретико-числового быстрого преобразования Фурье в конечном поле, который обеспечивает повышенное быстродействие устройств и высокую точность вычислений.

4 Предложена методика проектирования аппаратных однотактных умножителей на базе специальных наборов модулей - трехмодульном {2п — 1, 2п, 2п + 1), и четырехмодульном {2П — 1, 2П + 1, 2п+1 — 1, 2п+1 + 1). Умножители имеют высокую скорость работы и дают возможности по поиску или исправлению однократных ошибок вычислений.

5. Разработана методика для проектирования конвейерного устройства для вычисления скалярного произведения векторов с регулируемым свойством обнаруживать или корректировать ошибки вычислений на базе модулярной арифметики.

6. Предложен эффективный метод для подбора набора модулей для заданного динамического диапазона в рекурсивной модулярной арифметике с целью достижения максимальной производительности устройства. Рекурсивная модулярная арифметика базируется на использовании субмодулей малой размерности с целью реализации высокоскоростных устройств.

7. Разработана перспективная методика для распараллеливания модулярных вычислений на базе комплексных переменных с помощью теоремы Гаусса об изоморфизме, что позволяет проектировать более экономичные устройства обработки многомерных сигналов.

Практическая ценность. Полученные в работе результаты могут быть применены для проектирования цифровых устройств повышенного быстродействия и/или высокой надёжности, в том числе для космического применения. Для большей части предложенных устройств созданы свободно доступные параметрические онлайн генераторы аппаратных Verilog HDL описаний. Объединение всех предложенных подходов найдёт применение при проектировании модулярных процессоров для специальных областей применения.

Достоверность полученных результатов диссертационной работы обеспечена обоснованием основных теоретических положений и большим

объемом численных экспериментов, проведенных в современных САПР в базисах ПЛИС и СБИС. Для разработанных устройств были написаны тест-бенчи, проверена корректность их работы. Получены основные параметры их работы, такие как задержка на критическом пути и площадь, занимаемая устройством на кристалле. Для устройств были разработаны и проверены обобщенные генераторы аппаратных описаний. Полученные результаты хорошо согласуются с современными научными данными в русскоязычных и зарубежных источниках. Результаты подтверждены рецензентами в научных изданиях, выступлениями на научных конференциях, а также практическим использованием.

Реализация и внедрение результатов работы. Результаты диссертации использовались в институте проблем проектирования в микроэлектронике Российской Академии наук (ИППМ РАН) при выполнении ряда НИР и грантов фондов РФФИ и РНФ:

• НИР «Вега-СР-2015» Разработка архитектур высокопроизводительных отказоустойчивых модулярных вычислительных устройств на принципах рекурсивности;

• НИР «Вега-Тл-2018» Исследование и разработка комплексных методов обеспечения сбоеустойчивости комбинационных участков интегральных микросхем в условиях дестабилизирующих воздействий;

• Грант РФФИ 14-07-00004 «Разработка принципов построения специализированных микроконтроллеров работающих в базисе модулярных вычислительных структур»;

• Грант РФФИ 14-07-00005 «Разработка методов проектирования модулярных устройств с коррекцией сбоев»;

• Грант РФФИ 16-08-00241 «Разработка методик оценки и методов повышения устойчивости комбинационных микроэлектронных схем к одиночным сбоям»;

• Грант РНФ 14-19-01036 «Перспективные методы повышения отказоустойчивости комбинационных микроэлектронных схем».

Основные положения диссертации, методики по повышению производительности и надёжности устройств ЦОС, а также разработанные в работе аппаратные блоки нашли применение и были внедрены в рамках опытно -конструкторских и научно-исследовательских работ по проектированию микроэлектронных устройств на предприятиях АО «ПКК Миландр», АО НПЦ «ЭЛВИС», НПК «Технологический центр», АО "Зеленоградский нанотехнологический центр" и АО «Ангстрем». В частности, методики по увеличению производительности специализированных вычислителей нашли применение при проектировании высокопроизводительных процессоров цифровой обработки сигналов, выпускаемых предприятием АО «ПКК Миландр». Технические предложения по увеличению сбоеустойчивых устройств за счёт применения особых качеств модулярной арифметики были использованы в проектно-конструкторской деятельности АО НПЦ «ЭЛВИС» при разработке ряда радиационно-стойких сигнальных микропроцессоров.

Апробация работы. Основные результаты работы докладывались и обсуждались на конференциях:

- Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем» (МЭС). В 2012, 2014 и 2016 и 2018 годах.

- КОНГРЕСС по интеллектуальным системам и информационным технологиям IS&IT'13 и IS&IT' 17.

- 11th EAST-WEST DESIGN & TEST SYMPOSIUM (EWDTS 2013)

- CEET International conference on Advances in Computing, Electronics and Electrical Technology, Malaysia, Kuala Lumpur, 2014

- Международный конгресс по интеллектуальным системам и информационным

технологиям AS-IT 2014

Положения, выносимые на защиту:

1. Аппаратный блок для операции получения остатка от деления на произвольную целочисленную константу для входных чисел большой размерности (64-512 бит), который превосходит встроенный аппаратный блок для выполнения этой операции в современных САПР как по производительности (около 20%), так и по занимаемой площади (в несколько раз).

2. Новый подход к построению аппаратных фильтров с конечной импульсной характеристикой (КИХ-фильтр) и циклических свёрток, включающий переход в частотную область. Предложена модулярная реализация этих устройств при помощи теоретико-числового преобразования Фурье по модулям вида q • 2п + 1, обеспечивающая повышение характеристик быстродействия до 50% по сравнению с двоичными аналогами и высокую точность вычислений.

3. Новый метод проектирования обратных преобразователей модулярной арифметики на базе полиадического кода, которые используются в методе проекций для обнаружения или исправления кратных ошибок вычислений. Преобразователи занимают до 30% меньше площади на кристалле и обладают высокой скоростью работы, что позволяет увеличить тактовую частоту работы модулярного устройства до 40%.

4. Аппаратная реализация операции вычисления скалярного произведения векторов, выполняемой на базе методов модулярной арифметики, что дает возможность обнаружения и коррекции ошибок за счет дополнительных модулярных каналов.

5. Новые методы для глубокого распараллеливания операций в устройствах, работающих в базисах СОК. К таким методам относится интрамодулярное

разложение для комплексных чисел на базе теоремы Гаусса об изоморфизме. А также методы подбора эффективных базисов для рекурсивной модулярной арифметики.

Список публикаций по работе:

Основные результаты работы опубликованы в 23 статьях в рецензируемых журналах из перечня ВАК РФ для публикации основных научных результатов диссертаций соискателей ученой степени доктора наук. Получен патент на полезную модель «Вычислительный элемент модулярной арифметики». Общее число публикаций по теме диссертации составляет 30 наименований.

Структура работы:

Диссертация состоит из введения, пяти глав и заключения. Основная часть диссертации изложена на 305 страницах машинописного текста. Диссертация содержит 76 рисунков и 37 таблиц. Библиография включает 233 наименования.

В первой главе диссертации проведён литературный обзор и анализ современных тенденций по исследованию применимости модулярной арифметики в микроэлектронных устройствах.

Во второй главе исследуются методы и подходы при реализации элементарных операций модулярной арифметики, таких как модулярные сумматоры и умножители. Проводится сравнение различных подходов при их реализации, выбираются наиболее эффективные архитектуры по скорости работы и занимаемой площади в базисах СБИС и ПЛИС.

В третьей главе исследуются немодульные операции модулярной арифметики, такие как прямые и обратные преобразователи. Именно они представляют основную проблему при проектировании модулярных устройств. Они либо замедляют их работу, либо занимают очень большую площадь. Устранению этих недостатков в этих устройствах посвящена третья глава.

В четвёртой главе приводятся архитектуры устройств ЦОС, использующих преимущества модулярной арифметики, таких как КИХ-фильтры, скалярное произведение векторов и циклические свёртки.

В пятой главе исследуются возможности по дополнительному распараллеливанию вычислений модулярной арифметики за счёт введения субмодулей и теоремы Гаусса об изоморфизме для комплекснозначных вычислений.

В шестой главе приведены исследования по использованию модулярной арифметики в реальных маршрутах проектирования. Предложен измененный состав библиотеки стандартных ячеек. Предложена архитектура модулярного процессорного ядра и его компонентов. Исследованы возможности по применению методов модулярной арифметики при проектировании аппаратной реализации свёрточных нейронных сетей. Предложена идея о трансформации произвольных логических устройств в арифметический вид и дальнейшая защита от сбоев за счёт методов модулярной арифметики.

В заключении приведены основные результаты работы.

1 Состояние науки в области модулярной арифметики и её применение при проектировании микроэлектронных устройств

1.1 История развития модулярной арифметики

В 1955 году инженер из Чехии Миро Валах предложил использовать кольцо вычетов по составному модулю с попарно взаимно-простыми основаниями для кодирования целых чисел в аппаратных устройствах. После первых публикаций эта идея начала развиваться мировой наукой в области компьютерных технологий. К началу 60-х годов прошлого века из публикаций можно было получить представления о базовых принципах конструирования устройств на базе модулярной арифметики, её основных достоинствах и недостатках. Сформировалось новое научное направление в компьютерной арифметике. Основные публикации начального этапа развития этого направления за рубежами СССР: Учёные Свобода и Валах из Чехии исследовали базовые свойства арифметики в остатках в 1954-1958 годах [1]-[4]. Затем учёные Айкен и Семон показали преимущества модулярной арифметики [5]. Одновременно с ними Гарнер в 1959 году исследовал арифметические свойства модулярной арифметики для построения самокорректирующихся арифметических кодов [6], [7]. Свой вклад внесли учёные Чини и Сабо в 1961 и 1962 годах [8], [9]. В 1964 году Шапиро исследовал параллельные вычисления в модулярной арифметике [10].

В СССР первые публикации, посвященные модулярной арифметике, датируются 1964 годом. И начались они с серии переводов ведущих зарубежных специалистов в сборнике статей «Кибернетических сборник» номер 8. Однако раньше появления этого сборника, работы в области модулярной арифметики в СССР были начаты учёными И.Я. Акушским, Д.И. Юдицким и Е.С. Андриановым, перед которыми стояла задача разработки модулярного процессора. По результатам данных исследований Акушский защитил

докторскую диссертацию, а Юдицкий и Андрианов защитили кандидатские диссертации. Как часть практического применения была разработана экспериментальная модулярная ЭВМ Т-340А, а затем и серийная ЭВМ К-340А. Позднее в 1968 году этот коллектив авторов опубликовал известную монографию «Машинная арифметика в остаточных классах» [11]. Далее этот коллектив работал на базе созданного в Зеленограде центра микроэлектроники над задачей создания высокопроизводительной модулярной ЭВМ 5Э53 [12].

После публикации работ в «Кибернетическом сборнике» и после монографии Акушского и Юдицкого исследования модулярной арифметики стартовали в научных коллективах по всему СССР (Киев, Ленинград, Алма-Ата, Тбилиси и Минск). Некоторые коллективы развивают идеи модулярной арифметики по настоящее время (рисунок 1.1.1).

■ Статьи ■ Доклады ■ Патенты ■ Монографии ■ Всего

■ ■ ■ _1 ■ _1 и ■

1955-1960 1961-1965 1966-1970 1971-1975 1976-1930 1931-1935 1936-1990 1991-1995 1996-2000 2001-2005

Рисунок 1.1.1 Публикации русскоязычных учёных в области модулярной

арифметики по годам [13].

Главными направлениями, где использование модулярной арифметики критично, являются: цифровая обработка сигналов, цифровая обработка изображений, криптография, целочисленная арифметика высокой точности,

обработка многоразрядных (тысячи бит) целочисленных данных, нейросетевые системы обработки данных, высоконадёжные самокорректирующиеся системы, системы повышенной производительности, некриптографические системы обработки, передачи и хранения секретной информации, системы искусственного интеллекта, кодеры и декодеры помехозащищенных кодов, высокоточные ЦАП и АЦП.

Направления, в которых эффективность модулярной арифметики сомнительна: универсальные ЭВМ, задачи с высокой долей немодульных операций (например, округление), задачи с высокой долей логических операций и операций сравнения, арифметика с плавающей точкой [13].

Как показывает обзор современных научных работ, в настоящее время перспективу модулярной арифметики представляют:

1) Теоретические исследования вопросов ускорения и повышения надёжности вычислений, связанные с выбором оснований модулярной арифметики.

2) Большой спектр задач, связанных с пониженным энергопотреблением аппаратных блоков для применения в мобильных устройствах, а также в устройствах для исследования космоса.

3) Применение модулярной арифметики в устройствах криптографии для работы с большими размерностями целых чисел.

4) Разработка модулярного процессора для задач ЦОС с большим объемом арифметических операций.

5) Разработка эффективных аппаратных решений для реализации базовых операций модулярной арифметики, как модульных, так и немодульных.

6) Создание вычислительных структур позиционно-модулярного типа, направленных на сближение достоинств модулярной и позиционной арифметик с целью достижения высокой производительности и надёжности

на современных вычислительных средствах, спроектированных на элементной базе, предельно реализующей возможности технологии.

7) Разработка режимов варьирования масштабов вычислений

8) Исследование и расширение классов задач, допускающих эффективную реализацию на гибридных модулярно-позиционных вычислительных средах.

Рассмотрим публикации по этим направлениям более подробно.

1.2 Выбор оснований модулярной арифметики

Первые значительные результаты по подбору оснований модулярной арифметики, с точки зрения увеличения скорости работы устройств, были получены в начале 2000-х годов [15], [16]. Выбор правильного набора модулей является существенной проблемой для создания эффективной системы остаточных классов с достаточным динамическим диапазоном. Число, форма и значение модулей влияют на динамический диапазон и производительность аппаратного устройства с точки зрения времени прохождения сигнала и занимаемой площади.

Используемые модули могут быть либо произвольными, либо специальными. Специальные модули были предложены с целью упростить реализацию арифметических операций. Модулярные операции на таких специальных модулях похожи на обычную позиционную арифметику, которая является просто арифметикой по модулю степени два. Арифметические схемы, основанные на произвольных наборах модулей, обычно сложнее и требуют достаточно много времени на выполнение немодульных операций. Эти произвольные наборы модулей используются в случаях, когда использование специальных наборов модулей накладывает ограничения, такие как большой динамический диапазон или требуется малая задержка сигнала в модульной части устройства.

Наиболее известный набор спецмодулей это (2П — 1,2П , 2П + 1} [17]. Набор известен благодаря тому, что позволяет реализовывать крайне эффективные прямые и обратные преобразователи из позиционной системы счисления в СОК. Главным недостатком этого набора является модулярный канал (2П +1), задержка сигнала на котором, является максимальной. Как показано в [18], модулярные каналы вида (2П — 1) более эффективны, чем модулярные каналы (2П +1), поэтому имеет смысл уменьшать число каналов вида (2П +1). Впоследствии были предложены новые наборы (2П—1 — 1,2П, 2П — 1} [19] и (2П+1 — 1,2П, 2п — 1} [20]. Все эти наборы имеют динамический диапазон размера 3п, который подходит для приложений, где требуется небольшой динамический диапазон порядка 22 бит. Однако для многих задач ЦОС требуются динамические диапазоны большего порядка. Поэтому были разработаны наборы, состоящие более чем из 3 модулей, позволяющие покрывать диапазоны порядка 4п: (2П — 1, 2П, 22п+1 — 1} [21] и (2П — 1, 2й + 1, 22п — 1} [22], а также базис для покрытия диапазона порядка 5п: (2П — 1, 22п — 1, 22п + 1} [23]. Несмотря на более широкий динамический диапазон, который предоставляют данные наборы модулей, задержка модулярных каналов у них довольно большая из-за большого размера старших модулей. Для того чтобы решить данную проблему, были предложены и исследованы наборы, состоящие из 4 и более модулей. К таким наборам относятся: (2П — 1, 2П, 2П + 1, 2П+1 — 1} [24], (2П — 1, 2П, 2П + 1, 2П+1 + 1} [24], (2П — 1,2й ,2П + 1, 22п + 1} [25], (2П — 1,2П ,2П + 1,22п+1 — 1} [26]-1, (2П —

Список литературы диссертационного исследования доктор наук Соловьев Роман Александрович, 2018 год

Библиографический список

[1] Valach, M. Vznik kodu a ciselne soustavy zbytkovych tnd (Origin of the code and number system of residual classes). Stroje na Zpracovani Informad, Sbornik III. Nakl. CSAV, Praha 1955, pp. 211-245

[2] Svoboda A., Valach M. Operatorove Obvody (Operational Circuits), in Stroje na Zpracovani Informaci, Sbornik III (Nakl. CSAV, Praha, 1955)

[3] Svoboda A. Rational numerical system of residual classes // Stroje na zpracovani informaci. - 1957. - Т. 5. - С. 9-37.

[4] Svoboda A. The numerical system of residual classes in mathematical machines //IFIP Congress. - 1959. - С. 419-421.

[5] Aiken H., Semon W. Advanced digital computer logic // Comput. Lab., Harvard Univ., Cambridge, Mass., Rep. WADC TR-59-472. - 1959.

[6] Garner H.L. Error checking and the structure of binary addition. - 1958.

[7] Garner H.L. The residue number system // IRE Transactions on Electronic Computers. - 1959. - №. 2. - С. 140-147.

[8] Cheney P.W. A digital correlator based on the residue number system //IRE Transactions on Electronic Computers. - 1961. - №. 1. - С. 63-70.

[9] Szabo N. Sign detection in nonredundant residue systems //IRE Transactions on Electronic Computers. - 1962. - №. 4. - С. 494-500.

[10] Shapiro H.S. Some remarks on modular arithmetic and parallel computation // Mathematics of Computation. - 1962. - Т. 16. - №. 78. - С. 218-222.

[11] Акушский И.Я., Юдицкий Д.И. Машинная арифметика в остаточных классах. - М.: Сов. Радио, 1968. - 440c.

[12] Малашевич Б.М. Малашевич Д.Б. Отечественные модулярные и троичные ЭВМ // Труды Юбилейной научно-технической конференции. - 2005. - Т. 50. - С. 101-148.

[13] Малашевич Б.М., Малашевич Д.Б. «Модулярная арифметика - взгляд изнутри», сборник 50 лет модулярной арифметике «Электроника и информатика 2005».

[14] Omondi A., Prekumar B. Residue Number System: Theory and Implementation. London: Imperial College Press. 2007. 312 страниц. ISBN-13: 978-1860948664.

[15] Mohan P.V.A., Residue Number System: Algorithms and Architectures. Massachusetts: Springer, 2002. 272 страниц. ISBN-13: 978-1402070310.

[16] Wang W., Swamy M.N.S., Ahmad M.O. Moduli Selection in RNS for Efficient VLSI Implementation. In Proceedings of the International Symposium on Circuits and Systems, 2003, p. IV-512 - IV-515. ISBN 0-7803-7761-3.

[17] Piestrak S.J. A High-Speed Realization of a Residue to Binary Number System Converter. In IEEE Trans. on Circuits and Systems-II: Analog and Digital Signal Processing, 1995, vol. 42, p. 661 - 663. ISSN 1057-7130.

[18] Navi K., Molahosseini A.S., Esmaeildoust M. How to Teach Residue Number System to Computer Scientists and Engineers. In IEEE Trans. on Education, 2011, vol. 54, p. 156 - 163. ISSN 0018-9359.

[19] Wang W., Swamy M.N.S., Ahamd M.O., Wang Y. A High-Speed Residue-to-Binary Converter for Three-Moduli [2k-1 — 1,2k, 2k — 1} RNS and a Scheme for its VLSI Implementation. In IEEE Trans. on Circuits and Systems-II: Analog and Digital Signal Processing, 2000, vol. 47, p. 1576 - 1581. ISSN 1057-7130.

[20] Mohan P.V.A. RNS-to-Binary Converter for a New Three-Moduli Set {2n+1 — l,2n, 2n — 1}. In IEEE Trans. on Circuits and Systems-II: Express Briefs, 2007, vol. 54, p. 775 - 779. ISSN 1549-7747.

[21] Molahosseini A.S., Navi K., Rafsanjani M.K. A New Residue to Binary Converter Based on Mixed-Radix Conversion. In 3rd International Conference on Information and Communication Technologies: From Theory to Applications, 2008, p. 1 - 6. ISBN 9781-4244-1751-3.

[22] Wang W., Swamy M.N.S., Ahamd M.O., Wang Y. A Study of the Residue-to-Binary Converters for the Three-Moduli Sets. In IEEE Trans. on Circuits and Systems-I: Fundamental Theory and Applications, 2003, vol. 50, p. 235 - 243. ISSN 1057-7122.

[23] Hariri A., Navi K., Rastegar R. A New High Dynamic Range Moduli Set with Efficient Reverse Converter. In Computers & Mathematics with Applications Journal, 2008, vol. 55, p. 660 - 668. ISSN 0898-1221.

[24] Mohan P.V.A., Prekumar A.B. RNS-to-Binary Converters for Two Four-Moduli Sets {2n — 1,2n, 2n + 1,2n+1 — 1} and {2n — 1,2n, 2n + 1, 2n+1 + 1}. In IEEE Trans. on Circuits and Systems-I: Regular Papers, 2007, vol. 54, p. 1245 - 1254. ISSN 15498328.

[25] Cao B., Chang C.H., Srikanthan T. An Efficient Reverse Converter for the 4-Moduli Set {2n — 1,2n, 2n + 1,22n + 1} Based on the New Chinese Remainder Theorem. In IEEE Trans. on Circuits and Systems-I: Fundamental Theory and Applications, 2003, vol. 50, p. 1296 - 1303. ISSN 1057-7122.

[26] Molahosseini A.S., Navi K., Dadkhan C., Kavehei O., Timarchi S. Efficient Reverse Converter Designs for the New 4-Moduli Sets {2n — 1,2n, 2n + 1,22n+1 — 1} and {2n — 1,22n, 2n + 1,22n + 1} Based on New CRTs. In IEEE Trans. on Circuits and Systems-I: Regular Papers, 2010, vol. 57, p. 823 - 835. ISSN 1549-8328.

[27] Hiasat A.A. VLSI Implementation of New Arithmetic Residue to Binary Decoders. In IEEE Trans. on VLSI Systems, 2005, vol. 13, p. 153 - 158. ISSN 1063-8210.

[28] Zhang W., Siy P. An Efficient Design of Residue to Binary Converter for Four Moduli Set (2n - 1,2n + 1,22n - 2,22n+1 - 3) Based on New CRT-II. In Information Sciences Journal, 2008, vol. 178, p. 264 - 279. ISSN 0020-0255.

[29] Cao B., Chang C.H., Srikanthan T. A Residue-to-Binary Converter for a New Five-Moduli Set. In IEEE Trans. on Circuits and Systems-I: Regular Papers, 2007, vol. 54, p. 1041 - 1049. ISSN 1549-8328.

[30] Molahosseini A.S., Dadkhan C., Navi, K. A New Five-Moduli Set for Efficient Hardware Implementation of the Reverse Converter," In IEICE Electronics Express, 2009, vol. 6, p. 1006 - 1012. ISSN 1006-1012.

[31] Molahosseini A.S., Teymouri F., Navi K. A New Four-Modulus RNS to Binary Converter. In Proc. of IEEE International Symposium on Circuits and Systems, 2010, p. 4161 - 4164. ISBN 978-1-4244-5308-5.

[32] Sousa L., Antao S. MRC-Based RNS Reverse Converters for the Four-Moduli Sets [2n + 1,2n - 1,2n, 22n+1 - 1} and [2n + 1,2n - 1, 22n, 22n+1 - 1} . In IEEE Trans. on Circuits and Systems II: Express Briefs, 2012, vol. 59, p. 244 - 248. ISSN 15497747.

[33] Alibadian R., Alibadian A., Bolhasani A., Hosseini S.Z., Golsorktabar A. A Novel High Dynamic Range 4-Module Set [22n + 1,22n+1, 2n + 1,2n - 1} with Efficient Reverse Converter and Review Improving Modular Multiplication's Dynamic Range with this Module Set. In International Conference on Computer Communication and Informatics, 2012, p. 1 - 6. ISBN 978-1-4577-1580-8.

[34] Piestrak S.J. Design of Residue Generators and Multioperand Modular Adders Using Carry-Save Adders. In IEEE Transactions on Computers, 1994, vol. 43, p. 68-77. ISSN 0018-9340.

[35] Bauoumi M., Jullien G., Miller W. A VLSI Implementation of Residue Adders. In IEEE Transactions on Circuits and Systems, 1987, vol. 34, p. 284-288. ISSN 00984094.

[36] Jullien G.A. Residue Number Scaling and Other Operations Using ROM Arrays. In IEEE Transactions on Computers, 1978, vol. C-27, p. 325-336. ISSN 0018-9340.

[37] Banerji D.K. A Novel Implementation Method for Addition and Subtraction in Residue Number Systems. In IEEE Transactions on Computers, 1974, vol. C-23, p. 106-109. ISSN 0018-9340.

[38] Taylor F.J. A VLSI Residue Arithmetic Multiplier. In IEEE Transactions on Computers, 1982, col. C-31, p. 540-546. ISSN 0018-9340.

[39] Beuchat J.L. Some Modular Adders and Multipliers for Field Programmable Gate Arrays. In IPDPS '03 Proceedings of the 17th International Symposium on Parallel and Distributed Processing, 2003, ISSN 1530-2075.

[40] Vergos H.T., Efstathiou C. Efficient Modulo 2n + 1 Adder Architectures. In Integration, the VLSI Journal, 2009, vol. 42, p. 149-157. ISSN 0167-9260.

[41] Vergos H.T., Efstathiou C., Nikolos D. Diminished-One Modulo 2n + 1 Adder Design. In IEEE Transactions on Computers, 2002, vol. 51, p. 1389-1399. ISSN 00189340.

[42] Efstathiou C., Vergos H.T., Nikolos D. Fast Parallel Prefix Modulo 2n + 1 Adders. In IEEE Transactions on Computers, 2004, vol. 53, p. 1211-1216. ISSN 0018-9340.

[43] Kalampoukas L. et al. High-Speed Parallel-Prefix Modulo 2n — 1 Adders. In IEEE Transactions on Computers, 2000, vol. 49, p. 673-679. ISSN 0018-9340.

[44] Vassalos E., Bakalis D., Vergos H.T. Novel Modulo 2n + 1 Subtractors. In 16th International Conference on Digital Signal Processing, 2009, p. 1-5. ISBN 978-1-42443297-4.

[45] Timarchi S., Navi K., Hosseinzade M. New Design of RNS Subtractor for Modulo 2n + 1. In Information and Communication Technologies, 2006, vol. 2, p. 2803-2808. ISBN 0-7803-9521-2.

[46] Nedjah N., Mourelle L.M. A Review of Modular Multiplication Methods and Respective Hardware Implementations. In Informatica Journal, 2006, vol. 30, p. 111129. ISSN 0350-5596.

[47] Hiasat A.A., Zohdy H.S. Design and Implementation of a Fast and Compact Residue-Based Semi-Custom VLSI Arithmetic Chip. In Proceedings of the 37th Midwest Symposium on Circuits and Systems, 1994, vol. 1, p. 428-431. ISBN 0-78032428-5.

[48] Hiasat A.A. New Memoryless, Mod (2n - 1) Residue Multiplier. In Electronics Letters, 1992, vol. 28, p. 314-315. ISSN 0013-5194.

[49] Bajard J.C., Didier L.S., Kornerup P. An RNS Montgomery Modular Multiplication Algorithm. In IEEE Transactions on Computers, 1998, vol. 47, p. 766776. ISSN 0018-9340.

[50] Wang Z., Jullien G.A., Miller W.C. An Efficient Tree Architecture for Modulo 2n + 1 Multiplication. In Journal of VLSI Signal Processing Systems - Special Issue on VLSI Arithmetic and Implementations. 1996, vol. 14, p. 241-248. ISSN 0922-5773.

[51] Wang Z., Jullien G.A., Miller W.C. An Algorithm for Multiplication Modulo (2n - 1). In IEEE 39th Midwest Symposium Circuits Systems, 1996, vol. 3, p. 13011304. ISBN 0-7803-3636-4.

[52] Efstathiou C., Vergos H.T. Modified Booth 1's Complement and Modulo 2n - 1 Multipliers. In The 7th IEEE International Conference on Electronics, Circuits and Systems, 2000, vol. 2, p. 637-640. ISBN 0-7803-6542-9.

[53] Sousa L., Chaves R. A Universal Architecture for Designing Efficient Modulo 2n + 1 Multipliers. In IEEE Transactions on Circuits and Systems I: Regular Papers, 2005, vol. 52, p. 1166-1178. ISSN 1549-8328.

[54] Vergos H.T., Efstathiou C. Design of Efficient Modulo 2n + 1 Multipliers. In IET Computers & Digital Techniques, 2007, vol. 1, p. 49-57. ISSN 1751-8601.

[55] Wrzyszcz A., Milford D. A New Modulo 2a + 1 Multiplier. In IEEE International Conference on Computer Design: VLSI in Computers and Processors, 1993, p. 614617. ISBN 0-8186-4230-0.

[56] Askarzadeh M., Hosseinzadhen M., Navi K. A New Approach to Overflow Detection in Moduli Set {2n - 3,2n - 1,2n + 1,2n + 3}. In Second International Conference on Computer and Electrical Engineering, 2009, vol. 1, p. 439 - 442. ISBN 978-1-4244-5365-8.

[57] Shang M., Jianhao H., Lin Z., Xiang L. An Efficient RNS Parity Checker for Moduli Set {2n - 1,2n + 1, 22n + 1} and its Applications. In Springer Journal of Science in China Series F: Information Sciences, 2008, vol. 51, p. 1563 - 1571. ISSN 1862-2836.

[58] Dimauro G., Impedovo S., Pirlo G. A New Technique for Fast Number Comparison in the Residue Number System. In IEEE Transactions on Computers, 1993, vol. 42, p. 608 - 612. ISSN 0018-9340.

[59] Wang Y., Song X., Abdoulhamid M. A New Algorithm for RNS Magnitude Comparison Based on New Chinese Remainder Theorem II. In Proceedings Ninth Great Lakes Symposium on VLSI, 1999, vol. 1, p. 362 - 365. ISSN 1066-1395.

[60] Bi S., Gross W.J. Efficient Residue Comparison Algorithm for General Moduli Sets. In 48th Midwest Symposium on Circuits and Systems, 2005, vol. 2, p. 1601 -1604. ISBN 0-7803-9197-7.

[61] Sousa L. Efficient Method for Magnitude Comparison in RNS Based on Two Pairs of Conjugate Moduli. In 18th IEEE Symposium on Computer Arithmetic, 2007, vol. 1, p. 240 - 250. ISSN 1063-6889.

[62] Zarei B., Askarzadeh M., Derakhshanfard N., Hosseinzadeh M. A High-Speed Residue Number Comparator for the 3-Moduli Set {2n — 1,2n + 1,2n + 3}. In International Signals Systems and Electronics, 2010, vol. 1, p. 1 - 4. ISBN 978-1-42446352-7.

[63] Nannarelli A., Re M., Cardarilli G.C. Tradeoffs between Residue Number System and Traditional FIR Filters. In IEEE International Symposium on Circuits and Systems, 2001, vol. 2, p. 305 - 308. ISBN 0-7803-6685-9.

[64] Conway R., Nelson J. Improved RNS FIR Filter Architectures. In IEEE Transactions on Circuits and Systems II: Express Briefs, 2004, vol. 51, p. 26-28. ISSN

1549-7747.

[65] Shahana T.K., James R.K., Jose B.R., Jacob K.P. Performance Analysis of FIR Digital Filter Design: RNS Versus Traditional. In International Symposium on Communications and Information Technologies, 2007, vol.1, p. 1 - 5. ISBN 978-14244-0977-8.

[66] Freaking W.L., Parhi K.K. Low-Power FIR Digital Filters Using Residue Arithmetic. In Conference Record of the 31st Asilomar Conference on Signals, Systems & Computers, 1997, vol. 1, p. 739-743. ISBN 0-8186-8316-3. (LOW POWER)

[67] Cardarilli G.C., Del Re, A., Nannarelli A., Re M. Low Power and Low Leakage Implementation of RNS FIR Filters. In Conference Record of the Thirty-Ninth Asilomar Conference on Signals, Systems and Computers, 2005, vol. 1, p. 1620 - 1624. ISSN 1058-6393. (LOW POWER)

[68] Cardarilli G.C, Nannarelli A., Re M. Residue Number System for Low-Power DSP Applications. In Conference Record of the Forty-First Asilomar Conference on Signals, Systems and Computers, 2007, vol. 1, p. 1412 - 1416. ISSN 1058-6393.

[69] Ramnarayan R., Taylor F. Analysis of Errors in Residue Number System (RNS) Based IIR Digital Filters. In IEEE International Conference on Acoustics, Speech and Signal Processing, 1982, vol. 7, p. 56 - 59.

[70] Soderstrand M.A., Sinha B. A Pipelined Recursive Residue Number System Digital Filter. In IEEE Transactions on Circuits and Systems, 1984, vol. 31, p. 415 -417. ISSN 0098-4094.

[71] Ammar A., Al Kabbany A., Youssef M., Amam A. A Secure Image Coding Scheme Using Residue Number System. In Proceedings of the Eighteenth National Radio Science Conference, 2001, vol. 2, p. 339 - 405. ISBN 977-5031-68-0.

[72] Wang W., Swamy M.N.S., Ahmad M.O. RNS Application for Digital Image Processing. In 4th IEEE international workshop on system-on-chip for real-time applications, 2004, vol. 1, p. 77-80. ISBN 0-7695-2182-7.

[73] Taleshmekaeil D.K., Mousavi A. The Use of Residue Number System for Improving the Digital Image Processing. In IEEE 10th International Conference on Signal Processing, 2010, vol. 1, p. 775-780. ISBN 978-1-4244-5897-4.

[74] Taleshmekaeil D.K., Mohamadzadeh H., Mousavi A. Using Residue Number System for Edge Detection in Digital Images Processing. In IEEE 3rd International Conference on Communication Software and Networks, 2011, vol. 1, p. 249-253. ISBN 978-1-61284-485-5.

[75] Moharrami S., Taleshmekaeil D.K. The Application of the Residue Number System in Digital Image Processing: Propose a Scheme of Filtering in Spatial Domain. In Research Journal of applied science, 2012, vol. 7, p. 286-292. ISSN 1815-932X.

[76] Yang L.L., Hanzo L. Redundant Residue Number System Based Error Correction Codes. In IEEE Vehicular Technology Conference, 2001, vol. 3, p. 1472-1476. ISBN 0-7803-7005-8.

[77] Pontarelli S., Cardarilli G.C., Re M., Salsano A. A Novel Error Detection and Correction Technique for RNS Based FIR Filters. In IEEE International Symposium on Defect and Fault Tolerance of VLSI Systems, 2008, vol. 1, p. 436 - 444. ISSN 15505774.

[78] Yang L.L., Hanzo L. A Residue Number System Based Parallel Communication Scheme Using Orthogonal Signaling .I. In System outline. In IEEE Transactions on Vehicular Technology, 2002, vol. 51, p. 1534-1546. ISSN 0018-9545.

[79] Youssef M.I., Emam A.E., Abd Elghnaany M. Direct Sequence Spread Spectrum Technique with Residue Number System. In International Journal of Electrical & Electronics Engineering, 2009, vol. 3, p. 223-230. ISSN 2010-3972.

[80] Bajard J.C., Imbert L. Brief Contributions: A Full RNS Implementation of RSA. In IEEE Transactions on Computers, 2004, vol. 53, p. 769-774. ISSN 0018-9340.

[81] McCluskey Jr., Edward J. Minimization of Boolean Functions. // Bell Systems Technical Journal, vol. 35, pp. 1417-1444, 1956

[82] Rudell, Richard L. Multiple-Valued Logic Minimization for PLA Synthesis // Research Report, Memorandum No. UCB/ERL M86-65 (Berkeley) 1986.

[83] URL: http://sontrak.com/

[84] URL: http://ru.wikipedia.org/wiki/Эвристический_алгоритм

[85] Тельпухов Д.В., Соловьев Р.А., Амербаев В.М., Балака Е.С. Разработка аппаратного модулярного фильтра с конечной импульсной характеристикой на базе теоретико-числового быстрого преобразования Фурье // Всероссийская

научно-техническая конференция "Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС)". Сборник трудов. 2014. № 4. С. 169-172.

[86] Dugdale M. VLSI implementation of residue adders based on binary adders. // IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing. 1992

[87] Zimmerman R. Efficient VLSI implementation of modulo 2n + 1 addition and multiplication". In: Proceedings, 14th Symposium on Computer Arithmetic, pp. 158167. 1999

[88] Соловьев Р.А., Тельпухов Д.В. Аппаратная реализация операции нахождения остатка целочисленного деления для входных данных большой разрядности в модулярной арифметике // Известия высших учебных заведений. Электроника. 2013. № 4 (102). С. 75-83.

[89] Стемпковский А.Л., Гаврилов С.В., Каграманян Э.Р. "Методы логико-временного анализа заказных блоков СБИС" // Известия ВУЗов. Электроника. -2008. - № 5. - С. 41-50.

[90] Гаврилов С.В., Гудкова О.Н., Егоров Ю.Б. Методы ускоренной характеризации библиотек элементов СБИС с контролем заданной точности // Известия ВУЗов. Электроника. - 2010. - № 3. - С.51-59

[91] Гаврилов С.В., Гудкова О.Н., Егоров Ю.Б. Статистический анализ сложных функциональных блоков // Известия ВУЗов. Электроника. - 2010. - № 5. - С.58-64.

[92] Амербаев В.М., Константинов А.В., Тельпухов Д.В. Выбор технологичных модулей в задаче оптимизации модульных умножителей и сумматоров // 16-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов «Микроэлектроника и информатика-2009». Сб. тезисов. М.: МИЭТ. 2009

[93] Амербаев В.М., Соловьев Р.А., Тельпухов Д.В., Щелоков А.Н. Исследование эффективности модулярных вычислительных структур при проектировании аппаратных однотактных умножителей // Известия Южного федерального университета. Технические науки. 2014. № 7 (156). С. 248-254.

[94] DesignWareLibrary [Электронный ресурс]: Synopsys. Silicon to Software URL: https://www.synopsys.com/IP/SOCINFRASTRUCTUREIP/DESIGNWARE/Pages/def ault.aspx (дата обращения 25.05.2016)

[95] Виноградов И.М. «Основы теории чисел», издание шестое. М.: Наука, 1981г.

[96] Амербаев В.М., Малашевич Д.Б. Анализ эффективности реализации модульных операций индексной модулярной арифметики // ЭЛЕКТРОНИКА. Известия вузов, 2009, №6 (80). -С. 54--57.

[97] Rashidi B., Farashahi R.R., Sayedi S.M. Efficient Implementation of Low Time Complexity and Pipelined Bit-Parallel Polynomial Basis Multiplier over Binary Finite Fields The ISC Int'l Journal of Information Security, July 2015, Volume 7, Number 2, pp. 101-114.

[98] Ирхин В.П. Табличная реализация операций модулярной арифметики // Сб.науч.тр. Юбилейной Международной научно-технической конференции «50 лет модулярной арифметики», 2005. СС. 268-273.

[99] Espresso. Минимизация булевых функций.{Электронный ресурс}. - Режим доступа:: http://embedded.eecs.berkeley.edu/pubs/downloads/espresso/ (дата обращения 25.05.2016)

[100] Сайт Отдела методологии проектирования интегральных схем ИППМ РАН / [Электронный ресурс]. - Режим доступа: http://icdm.ippm.ru/ (дата обращения 25.05.2016)

[101] Устройство для вычисления по модулю// Патент на полезную модель №103010 Российская Федерация, МПК G06F7/72. заявитель ИППМ РАН. №2010148522; заявл. 29.11.2010; зарегистрировано 20.03.2011

[102] Kundert Ken, Zinke Olaf, The Designer's Guide to Verilog-AMS (The Designer's Guide Book Series), 2004

[103] Амербаев В.М., Балака Е.С., Константинов А.В., Тельпухов Д.В. Методы построения прямых преобразователей модулярной логарифметики, ориентированных на ЦОС // IV Всероссийская научно-техническая конференция "Проблемы разработки перспективных микро- и наноэлектронных систем - 2010": сб. научн. тр. / под общ. ред. А.Л. Стемпковского". - М.: ИППМ РАН, 2010. - С. 374 - 377.

[104] Watson R.W., Hastings C.W. Self-Checked Computation Using Residue Arithmetic// Proceedings of the IEEE, vol. 54, no. 12, December 1966. - P.1920-1931.

[105] Sun J.-D., Krishna H. A Coding Theory Approach to Error Control in Redundant Residue Number Systems - Part I: Multiple Error Detection and Correction// IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing, vol. 39, no. 1, January 1992.-P. 18-34.

[106] Bhardwaj M., Srikanthan T., Clarke C. T. VLSI costs of arithmetic parallelism: a residue reverse conversion perspective. Proceeding ARITH '99 Proceedings of the 14th IEEE Symposium on Computer Arithmetic

[107] Тельпухов Д.В. Построение обратных преобразователей модулярной логарифметики для устройств цифровой обработки сигналов, Информационные технологии. 2011. № 4. Стр. 60 - 64.

[108] Теоретические основы машинной арифметики / В.М.Амербаев; АН КазССР. Ин-т математики и механики . - Алма-Ата : Наука, 1976 . - 324 с. -Библиогр.:с.317-320 .

[109] Торгашев В.А. Система остаточных классов и надежность ЦВМ. - М.: Советское радио, 1973. - 120с.

[110] David F. Paul Efficient structure for computing mixed-radix projections from residue number systems // United States Patent № 4752904, Jun. 21, 1988.

[111] http://vscripts.ru/2014/straightforward_error_correction_reverse_converter.php

[112] http://vscripts.ru/2013/reverse-converter-pipeline-mixed-radix-with-error-correction.php

[113] Oppenheim A.V., Schafer R.W. Discrete-Time Signal Processing. Prentice-Hall, 1989.

[114] Patronik P., Berezowski K., Piestrak S., Biernat J., Shrivastava A. Fast and energy-efficient constant-coefficient FIR filters using residue number system // 17th IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED'11). 2011.

[115] Shrivastava A., Berezowski K.S., Piestrak S.J. Chokshi R. Exploiting residue number system for power-efficient digital signal processing in embedded processors // IEEE/ACM International Conference on Compilers, Architecture, and Synthesis for embedded Systems (CASES). France, 2009 .

[116] Amerbaev V., Telpukhov D., Solovyev R., Stempkovskiy A. Efficient Calculation of Cyclic Convolution by Means of Fast Fourier Transform in a Finite Field // Proc. of 11th EAST-WEST DESIGN & TEST SYMPOSIUM. 2013.

[117] Calvagno G., Cortelazzo G.M., Mian G.A. Orthogonal complex filter banks and wavelets: Some properties and design. IEEE Trans. on Signal Processing, 1999, 47(4): 1039-1048.

[118] Perry R., Bull D.R., Nix A. Efficient adaptive complex filtering algorithm with application to channel equalization. IEE Proc. of Vision, Image and Signal Processing, 1999, 146(2): 57-64

[119] Амербаев В.М., Стемпковский А.Л., Соловьев Р.А. Параллельные вычисления в кольце гауссовых чисел над полем Галуа GF(P) // Всероссийская научно-техническая конференция "Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС)". Сборник трудов. 2012. № 1. С. 517-520.

[120] Амербаев В.М., Соловьев Р.А., Тельпухов Д.В. Реализация библиотеки модульных арифметических операций на основе алгоритмов минимизации логических функций // Журнал «Известия ЮФУ. Технические науки», Таганрог, номер 7, июль 2013 ISSN 1999-9429. С. 221-225.

[121] Соловьев Р.А., Тельпухов Д.В., Амербаев В.М., Балака Е.С. Построение обратных преобразователей модулярной арифметики с коррекцией ошибок на базе полиадического кода // Нейрокомпьютеры: разработка, применение. 2014. № 9. С. 30-35.

[122] Тельпухов Д.В. Построение обратных преобразователей модулярной логарифметики для устройств цифровой обработки сигналов // Информационные технологии. 2011. № 4. C. 60-64.

[123] Амербаев В.М., Тельпухов Д.В. Обратный преобразователь модулярной арифметики с использованием неточного ранга для задач ЦОС // Известия высших учебных заведений. Электроника. 2013. № 1. С. 41-46.

[124] Yuke Wang, Residue-to-Binary Converters Based On New Chinese Remainder Theorems, IEEE Transactions on Circuits and Systems - II: Analog and Digital Signal Processing, vol. 47, No. 3, pp.197-205, March 2000.

[125] Соловьев Р.А., Тельпухов Д.В. Генератор Verilog для многобитных умножителей на базе модулярной арифметики {Электронный ресурс}: icdm.ippm.ru. 2013. URL: http://icdm.ippm.ru/2013/high-bit-int-multiplication.php

[126] Соловьев Р.А., Тельпухов Д.В. Генератор Verilog для бинарных умножителей на базе модулярного базиса {2n — 1,2n + 1,2n+1 — 1,2n+1 + 1} {Электронный ресурс}: icdm.ippm.ru. 2013. URL: http://icdm.ippm.ru/2013/high-bit-int-multiplication-4-mod-generator.php.

[127] Соловьев Р.А., Тельпухов Д.В. Генератор Verilog для бинарных умножителей на базе иерархического метода {Электронный ресурс}: icdm.ippm.ru. 2013. URL: http://icdm.ippm.ru/2013/high-bit-int-multiplication-hierarchical.php

[128] Smith S.W. The Scientist & Engineer's Guide to Digital Signal Processing. California: California Technical Pub, 1997, 626 p.

[129] Алексеев В.Е., Соловьев А.Н., Определение вектора многоантенной GPS системы на основе процедуры разрешения фазовых неоднозначностей // Известия ВУЗов. ЭЛЕТРОНИКА. №5(91), 2011, с.75-82.

[130] http: //mathworld.wolfram.com/ConvolutionTheorem.html

[131] Bracewell R.N., The Fourier Transform and its Applications. Columbus: McGraw-Hill Higher Education, 1986, 624 p.

[132] Adamson I.T., Introduction to Field Theory. London: Oliver & Boyd, 1964, 181 p.

[133] Cooley J.W., Tukey J.W., An Algorithm for the Machine Computation of Complex Fourier Series // Mathematics Computation, Vol. 19April 1965, pp. 297-301.

[134] Wold E.H., Despain A.M., Pipeline and parallel-pipeline FFT processors for VLSI implementation // IEEE Trans. Comput., May 1984, Vol. 33(5): 414-426 pp.

[135] http: //vscripts.ru/2012/prime-set-generator.php

[136] Abdelgawad A., Bayoumi M., High Speed and Area-Efficient Multiply Accumulate (MAC) Unit for Digital Signal Processing Applications, IEEE International Symposium on Circuits and Systems, pp . 3199-3202, 2007.

[137] Preethy A.P., Radhakrishnan D. A 36-bit Balanced Moduli MAC Architecture, 42nd Midwest Symp. on Circuits and Systems (MWSCAS99), Las Cruces, NM, vol. 1, pp. 380-383, Aug. 1999.

[138] Amerbaev V.M., Solovyev R.A., Telpukhov D.V. Hardware Implementation of Fir Filter based on Number-Theoretic Fast Fourier Transform in Residue Number System // Open Sciences Journal, pp. 1-6, 2014.

[139] Амербаев В.М., Соловьев Р.А., Тельпухов Д.В. Метод вычисления циклической свертки на базе БПФ с использованием чисел Прота // Журнал «Информационные технологии», № 10, 2014, С. 22-27.

[140] Амербаев В.М., Пак И.Т. Параллельные вычисления в комплексной плоскости. Алма-Ата.: Изд. «Наука». 1984. 183 с.

[141] Соловьев Р.А., Генератор Verilog для индексных умножителей по модулю {Электронный ресурс}: vscripts. 2012. URL: http://vscripts.ru/2012/index-modulo-multiplication.php (дата обращения: 16.02.2015)

[142] Поперечный П.С. Matlab Residue Library {Электронный ресурс}: vscripts. 2014. URL: http://vscripts.ru/w/Matlab_residue_library (дата обращения: 16.02.2015).

[143] Козлов Б.А., Ушаков И.А. Краткий справочник по расчету надежности радиоэлектронной аппаратуры. М., 1966.

[144] Ness, D.C.D., Hescott, C.C.J., and Lilja, D.D.J. Exploring subsets of standard cell libraries to exploit natural fault masking capabilities for reliable logic // In Proceedings

of the 17th ACM Great Lakes symposium on VLSI. Stresa-Lago Maggiore, Italy. ACM. 2007. P. 208-211.

[145] Морелос-Сарагоса Р. Искусство помехоустойчивого кодирования. Методы, алгоритмы, применение / пер. с англ. В.Б. Афанасьева. М.: Техносфера. 2006. 320 с.

[146] Сагалович Ю.Л. Введение в алгебраические коды: Учебное пособие. М.: МФТИ, 2007. С. 175-176.

[147] http://en.wikipedia.org/wiki/ Multiply%E2%80%93accumulate_operation (дата обращения: 01.04.2014)

[148] Вейль А. Основы теории чисел. М.: Мир, 1972.

[149] http://m.wikipedia.org/wiki/Китайская_теорема_об_остатках.

[150] Jullien G.A. Implementation of multiplication modulo a prime number, with applications to number theoretic transforms // IEEE Transactions on Computers. 1980.

[151] Он-лайн генератор аппаратных описаний для умножителей по модулю: http://vscripts.ru/2012/index-modulo-multiplication.php (дата обращения: 01.04.2014)

[152] Он-лайн генератор аппаратных описаний для умножителей по модулю: http://vscripts.ru/2012/index-modulo-multiplication-sqr.php (дата обращения: 01.04.2014)

[153] Блейхут Р. Теория и практика кодов, контролирующих ошибки. Пер. с англ. М.: Мир, 1986. 576 с.

[154] Патент US4752904. Efficient structure for computing mixed-radix projections from residue number systems. 26.06.1988.

[155] {Электронный ресурс} URL: https://www.minidsp.com/appHcations/advanced-tools/fir-filter-tools (дата обращения: 28.11.2017).

[156] Cappello P.R., Steiglitz K. 1984. Some complexity issues in digital signal processing. IEEE Transactions on Acoustics, Speech, and Signal Processing ASSP-32, 5, 1037-1041.

[157] Coleman J.O. 2001. Cascaded coefficient number systems lead to FIR filters of striking computational efficiency. In Proc. International IEEE Conference in Electronics, Circuits, and Systems.

[158] Pasko R., Schaumont P., Derudder V., Vernalde S., Durackova D. 1999. A new algorithm for elimination of common subexpressions. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 18, 1, 58-68.

[159] Lefevre V. 2003. Multiplication by an integer constant: Lower bounds on the code length. In Proc. 5th Conference on Real Numbers and Computers.

[160] Hartley R.I. 1996. Subexpression sharing in filters using canonic signed digit multipliers. IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing 43, 10, 677-688.

[161] Bull D.R., Horrocks D.H. 1991. Primitive operator digital filters. IEE Proceedings G 138, 3, 401-412.

[162] Dempster A.G. and Macleod M.D. 1995. Use of minimum-adder multiplier blocks in FIR digital filters. IEEE Transactions in Circuits and Systems-II: Analog and Digital Signal Processing 42, 9, 569-577.

[163] Bernstein R.L. 1986. Multiplication by integer constants. Software - Practice and Experience 16, 7, 641-652.

[164] Choo H., Muhammad K., Roy K. 2004. Complexity reduction of digital filters using shift inclusive differential coefficients. IEEE Transactions on Signal Processing 52, 6, 1760-1772.

[165] Voronenko Y., Puschel M. (2007). Multiplierless multiple constant multiplication. ACM Transactions on Algorithms (TALG), 3(2), 11.

[166] {Электронный ресурс} http://spiral.net/codegenerator.html

[167] {Электронный ресурс} URL: http://www.firsuite.net/FIR/FromPublication (дата обращения: 28.11.2017).

[168] Соловьёв Р.А., Тельпухов Д.В. (2014). Методика выбора базисных оснований для рекурсивной модулярной арифметики. Вычислительные технологии, 19(4).

[169] Szabo N.S., Tanaka R.I. Residue Number System and its applications to Computer Technology, McGraw-Hill, New York, 1967

[170] Выгодский М. Я. Справочник по элементарной математике, Москва, 2006

[171] Tseng B., Jullien G. A., Miller W. C. 1992. Implementation of FFT structures using the residue number systems. IEEE Transactions on Computers, 28(11)

[172]

http://ru.wikipedia.org/wiki/%D0%A7%D0%B8%D1%81%D0%BB%D0%B0_%D0% 9C%D0%B5%D 1 %80%D 1 %81 %D0%B5%D0%BD%D0%BD%D0%B0

[173] Ленг С. Алгебра {Текст}. — М.: Мир, 1968. — стр. 82—83.

[174] Uspensky J.V., Heaslet M.A. Elementary Number Theory. New York: McGraw-Hill, pp. 189-191, 1939.

[175] Эрдниева Н.С., Использование системы остаточных классов для маломощных приложений цифровой обработки сигналов. {Электронный ресурс} // «Инженерный вестник Дона», 2013, №2. - Режим доступа: http://www.ivdon.ru/magazine/archive/n2y2013/1621 (доступ свободный) - Загл. с экрана. - Яз. рус.

[176] Соловьев А.Н., Алексеев В.Е. Безгироскопная инерциальная система на основе акселерометров {Текст} Нано - и микросистемная техника 2012 №4 (141) апрель, стр. 26-31.

[177] Амербаев В.М., Стемпковский А.Л., Соловьев Р.А. Принципы рекурсивных модулярных вычислений {Текст} // Журнал «Информационные технологии», 2013, номер 2, стр. 22-27.

[178] Abramowitz M., Stegun, I. A. Handbook of Mathematical Functions with Formulas, Graphs, and Mathematical Tables, 9th printing. New York: Dover, p. 10, 1972.

[179] Инютин С.А. Модулярные вычисления в сверхбольших компьютерных диапазонах {Текст} // Журнал «Известия высших учебных заведений. Электроника», 2001, номер 6, стр. 81-87.

[180] Инютин С.А. Вычислительные задачи большой алгоритмической сложности и модулярная арифметика {Текст} // Вестник Тюменского государственного университета, 2002, номер 3, стр. 14-23.

[181] Генератор рекурсивных базисов {Электронный ресурс} // Режим доступа: http://vscripts.ru/2014/recursieve_rns_basis_generator.php (доступ свободный) - Загл. с экрана. - Яз. рус.

[182] Акушский И.Я., Амербаев В.М., Пак И.Т. Основы машинной арифметики комплексных чисел - Алма-Ата.: Изд. «Наука» - 1970г - 247с.

[183] Гаусс К.Ф. Труды по теории чисел / общ.ред. ак. И.М. Виноградова/ - М.: Изд. АНСССР, 1959.

[184] Лидл Р., Пильц Г. Прикладная абстрактная алгебра // Пер. с англ. Коряков И.О.// Екатеринбург: Изд. Уральского университета, 1996 - 744с.

[185] Ноден П., Китте К. Алгебраическая алгоритмика (перевод с французского Соколова В.А. под ред. Казарика Л.С.) - М.: Изд. «Наука» - 1984 - 183с.

[186] Чобану М. Многомерные многоскоростные системы обработки сигналов -М.: Техносфера - 2009 - 480с.

[187] Стемпковский А.Л., Амербаев В.М., Корнилов А.И. Модулярная логарифметика - новые возможности для проектирования модулярных вычислителей и преобразователей (краткий обзор). IV Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем - 2010»: сб. научн. тр. / под общ. ред. А.Л. Стемпковского". - М.: ИППМ РАН, 2010.

[188] Амербаев В.М., Балака Е.С. Арифметическое устройство бимодульной арифметики конечного поля GF(P). Research Journal of International Studies XX(17), p.2, pp.5-9.

[189] Поспелов Д.А Арифметические основы вычислительных машин дискретного действия. М.: Высш. шк., 1970.

[190] Амербаев В.М., Балака Е.С., Соловьев Р.А., Тельпухов Д.В. Анализ и синтез арифметического узла проф. Поспелова Д.А. поля Галуа. VI Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро-и наноэлектронных систем - 2014»: сб. научн. тр. / под общ. ред. А.Л. Стемпковского". - М.: ИППМ РАН, 2014.

[191] Патент на полезную модель «Вычислительный элемент модулярной арифметики». Заявка номер 2012127097, номер 123995 от 10 января 2013 года.

[192] Корнилов А.И., Семенов М.Ю., Ласточкин О.В., Калашников В.С. Принципы построения специализированных вычислителей с применением модулярной арифметики // Проблемы разработки перспективных

микроэлектронных систем - 2005. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2005. С. 346-351.

[193] Jaberipur, Nejati S., Balanced minimal latency RNS addition for moduli set {2n — l,2n ,2n + 1} in Proc. 18th Int. Conf. Systems, Signals and Image Processing (IWSSIP), pp. 1-7, 2011.

[194] Балака Е.С. Тельпухов Д.В., Осинин И.П., Городецкий Д.А. Сравнительное исследование и анализ методов аппаратной реализации сумматоров по модулю // Universum: Технические науки : электрон. научн. журн. 2016. № 1 (23) . URL: http://7universum.com/ru/tech/archive/item/2887 (дата обращения: 20.05.2016).

[195] Попова Т.В. Основы логического проектирования интегральных схем. Часть 1: Уч. пособие / Под ред. В.В.Ермака. - М.: МИЭТ, 2002;

[196] Уилкинсон Барри. Основы проектирования цифровых схем: Пер. с англ. -М.: Издательский дом «Вильямс», 2004;

[197] Пат. 2018927 Российская Федерация, МКИ G 06 F 7/49. Сумматор по модулю три / Л.Б. Авгуль, В.П. Супрун. - опубл. 30.08.1994;

[198] Шишина Л.Ю. Микросхемотехника ЦИС. - М: МИЭТ, 2008;

[199] Инютин С. А., Чернобровкин В. В. Адаптация модулярных вычислений под GPU-процессоры с помощью CUDA-технологии. // Вестник кибернетики. - 2014. - №. 2. - С. 35-41.

[200] Финько О.А. Реализация систем булевых функций большой размерности методами модулярной арифметики //Автоматика и телемеханика. - 2004. - №. 6. -С. 37-60.

[201] Р.А. Соловьев, В.М. Амербаев, Д.В. Тельпухов. Реализация библиотеки модульных арифметических операций на основе алгоритмов минимизации

логических функций. // Журнал «Известия ЮФУ. Технические науки», Таганрог, номер 7, июль 2013 ISSN 1999-9429. Стр: 221-225.

[202] Соловьев Р.А., Тельпухов Д.В., Рухлов В.С., Поперечный П.С. Особенности проектирования модулярных многовходовых сумматоров с помощью современных САПР. // Информационные технологии, №9. Том 21. 2015. Стр. 694—699

[203] Соловьев Р.А., Тельпухов Д.В., Балака Е.С., Рухлов В.С., Михмель А.С. Особенности проектирования модулярных умножителей с помощью современных САПР. // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2016. № 1. С. 249-254.

[204] Р.А. Соловьев, Д.В. Тельпухов, П.С. Поперечный, А.Н. Щелоков. Разработка комплексного КИХ фильтра на базе теоремы гаусса об изоморфизме в модулярной арифметике. // Труды конгресса по интеллектуальным системам и информационным технологиям. 2015. С. 210-214.

[205] В.М. Амербаев, Р.А. Соловьев, Д.В. Тельпухов, П.С. Поперечный, В.С. Рухлов, А.Н. Щелоков, А.С. Михмель. Разработка устройства для вычисления результата операции скалярного произведения векторов на базе интрамодулярного разложения комплексных чисел в модулярной арифметике. // Известия ЮФУ. Технические науки. 2015. № 6 (167). С. 95-105.

[206] Р.А. Соловьев, Д. В. Тельпухов, Е.С. Балака. Устройство для вычисления скалярного произведения векторов с коррекцией ошибок на базе системы остаточных классов. // Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общей редакцией академика РАН Стемпковского А.Л. М.: ИППМ РАН, 2014. Часть IV. Стр. 173178

[207] Тельпухов Д.В., Михмель А.С., Соловьев Р.А. Проектирование энергоэффективных модулярных КИХ фильтров на базе редуцированных мультиконстантных умножителей. // Инженерный вестник Дона, 2017, номер 4.

[208] A. L. Stempkovsky, V. M. Amerbaev, R. A. Solovyev, T. Y. Isaeva, E. S. Balaka, D.V. Telpukhov. Principles of recursive Residue Number System computation. // CEET International conference on Advances in Computing, Electronics and Electrical Technology, Malaysia, Kuala Lumpur, pp. 174-179

[209] Ракитин В.В. Интегральные схемы на КМОП-транзисторах: Учебное пособие. - М.: МФТИ, 2007;

[210] Dina Younes, Pavel Steffan. A Detailed Study on the Moduli Number Effect on RNS Timing Performance // Journal of Emerging Trends in Computing and Information Sciences, 2013, Vol. 4 .Special Issue ICCSII, pp. 85-93

[211] Simonyan K., Zisserman A. Very deep convolutional networks for large-scale image recognition // arXiv preprint arXiv: 1409.1556. - 2014.

[212] He K. et al. Delving deep into rectifiers: Surpassing human-level performance on imagenet classification // Proceedings of the IEEE international conference on computer vision. - 2015. - С. 1026-1034.

[213] Szegedy C. et al. Going deeper with convolutions. - Cvpr, 2015.

[214] He K. et al. Deep residual learning for image recognition // Proceedings of the IEEE conference on computer vision and pattern recognition. - 2016. - С. 770-778.

[215] Ronneberger O., Fischer P., Brox T. U-net: Convolutional networks for biomedical image segmentation // International Conference on Medical image computing and computer-assisted intervention. - Springer, Cham, 2015. - С. 234-241.

[216] Abadi M. et al. TensorFlow: A System for Large-Scale Machine Learning // OSDI. - 2016. - Т. 16. - С. 265-283.

[217] Howard A. G. et al. Mobilenets: Efficient convolutional neural networks for mobile vision applications //arXiv preprint arXiv: 1704.04861. - 2017.

[218] Iandola F. N. et al. SqueezeNet: AlexNet-level accuracy with 50x fewer parameters and< 0.5 MB model size //arXiv preprint arXiv:1602.07360. - 2016.

[219] Han S., Mao H., Dally W. J. Deep compression: Compressing deep neural networks with pruning, trained quantization and huffman coding // arXiv preprint arXiv:1510.00149. - 2015.

[220] Jouppi N. Google supercharges machine learning tasks with TPU custom chip //Google Blog, May. - 2016. - Т. 18.

[221] Nakahara H., Sasao T. A deep convolutional neural network based on nested residue number system //Field Programmable Logic and Applications (FPL), 2015 25th International Conference on. - IEEE, 2015. - С. 1-6.

[222] Arrigoni, V., Rossi, B., Fragneto, P., & Desoli, G. Approximate operations in Convolutional Neural Networks with RNS data representation. // European Symposium on Artificial Neural Networks (ESANN 2017)

[223] Червяков Н. И. и др. Архитектура сверточной нейронной сети с вычислениями в системе остаточных классов с модулями специального вида //Нейрокомпьютеры: разработка, применение. - 2017. - №. 1. - С. 3-15.

[224] Соловьев Р.А., Тельпухов Д.В., Кустов А.Е., Щелоков А.Н. Реализация сверточной нейронной сети на базе вычислений с фиксированной точкой в ПЛИС // Труды конгресса по интеллектуальным системам и информационным технологиям IS&IT' 17, С. 198-207

[225] Соловьев Р.А., Кустов А.Е., Рухлов В.С., Щелоков А.Н., Пузырьков Д.В. Аппаратная реализация свёрточной нейронной сети в ПЛИС на базе вычислений с

фиксированной точкой // Журнал «Известия ЮФУ. Технические науки», Таганрог, Южный федеральный университет, №7 (192), июль 2017, с. 186-197

[226] Cong J., Xiao B. Minimizing computation in convolutional neural networks // International conference on artificial neural networks. - Springer, Cham, 2014. - С. 281-290

[227] Bronnimann, H., Emiris, I., Pan, V. Y., & Pion, S. Sign determination in residue number systems. // Theoretical Computer Science, 1999, 210, pp. 173-197.

[228] Van Vu, T. Efficient implementations of the Chinese remainder theorem for sign detection and residue decoding. // IEEE Transactions on Computers, 1985, 100 (7), pp. 646-651.

[229] Hitz M. A., Kaltofen E. Integer division in residue number systems // IEEE transactions on computers. - 1995. - Т. 44. - №. 8. - С. 983-989.

[230] Kong Y., Phillips B. Fast scaling in the residue number system // IEEE transactions on very large scale integration (VLSI) systems. - 2009. - Т. 17. - №. 3. -С. 443-447.

[231] Low J. Y. S., Chang C. H. A VLSI Efficient Programmable Power-of-Two Scaler for (2A(n}-1, 2A(n}, 2A(n}+ 1} RNS // IEEE Transactions on Circuits and Systems I: Regular Papers. - 2012. - Т. 59. - №. 12. - С. 2911-2919.

[232] Smyk R., Czyzak M., Ulman Z. Scaling of signed residue numbers with mixed-radix conversion in FPGA with extended scaling factor selection //Computer Applications in Electrical Engineering. - 2013. - Т. 11.

[233] Barsi F., Pinotti M. C. Fast base extension and precise scaling in RNS for look-up table implementations //IEEE transactions on signal processing. - 1995. - Т. 43. - №. 10. - С. 2427-2430.

Приложения

УТВЕРЖДАЮ

gW^f директора

центр»

°°:н(! шш11_вг- сницар

Акт внедрения

результатов диссертационной работы Соловьева P.A. на соискание ученой степени доктора технических наук по специальности элементы и устройства вычислительной техники и систем управления. Тема диссертации: «Микроэлектронные устройства цифровой обработки сигналов на базе модулярных вычислительных структур»

Акт внедрения свидетельствует о том, что на предприятии федеральное государственное бюджетное научное учреждение «Научно-производственный комплекс «Технологический центр» были использованы практические результаты диссертации Соловьева P.A., в частности эффективное устройство для нахождения остатка от деления при проектировании специализированной цифровой микросхемы модуля обработки информации.

Предложенные в работе методы и методики проектирования использованы в рамках работ по НИР «Букет» для проектирования цифровых устройств повышенного быстродействия и высокой надёжности.

Главный конструктор по направлению "Интегральные микросхемы", к.т.н.

УТВЕРЖДАЮ

то директора ИПГТМ РАН

Гаврилов С.В.

04 2018 г.

АКТ

внедрения результатов диссертации, представленной на соискание ученой степени доктора технических наук «Микроэлектронные устройства цифровой обработки сигналов на базе модулярных вычислительных структур»

Настоящим актом подтверждается, что результаты докторской

диссертации РА. Соловьева использовались в научно-

исследовательской работе Федерального государственного

бюджетного учреждения науки Институт проблем проектирования в

микроэлектронике Российской академии наук (ИППМ РАН) по теме

«Разработка принципов построения специализированных

микроконтроллеров работающих в базисе модулярных

вычислительных структур» (грант РФФИ «14-07-00004», выполнялся в

2014-2016 гг.)

Руководитель проекта РФФИ «14-07-00004»

УТВЕРЖДАЮ Ди сроэлектроники -

гла]

юр АО «Ангстрем» Щ П.Р. Машевич |/ 06 2018 г.

АКТ ВНЕДРЕНИЯ

результатов диссертационной работы Соловьева P.A. на соискание ученой степени доктора технических наук.

Тема диссертации: " Микроэлектронные устройства цифровой обработки сигналов на базе модулярных вычислительных структур"

Настоящий акт свидетельствует о том, что на предприятии АО «Ангстрем» материалы диссертации в виде аппаратных блоков, программных средств генерации параметрических описаний и рекомендаций по проектированию устройств с защитой от сбоев внедрены в проектно-конструкторскую деятельность Центра микроэлектроники «Ангстрем», при проектировании спецстойких СБИС на БМК серии 5522БЦ1. Использование предложенных методов позволило добиться увеличения времени наработки на отказ для указанных устройств.

Начальник отдела микропроцессппнмх СКИС, к.т.н.

J