Методы ускоренных испытаний сверхбольших интегральных микросхем на надежность тема диссертации и автореферата по ВАК РФ 05.02.23, кандидат наук Дорошевич, Павел Викторович

• Дорошевич, Павел Викторович
• кандидат наук
• 2015

Оглавление диссертации кандидат наук Дорошевич, Павел Викторович

СОДЕРЖАНИЕ

Стр.

СОДЕРЖАНИЕ

ВВЕДЕНИЕ

1 АНАЛИЗ И ОБОБЩЕНИЕ РЕЗУЛЬТАТОВ ИСПЫТАНИЙ СВЕРХБОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ

1.1 Анализ и обобщение результатов испытаний сверхбольших интегральных схем на безотказность, наработку до отказа и электротермотренировку

1.2 Возможные методы ускоренных испытаний сверхбольших интегральных схем

1.2.1 Методы расчетно-экспериментального прогнозирования надежности на этапе разработки

1.2.2 Оценка надежности микросхем методом физико-технической экспертизы

1.2.3 Оценка надежности по моделям механизмов отказов

1.2.4 Оценка интенсивности отказов по результатам испытаний

1.2.5 Методы контроля качества и надежности микросхем путем анализа элементного состава характеристик материалов и микросхем

1.2.6 Прогнозирование показателей надежности на основе ускоренных испытаний тестовых структур

1.2.7 Прогнозирование интенсивности отказов сверхбольших интегральных схем по результатам электротермотренировки

ВЫВОДЫ

2 ВИДЫ И ПРИЧИНЫ ОТКАЗОВ СВЕРХБОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ. МЕТОДЫ ПРОВЕДЕНИЯ

ИСПЫТАНИЙ

2.1 Виды и причины отказов сверхбольших интегральных схем

2.2 Методы проведения испытаний для определения энергии

активации

2.2.1 Определение значения энергии активации по накопленным данным

2.2.2 Определение значения энергии активации по результатам испытаний со случайно возрастающей нагрузкой

2.2.3 Определение значения энергии активации по результатам электротермотренировки

2.2.4 Определение значения энергии активации на основе параллельных выборок в различных режимах

ВЫВОДЫ

3 ЭКСПЕРИМЕНТАЛЬНЫЕ ИССЛЕДОВАНИЯ ПО

ОПРЕДЕЛЕНИЮ ЭНЕРГИИ АКТИВАЦИИ

3.1 Методики проведения форсированных ступенчатых испытаний сверхбольших интегральных схем

3.2 Результаты испытаний сверхбольших интегральных схем

3.2.1 Анализ деградации электрических параметров сверхбольших интегральных схем в процессе испытаний

3.2.2 Определение энергий активации механизмов отказов сверхбольших интегральных схем

ВЫВОДЫ

4 МЕТОД УСКОРЕННЫХ ИСПЫТАНИЙ НА БЕЗОТКАЗНОСТЬ

И НАРАБОТКУ ДО ОТКАЗА

4.1 Определение коэффициента ускорения отказов сверхбольших интегральных схем

4.2 Определение границ области допустимого форсирования

4.3 Определение констант ускорения л и а в моделях коэффициента ускорения от тока и напряжения

4.4 Определение энергии активации на основе параллельных испытаний выборок в различных режимах

4.5 Примеры ускоренных испытаний на наработку до отказа

ВЫВОДЫ

ЗАКЛЮЧЕНИЕ

СПИСОК ЛИТЕРАТУРЫ

Введение диссертации (часть автореферата) на тему «Методы ускоренных испытаний сверхбольших интегральных микросхем на надежность»

ВВЕДЕНИЕ

Актуальность темы

Обеспечение качества и надежности сверхбольших интегральных микросхем (СБИС) имеет особую значимость, так как характеристики этих изделий во многом определяют тактико-технические характеристик систем вооружения.

Темпы развития микроэлектроники существенно усложняют задачу прогнозирования и оценки качества микросхем.

К микросхемам предъявляются высокие требования по надежности (наработки до отказа).

В настоящее время имеется увеличенная потребность наработки до отказа в 1,5-2 раза. Подтверждение таких требований натурными испытаниями требует больших временных и материальных затрат.

Существующие методы ускоренных испытаний на безотказность и наработку до отказа разработаны применительно к микросхемам с проектными нормами 2, 3 мкм и более. Они изложены в РД 11 0755 «Микросхемы интегральные. Методы ускоренных испытаний на безотказность и долговечность».

За последние годы ведущими отечественными предприятиями разрабатываются микросхемы с размерами элементов (0,6-^-0,13 мкм и менее). Проводятся работы по разработке технологических процессов для производства указанных микросхем.

С уменьшением проектных норм ужесточаются требования к основным материалам для изготовления микросхем. При этом изменяется и конструк-тивно-технологическос исполнение микросхем. Уменьшение топологических норм делает необходимым уменьшение напряжений, толщин слоев окисла и металла, а также диффузионных глубин и возрастаний легирования. Все это влияет на физико-технические процессы, на энергию активации.

Отказы микросхем обусловлены изменением материалов и структур в результате протекания в них деградационных процессов различной природы: химических, электрических, радиационных, термических, механических. Каждый из приведенных типов деградационных процессов может быть ответственен за возникновение различных видов отказов.

Характер протекания и проявления этих отказов в значительной мере зависит от номинальных режимов работы схемы, технологии и условий применения. Поэтому для различных технологий и классов микросхем доминирующими могут оказаться разные процессы.

Это делает необходимым проведение анализа особенностей их протекания в характерных для используемой технологии элементах с целью учета и минимизации их влияния. Такой анализ целесообразно начать с оценки чувствительности параметров основных элементов микросхем к различным воздействиям.

Необходимо проведение исследований по определению энергии активации, механизмов отказов для микросхем текущего производства и разработать метод ускоренных испытаний на безотказность и наработку до отказа.

Цель диссертационной работы

Провести экспериментальные испытания, определить энергию активации, разработать метод ускоренных испытаний на безотказность и наработку до отказа сверхбольших интегральных схем (СБИС) с проектными нормами 0,6 - 0,13 и менее.

Научная новизна работы

Научная новизна работы включает в себя следующие результаты:

1. Изучены и определены возможные виды и причины отказов СБИС с проектными нормами 0,6-0,13 мкм и менее.

2. Проведено уточнение возможных ускоренных методов испытаний применительно к СБИС.

3. Рассмотрены возможные методы испытаний. Уточнен и определен метод проведения экспериментальных испытаний.

4. Проведены испытания СБИС.

5. Определена энергия активации для СБИС с проектными нормами 0,60,13 мкм и менее.

6. Разработан метод ускоренных испытаний СБИС на безотказность и наработку до отказа.

Основные положения, выносимые на защиту

1. Результаты анализа и обобщения испытаний СБИС с проектными нормами 0,6-0,13 мкм и менее на безотказность, наработку до отказа и элек-тротермотренировку позволяющие определить виды и причины отказов, изменения (деградацию) параметров в процессе испытаний.

2. Уточненные методы ускоренных и экспериментальных испытаний применительно к СБИС в части режимов и.планов контроля.

3. Результаты экспериментальных исследований по определению энергии активации для СБИС с проектными нормами 0,6-0,13 мкм и менее. Значение энергии активации составляет на 0,1-0,15 эВ больше, чем значение энергии активации для микросхем с проектными нормами 2,3 мкм и более.

4. Метод ускоренных испытаний СБИС на безотказность и наработку до отказа, позволяющий сократить время и затраты на испытания порядка 30 %.

Практическая ценность

Разработанный метод ускоренных испытаний для СБИС с проектными нормами 0,6 - 0,13 мкм и менее позволяет сократить длительность испытаний порядка 30 %.

Полученные коэффициент ускорения отказов СБИС, границы области допустимого форсирования, константы ускорения п и а в моделях коэффициента ускорения от тока и напряжения, энергия активации на основе параллельных испытаний выборок могу т быть использованы при разработке мето-

дов ускоренных испытаний и для других классов электронной компонентной базы.

Разработанный метод предложен для включения в стандарт «Микросхемы интегральные. Методы ускоренных испытаний на безотказность и долговечность» (РД 11 0755-90).

Метод ускоренных испытаний можно использовать:

- взамен нормальных испытаний на безотказность;

- для сокращения длительности испытаний на наработку до отказа;

- при сравнительной оценке надежности при совместных испытаниях с изделием-аналогом;

- для прогнозирования надежности на этапе разработки интегральных схем с целью оценки эффективности конструктивно-технологических решений, направленных на обеспечение надежности.

Порядок использования ускоренных испытаний на безотказность и на наработку до отказа устанавливают в нормативных документах (НД) на поставку.

Структура диссертационной работы

Работа состоит из четырех глав.

В первой главе проведен анализ и рассмотрены результаты испытаний СБИС на безотказность, наработку до отказа и электротермотренировку. Рассмотрены возможные методы ускоренных испытаний СБИС. Определен основной воздействующий фактор на СБИС.

Во второй главе рассмотрены виды и причины отказов СБИС. Проанализированы методы проведения ускоренных испытаний по определению энергии активации, определен целесообразный метод.

В третьей главе предложена методика проведения и результаты форсированных испытаний интегральных схем, приведены результаты экспериментальных исследований по определению энергии активации, определено

значение средней энергии активации отказов СБИС при различных температурах кристалла.

В четвертой главе приведен метод ускоренных испытаний на безотказность и наработку до отказа.

Экспериментальная часть работы выполнена на микросхемах различного функционального назначения и сложности.

Общее количество испытанных и обследованных микросхем составляет тысячи штук. Решение проблемы подтверждения требуемой наработки до отказа СБИС потребовало применения положений математической статистики и теории вероятностей, причинно-следственных связей между видами дефектов и механизмами отказов, эргономических характеристик оператора, физики полупроводников, аналитического оборудования.

1 АНАЛИЗ И ОБОБЩЕНИЕ РЕЗУЛЬТАТОВ ИСПЫТАНИЙ СВЕРХБОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ

1.1 Анализ и обобщение результатов испытаний сверхбольших интегральных схем на безотказность, наработку до отказа и электротермотренировку

К микросхемам предъявляются высокие требования по надежности. Требования по надежности микросхем в соответствии с [1] подтверждаются испытаниями на безотказность, наработку до отказа и электротермотренировку (ЭТТ).

Подтверждение таких требований натурными испытаниями практически затруднено. Для подтверждения указанных требований проводятся ускоренные испытания [2].

Ускоренные испытания на безотказность и наработку до отказа предусматривают форсирование режимов приводящих к интенсификации физико-технических процессов без изменения основных механизмов отказов.

Ускоряющим фактором для большинства механизмов отказов сверхбольших интегральных схем (СБИС) является повышенная температура [3, 4,

5].

При анализе и обобщении материалов испытаний СБИС целесообразно использовать результаты испытаний на безотказность при максимальной положительной температуре по техническим условиям (ТУ), ускоренных испытаний по подтверждению наработки до отказа (испытания на наработку до отказа) при температуре (65+5°С) и ЭТТ [3].

При этом отказы из-за грубых производственных дефектов, ошибок оператора, нарушений работы испытательного оборудования и измерительных приборов не учитываются [4, 6, 7, 8].

Предприятие 1

Ускоренные испытания на наработку до отказа проведены на 2 СБИС. Проектные нормы 0,18 и 0,35 мкм. Технология КМОП.

Типы (типономиналы) СБИС, проектные нормы, температура, длительность испытаний и значение основных электрических параметров до и после испытаний приведены в таблице 1.1.

Таблица 1.1 - Результаты испытаний на наработку до отказа

Тип (тинономинал) Технология/ проектные нормы Ускоренные испытания на наработку до отказа

Темпера тура, °С Длитель ность, час Значения основных электрических параметров

Параметры До испытаний После испытаний

1635РУЭАУ 0,18 мкм 125 3800 Ток потребления в режиме хранения, мА lees «0» 5,61 5,67

lees «1» 5,61 5,68

Ток утечки, мкА IlLL -0,25 -0,57

IlLH 0,07 0,2

Ток утечки, мкА IOLL -0,06 -0,12

l0LH 0,04 0,06

Динамический ток потребления, мА locc 46 49

Выходное напряжение низкого уровня, В V0L 0,361 0,372

Выходное напряжение высокого уровня, В V0H 3,928 3,984

1635РУ21У 0,35 мкм 125 1000 (продолжаются до 3800) Ток потребления в режиме хранения, мА lees «0» 0,591 0,598

Ток утечки, мкА lees «1» 0,587 0,597

IlLL -0,37 -0,38

Ток утечки, мкА JlLH 0,020 0,028

IOLL -0,31 -0,36

Динамический ток потребления, мА JoLH 0,36 0,37

locc 35 36

Выходное напряжение низкого уровня, В VoL 0,22 0,23

Выходное напряжение высокого уровня, В VQL 2,674 2,631

Из таблицы видно, что после ускоренных испытаний па наработку до отказа имеет место изменение большинства параметров за счет физико-химических процессов (деградация).

При проведении испытаний на безотказность при температуре 125°С отказы отсутствуют. При проведении ЭТТ при температуре 125°С процент брака составил 0,3%. Отказ ячейки (не функционирует).

Предприятие 2

Ускоренные испытания на наработку до отказа при температуре 100°С и 125°С и ЭТТ при температуре 125°С проведены на 2 СБИС.

Проектные нормы 0,6; 0,35; 0,5; 0,18 мкм. Технология КМОП.

При проведении испытаний на наработку до отказа при температуре 125°С отказов не было.

Типы (типономиналы) СБИС, технология, проектные нормы, значения параметров до и после испытаний, длительность испытаний (3000 часов и плюс дополнительно) приведены в таблице 1.2.

Таблица 1.2- Результаты испытаний на наработку до отказа и ЭТТ двух СБИС

Тип (типо-номинал) Техноло- Ускоренные испытания на наработку до отказа

гия/ Тем- Длитель ность, час Значения ЭТТ Значения основных электрических параметров

проектные нормы пера тура, °С До испытаний После испытаний Параметры До испытаний После испытаний

-0,038 -0,039 Входной ток высокого уровня в состоянии выключено, мкА 1огН 0,039 0,078

5576ХС 0,35 мкм 125 3000 0,326 0,332 Ток потребления от источника 1.0 V, мА ГссЬ 0,332 0,508

1Т1 0,218 0,223 Выходное напряжение низкого уровня, В ^ОЬ 0,121 0,143

2,600 2,654 Выходное напряжение высокого уровня, В Уон 2,884 2,871

1000 (про- 0,010 0,010 Входной ток высокого уровня в состоянии выключено, мкА 102Н 0,010 0,218

5576ХС 0,35 мкм 125 0,002 0,002 Ток потребления от источника 1.0 V, мА 1с сЪ 0,167 0,201

2Т должа-ются до 3800) 0,218 0,223 Выходное напряжение низкого уровня, В Уоь 0,223 0,253

2,600 2,654 Выходное напряжение высокого уровня, В Уон 2,654 2,612

Из таблицы видно, что после ЭТТ и ускоренных испытаний на наработку до отказа имеет место изменение параметров за счет физико-химических процессов (деградация).

Предприятие 3

Испытания на ЭТТ и ускоренные испытания на наработку до отказа при температуре 85°С и 125°С проведены на 16 СБИС. Проектные нормы 0,25; 0,35; 0,6; 1 мкм. Технология КМОП и КМОП-КНИ [9].

Типы (типономиналы) СБИС, проектные нормы, температура, длительность испытаний, значения основных параметров до и после испытаний приведены в таблице 1.3.

Таблица 1.3 - Результаты ускоренных испытаний на наработку до отказа и

ЭТТ

Типо-

номинал

имс

Технология/проект ные нормы

Минимальный размер (по затвоРУ)

Электротермотрени-_ровка_

Результаты ЭТТ за период 2010-2011г.г.

Всего ИМС (годные НУ перед ЭТТ)

Брак НУ

после ЭТ'Г(%)

Ускоренные испытания на наработку до отказа (К-26)

Повышенная рабочая температура среды, град.С

Длительность, час

Значения основных электрических параметров

ДО испытаний

после испытаний

Виды и причины отказов

1886ВЕ1У

1886ВЕ2У

5559ИН4У

5559ИН10У

5559ИН14

1645РУ1У

1636РР1У

1636РР2У

5576РС1У

1645РУЗУ

1645РУ4У

1321ХД1У

1321ХД2У

1986ВЕ91Т

1901 ВЦ IТ

0,6

494

2(0,41)

85

2678

34(1,27)

85

0,6

1067

0(0)

85

17441

1(0,01)

125

0,35

432

0(0)

125

10346

10(0,1)

125

975

13(1,33)

125

3798

1458

19(1,3)

125

464

4(0,86)

125

1420

0(0)

125

3798

193

0(0)

125

0,25

181

0(0)

85

145

1(0,69)

85

244

0(0)

85

127

0(0)

85

ю

ей Н Я

3 к

<и

«

<и я к

с

м д

ю оо

РЛ Я

и Ч «

К

я о <х и а 2 оа о, <я я

к к я и

к со

Е-ч я

О <и с; о о с

а

о X о

ас

Й СП

§

X! и

Он

<ц

С

Я

ч

Л и

Кг.

ВЙ

X Я § §

8 я с о

Я ¿5 б-1 о. я к

О, и

И з « £

Я & Я оЗ

« _

я л

X к!

Я § «

св ПЗ О. СО 10 и

и о О, о Я ЕГ

п )Я О

я я

(Г

я о-я

5Я

о 33 „

я

£ Он

о

о

я у

я

3 «

СЙ <и

о, И

и д)

к! О.

м X

3 §

0

1 § *I

О

О -0Н

Он 1)

и ч: X 13 в о, >1 н И

1

о

я ч я

£

2 о

о ^

я

о

ч о я

X

И <и

К £-1

Я Я

я о

>1 о,

£

[-, 1)

ш §

Н та

С Он

* 3

►Д к

о, а о И н

о «

Из таблицы 1.3 видно, что процент брака после ЭТТ составляет до 1,33%. По ряду СБИС отказов не было. При ускоренных испытаниях на наработку до отказа после ЭТТ отказов СБИС не было.

Значения параметров для СБИС 1886ВЕ5У приведено в таблице 1.4 [9]. Таблица 1.4 - Результаты испытаний на наработку до отказа СБИС 1886ВЕ5У

Тип (типономи-нал) Технология/ проектные нормы Уско пенные испытания на наработку до отказа

Темпера тура, °С Дли-тель ность, час Значения основных электрических параметров

Параметры До испытаний После испытаний

1886ВЕ5У 0,6-0,25 мкм 125 3000 и более Выходное напряжение низкого уровня,В иоЬ 4,33 4,34

Выходное напряжение высокого уровня, В иоН" 0,105 0,106

Входной ток высокого уровня, мкА 1ц.Н 150 200

Входной ток низкого уровня, мкА 50 50

После ускоренных испытаний на наработку до отказа имеет место изменение параметров за счет физико-химических процессов (деградация).

Основной причиной забракования СБИС после ЭТТ является уход параметров за технологические нормы электрических параметров (ТНЭП) или переход в другие группы из-за граничного распределения критичных параметров (ток хранения, динамические параметры) наличие которых является следствием присутствия в СБИС локальных технологических или структурных дефектов.

Предприятие 4

Ускоренные испытания на наработку до отказа проведены на СБИС 1891ВЕВМ6.

Проектные нормы, температура, длительность испытаний, значения параметров до и после испытаний приведены в таблице 1.5.

Таблица 1.5- Результаты испытаний на наработку до отказа

Тип (типономи-нал) Технология/ проектные нормы Ускоренные испытания на наработку до отказа

Темпера тура, °С Длитель ность, час Значения основных электрических параметров

Параметры До испытаний После испытаний

1891ВМ6 0,09 мкм 125 3000 Ток потребления от источника 1.8 V при проверке коротких замыканий, мА Хссэ 1 169 190

Ток потребления от источника 1.0 V, мА 1сс1 945 1000

Выходное дифференциальное напряжение интерфейса каналов ввода-вывода, В ЦЫ2 0,25 0,254

Выходное напряжение высокого уровня, В Шт2 0,26 0,27

Из таблицы видно, что при испытаниях на наработку до отказа после ЭТТ отказы отсутствуют. После испытаний имеет место изменение параметров.

Предприятие 5

Ускоренные испытания на наработку до отказа проведены на СБИС 1654РД2Т при температуре 125°С. Проектные нормы 0,25 мкм. Технология КМОП [9].

Длительность испытаний, значения параметров до и после испытаний приведены в таблице 1.6.

Таблица 1.6 - Результаты испытаний на наработку до отказа

Техно- Ускоренные испытания на наработку до отказа

Тип логия/ Тем- Дли- Значения основных электрических параметров

(типономи-нал) проектные нормы пера тура, °С тель ность, час Параметры До испытаний После испытаний

Выходное напряжение низкого уровня, В ЦоЬ 42 46,032

1654РД2Т 0,13 125 3000 Выходное напряжение высокого уровня, В ШНГ 2,914 2,910

мкм Входной ток высокого уровня, мкА 1огН 0,003 0,008

Входной ток низкого уровня, мкА т02ь 0,001 0,004

При испытаниях на наработку до отказа после ЭТТ отказы отсутствуют. После испытаний имеет место изменение параметров.

Предприятие 6

Ускоренные испытания на наработку до отказа проведены на СБИС АДЕ-Вега при температуре 125°С.

Проектные нормы 0,25 мкм. Технология КМОП [9].

Значения параметров до и после испытаний приведены в таблице 1.7.

Таблица 1.7- Результаты испытаний на наработку до отказа

Тип (типономинал) Технология/ проектные нормы Ускоренные испытания на наработку до отказа

Темпера тура, °С Длитель ность, час Значения основных электрических параметров

Параметры До испытаний После испытаний

АДЕ-Вега 0,25 мкм 125 3000 Входной ток высокого уровня, мА ИЪН- 0,002776 0,014783

Входной ток высокого уровня в состоянии выключено, мкА 1огН -0,013 0,049

Выходное напряжение низкого уровня, В иоЬ 0,083917 0,084639

Выходное напряжение высокого уровня, В ИоН' 3,041655 3,044145

Из таблицы видно, что после ускоренных испытаний имеет место изменение (деградация) параметров.

Анализ материалов испытаний на безотказность, наработку до отказа и ЭТТ СБИС выпускаемых ведущими предприятиями свидетельствует о том, что после указанных испытаний имеет место изменение параметров (деградация). Основным воздействующим фактором является температура.

1.2 Возможные методы ускоренных испытаний сверхбольших интегральных схем

Проведение ускоренных испытаний по подтверждению заданной наработки до отказа весьма длительный, трудоемкий и дорогостоящий процесс.

Проводятся испытания в соответствии с [2].

Ускоренные испытания на безотказность и на наработку до отказа предусматривают форсирование режимов, приводящее к интенсификации физико-химических процессов без изменения основных механизмов отказов.

Форсирование режимов может быть осуществлено увеличением температуры кристалла (перехода), напряжения, тока [2, 10, 11, 12, 13, 14].

Общий коэффициент ускорения для форсированных режимов при одном ускоряющем факторе определяется на основе изученных механизмов отказов отдельных элементов СБИС по формуле 1.1.

к I,

ал)

.=1 7=1

0

где # - весовой коэффициент, характеризующий относительную долю вероятности отказа СБИС из-за отказа ьго элемента вследствие развития ]-го механизма отказа в нормальных режимах;

к» - коэффициент ускорения ]-го механизма отказа в 1-м элементе.

Модель коэффициента ускорения отказов отдельных элементов (К;) и микросхем в целом (Ку) может определяться на основе ускоренных испытаний этих элементов (тестовых структур) или микросхем по методам, приведенных в [2], а также на основе ранее изученных механизмов отказов элементов микросхем конструктивно-технологического аналога.

Весовой коэффициент влияния отказа отдельного элемента на отказ микросхемы определяют па основе обобщения данных об отказах микросхем. Методы определения qi приведены в [2].

При обобщении материалов испытаний используют результаты испытаний на безотказность, наработку, отбраковочных испытаний, анализа отказов.

Ускоряющим фактором для большинства механизмов отказов является повышенная температура. Для расчета коэффициента ускорения (Кт) используют уравнение 1.2.

Кт=ехр^Г 1 1

к

(1.2)

Т +273 Т . + 273

у Л пер О пер ф

где Еа - энергия активации механизмов отказов эВ, к - постоянная Больцмана, равная 8,6*10"5 эВ/°К; Тпер а и Тпер ф — температуры кристалла (перехода) в нормальном и форсированном режимах соответственно, °С.

Значения энергии активации для отдельных механизмов отказов (Еа{) определяют экспериментально:

- на основе параллельных испытаний выборок в различных режимах;

- по накопленным данным;

- по результатам испытаний со ступенчатой возрастающей нагрузкой;

- по результатам электротермотренировки;

Указанные методы приведены в [2].

При недостаточном объеме данных для определения qi общий коэффициент ускорения (Кт) рассчитывают по формуле 1.3.

К7=0,9ехрЦ

(

1 1

л

Т +273 Т ,+273

-*- пер о Л пер ф

ч 0,1 ехр ^а

макс

г \

1 1

,Т +273 Т ,+273

у пгр о Л пер ф

к

где и Е^,акС - соответственно минимальное и максимальное значения

энергии активации из диапазона наименьших значений для основных механизмов отказов.

В качестве модели коэффициента ускорения при форсировании током (К;) рекомендуется использовать степенную модель по формуле 1.4.

(1.3)

(1.4)

где Зф и — значения плотности тока через элементы микросхем в форсиро-

п - константа модели. В качестве модели коэффициента ускорения при форсировании напряжением (Ки) рекомендуется использовать экспоненциальную модель по формуле 1.5.

где 1/ф и ио - значения напряжения на элементах микросхем в форсированном и нормальном режимах соответственно; а — константа модели.

Методы определения констант моделей п и а приведены в [2].

В случаях если при одновременном воздействии нескольких ускоряющих факторов отсутствуют существенные отличия в электрических режимах работы элементов микросхем и локальные перегревы кристалла или не выявлены механизмы отказов, существенно ускоряемые током и (или) напряжением, расчет общего коэффициента ускорения проводят по модели коэффициента ускорения от температуры. При этом влияние форсированного электрического режима учитывают при определении температуры кристалла в форсированном режиме по формуле 1.6 или 1.7.

ванном и нормальном режимах соответственно;

(1.5)

пер.ф

(1.6)

ИЛИ

Тпер.ф ТКОрП ф "Ь К-пер.-корпРрас.ф з

где К-пер.-окр — тепловое сопротивление кристалл-среда; К-пер.-корп- тепловое сопротивление кристалл-корпус; Ррас.ф ~ мощность рассеяния в форсированном режиме.

(1.7)

Данным методом проводятся испытания готовых микросхем (герметизированных в корпусе) на этапах разработки при предъявлении опытно-конструкторской работы к приемке, квалификационным испытаниям.

1.2.1 Методы расчетно-экспернментального прогнозирования надежности на этапе разработки

На этапе разработки могут быть использованы [15, 16, 17]:

- расчетный метод прогнозирования показателей надежности;

- прогнозирование показателей надежности на основе ускоренных испытаний тестовых структур [11];

- прогнозирование показателей надежности на основе ускоренных испытаний микросхем;

- прогнозирование интенсивности отказов микросхем по результатам электротермотренировки.

Указанные методы изложены в [2].

В процессе производства рекомендуется проводить прогнозирование надежности (интенсивности отказов) по результатам электротермотренировки.

Наибольшее применение находит метод ускоренных испытаний при определении энергии активации.

1.2.2 Оценка надежности микросхем методом физико-технической экспертизы

Оценку качества микросхем на этапе разработки можно осуществлять путем физико-технического экспертизы (ФТЭ) микросхемы в целом, её элементов и физических структур [18, 19].

При этом проводится оценка физической структуры микросхемы, конструктивно-технологических запасов и уровня технологии на соответствие стабильного производства по [20].

Этапы проведения физико-технической экспертизы

Этап 1. Контроль по внешним выводам

Проводится контроль электрических параметров по ТЗ, ТУ на микросхемы и дополнительных параметров в соответствии с [20].

По результатам 1-20 этапа составляется протокол, в котором отражается наличие микросхем с отклонениями параметров от норм.

Этап 2. Контроль качества корпуса, сборки и узлов микросхемы

Показатели и критерии качества, объекты контроля разработчик определяет на основе анализа конструктивно-технологических особенностей микросхем и устанавливает наиболее вероятные типы технологических дефектов, возможные отказы, определяет объекты контроля, фрагменты микросхем, тестовые элементы, структуры, показатели качества, методики контроля, режимы измерений, разрабатываемый маршрут экспертизы.

Этап 3. Контроль качества кристалла

Проводится исследование кристалла, его элементов и физической структуры.

Подробно проведение ФТЭ приведено в [20].

1.2.3 Оценка надежности по моделям механизмов отказов

Оценку надежности (расчет) можно производить по установленным моделям надежности, соответствующим им энергиям активации и коэффициентам ускорения [2, 10, 11, 12].

Модели применяют в основном в следующих случаях:

- к металлизации из алюминиевого сплава;

- к металлическим барьерам из тугоплавких металлов;

- к прослойкам из диэлектрика;

- к затворам из поликремния;

- к диэлектрику затвора из тонкого слоя 8Ю2;

- к 81 с изоляцией р-п переходом [13,21, 22].

Модели механизмов отказов

1. Электромиграция

Модель применяемая для описания наработки имеет вид:

где А0 - постоянная;

¡кр - критическая плотность тока; у - действующая плотность тока; N— показатель степени;

Еа - энергия активации для механизма электромиграции; Т— температура. Для получения отказов]кр должно быть больше чем / Критерий отказа - максимально допустимое увеличение сопротивления.

у'яр обратно пропорционально длине Блэка для оцениваемой линии -6000 ^

для алюминиевых сплавов почти постоянно N=2, Еа = 0,5 - 0,6 эВ,у -средняя плотность тока [23, 24].

(1.8)

2. Коррозия

Существуют разные модели. Наиболее предпочтительной является экспоненциальная:

ТЕ =Во™р

(-йхЯН)^у) ехр

Еа/

кТ

(1.9)

где В0 - масштабный коэффициент; Еа = 0,7 -0,8 эВ;

/(у) - функция переменного напряжения [25, 26, 27]. Зависимый от времени пробой диэлектрика: Модель

Т¥ =АМ-У Е,

юх

СХР \Еа/кТ

(1.10)

где А0 - постоянная, зависящая от материала и особенностей технологии; у - ускоряющий параметр, зависящий от температуры; Еох- приложенное внешнее электрическое поле; у зависит от ^;

Список литературы диссертационного исследования кандидат наук Дорошевич, Павел Викторович, 2015 год

СПИСОК ЛИТЕРАТУРЫ

1. ОСТ В 11 0998-99 Микросхемы интегральные. Общие технические условия, Изд-во Минобороны, 1999. - 135 с.

2. РД 11 0755-90 Микросхемы интегральные. Методы ускоренных испытаний на безотказность и долговечность / В.В. Голубев, Л.М. Нойверт — Л: РНИИ «Элек-тронстандарт», 1990. - 94 с.

3. Дорошевич К.К., Дорошевич П.В., Поздеев А.П. Методология проведения ускоренных испытаний перспективных больших интегральных схем и сверхбольших интегральных схем на надежность. МО РФ "Военная электроника и электротехника", вып. 63, ч. 2, 2011. - с. 39 - 43.

4. Дорошевич К.К., Поздеев А.П., Дорошевич П.В., Попова Н.В. Результаты испытаний сверхбольших интегральных микросхем с топологическими нормами 0,6-0,13 мкм на наработку до отказа и электротермотренировку. МО РФ "Военная электроника и электротехника", вып. 64, ч. 1, 2012. - с. 132 - 138.

5. Шиндовский Э., Шюрц О. Статистические методы управления качетвом. Контрольные карты и планы контроля. Пер. с нем. Ивановой В.М., Решетниковой О.И. - М.: Мир, 1976. - 597 с.

6. Дорошевич В.К., Перязев А.П. Экономические аспекты критериев точности и настроенности технологических процессов. Материалы Международной научно-практической конференции «Фундаментальные проблемы радиоэлектронного приборостроения», М.: Часть 3, 2004. - 253 с.

7. Разработка предложений по реализации требований нового поколения НД на микросхемы в НД на разработку и производство интегральных микросхем с субмикронными размерами элементов, выпускаемых на автоматизированном производстве: отчет по НИР («Шифр «Кластер-М-22») /заместитель научного руководителя - Мытищи: ФГУП «22 ЦНИИИ Минобороны России», 2004. - 184 с.

8. Туркельтауб P.M. Методы исследования точности и надежности схем аппаратуры. -М.: Энергия, 1966. - 160 с.

9. Теоретические и экспериментальные исследования наработки до отказа интегральных микросхем с субмикронными размерами элементов: отчет о НИР/ Со-ломенин Е.А. - Мытищи Филиал ФГКУ «46 ЦНИИ МО РФ», 2012. - 27 с.

10. JESD74 Процедура расчета интенсивности ранних отказов электронных компонентов, Публикация JEDEC, апрель 1999. - 18 с.

11. Стандарт EIA/JEDEC Мониторинг надежности на основе механизма отказа JED659-A, Публикация JEDEC, сентябрь 1999. - 11 с.

12. JESD85 Методы расчета интенсивности отказов в единицах FIT. Публикация JEDEC, июль 2001-8 с.

13. ОСТ 11 0999-99 Микросхемы интегральные. Обеспечение качества в процессе разработки. Требования к системе качества разработки, Изд-во Минобороны. 1999. - 67 с.

14. Разработка нового поколения стандартов Минобороны России на интегральные микросхемы и их опробование на предприятиях промышленности: отчетные материалы по НИР («Осень-1») /ответственный исполнитель - Мытищи: ФГУП «22 ЦНИИИ Минобороны России», 1995 - 243 с.

15. Браудо С.И. Сохранение надежности радиолокационной аппаратуры. Настройка, контроль параметров, предупреждение и диагностика отказов: Изд-во Советское радио, 1965. - 470 с.

16. Кузнецов В.А. Основные вопросы надежности радиоэлектронной аппаратуры: Изд-во Энергия, 1965. - 256 с.

17. Луцкий В.А. Расчет надежности и эффективности радиоэлектронной аппаратуры. Киев, «Наукова думка», 1966. - 208 с.

18. Дорошевич В.К. Обеспечение и ускоренная оценка качества микросхем по результатам физико-технической экспертизы: дис. д-ра тех. наук: 05.02.23 / Дорошевич Виктор Казимирович. - М., 2010. - 242 с.

19. Дорошевич В.К., Дорошевич К.К., Критенко М.И. Комплексная оценка качества микросхем. МО РФ "Фундаментальные и поисковые исследования в интересах страны", вып. 77-78, 1993. с. 54-56.

20. РД 22.12.174-94. Микросхемы интегральные. Порядок и методы проведения физико-технической экспертизы при оценке качества./ Ответственный исполнитель/, 22 ЦНИИИМО, 1994. - 95 с.

21. Дорошевич В.К., Мальцев П.П. Новый подход к проведению ускоренных испытаний микросхем. МО РФ "Фундаментальные и поисковые исследования в интересах страны", вып. 77-78, 1993. - с 34 - 40.

22. Основные вопросы теории и практики надежности. Сборник трудов семинара научного совета по проблеме надежности. Отделение механики и процессов управления АН СССР / Под ред. Н. Г. Бруевич. М.: Советское радио, 1980.-327 с.

23. Гнеденко Б.В., Беляков Ю.К., Соловьев А.Д. Математические методы в теории надежности: Изд-во Наука, 1965. - 524 с.

24. Бруевич Н.Г. Надежность, долговечность, точность. О надежности сложных технических систем. - М. : Сов. Радио, 1966.-С. 113-118.

25. Епифанов А.Д. Надежность автоматических систем.— М,: Машиностроение, 1964.— 235 с.

26. Левин Б.Р. Теория надежности радиотехнических систем.— М.: Сов. радио, 1978,—262 с.

27. Маолов А .Я., Татарский В.Ю. Повышение надежности радиоэлектронной аппаратуры,-М.: Сов. радио, 1972.— 263 с.

28. Дружинин Г.В. Надежность систем автоматики - М.: Энергия, 1967. - 526с.

29. Дружинин Г.В. Надежность автоматизированных систем.— М: Энергия, 1977. - 536 с.

30. Голинкевич Т.А. Оценка надежности радиоэлектронной аппаратуры. - М.: Изд-во Советское радио, 1969. - 174 с.

31. ГОСТ РВ 20.57.414-97 КСКК. Изделия электронной техники, квантовой электроники и электротехнические военного назначения. Методы оценки соответствия требованиям к надежности, Изд-во: Госстандарт России, 1997. - 17 с.

32. РД 22.12.191-98. Микросхемы интегральные. Методика оценки интенсивности отказов микросхем по результатам испытаний. М. 22 ЦНИИИ МО, 1998. - 96 с.

33. Исследование областей военно-технического применения, методов обеспечения отказоустойчивости, контролепригодности и разработка методологии испытаний суперкристаллов для высокоскоростных систем обработки данных: отчет о НИР, "Электроника ВСН-ВНС'УОтветственный исполнитель/. Инв. 949 - Мытищи: 22 ЦНИИИ МО, 1993.- 198 с.

34. Исследование методов контроля и физико-технического анализа качества операций типовых технологических процессов изготовления схем с целью разработки мероприятий по дальнейшему повышению их качества: отчет о НИР/ ответственный исполнитель - Мытищи: 22 ЦНИИИ МО, 1980. - 190 с.

35. Пролейко В.М., Абрамов В.А., Брюнин В.М. Система управления качеством изделий микроэлектроники. -М: Изд-во Советское радио, 1976 - 224 с.

36. Резиновский А .Я. Испытания и надежность радиоэлектронных комплексов. М.: Радио и связь, 1985. - 168 с.

37. Бердичевский Б.Е. Вопросы обеспечения надежности радиоэлектронной аппаратуры при разработке.-— М.: Сов. радио, 1977.— 381 с.

38. ОСТ 1114.1011-99. Стандарт отрасли. Микросхемы интегральные. Система и методы статистического контроля и регулирования технологического процесса. / Богданов Ю.И., Дорошевич К.К., Иванов A.B. и др. / М. ЦНИИ 22, 1999.- 78 с.

39. ОСТ 11 20.9926-99 «Микросхемы интегральные. Требования к элементам производства. Сертификация систем качества и производств, /Ответственный исполнитель/,: Изд-во Минобороны, 1999. - 54 с.

40. ОСТ 11 14.1012-99 «Микросхемы интегральные. Технические требования к технологическому процессу. Система и методы операционного контроля», /Ответственный исполнитель/,: Изд-во Минобороны, 1999. - 67 с.

41. ОСТ В 11 1010-2001 «Микросхемы интегральные, бескорпусные. Общие технические условия», /Ответственный исполнитель: Изд-во Минобороны, 2001.-77 с.

42. Дружинин Г.В. Методы оценки и прогнозирования качества. М: Радио и связь, 1982.- 160 с.

43. Стоядинович Н.Д. Физические основы отказов интегральных схем. / Факультет электронной техники, Югославский университет, Белградская 14/ представлена в издательство 5-го апреля 1983 года. -1983.- 135с.

44. Развитие методов ускоренных испытаний на безотказность и наработку до отказа применительно к микросхемам с субмикронными размерами элементов: отчет о НИР / Малинин В.Г. - Санкт-Петербург: ОАО «РНИИ «Электронстандарт», 2013.-109 с.

45. Справочник по надежности. Пер. с англ. Под ред. Б.Е. Бердичевского. Т. 2. М., «Мир», 1970.-304 с.

46. Справочник по надежности. Пер. с англ. Под ред. Б.Е. Бердичевского. Т. 3. М., «Мир», 1970.-376 с.

47. Фокин Ю. Г. Надежность при эксплуатации технических средств. М., Воениз-дат, 1970.-224 с.

48. Качество продукции: Статистические методы управления качеством. Регулирование технологических процессов методом группировки. Рекомендации. Сост. Сперанский Б.С., Бондарь М.Т., Фридлендер И.Г. и др. - М.: 1978. - 29 с.

49. Холлин Дж. Бездефектность (новый подход к проблеме обеспечения качества). Пер. с англ. Под ред. Я. М. Сорина. М., «Мир», 1968 - 336с.

50. Дорошевич В.К. Требования к обеспечению качества и управлению технологическим процессом изготовления микросхем. «Нано- и микросистемная техника» №9, 2008 .-с. 21-23.

51. Сретенский В.Н., Трейер В.В. О метрологическом обеспечении контроля и надежности изделий в процессе эксплуатации: Надежность и контроль качества, 1978. №4, с. 38-45.

52. Шишонок Н. А., Репкин В. Ф„ Барвинский Л, Л. Основы теории надежности и эксплуатации радиоэлектронной аппаратуры, под ред. H.A. Шишонка. М., «Советское радио», 1964. - 550 с.

53. Сотсков Б.С. Основы теории и расчета надежности элементов и устройств автоматики и вычислительной техники. М., «Высшая школа». 1970. - 271 с.

54. Павленко К. И. Надежность радиоэлектронной аппаратуры при циклическом и непрерывном режимах использования. М., «Советское радио», 1971. - 160 с.

55. Нечипоренко В. И. Структурный анализ и методы построения надежных систем. М., «Советское радио», 1968. - 254 с.

56. Коуден Д. Статистические методы контроля качества. Пер. с англ.; Под ред. Б.Р. Левина. - М.: ФизМатГиз, 1961. - 623 с.

57. Химмельблау Д. Анализ процессов статистическими методами. Пер. с англ. В.Д. Скаржинского; Под ред. В.Г. Горского. - М.: Мир, 1973. - 957 с.

58. Фейгенбаум А. Контроль качества продукции. Экономика, 1986. - 471 с.

59. Шор Я.Б. Статистические методы анализа и контроля качества и надежности. М.: Советское радио, 1962. - 552 с.

60. Власов В.Е., Захаров В.П., Коробов А.И. Системы технологического обеспечения качества компонентов микроэлектронной аппаратуры. / Под ред. А.И.Коробова. - М.: Радио и связь, 1987. - 160 с.

61. Груничев А. С., Кузнецов В. А., Шипов Е. В. Испытания радиоэлектронной аппаратуры на надежность. Под ред В. А. Кузнецова. М.. «Советское радио», 1969.-288 с.

62. Военный справочник MIL-HDBK-217 Прогнозирование надежности электронной аппаратуры. Министерство обороны США, 1965. - 37 с.

63. Справочник - Анализ отказов и контроль технологических операций производства интегральных микросхем и полупроводниковых приборов - JI: ВНИИ «Электронстандарт», 1983.-335 с.

64. Дорошевич П.В. Возможные виды отказов сверхбольших интегральных схем. МО РФ "Военная электроника и электротехника", вып. 65 (Ф), ч.2,2013.- с. 67-73.

65. Дорошевич К.К., Дорошевич В.К., Дорошевич П.В. Система нормативного обеспечения и контроля качества изделий микроэлектроники на всех этапах их жизненного цикла. МО РФ "Военная электроника и электротехника", вып. 66 (Ф), ч. 2,2014.-е. 55-63.

66. ОСТ В 11 1009-2001 «Многокристальные модули, микросборки. Общие технические условия», /ответственный исполнитель/, ФГУП «22 ЦНИИИ Минобороны России», 2001. - 85 с.

67. Булгаков С.С., Десятов Д.Б. Автоматизированный тестовый контроль производства БИС., М: Радио и связь, 1992. - 192 с.

68. Исследование процессов конструктивно-технологического построения микроэлектронных датчиков и разработка требований по оценке их качества и надежности в интересах роботизированных РЭСВ: отчетные материалы по НИР («Осень-

2») /ответственный исполнитель - Мытищи: ФГУП «22 ЩШИИ Минобороны России», 1995.-206 с.

69. Дорошевич К.К., Поздеев А.П., Дорошевич П.В., Попова Н.В. Методы герметизации микросхем, гарантирующие выполнение требований по содержанию влаги в подкорпусном объеме. МО РФ "Военная электроника и электротехника", вып. 65, часть 1, 2013. - с.174 - 178.

70. Критенко М.И., Бедрековский М.А., Вуколов Н.И., Голубев В.В. Особенности обеспечения и контроля качества изделий единичного и мелкосерийного производства. "Экономика и производство" № 4, 1999. - с. 15-17.

71. Дорошевич К.К., Попов В.Н., Стрижков С.А Методика статистического контроля технологических процессов изготовления интегральных микросхем для партий малого объема при прерывистом производстве. "Микроэлектроника" №2, 2002 (т. 31).-с. 152-160.

72. Исследование путей совершенствования системы обеспечения качества элек-трорадиоизделий военного назначения: отчет о НИР/ ответственный исполнитель.- Мытищи: 22 ЦНИИИ МО, 1987. - 177 с.

73. Лопухин В.А., Гурылев A.C.. Автоматизация визуального технологического контроля в электронном приборостроении. Л. Машиностроение, 1987. - 287 с.

74. Дорошевич П.В. Исследования по определению энергии активации сверхбольших интегральных схем. МО РФ "Военная электроника и электротехника", вып. 65 (Ф), часть 2, 2013. - с.85 -92.

75. Сретенский В.II. Метрологическое обеспечение производства приборов микроэлектроники, М., Радио и связь, 1988. - 144 с.

76. Исследования по развитию методов испытаний интегральных микросхем, дополнению и корректировке действующей нормативной документации: отчетные материалы по НИР («Осень-7») /ответственный исполнитель. - Мытищи: ФГУП «22 ЦНИИИ Минобороны России», 2003. - 201 с.

77. Обобщение и анализ результатов внедрения требований Минобороны России по обеспечению качества микросхем на этапе разработки и производства. Разработка предложений по дополнению и уточнению ОСТ В 11 0998-99 «Микросхемы интегральные. Общие технические условия: отчетные материалы по НИР («Принцесса») /ответственный исполнитель. - Мытищи: ФГУП «22 ЦНИИИ Минобороны России», 2005.-208 с.

78. ОСТ В 11 073.013-2008 Микросхемы интегральные. Методы испытаний, Изд-во Минобороны, 2008. - 37 с.

79. Дорошевич В.К., Дорошевич П.В. Определение оптимального состава отбраковочных испытаний пластин и микросхем. "Наукоемкие технологии" №4, 2012.-c.40 -44.

80. Голубев В.В., Нехай А.П., Родд Т.Я. Инженерный метод определения оптимальной продолжительности ЭТТ и контроля надежности партий ИЭТ на основе модели ранних отказов по результатам ЭТТ // Электронная техника. Сер. 8. Управление качеством, стандартизация, метрология, испытания, 1989. Вып. 4, —с. 14-16.

81. ОСТ 11 070.088-84 Изделия электронной техники. Испытания по оценке конструктивно-технологических запасов. Общие требования, 1984. -25 с.

82. Сотсков Б.С. Основы теории и расчета надежности элементов и устройств автоматики и вычислительной техники. - М.: Высшая школа, 1970. - 270 с.

83. РД 22.3.119-89 Методическое пособие по выбору и использованию методов и средств электрофизического диагностирования электрорадиоизделий, М: 22 ЦНИИИ МО РФ, 1989.-54 с.

84. Разработка требований к системе контроля и обеспечения качества технологических процессов изготовления микросхем с целью повышения их надежности. Разработка требований к системе контроля процессов изготовления микросхем

военного назначения с повышенной надежностью: отчет о НИР/ ответственный исполнитель.- Мытищи: 22 ЦНИИИ МО, 1980. - 231 с.

85. Дорошевич В.К. Требования к системе проектирования микросхем, "Нано- и микросистемная техника" №5, 2008. - с. 32-33.

86. Гусев В.П., Фомин А.В., Кунявский Л.Г. и др. Расчет электрических допусков радиоэлектронной аппаратуры: Изд-во Советское радио, 1963. - 221 с.

87. Сиро С. Практическое руководство по управлению качеством. Пер. с яп.; Под ред. В.И. Гостева. - М.: Машиностроение, 1980. - 214 с.

88. Перроте А.И., Карташов Г.Д., Цветаев К.Н. Основы ускоренных испытаний радиоэлементов на надежность: Изд-во Советское радио, 1968. - 224 с.

89. Босих Е.Н., Голубев В.В., Попов В.Н. Методология ускоренных испытаний микросхем на надежность на основе использования моделей ускорения механизмов отказов // Электронная техника. Сер. 8. Управление качеством, стандартизация, метрология, испытания, Вып. 2, 1986.— с. 44-48.

90. Половко A.M. Основы теории надежности: Изд-во Наука, 1964. - 448 с.

91. Герцбах И.В., Кордонский Х.Б. Модели отказов: Изд-во Советское радио, 1966.-172 с.

92. Кейджян Г.А. Основы обеспечения качества Микроэлектронной аппаратуры: Изд-во «Радио и связь», 1991.-231 с.