Методы и алгоритмы модулярной арифметики для массовой обработки сверхдлинных чисел на гибридных вычислительных платформах тема диссертации и автореферата по ВАК РФ 05.13.15, кандидат наук Коржавина Анастасия Сергеевна

• Коржавина Анастасия Сергеевна
• кандидат наук
• 2019

Оглавление диссертации кандидат наук Коржавина Анастасия Сергеевна

Введение

Глава 1. Организация массовых высокоточных арифметических вычислений

1.1 Вычислительные задачи, требующие массовых высокоточных вычислений

1.1.1 Экспериментальная математика

1.1.2 Символьные и дробно-рациональные вычисления

1.1.3 Гомоморфная криптография и гомоморфные нейронные сети

1.1.4 Библиотеки длинной арифметики

1.1.5 Аппаратные средства повышения точности вычислений

1.2 Способы представления числовой информации

1.2.1 Интервальная арифметика

1.2.2 Логарифмические системы счисления

1.2.3 Постбинарные форматы данных

1.3 Использование модулярной арифметики для решения задач высокоточной массовой обработки данных

1.3.1 Применение модулярной арифметики для специализированных устройств

1.3.2 Использование систем остаточных классов в задачах криптографии

1.3.3 Проблемы выполнения немодульных операций модулярной арифметики

1.4 Выводы по главе

Глава 2. Разработка методов и алгоритмов выполнения основных

немодульных операций модулярной арифметики

2.1 Основные принципы и особенности модулярных вычислений

2.1.1 Выбор оснований систем остаточных классов

2.1.2 Операция умножения по модулю

2.1.3 Индексные и иерархические системы счисления в остаточных классах

2.2 Точные методы выполнения немодульных операций

2.2.1 Системы счисления со смешанными основаниями

2.2.2 Алгоритм сравнения чисел в СОК

2.2.3 Алгоритм расширения базиса СОК

2.3 Метод интервальных логарифмических характеристик

2.3.1 Выполнение арифметических операций в интервально-логарифмической системе счисления

2.3.2 Алгоритм преобразования вещественных чисел в интервально-логарифмическое представление

2.3.3 Результаты экспериментальных исследований

2.4 Метод целочисленных интервалов

2.4.1 Интервальная оценка величины модулярного представления числа

2.4.2 Вычисление позиционных индексов с использованием целочисленной интервальной арифметики

2.4.3 Основные алгоритмы выполнения немодульных операций

2.4.4 Результаты экспериментальных исследований

2.5 Быстрое масштабирование модулярных чисел

2.5.1 Общая постановка задачи масштабирования

2.5.2 Метод масштабирования модулярных чисел с использованием целочисленных интервалов

2.5.3 Результаты экспериментальных исследований

2.6 Выводы по главе

Глава 3. Применение гибридной модулярно-позиционной

интервально-логарифмической арифметики для организации

массовых вычислений над числами сверхбольшой разрядности

3.1 Стандартные способы представления чисел в ЭВМ

3.1.1 Представление чисел в стандарте IEEE

3.1.2 Представление длинных чисел в ЭВМ

3.2 Гибридная модулярно-позиционная интервально-логарифмическая форма представления чисел сверхбольшой разрядности

3.2.1 Форма представления чисел RPIL с фиксированной точкой

3.2.2 Форма представления чисел RPIL с плавающей точкой

3.2.3 Алгоритм преобразования вещественного числа в RPIL-форму представления с плавающей точкой

3.3 Алгоритмы выполнения арифметических операций над целыми числами в RPIL- форме

3.3.1 Алгоритм выполнения операции целочисленного сложения

3.3.2 Алгоритм выполнения операции целочисленного вычитания

3.3.3 Алгоритм выполнения операции целочисленного умножения

3.4 Алгоритмы выполнения арифметических операций над вещественными числами в RPIL-форме

3.4.1 Алгоритм выполнения операции сложения вещественных чисел в RPIL-форме

3.4.2 Алгоритм выполнения операции умножения вещественных чисел в RPIL-форме

3.5 Выводы по главе

Глава 4. Организация процессора для массовой обработки чисел большой

разрядности с плавающей точкой в системе остаточных классов

4.1 Модулярные процессоры для высокоточных вычислений

4.2 Организация процессора-ускорителя для массовых модулярно-позиционных интервально-логарифмических вычислений

4.2.1 Блок преобразования вещественных чисел в интервально-логарифмический формат

4.2.2 Блок сложения и вычитания чисел в интервально-логарифмическом формате

4.2.3 Специализированное модулярное АЛУ

4.2.4 Преобразователь чисел из стандартного представления в форму ИРГЬ

4.2.5 Блок вычисления целочисленных интервальных оценок и позиционных индексов

4.2.6 МЯС конвейер

4.2.7 Результаты экспериментальных исследований

4.3 Организация вычислений на гибридном многоядерном модулярно-позиционном интервально-логарифмическом процессоре

4.4 Выводы по главе

Заключение

Список литературы

Перечень условных обозначений

Список рисунков

Список таблиц

Приложение А. Примеры

А.1 Пример выполнения операции модулярного умножения

А.2 Пример выполнения операции точного расширения базиса

А.3 Пример выполнения операции вычисления позиционного индекса

А.4 Пример выполнения операции сравнения с использованием целочисленных

интервалов

А.5 Пример выполнения операции масштабирования

А.6 Пример преобразования вещественного числа в гибридную форму

представления RPIL

Приложение Б. Выполнение арифметических операций в логарифмической

системе счисления

Приложение В. Вычисление интервально-логарифмической характеристики

вещественного числа

Приложение Г. Рекурсивная и иерархическая модулярная арифметика

Приложение Д. Использование систем счисления со смешенными

основаниями для организации операции расширения базиса систем остаточных классов

Приложение Е. Ошибки округления чисел в стандарте IEEE

Приложение Ж. Оценка времени выполнения арифметических операций

Приложение З. Акты о внедрении результатов диссертационного исследования

Введение диссертации (часть автореферата) на тему «Методы и алгоритмы модулярной арифметики для массовой обработки сверхдлинных чисел на гибридных вычислительных платформах»

Введение

Актуальность темы. В течение последних трех десятилетий наблюдается экспоненциальный рост вычислительных возможностей ЭВМ, что накладывает на разработчиков дополнительные требования к точности, а главное, к достоверности и воспроизводимости вычислений. Существенные недостатки, присущие стандарту вещественных чисел IEEE 754, связанные с ограниченной разрядностью и выполнением округлений, возникающих в ходе вычислений, не позволяют использовать его для решения широкого круга задач, среди которых голоморфная динамика, расчет поверхностей, теория чисел, исследование гравитационных волн, численное интегрирование, задачи математической физики, линейного и целочисленного программирования, механики сплошных сред, теории мелкой воды, квантовой механики, преобразования Лапласа, задачи волнового рассеяния, модели Лоренца, задачи физики черных дыр, моделирование метаболизма и конфигурации макромолекул, матричные вычисления, гомоморфная криптография и гомоморфные нейронные сети. Для решения таких задач необходимо значительное повышение точности до 100 -1000 десятичных цифр и более.

Актуальной проблемой является разработка новых эффективных методов и средств повышения точности вычислений. На сегодняшний день основными способами работы с длинными двоичными числами являются программные библиотеки и специализированные процессоры-ускорители позиционной длинной арифметики, главным недостатком которых является неприемлемое для практики снижение скорости вычислений вследствие возникающих вычислительных трудностей обработки длинных чисел в классическом представлении их значений - в двоичных позиционных системах счисления. Одним из подходов к преодолению этих трудностей является использование модулярной арифметики, применение которой позволяет распараллелить процесс выполнения до уровня отдельных арифметических операций как на программном, так и на аппаратном уровне.

Степень разработанности темы исследования. Следует отметить, что большой вклад в развитие систем счисления в остаточных классах, или модулярной арифметики, внесли Д.А. Поспелов, И.Я. Акушский, Д.И. Юдицкий, В.М Амербаев, А.Л. Стемпков-ский, О.А. Финько, В.С. Князьков, Н.И. Червяков, за рубежом - B. Gérard, H. L. Garner, N.S. Szabo, J.C. Bajard, M. Czyzak, M.G. Arnold, L. Sousa.

В настоящее время широкое использование систем остаточных классов ограничено из-за сложности выполнения немодульных операций сравнения, расширения диапазо-

на представления и масштабирования. В большинстве работ, посвященных модулярной арифметике, используются специальные наборы модулей, для которых разработаны методы быстрого выполнения немодульных операций. Основным недостатком систем остаточных классов со специальным набором модулей является узкая область применения, ограничивающаяся, как правило, обработкой целых чисел для задач криптографии или цифровой обработки сигналов, а также ограниченный набор модулей и, как следствие, ограниченный диапазон представления чисел.

Разработаны методы высокоточной модулярно-позиционной арифметики с плавающей точкой, использующей преимущества позиционных систем счисления и систем счисления в остаточных классах (Князьков В.С., Исупов К.С.). Главным недостатком таких библиотек является отсутствие аппаратной поддержки выполнения немодульных операций и «быстрое» расширение интервалов представления характеристик чисел при итерационных вычислениях, что приводит к замедлению скорости выполнения модульных и немодульных операций, таких, как сравнение, масштабирование и расширение базиса.

Таким образом, актуальным направлением исследований и разработки является создание более эффективных по быстродействию методов и алгоритмов гибридной арифметики для массовой обработки сверхдлинных чисел и создание гибридных вычислительных платформ, в состав которых входят как универсальные вычислительные устройства для классической обработки чисел в форматах позиционных систем счисления, так и специализированные устройства поддерживающие на аппаратном уровне специфические операции в смешанных системах счисления.

Целью диссертационной работы является повышение эффективности по быстродействию и аппаратным затратам массовых высокоточных вычислений в сверхдлинных числовых диапазонах на гибридных вычислительных платформах.

Основные задачи, решение которых необходимо для достижения цели исследования.

1. Выполнить анализ современного состояния предметной области с целью определения наилучших методов и способов реализации массовых и итерационных вычислений в сверхдлинных числовых диапазонах, способов их аппаратно-программной реализации на универсальных и специализированных вычислительных устройствах и платформах.

2. Исследовать известные и предложить более эффективный по быстродействию и/или аппаратным затратам метод выполнения немодульных операций сравнения и контроля выхода за границы диапазона значений при выполнении модулярных операций над сверхдлинными целыми и вещественными числами для

универсальных и специализированных вычислительных устройств и платформ.

3. Исследовать известные и предложить более эффективный по быстродействию и/или аппаратным затратам метод выполнения немодульных операций масштабирования и расширения диапазона для универсальных и специализированных вычислительных платформ.

4. Исследовать известные и предложить более эффективные по быстродействию и/или аппаратным затратам алгоритмы выполнения арифметических операций над модулярными целыми и вещественными числами в сверхдлинных числовых диапазонах и способы их программно-аппаратной реализации на универсальных и специализированных вычислительных платформах.

5. Исследовать известные технические решения специализированных устройств, процессоров, вычислительных платформ для выполнения высокоточных и воспроизводимых массовых арифметических вычислений в сверхдлинных числовых диапазонах с применением позиционных, модулярных, интервальных и логарифмических систем счисления и предложить технические решения, более эффективные по быстродействию и\или аппаратным затратам.

Объектом исследования диссертационной работы являются аппаратно-программные вычислительные устройства и платформы, способы организации процессов выполнения массовых высокоточных и воспроизводимых вычислений над сверхдлинными числами для решения актуальных фундаментальных и прикладных задач.

Предметом исследования являются методы и алгоритмы выполнения численных операций в позиционной, модулярной, интервальной и логарифмической арифметиках и их аппаратно-программные реализации для массовой обработки сверхдлинных чисел.

Соответствие паспорту научной специальности. Область исследования соответствует паспорту специальности 05.13.15 - Вычислительные машины, комплексы и компьютерные сети по пунктам: 3 «Разработка научных методов и алгоритмов организации арифметической, логической, символьной и специальной обработки данных, хранения и ввода-вывода информации»; 4 «Разработка научных методов и алгоритмов организации параллельной и распределенной обработки информации, многопроцессорных, многомашинных и специальных вычислительных систем».

Методы исследований. Для решения поставленных в диссертационной работе научных задач использовались методы численного анализа, теории колец, теории чисел, интервального анализа, теории вероятностей и математической статистики, положений теории параллельных вычислений и систем. При расчетах и моделировании использовались

среда программного комплекса MatLab, программная среда статистических расчетов R, система автоматизированного проектирования цифровых устройств Intel Quartus Prime.

Научная новизна диссертационной работы определяется следующими новыми научными результатами.

1. Предложен новый способ представления сверхдлинных целых и вещественных чисел, отличающийся от известных включением интервально-логарифмической характеристики модулярного числа, позволяющий повысить скорость арифметических вычислений в среднем в 5 раз, а при использовании оснований модулярных чисел средней разрядности в 12-18 бит снизить аппаратные затраты на 20-30% при технической реализации специализированных гибридных вычислительных платформ (05.13.15, п. 3).

2. Предложен новый метод выполнения немодульных операций сравнения и контроля выхода за границы диапазона представления целых и вещественных модулярных чисел, отличающийся от известных использованием новой интервально-логарифмической характеристики модулярных чисел, позволяющий повысить точность выполнения немодульных операций за счет сокращения скорости расширения интервалов представления их характеристик при массовых и итерационных расчетах в среднем в 10 раз (05.13.15, п. 3).

3. Предложен новый метод выполнения немодульных операций расширения диапазона представления и масштабирования коэффициентом 2q целых и вещественных модулярных чисел, отличающийся от известных использованием целочисленных интервальных характеристик модулярных чисел, позволяющий при использовании наборов модулей разрядности 12-18 бит снизить аппаратные затраты технических реализаций на 37-45% по сравнению аналогами при сохранении точности вычислений (05.13.15, п. 3).

4. Предложены новые алгоритмы выполнения арифметических операций сложения, вычитания и умножения целых и вещественных чисел, представленных в гибридной модулярно-позиционной интервально-логарифмической форме, отличающиеся от известных использованием новой операции масштабирования мантисс и новой интервально-логарифмической характеристики числа, позволяющие по сравнению с аналогами сократить затраты при аппаратной реализации гибридной вычислительной платформы в среднем на 3,2-17,2%, затраты памяти более чем в 32 раза и ускорить вычисления на универсальных вычислительных платформах в среднем в 5 раз (05.13.15, п. 3).

5. Предложена новая организация гибридного многоядерного модулярно-

позиционного интервально-логарифмического процессора, отличающаяся от известных аналогов структурно-функциональной организацией и применением новых функциональных блоков для обработки сверхдлинных чисел в новой гибридной форме представления, позволяющая сократить аппаратные затраты на уровне технической реализации гибридной вычислительной платформы, повысить скорость выполнения модульных и немодульных операций над целыми и вещественными числами (05.13.15, п. 4).

Практическая ценность работы заключается в следующем.

1. Разработанный способ представления сверхдлинных целых и вещественных чисел в гибридной модулярно-позиционной интервально-логарифмической форме позволяет повысить скорость выполнения модульных и немодульных операций над сверхдлинными числами в среднем в 5 раз, а при использовании оснований модулярных чисел средней разрядности в 12-18 бит снизить по сравнению с аналогами аппаратные затраты на 20-30% при технической реализации специализированных гибридных вычислительных платформ.

2. Предложенный метод выполнения немодульных операций сравнения и контроля выхода за границы диапазона представления с использованием интервально-логарифмических характеристик модулярных чисел позволяет по сравнению с известными повысить точность выполнения немодульных операций при проведении длинных итерационных расчетов за счет сокращения скорости расширения интервалов в среднем в 10 раз.

3. Синтезированный метод выполнения немодульных операций расширения

диапазона представления и масштабирования коэффициентом 2ч целых и вещественных модулярных чисел позволяет организовать массовые вычисления в модулярной арифметике с произвольным набором оснований используемых систем счисления в остаточных классах, и при использовании наборов модулей разрядности 12-18 бит снизить аппаратные затраты технических реализаций на 37-45% по сравнению аналогами при сохранении точности вычислений

4. Использование разработанных алгоритмов выполнения арифметических операций над сверхдлинными числами в гибридной модулярно-позиционной интервально-логарифмической форме представления с фиксированной и плавающей точкой позволяет повысить скорость вычислений при их реализации как на универсальных, так и

специализированных гибридных вычислительных платформах с различным количеством вычислительных ядер в среднем в 5 раз и сократить затраты при аппаратной реализации гибридной вычислительной платформы в среднем на 3,2-17,2%.

5. Предложенная базовая организация гибридной многоядерной платформы модулярно-позиционного интервально-логарифмического процессора позволяет создавать малоэнергоемкие гибридные вычислительные платформы, поддерживающие массовые высокоточные вычисления с применением модулярно-позиционных и интервально-логарифмических систем счисления.

Степень достоверности полученных в диссертационной работе результатов и выводов обеспечивается строгими математическими доказательствами свойств разработанных методов и алгоритмов и существования быстрых процедур их аппаратной и программной реализации. Полученные научные и практические результаты подтверждаются также их представительным обсуждением в научных изданиях и выступлениях на международных и всероссийских научных конференциях, а также двумя полученными патентами.

Основные положения, выносимые на защиту:

1. Способ представления сверхдлинных целых и вещественных чисел с использованием интервально-логарифмической характеристики модулярного числа, позволяющий повысить скорость арифметических вычислений и снизить аппаратные затраты при технической реализации специализированных гибридных вычислительных платформ.

2. Метод выполнения немодульных операций сравнения и контроля выхода за границы диапазона представления целых и вещественных модулярных чисел, позволяющий повысить точность выполнения немодульных операций при массовых и итерационных расчетах.

3. Метод выполнения немодульных операций расширения диапазона представления и масштабирования коэффициентом 2Ч целых и вещественных модулярных чисел, позволяющий снизить аппаратные затраты при сохранении точности вычислений.

4. Алгоритмы выполнения арифметических операций сложения, вычитания и умножения целых и вещественных чисел, представленных в гибридной модулярно-позиционной интервально-логарифмической форме, позволяющие сократить затраты при аппаратной реализации гибридной вычислительной платформы и ускорить вычисления на универсальных вычислительных платформах.

5. Организация гибридного многоядерного модулярно-позиционного интервально-логарифмического процессора, позволяющая сократить аппаратные затраты на уровне технической реализации гибридной вычислительной платформы.

Реализация и внедрение. Результаты диссертационного исследования использованы в деятельности лаборатории физиологии микроорганизмов ФИЦ Коми НЦ УрО РАН и внедрены в работу АО НИИ СВТ. Соответствующие акты прилагаются к диссертации. Научные и практические результаты диссертационной работы были внедрены при выполнении научного проекта РФФИ № 18-37-00278 «Гибридный модулярно-интервальный многоядерный процессор для выполнения высокоточных высокопроизводительных вычислений», а также научных проектов ВятГУ № 004-17-гр «Разработка алгоритмов и устройств расширения базиса и масштабирования чисел, представленных в системе остаточных классов» и № 14.01-19/2/2017 в рамках программы «Аспирантура 2.0» «Разработка параллельных алгоритмов выполнения операций в модулярно-логарифмическом формате», что подтверждено актом внедрения. Теоретические и практические результаты работы также используются при подготовке бакалавров и магистров по направлению «Информатика и вычислительная техника». Имеется акт внедрения.

Апробация работы. Основные результаты работы докладывались на: III Всероссийской научно-практической конференции с международным участием с элементами научной школы для молодежи «Высокопроизводительные вычисления на графических процессорах» (Пермь, 2016), Всероссийской научной конференции «Математическое моделирование развивающейся экономики, экологии и биотехнологий» (Киров, 2016); четырех Всероссийских конференциях «Общество, наука, инновации» (Киров, 2014, 2015, 2016, 2017); трех Всероссийских школах-конференциях молодых ученых «Фундаментальные проблемы радиоэлектронного

приборостроения» (Москва, 2016, 2017, 2018); научной конференции в рамках Международной летней суперкомпьютерной академии (Москва, 2017); Международной научной конференции «Современные проблемы математического моделирования, обработки изображений и параллельных вычислений 2017» (пос. Дивноморское, 2017); II научной конференции Посткремниевые вычисления в рамках шестого Национального суперкомпьютерного форума (г. Переславль-Залесский, 2017), двух Национальных суперкомпьютерных форумах (г. Переславль-Залесский, 2016, 2018).

Публикации. Основные результаты по теме диссертации опубликованы в 14 печатных изданиях, в том числе 3 в журналах, рекомендованных ВАК, 1 в журнале,

индексируемом в WoS Core Collection, 10 в сборниках трудов докладов научных конференций. Получены также два свидетельства о государственной регистрации программ для ЭВМ и два патента.

Личный вклад. Все основные научные результаты, приведенные в диссертации и сформулированные в положениях, выносимых на защиту, получены автором лично. Анализ методов расширения базиса систем остаточных классов, представленный в работе [2], выполнен автором. В публикации [1] автором предложен алгоритм массового расширения базиса систем остаточных классов. В работе [4] автору принадлежит разработка метода масштабирования коэффициентом 2q в системе остаточных классов, его реализация и исследование. Автор разработал метод выполнения немодульных операций модулярной арифметики, отраженный в [3]. Способы умножения чисел [15, 16] разработаны автором. Все основные положения тезисов докладов конференций также сформулированы лично автором.

Структура и объем работы. Диссертация состоит из введения, четырёх глав, заключения, библиографического списка из 304 наименований и восьми приложений. Объём диссертации: 180 страниц, 72 рисунка, 34 таблицы, приложения на 55 страницах.

Краткое содержание работы

Первая глава является вводной. В ней рассматриваются вопросы организации арифметических вычислений высокой точности, рассматриваются задачи различных областей науки и техники, критичные к ошибкам округления и требующие для своего выполнения арифметики высокой точности. Анализируются различные подходы к представлению числовой информации, повышающие степень надежности и достоверности вычислений.

Во второй главе рассматриваются математические основы числовых систем в остаточных классах, модульные и немодульные операции модулярной арифметики, анализи-руются известные прямые (точные) и приближенные методы выполнения немодульных операций, разрабатываются методы выполнения немодульных операций, основанные на применении логарифмических интервальных систем счисления для аппроксимации отно-сительной величины чисел, разрабатывается метод целочисленных интервалов, основан-ный на приближенном CRT-декодировании, разрабатывается новый быстрый метод мас-штабирования чисел в СОК произвольным коэффициентом, в том числе степенью двойки и десятки.

В третьей главе разрабатывается новый способ представления числовой информации для выполнения массовых высокоточных вычислений - модулярно-позиционная

интервально-логарифмическая форма. Разрабатываются алгоритмы выполнения основных арифметических операций над числами, представленными в разработанной форме. Произ-водится оценка временной сложности разработанных алгоритмов.

В четвертой главе разрабатывается структура гибридного процессора для массово-го выполнения разработанных методов и алгоритмов: выполнения прямого и обратного преобразования, масштабирования, сравнения, расширения базиса, сложения, вычитания, умножения.

В заключении сформулированы основные научные результаты, полученные в ходе диссертационного исследования. Обозначены основные направления дальнейших исследо-ваний по тематике диссертации.

В приложениях представлены примеры выполнения разработанных методов, алгоритмов, дополнительные материалы.

Глава 1. Организация массовых высокоточных арифметических

вычислений

В первом параграфе выполняется обзор вычислительных задач, требующих массовых высокоточных вычислений. Рассматриваются задачи, возникающие в экспериментальной математике, вычислительной математике, математической физике, теории оптимального управления, биохимии, квантовой механике, математическом программировании, а также криптографии, требующие для своего выполнения арифметики высокой, значительно превышающей разрядность машинного слова, точности.

Второй параграф посвящен обзору основных способов представления числовой информации, а также обсуждению возможности применения тех или иных средств для организации высокопроизводительных высокоточных вычислений.

В третьем параграфе рассматриваются особенности применения модулярной арифметики в различных задачах, в том числе требующих высокой точности, высокой скорости или пониженного энергопотребления. Также рассматриваются основные проблемные (немодульные) операции модулярной арифметики, такие как масштабирование, сравнение и расширение базиса.

В четвертом параграфе представлены основные выводы, сформулированные на основании выполненного анализа предметной области и объекта исследований.

В процессе написания данной главы использовались литературные источники [2;3;7; 8; 10-15;36-38;40;41;43;45;51-58;60-80;80-82;84-86;88-96;98-101; 103-106; 108-116; 116; 116-120;123;124;126-152;155-168;170-175;177-182;184-187;191-222;224; 226-238; 238242; 244; 246-248; 250-252;255-257;257;258;260-285;285;286;288;289;291;293-299;301].

Основные результаты, полученные автором и отраженные в главе, представлены в публикациях [24;26].

1.1 Вычислительные задачи, требующие массовых высокоточных

вычислений

Министерство энергетики США назвало проблему высокоточных вычислений в числе девяти областей вычислительной математики, наряду с комбинаторными задачами, ре-

шением систем линейных алгебраических уравнений, развитие которых необходимо для вычислений экзамасштаба (ЕхаБса1е) [120;226].

Стандарт 1ЕЕЕ754-2008 [182], описывающий формат чисел с плавающей точкой, является стандартом де факто для большинства производителей вычислительной техники, предназначенной для решения теоретических и прикладных задач [167], однако ему присущи и серьезные недостатки, главным из которых является возникновение ошибок округления в ходе многократного выполнения арифметических операций, что приводит к недостоверному и ошибочному результату вычислений в ряде задач [80].

Среди классов задач, критичных к ошибкам округления, можно выделить следующие.

1. Задачи моделирования звукового рассеяния [235], прямого и обратного преобразования Лапласа [207], физики черных дыр [201], метаболизма и конфигурации макромолекул [268], моделирования орбит Солнечной системы [175], для решения которых достаточно увеличить точность представления чисел до 30-60 десятичных цифр.

2. Задачи расчета фазовых траекторий в динамических системах [56], оптимального управления [239], систем многих тел [173], моделирования динамических систем и аттракторов Лоренца [80], решения системы обыкновенных дифференциальных уравнений [77], матричного логарифмирования [137], моделирования мелкой воды [297], некоторые задачи численного интегрирования [242]. Для решения данных задач необходимо повышение точности до 100-1000 десятичных цифр (приблизительно 512-4096 бит), что требует использования арифметики в больших числовых диапазонах.

3. Задачи экспериментальной математики и алгоритм PSLQ [118; 195;293]. В данных задачах повышение точности вычислений имеет наибольшее значение, поскольку для их решения требуется сверхбольшая точность в несколько десятков тысяч десятичных знаков.

Кроме того, существует достаточно широкий круг задач, требующий для своего выполнения целочисленной арифметики многократной точности, например, символьные и рациональные вычисления, задачи криптографии и обработки сигналов.

1.1.1 Экспериментальная математика

Экспериментальная математика появилась сравнительно недавно, около 25 лет назад, однако стала конкурентоспособной парадигмой исследований, о чем свидетельствует создание института вычислительных и экспериментальных исследований в математике (Institute for Computational and Experimental Research in Mathematics, ICERM). Задачей ICERM является поддержка и расширение взаимодействия между теоретической и вычислительной математикой, в особенности, расширение использования вычислительных и экспериментальных методов в математике, поддержка теоретических исследований, связанных с вычислениями, освещение проблем, связанных с использованием компьютеров в исследованиях [79; 237].

Экспериментальная математика предполагает использование компьютера для запуска серии вычислений, в ряде случаев методом проб и ошибок, с целью поиска закономерностей, конкретных чисел и последовательностей, сбора доказательств частных математических утверждений или их опровержения [94, с.7]. При этом методы экспериментальной математики применимы не только в таких традиционных областях, как теория чисел, численное интегрирование, символьные вычисления и формальные доказательства, но и во многих областях прикладной математики.

Список литературы диссертационного исследования кандидат наук Коржавина Анастасия Сергеевна, 2019 год

Список литературы

1. Айерлэнд, К. Классическое введение в современную теорию чисел / К. Айерлэнд, М. Роузен. — Москва: Мир, 1987. — 416 с.

2. Акушский, И. Я. О новой позиционной характеристике непозиционного кода и ее применении / И. Я. Акушский, В. М. Бурцев, И. Т. Пак // Теория кодирования и оптимизации сложных систем. — 1977. — С. 8-16.

3. Акушский, И. Я. Вычисление позиционной характеристики (ядро) непозиционного кода / И. Я. Акушский, В. М. Бурцев // Теория кодирования и оптимизации сложных систем. — 1977. — С. 17-25.

4. Акушский, И. Я. Машинная арифметика в остаточных классах / И. Я. Акушский, Д. И. Юдицкий. — Москва: Сов. радио, 1968. — 224 с.

5. Амербаев, В. М. Модулярная логарифметика - новые возможности для проектирования модулярных вычислителей и преобразователей / В. М. Амербаев, А. И. Корнилов, А. Л. Стемпковский // Проблемы разработки перспективных микро- и наноэлектрон-ных систем (МЭС). — 2010. — № 1. — С. 368-373.

6. Амербаев, В. М. Анализ эффективности реализации модульных операций индексной модулярной арифметики / В. М. Амербаев, Д. Б. Малашевич // Известия высших учебных заведений. Электроника. — 2009. — № 6. — С. 54-57.

7. Аноприенко, А. Я. Постбинарный компьютинг и интервальные вычисления в контексте кодо-логической эволюции / А. Я. Аноприенко, С. В. Иваница. — Донецк: ДонНТУ, УНИТЕХ, 2011. — 248 с.

8. Аноприенко, А. Я. Особенности представления вещественных чисел в постбинарных форматах / А. Я. Аноприенко, С. В. Иваница // Математические машины и системы. — 2012. — Т. 1, № 3. — С. 49-60.

9. Визор, Я. Е. Один из методов вычисления первообразных корней в остаточных классах / Я. Е. Визор // Математические машины и системы. — 2006. — Т. 1, № 3. — С. 3-11.

10. Гамаюн, В. П. Структурно-алгоритм1чний метод високоточних обчислень на основ1 розрядно-логарифм1чною системи числення / В. П. Гамаюн, И. О. Коврижкин // Про-блеми шформатизацй та управлшня. — 2013.— Т. 1, № 37. — С. 41-44.

11. Германенко, М. И. Параллельные алгоритмы безошибочного вычисления матрицы Мура-Пенроуза / М. И. Германенко, А. В. Панюков // Параллельные вычислительные технологии (ПаВТ'2008). — 2008. — С. 215-215.

12. Германенко, М. И. Программное обеспечение безошибочных дробно-рациональных вычислений и его применение для решения линейных систем / М. И. Германенко // Вестник Нижегородского университета им. Н. И. Лобачевского. — 2009. — № 4. — С. 172-180.

13. Голодов, В. А. Масштабируемые алгоритмы целочисленной арифметики и организация поддержки рациональных вычислений в гетерогенных средах / В. А. Голодов, А. В. Панюков // Вестник Южно-Уральского государственного университета. Серия: Вычислительная математика и информатика. — 2015. — Т. 4, № 2.

14. Горбик, В. В. Безошибочное решение задач линейного программирования на многопроцессорных системах / В. В. Горбик // Параллельные вычислительные технологии (ПаВТ'2008). — 2008. — С. 364-364.

15. Исследование эффективности модулярных вычислительных структур при проектировании аппаратных однотактных умножителей / В. М. Амербаев, Р. А. Соловьев, Д. В. Тельпухов, А. Н. Щелоков // Известия Южного федерального университета. Технические науки. — 2014. — Т. 7, № 156. — С. 248-254.

16. Исупов, К. С. Немодульные вычисления в системах остаточных классов с интервально-позиционными характеристиками / К. С. Исупов, В. С. Князьков // Вят-ГУ. - Киров, 2015. - 92 с.: ил. - Библиогр. 54 назв. - Деп. в ВИНИТИ РАН 26.03.2015, № 61-В2015.

17. Исупов, К. С. Суммирование многократной точности на графических процессорах с использованием системы остаточных классов / К. С. Исупов, В. С. Князьков, А. С. Ку-ваев // Суперкомпьютерные технологии (СКТ-2018). — 2018. — С. 92-97.

18. Исупов, К. С. Эффективное масштабирование в системе остаточных классов с использованием интервальных оценок / К. С. Исупов, В. С. Князьков, А. С. Куваев // Вычислительные технологии. — 2018. — Т. 23, № 3. — С. 39-57.

19. Исупов, К. С. Арифметика многократной точности на основе систем остаточных классов / К. С. Исупов, В. С. Князьков // Программные системы: теория и приложения. — 2016. — Т. 7, № 1. — С. 61-97.

20. Князьков, В. С. Модулярно-интервальная логарифметика высокой точности: проблемы и особенности практической реализации / В. С. Князьков, А. С. Коржавина, И. П. Осинин // Современные проблемы математического моделирования, обработки изображений и параллельных вычислений 2017. — 2017. — С. 123-132.

21. Коржавина, А. С. Модификация метода решения систем линейных алгебраических уравнений с использованием дробно-рациональных вычислений / А. С. Коржавина, В. С. Князьков // Общество, наука, инновации. — 2014. — С. 1205-1207.

22. Коржавина, А. С. Безошибочное вычисление решения систем линейных алгебраических уравнений в базисе дробно-рациональной арифметики // Свидетельство о государственной регистрации программы для ЭВМ № 2016512070 (дата регистрации 11.02.2015 г.). — 2015.

23. Коржавина, А. С. Исследование эффективности метода интервальных характеристик при работе с целыми числами произвольной длины в системе остаточных классов / А. С. Коржавина, В. С. Князьков // Математическое моделирование развивающейся экономики, экологии и технологий. — 2016. — С. 456-466.

24. Коржавина, А. С. Нестандартные системы счисления и области их применения / А. С. Коржавина, В. С. Князьков // Общество, наука, инновации. — 2016. — С. 24522459.

25. Коржавина, А. С. Метод расширения базиса систем остаточных классов с применением систем счисления со смешанными основаниями / А. С. Коржавина, В. С. Князьков // Научно-технический вестник Поволжья. — 2017. — № 6. — С. 204-207.

26. Коржавина, А. С. Методы расширения базиса в системе остаточных классов: обзор и анализ вычислительной сложности / А. С. Коржавина, В. С. Князьков // Современные наукоемкие технологии. — 2017. — № 12. — С. 37-42.

27. Коржавина, А. С. Точность и быстродействие при реализации интервальной логарифмической арифметики / А. С. Коржавина, В. С. Князьков // Общество, наука, инновации. — 2017. — С. 1242-1249.

28. Коржавина, А. С. Метод ускоренного умножения в системе остаточных классов с использованием логарифмических интервальных характеристик / А. С. Коржавина,

B. С. Князьков // Современные наукоемкие технологии. — 2018. — № 10. — С. 60-64.

29. Коржавина, А. С. Метод умножения с масштабированием результата для высокоточных модулярно-позиционных интервально-логарифмических вычислений / А. С. Кор-жавина, В. С. Князьков // Инженерные технологии и системы. — 2019. — Т. 29, № 7. — С. 187-204.

30. Коржавина, А. С. Выполнение операции мультиоперандного суммирования чисел большой разрядности на универсальных процессорах / А. С. Коржавина // Общество, наука, инновации. — 2015. — С. 1393-1395.

31. Коржавина, А. С. Выполнение высокоточных расчетов в модулярно-логарифмическом формате // Свидетельство о государственной регистрации программы для ЭВМ № 2016661662 (дата регистрации 17.10.2016 г.). — 2016.

32. Коржавина, А. С. Исследование эффективности реализации логарифмической интервальной арифметики на универсальных процессорах / А. С. Коржавина // Фундаментальные проблемы радиоэлектронного приборостроения. — 2016. — Т. 16, № 4. —

C. 165-168.

33. Коржавина, А. С. Формат чисел произвольной длины в системе остаточных классов и его реализация на параллельных архитектурах / А. С. Коржавина // Высокопроизводительные вычисления на графических процессорах. — 2016. — С. 40-45.

34. Коржавина, А. С. Арифметический блок в базисе интервальной логарифметики / А. С. Коржавина // Фундаментальные проблемы радиоэлектронного приборостроения. — 2017. — Т. 17, № 3. — С. 800-804.

35. Коржавина, А. С. Метод и устройство преобразования вещественных чисел стандартных форматов в интервально- логарифмическое представление / А. С. Коржавина // Фундаментальные проблемы радиоэлектронного приборостроения. — 2018. — Т. 18, № 3.— С. 699-702.

36. Неласая, А. В. Оценка эффективности использования библиотек длинной арифметики в криптографических приложениях / А. В. Неласая, М. И. Верещак // Радюелек-трошка, шформатика, управлшня. — 2010. — Т. 2, № 23. — С. 67-73.

37. Непейвода, Н. Н. О представлении действительных чисел / Н. Н. Непейвода, И. Н. Григоревский, Е. П. Лилитко // Программные системы: теория и приложения. — 2014. — Т. 5, № 4 (22).

38. Непейвода, Н. Н. О некоторых возможностях локальных вычислений в теории систем и базах данных / Н. Н. Непейвода // Программные системы: теория и приложения. — 2016. — Т. 7, № 4 (31).

39. Осинин, И. П. Организация параллельно-конвейерного СБИС-процессора для прямого модулярного преобразования чисел на основе арифметики разрядных срезов / И. П. Осинин, В. С. Князьков // Известия высших учебных заведений. Поволжский регион. Технические науки. — 2014. — № 3 (31).

40. Панюков, А. В. Программная реализация алгоритма решения системы линейных алгебраических уравнений с интервальной неопределенностью в исходных данных / А. В. Панюков, В. А. Голодов // Управление большими системами: сборник трудов. — 2013. — № 43. — С. 78-94.

41. Панюков, А. В. Параллельные реализации симплекс-метода для безошибочного решения задач линейного программирования / А. В. Панюков, В. В. Горбик // Вестник Южно-Уральского государственного университета. Серия: Математическое моделирование и программирование. — 2011. — Т. 25, № 242. — С. 107-118.

42. Поспелов, Д. А. Арифметические основы вычислительных машин дискретного действия / Д. А. Поспелов. — Москва: Высшая школа, 1970. — 308 с.

43. Работа с числами в системах счисления с перекрытием и с переносами / Н. Н. Непейвода, Е. В. Кочуров, А. А. Демидов, А. Б. Шворин // X конференция «Свободное программное обеспечение в высшей школе», Изд-во «Университет города Переслав-ля», Переславль-Залесский. — 2015. — С. 7-9.

44. Разработка пакета высокоточной арифметики для суперкомпьютеров с графическими ускорителями / К. С. Исупов, В. С. Князьков, А. С. Куваев, М. В. Попов // Программная инженерия. — 2016. — Т. 7, № 9. — С. 387-394.

45. Рябинин, Ю. Е. Математическая модель скрытой, помехоустойчивой передачи информации, представленной в модулярном коде / Ю. Е. Рябинин, О. А. Финько // Наука. Инновации. Технологии. — 2017. — № 2. — С. 53-62.

46. Способ организации выполнения операции умножения двух чисел в модулярно-индексном формате представления с плавающей точкой на универсальных многоядерных процессорах: 2652460 Рос Федерация: G06F7/32 / В.С. Князьков, А.С. Коржавина; заявитель и правообладатель Вятский госуд. ун-т. - № 2652460; заявл. 23.06.2017; опубл. 26.04.2018 бюл. № 12. - 19 с.

47. Способ организации выполнения операции умножения двух чисел в модулярно-логарифмическом формате представления с плавающей точкой на гибридных многоядерных процессорах: 2666285 Рос Федерация: G06F7/32 / В.С. Князьков, А.С. Коржавина; заявитель и правообладатель Вятский госуд. ун-т. - № 2666285; за-явл.06.10.2017; опубл. 06.09.2018 бюл. № 25. - 19 с.

48. Стемпковский, А. Л. Принципы рекурсивных модулярных вычислений / А. Л. Стемп-ковский, В. М. Амербаев, Р. А. Соловьев // Информационные технологии. — 2013. — № 2. — С. 22-27.

49. Умножение и деление в системе остаточных классов с использованием полей Галуа GF(р) / Н. И. Червяков, М. Г. Бабенко, П. А. Ляхов и др. // Научно-технические ведомости Санкт-Петербургского государственного политехнического университета. Информатика. Телекоммуникации. Управление. — 2014. — Т. 3, № 19. — С. 65-76.

50. Финько, О. А. Модулярная арифметика параллельных логических вычислений / О. А. Финько. — Москва: Институт проблем управления им. В.А. Трапезникова РАН, 2003. — 224 с.

51. Червяков, Н. И. Методы, алгоритмы и техническая реализация основных проблемных операций, выполняемых в системе остаточных классов / Н. И. Червяков // Инфоком-муникационные технологии. — 2011. — Т. 9, № 4. — С. 4-12.

52. A 128/256-point pipeline FFT/IFFT processor for MIMO OFDM system IEEE 802.16 e / S. Li, H. Xu, W. Fan et al. // Circuits and Systems (ISCAS), Proceedings of 2010 IEEE International Symposium on / IEEE. — 2010. — Pp. 1488-1491.

53. 1788-2015 IEEE Standard for Interval Arithmetic. — IEEE / Institute of Electrical and Electronics Engineers Incorporated. — 97 pp.

54. A 231-MHz, 2.18-mW 32-bit logarithmic arithmetic unit for fixed-point 3-D graphics system / H. Kim, B. G. Nam, J. H. Sohn et al. // IEEE journal of solid-state circuits. — 2006. — Vol. 41, no. 11. — Pp. 2373-2381.

55. A 2ra scaling scheme for signed RNS integers and its VLSI implementation / S. Ma, J. Hu, Y. Ye et al. // Science in China Series F: Information Sciences. — 2010. — Vol. 53, no. 1.

- Pp. 203-212.

56. Abad, A. Computing periodic orbits with arbitrary precision / A. Abad, R. Barrio, A. Dena // Physical review E. — 2011. — Vol. 84, no. 1. — P. 016701.

57. Accuracy and performance trade-offs of logarithmic number units in multi-core clusters / M. Schaffner, M. Gautschi, F. K. Gurkaynak, L. Benini // 23nd IEEE Symposium on Computer Arithmetic / IEEE. — 2016. — Pp. 95-103.

58. Agwa, M. A. Using symbolic computation in the characterization of frictional instabilities involving orthotropic materials / M. A. Agwa, A. P. Da Costa // International Journal of Applied Mathematics and Computer Science. — 2015. — Vol. 25, no. 2. — Pp. 259-267.

59. Akkal, M. A new mixed radix conversion algorithm MRC-II / M. Akkal, P. Siy // Journal of Systems Architecture. — 2007. — Vol. 53, no. 9. — Pp. 577-586.

60. An algorithmic and architectural study on Montgomery exponentiation in RNS / F. Gandino, F. Lamberti, G. Paravati et al. // IEEE Transactions on Computers. — 2012. — Vol. 61, no. 8. — Pp. 1071-1083.

61. Ali, M. L. Design of low power decimal logarithmic converter / M. L. Ali et al. // Electrical, Computer and Communication Engineering (ECCE), International Conference on / IEEE.

— 2017. — Pp. 152-157.

62. Analysis of the residue class core function of Akushskii, Burcev, and Pak / D. D. Miller, R. E. Altschul, J. R. King, J. N. Polky // Residue number system arithmetic: modern applications in digital signal processing / IEEE Press. — 1986. — Pp. 390-401.

63. Antao, S. RNS-based elliptic curve point multiplication for massive parallel architectures / S. Antao, J. Bajard, L. Sousa // The Computer Journal. — 2011. — Vol. 55, no. 5. — Pp. 629-647.

64. Application of GRAPE9-MPX for high precision calculation in particle physics and performance results / H. Daisaka, N. Nakasato, T. Ishikawa, F. Yuasa // Procedia Computer Science. — 2015. — Vol. 51. — Pp. 1323-1332.

65. An approximate logarithmic squaring circuit with error compensation for DSP applications /

A. Avramovic, Z. Babic, D. Raic et al. // Microelectronics Journal. — 2014. — Vol. 45, no. 3. - Pp. 263-271.

66. Arithmetic on the European logarithmic microprocessor / J. N. Coleman, E. I. Chester, Ch. I. Softley, J. Kadlec // IEEE Transactions on Computers. — 2000. — Vol. 49, no. 7. — Pp. 702-715.

67. Arnold, M. G. Reduced power consumption for MPEG decoding with LNS / M. G. Arnold // The IEEE International Conference on Application-Specific Systems, Architectures and Processors / IEEE. — 2002. — Pp. 65-75.

68. Arnold, M. G. Iterative methods for logarithmic subtraction / M. G. Arnold // IEEE International Conference on Application-Specific Systems, Architectures, and Processors / IEEE.

— 2003. — Pp. 315-325.

69. Arnold, M. G. The residue logarithmic number system: theory and implementation / M. G. Arnold // 17th IEEE Symposium on Computer Arithmetic / IEEE. — 2005. — Pp. 196-205.

70. Arnold, M. G. The denormal logarithmic number system / M. G. Arnold, S. Collange // Application-Specific Systems, Architectures and Processors (ASAP), 2013 IEEE 24th International Conference on / IEEE. — 2013. — Pp. 117-124.

71. Arnold, M. G. The interval logarithmic number system / M. G. Arnold, J. Garcia, M. J. Schulte // 16th IEEE Symposium on Computer Arithmetic / IEEE. — 2003. — Pp. 253-261.

72. Arnold, M. G. Bipartite implementation of the residue logarithmic number system / M. G. Arnold, J. Ruan // Advanced Signal Processing Algorithms, Architectures, and Implementations XV / International Society for Optics and Photonics. — Vol. 5910. — 2005.

— Pp. 197-205.

73. Arnold, M. G. A serial logarithmic number system ALU / M. G Arnold, P. D Vouzis // 10th Euromicro Conference on Digital System Design Architectures, Methods and Tools / IEEE.

— 2007. — Pp. 151-156.

74. ARPREC: An arbitrary precision computation package / D. H. Bailey, H. Yozo, X. S. Li,

B. Thompson. — 2002.

75. Asif, S. Highly parallel modular multiplier for elliptic curve cryptography in residue number system / S. Asif, Y. Kong // Circuits, Systems, and Signal Processing. — 2017. — Vol. 36, no. 3.— Pp. 1027-1051.

76. Babic, Z. An iterative logarithmic multiplier / Z. Babic, A. Avramovic, P. Bulic // Microprocessors and Microsystems. — 2011. — Vol. 35, no. 1. — Pp. 23-33.

77. Bailey, D. H. MPFUN2015: A thread-safe arbitrary precision package / D. H. Bailey // manuscript. Available online ( http://www. davidhbailey. com/dhbpapers/mpfun2015. pdf).

— 2015. — Vol. 30.

78. Bailey, D. H. High-precision numerical integration: Progress and challenges / D. H. Bailey, J. M. Borwein // Journal of Symbolic Computation. — 2011. — Vol. 46, no. 7. — Pp. 741754.

79. Bailey, D. H. Experimental computation as an ontological game changer: The impact of modern mathematical computation tools on the ontology of mathematics / D. H. Bailey, J. M. Borwein // Mathematics, Substance and Surmise. — Springer, 2015. — Pp. 25-67.

80. Bailey, D. H. High-precision arithmetic in mathematical physics / D. H. Bailey, J. M. Borwein // Mathematics. — 2015. — Vol. 3, no. 2. — Pp. 337-367.

81. Bailey, D. H. Experimental mathematics in the society of the future / D. H. Bailey, J. M. Borwein // Mathematics and Society. — 2016. — Pp. 7-25.

82. Bailey, D. H. Automated simplification of large symbolic expressions / D. H. Bailey, J. M. Borwein, A. D. Kaiser // Journal of Symbolic Computation. — 2014. — Vol. 60.

— Pp.120-136.

83. Bajard, J. C. Modular multiplication and base extensions in residue number systems / J. C. Bajard, L. S. Didier, P. Kornerup // 15th IEEE Symposium on Computer Arithmetic / IEEE. — 2001. — Pp. 59-65.

84. Bajard, J. C. Montgomery reduction within the context of residue number system arithmetic / J. C. Bajard, J. Eynard, N. Merkiche // Journal of Cryptographic Engineering. — 2017. — Pp. 1-12.

85. Bajard, J. C. A full RNS implementation of RSA / J. C. Bajard, L. Imbert // IEEE Transactions on Computers. — 2004. — Vol. 53, no. 6. — Pp. 769-774.

86. Barsi, F. Fast base extension and precise scaling in RNS for look-up table implementations / F. Barsi, M. C. Pinotti // IEEE transactions on signal processing. — 1995. — Vol. 43, no. 10.

- Pp. 2427-2430.

87. Bayoumi, M. A. A VLSI implementation of memory intensive residue number system architecture / M. A. Bayoumi, G. A. Jullien, M. A. Sid-Ahmed // Integration, the VLSI Journal. — 1986. — Vol. 4, no. 3. — Pp. 263-269.

88. Bi, S. Efficient residue comparison algorithm for general Moduli sets / S. Bi, W. J. Gross // 48th Midwest Symposium on Circuits and Systems / IEEE. — 2005. — Pp. 1601-1604.

89. Bi, S. The mixed-radix Chinese remainder theorem and its applications to residue comparison / S. Bi, W. J. Gross // IEEE Transactions on computers. — 2008. — Vol. 57, no. 12. — Pp. 1624-1632.

90. Bigou, K. RNS modular multiplication through reduced base extensions / K. Bigou, A. Tisserand // 25th IEEE International Conference on Application-specific Systems, Architectures and Processors / IEEE. — 2014. — Pp. 57-62.

91. Bigou, K. Single base modular multiplication for efficient hardware RNS implementations of ECC / K. Bigou, A. Tisserand // International Workshop on Cryptographic Hardware and Embedded Systems / Springer. — 2015. — Pp. 123-140.

92. Bocco, A. Hardware support for unum floating point arithmetic / A. Bocco, Y. Durand, F. De Dinechin // Ph. D. Research in Microelectronics and Electronics (PRIME), 2017 13th Conference on / IEEE. — 2017. — Pp. 93-96.

93. BOOST C++ libraries [Электронный ресурс]. — 2018. — Режим доступа: URL: http://www.boost.org.

94. Borwein, J. The computer as crucible: An introduction to experimental mathematics / J. Borwein, K. Devlin // The Australian Mathematical Society. — 2009. — Vol. 36, no. 3. — Pp. 208-213.

95. Bos, J. W. Montgomery Arithmetic from a Software Perspective / J. W. Bos. — Vol. 2017.

— 2017. — P. 1057.

96. Bos, J. W. Private predictive analysis on encrypted medical data / J. W. Bos, K. Lauter, M. Naehrig // Journal of biomedical informatics. — 2014. — Vol. 50. — Pp. 234-243.

97. Bosselaers, A. Comparison of three modular reduction functions / A. Bosselaers, R. Gov-aerts, J. Vandewalle // Annual International Cryptology Conference / Springer. — 1993. — Pp. 175-186.

98. BuliC, P. Fixed-point multiplication and division in the logarithmic number system: A way to low-power design / P. Bulic // Journal of Microelectronics, Electronic Components and Materials. — 2013. — Vol. 43, no. 4. — Pp. 203-211.

99. Burgess, N. Scaling an RNS number using the core function / N. Burgess // 16th IEEE Symposium on Computer Arithmetic / IEEE. — 2003. — Pp. 262-269.

100. c# [Электронный ресурс]. — 2018. — Режим доступа: URL: https://docs.microsoft.com/ru-ru/previous-versions/visualstudio/visual-studio-2008/ms186214(v=vs.90).

101. Cao, Z. A symbolic computation approach to parameterizing controller for polynomial hamiltonian systems / Z. Cao, X. Hou // Mathematical Problems in Engineering. — 2014.

— Vol. 2014. — Pp. 1-8.

102. Capocelli, R. M. Efficient VLSI networks for converting an integer from binary system to residue number system and vice versa / R. M. Capocelli, R. Giancarlo // IEEE transactions on circuits and systems. — 1988. — Vol. 35, no. 11. — Pp. 1425-1430.

103. Cardarilli, G. C. Residue number system for low-power DSP applications / G. C. Cardarilli, A. Nannarelli, M. Re // Conference Record of the Forty-First Asilomar Conference on Signals, Systems and Computers / IEEE. — 2007. — Pp. 1412-1416.

104. A C++/Fortran double-double and quad-double package [Электронный ресурс]. — 2018.

— Режим доступа: URL: http://crd-legacy.lbl.gov/ dhbailey/mpdist.

105. Chakraborti, N. B. An implementation of mixed-radix conversion for residue number applications / N. B. Chakraborti, J. S. Soundararajan, A. L. Reddy // IEEE Transactions on computers. — 1986. — Vol. 35, no. 8. — Pp. 762-764.

106. Chang, C. H. Simple, Fast, and Exact RNS Scaler for the Three-Moduli Set Three-Moduli Set (2n - 1 ,2n, 2n + 1) / C. H. Chang, J. Y. S. Low // IEEE Transactions on Circuits and Systems I: Regular Papers. — 2011. — Vol. 58, no. 11. — Pp. 2686-2697.

107. Chaudhary, M. An improved two-step binary logarithmic converter for FPGAs / M. Chaud-hary, P. Lee // IEEE Transactions on Circuits and Systems II: Express Briefs. — 2015. — Vol. 62, no. 5. — Pp. 476-480.

108. Chester, E. I. Matrix engine for signal processing applications using the logarithmic number system / E. I. Chester, J. N. Coleman // The IEEE International Conference on Application-Specific Systems, Architectures and Processors / IEEE. — 2002. — Pp. 315-324.

109. CHET: An Optimizing Compiler for Fully-Homomorphic Neural-Network Inferencing / Roshan Dathathri, Olli Saarikivi, Hao Chen et al. // PLDI '19, June 22-26, 2019, Phoenix, AZ, USA. — 2019. — Pp. 142-156.

110. Cheung, K. K. H. Verifying Integer Programming Results / K. K. H. Cheung, A. Gleixner, D. E Steffy // International Conference on Integer Programming and Combinatorial Optimization / Springer. — 2017. — Pp. 148-160.

111. Cheviakov, A. F. A symbolic computation framework for constitutive modelling based on entropy principles / A. F. Cheviakov, J. Heß // Applied Mathematics and Computation. — 2018. — Vol. 324. — Pp. 105-118.

112. Chren, W. A. One-hot residue coding for low delay-power product CMOS design / W. A. Chren // IEEE Transactions On Circuits And Systems II: Analog And Digital Signal Processing. — 1998. — Vol. 45, no. 3. — Pp. 303-313.

113. Chugh, M. Logarithmic arithmetic as an alternative to floating-point: A review / M. Chugh, B. Parhami // Asilomar Conference on Signals, Systems and Computers / IEEE. — 2013. — Pp. 1139-1143.

114. Class Library for Numbers [Электронный ресурс]. — 2018. — Режим доступа: URL: https://www.ginac.de/CLN/.

115. Coleman, J. N. A 32 bit logarithmic arithmetic unit and its performance compared to floating-point / J. N. Coleman, E. I. Chester // Computer Arithmetic, 1999. Proceedings. 14th IEEE Symposium on / IEEE. — 1999. — Pp. 142-151.

116. A comparative analysis between logarithmic number system and floating-point ALU / R. C. Ismail, J. N. Coleman, N. Norzahiyah, Z. Sauli // Advances in Environmental Biology. — 2013. — Vol. 7, no. 12. — Pp. 3601-3607.

117. A comparison of floating point and logarithmic number systems for FPGAs / M. Haselman, M. Beauchamp, A. Wood et al. // 13th Annual IEEE Symposium on Field-Programmable Custom Computing Machines / IEEE. — 2005. — Pp. 181-190.

118. Computer discovery and analysis of large Poisson polynomials / D. H. Bailey, J. M. Borwein, J. S. Kimberley, W. Ladd // Experimental Mathematics. — 2017. — Vol. 26, no. 3. — Pp. 349-363.

119. Computing floating-point logarithms with fixed-point operations / J. Le Maire, N. Brunie, F. De Dinechin, J. M. Muller // Computer Arithmetic (ARITH), 2016 IEEE 23nd Symposium on / IEEE. — 2016. — Pp. 156-163.

120. Cornea, M. Precision, Accuracy, Rounding, and Error Propagation / M. Cornea // Proceedings of the 21st IEEE International Symposium on Computer Arithmetic. — 2013. — Pp. 231-235.

121. Cornea, M. Scientific computing on Itanium-based systems / M. Cornea, J. Harrison, P. T. P. Tang. — Intel press Hillsboro, 2002. — 280 pp.

122. Cox-rower architecture for fast parallel Montgomery multiplication / S. Kawamura, M. Koike, F. Sano, A. Shimbo // International Conference on the Theory and Applications of Cryptographic Techniques / Springer, Berlin, Heidelberg. — 2000. — Pp. 523-538.

123. Cryptonets: Applying neural networks to encrypted data with high throughput and accuracy / R. Gilad-Bachrach, N. Dowlin, K. Laine et al. // International Conference on Machine Learning. — 2016. — Pp. 201-210.

124. CzyZak, M. Pipelined scaling of signed residue numbers with the mixed-radix conversion in the programmable gate array / M. CzyZak, R. Smyk, Z. Ulman // Poznan University of Technology Academic Journals. Electrical Engineering. — 2013. — no. 2. — Pp. 89-99.

125. De Dinechin, F. Fast and correctly rounded logarithms in double-precision / F. De Dinechin, Ch. Lauter, J. M. Muller // RAIRO-Theoretical Informatics and Applications. — 2007. — Vol. 41, no. 1. — Pp. 85-102.

126. Detrey, J. A tool for unbiased comparison between logarithmic and floating-point arithmetic / J. Detrey, F. De Dinechin // The Journal of VLSI Signal Processing Systems for Signal, Image, and Video Technology. — 2007. — Vol. 49, no. 1. — Pp. 161-175.

127. Digital System Research Products [Электронный ресурс] // Digital System Research Inc.

— 2018. — Режим доступа: URL: http://digitalsystemresearch.com/products.

128. Dimauro, G. A new technique for fast number comparison in the residue number system / G. Dimauro, S. Impedovo, G. Pirlo // IEEE transactions on computers. — 1993. — Vol. 42, no. 5. — Pp. 608-612.

129. Dovlo, E. Building a symbolic computer algebra toolbox to compute 2D Fourier transforms in polar coordinates / E. Dovlo, N. Baddour // MethodsX. — 2015. — Vol. 2. — Pp. 192-197.

130. El-Araby, E. Bringing High-Performance Reconfigurable Computing to Exact Computations. / E. El-Araby, I. Gonzalez, T. A. El-Ghazawi // FPL / Citeseer. — 2007. — Pp. 79-85.

131. Elkabbany, G. Accelerating Digital Forensics through Parallel Computing / G. Elkabbany, M. Rasslan, H. Aslan. — 2018.

132. Erdem, S. S. A general digit-serial architecture for Montgomery modular multiplication / S. S. Erdem, T. Yanik, A. Celebi // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. — 2017. — Vol. 25, no. 5. — Pp. 1658-1668.

133. The European logarithmic microprocesor / J. N. Coleman, C. I. Softley, J. Kadlec et al. // IEEE Transactions on Computers. — 2008. — Vol. 57, no. 4. — Pp. 532-546.

134. An exact rational mixed-integer programming solver / W. Cook, T. Koch, D. E. Steffy, K. Wolter // International Conference on Integer Programming and Combinatorial Optimization. — Berlin, Heidelberg: Springer Berlin Heidelberg, 2011. — Pp. 104-116.

135. Extending Summation Precision for Network Reduction Operations / G. Michelogiannakis, X. S. Li, D. H. Bailey, J. Shalf // International Journal of Parallel Programming. — 2015.

— Vol. 43, no. 6. — Pp. 1218-1243.

136. Farshidi, R. A Novel Multiple Valued Logic OHRNS Adder Circuit for Modulo rn - 1 / R. Farshidi, A. H. Zadnavin, E. Gholami // The 4th international conference on advanced engineering computing and applications in sciences / Citeseer. — 2010. — Pp. 166-170.

137. Fasi, M. Multiprecision Algorithms for Computing the Matrix Logarithm / M. Fasi, N. J. Higham // SIAM Journal on Matrix Analysis and Applications. — 2018. — Vol. 39, no. 1. — Pp. 472-491.

138. Fast Modular arithmetic on the Kalray MPPA-256 processor for an energy-efficient implementation of ECM / M. Ishii, J. Detrey, P. Gaudry et al. // IEEE Transactions on Computers.

— 2017. — Vol. 66, no. 12. — Pp. 2019-2030.

139. Fast Montgomery Modular Multiplication and Squaring on Embedded Processors / Y. Li, J. Wang, X. Zeng, X. Ye // IEICE Transactions on Communications. — 2017. — Vol. 100, no. 5. — Pp. 680-690.

140. Fathi, M. Representing a new adder in one-hot residue number system / M. Fathi, S. Ebrahi-mi, K. Manouchehry // Indian Journal of Fundamental and Applied Life Sciences. — 2015.

— Vol. 5, no. S1. — Pp. 816-821.

141. Finko, O. A. Large systems of Boolean functions: realization by modular arithmetic methods / O. A. Finko // Automation and Remote Control. — 2004. — Vol. 65, no. 6. — Pp. 871-892.

142. FPGA implementation of a variable precision CORDIC processor / E. Saez, J. Villalba, J. Hormigo et al. // Proc. IEEE Conf. Design Circuits and Integrated Syst. Computers. — 1998. — Pp. 604-609.

143. FPGA implementation of an exact dot product and its application in variable-precision floating-point arithmetic / Y. Lei, Y. Dou, Y. Dong et al. // The Journal of Supercomputing.

— 2013. — Vol. 64, no. 2. — Pp. 580-605.

144. FPGA implementation of variable-precision floating-point arithmetic / Y. Lei, Y. Dou, S. Guo, J. Zhou // International Workshop on Advanced Parallel Processing Technologies / Springer. — 2011. — Pp. 127-141.

145. Freking, W. L. Modular multiplication in the residue number system with application to massively-parallel public-key cryptography systems / W. L. Freking, K. K. Parhi // Signals, Systems and Computers, 2000. Conference Record of the Thirty-Fourth Asilomar Conference on / IEEE. — Vol. 2. — 2000. — Pp. 1339-1343.

146. Frequencies of successive pairs of prime residues / A. Ash, L. Beltis, R. Gross, W. Sinnott // Experimental Mathematics. — 2011. — Vol. 20, no. 4. — Pp. 400-411.

147. Fu, H. Comparing floating-point and logarithmic number representations for reconfigurable acceleration / H. Fu, O. Mencer, W. Luk // IEEE International Conference on Field Programmable Technology / IEEE. — 2006. — Pp. 337-340.

148. Fu, H. Optimizing logarithmic arithmetic on FPGAs / H. Fu, O. Mencer, W. Luk // 15th Annual IEEE Symposium on Field-Programmable Custom Computing Machines / IEEE. — 2007. — Pp. 163-172.

149. A full-adder-based methodology for the design of scaling operation in residue number system / M. Dasygenis, K. Mitroglou, D. Soudris, A. Thanailakis // IEEE Transactions on Circuits and Systems I: Regular Papers. — 2008. — Vol. 55, no. 2. — Pp. 546-558.

150. A full RNS variant of FV like somewhat homomorphic encryption schemes / J. C. Ba-jard, J. Eynard, M. A. Hasan, V. Zucca // International Conference on Selected Areas in Cryptography / Springer. — 2016. — Pp. 423-442.

151. A Fully RNS based ECC Processor / S. Asif, M. S. Hossain, Y. Kong, W. Abdul // Integration. — 2018. — Vol. 61. — Pp. 138-149.

152. Garcia, A. A look-up scheme for scaling in the RNS / A. Garcia, A. Lloris // IEEE transactions on computers. — 1999. — Vol. 48, no. 7. — Pp. 748-751.

153. Garner, H. L. The residue number system / H. L. Garner // Western joint computer conference / ACM. — 1959. — Pp. 146-153.

154. Gbolagade, K. A. An O(n) residue number system to mixed radix conversion technique / K. A. Gbolagade, S. D. Cotofana // IEEE International Symposium on Circuits and Systems / IEEE. — 2009. — Pp. 521-524.

155. Gentry, C. Fully homomorphic encryption using ideal lattices. / C. Gentry et al. // Stoc. — Vol. 9. — 2009. — Pp. 169-178.

156. Gerard, B. Contributions to the design of residue number system architectures / B. Gerard, J.-G. Kammerer, N. Merkiche // 22nd IEEE 22nd Symposium onComputer Arithmetic / IEEE. — 2015. — Pp. 105-112.

157. Gleixner, A. M. Improving the accuracy of linear programming solvers with iterative refinement / A. M. Gleixner, D. E. Steffy, K. Wolter // Proceedings of the 37th International Symposium on Symbolic and Algebraic Computation / ACM. — 2012. — Pp. 187-194.

158. Gleixner, A. M. Iterative refinement for linear programming / A. M. Gleixner, D. E. Steffy, K. Wolter // INFORMS Journal on Computing. — 2016. — Vol. 28, no. 3. — Pp. 449-464.

159. GNU MP: The GNU Multiple Precision Arithmetic Library [Электронный ресурс] // T. Granlund and the GMP development team. — 2018. — Режим доступа: URL: http://gmplib.org/.

160. Godard, I. The Mill: split-stream encoding /1. Godard // ACM SIGARCH Computer Architecture News. — 2013. — Vol. 41, no. 5. — Pp. 1-5.

161. Gowers, T. The Princeton companion to mathematics / T. Gowers, J. Barrow-Green, I. Leader. — Princeton University Press, 2010. — 1034 pp.

162. Grape-4: A massively parallel special-purpose computer for collisional n-body simulations / J. Makino, M. Taiji, T. Ebisuzaki, D. Sugimoto // The Astrophysical Journal. — 1997. — Vol. 480, no. 1. — Pp. 432-446.

163. GRAPE-MPs: Implementation of an SIMD for quadruple/hexuple/octuple-precision arithmetic operation on a structured ASIC and an FPGA / N. Nakasato, H. Daisaka, T. Fukushige et al. // Embedded Multicore Socs (MCSoC), 2012 IEEE 6th International Symposium on / IEEE. — 2012. — Pp. 75-83.

164. Griffin, M. Efficient scaling in the residue number system / M. Griffin, M. Sousa, F. Taylor // International Conference on Acoustics, Speech, and Signal Processing / IEEE. — 1989.

— Pp. 1075-1078.

165. Gustafson, J. L. The End of Error: Unum Computing / J. L. Gustafson. — CRC Press, 2017.

— 191 pp.

166. Haggarty, R. D. A revolutionary design method for VLSI signal processing / R. D. Haggarty, B. L. Johnson, E. A. Palo // AGARD Avionics Panel Symposium. — 1985.

167. Handbook of floating-point arithmetic / J. M. Muller, N. Brisebarre, F. De Dinechin et al.

— Springer Science & Business Media, 2009. — 627 pp.

168. Harrison, O. Efficient acceleration of asymmetric cryptography on graphics hardware / O. Harrison, J. Waldron // International Conference on Cryptology in Africa / Springer. — 2009. — Pp. 350-367.

169. Harvey, D. Even faster integer multiplication / D. Harvey, J. Van Der Hoeven, G. Lecerf // Journal of Complexity. — 2016. — Vol. 36. — Pp. 1-30.

170. He, Y. Using accurate arithmetics to improve numerical reproducibility and stability in parallel applications / Y. He, C. Ding // The Journal of Supercomputing. — 2001. — Vol. 18, no. 3. — Pp. 259-277.

171. Hiasat, A. Efficient RNS Scalers for the Extended Three-Moduli Set (2n - 1,2n, 2n + 1) / A. Hiasat // IEEE Transactions on Computers. — 2017. — Vol. 66, no. 7. — Pp. 1253-1260.

172. High-precision arithmetic in homomorphic encryption / H. Chen, K. Laine, R. Player, Y. Xia // Cryptographers' Track at the RSA Conference / Springer. — 2018. — Pp. 116-136.

173. High precision framework for chaos many-body engine /1. V. Grossu, C. Besliu, D. Felea, A. Jipa // Computer Physics Communications. — 2014. — Vol. 185, no. 4. — Pp. 1339-1342.

174. A high-precision hardware-efficient radix-2k FFT processor for SAR imaging system / C. Yang, Y. Xie, H. Chen, C. Ma // IEICE Electronics Express. — 2016. — Vol. 13, no. 22.

— Pp. 1-10.

175. High precision symplectic integrators for the solar system / A. Farrés, J. Laskar, S. Blanes et al. // Celestial Mechanics and Dynamical Astronomy. — 2013. — Vol. 116, no. 2. — Pp. 141-174.

176. Hitz, M. A. Integer division in residue number systems / M. A. Hitz, E. Kaltofen // IEEE transactions on computers. — 1995. — Vol. 44, no. 8. — Pp. 983-989.

177. Hormigo, J. Interval sine and cosine functions computation based on variable-precision CORDIC algorithm / J. Hormigo, J. Villalba, E. L. Zapata // Computer Arithmetic, 1999. Proceedings. 14th IEEE Symposium on / IEEE. — 1999. — Pp. 186-193.

178. Hormigo, J. CORDIC processor for variable-precision interval arithmetic / J. Hormigo, J. Villalba, E. L. Zapata // Journal of VLSI signal processing systems for signal, image and video technology. — 2004. — Vol. 37, no. 1. — Pp. 21-39.

179. Hosseinzadeh, M. A novel multiple valued logic OHRNS modulo rn adder circuit / M. Hos-seinzadeh, S. J. Jassbi, K. Navi // International Journal of Electronics, Circuits and Systems.

— 2007. — Vol. 1, no. 4. — Pp. 245-249.

180. Huang, C. H. Fully parallel mixed-radix conversion algorithm for residue number applications / C. H. Huang // IEEE Transactions on Computers. — 1983. — Vol. C-32, no. 4. — Pp. 398-402.

181. A hybrid branch-and-bound approach for exact rational mixed-integer programming / W. Cook, Th. Koch, D. E. Steffy, K. Wolter // Mathematical Programming Computation. — 2013. — Vol. 5, no. 3. — Pp. 305-344.

182. IEEE standard for floating-point arithmetic. — IEEE, 2008. — 70 pp.

183. Implementation of a fast digital processor using the residue number system / C. Huang, D. Peterson, H. Rauch et al. // IEEE transactions on circuits and systems. — 1981. — Vol. 28, no. 1. — Pp. 32-38.

184. Improved security for a ring-based fully homomorphic encryption scheme / J. W Bos, K. Lauter, J. Loftus, M. Naehrig // IMA International Conference on Cryptography and Coding / Springer. — 2013. — Pp. 45-64.

185. Improved Subtraction Function for Logarithmic Number System / R. C. Ismail, S. A. Z. Murad, R. Hussin, J. N. Coleman // Procedia Engineering. — 2013. — Vol. 53. — Pp. 387-392.

186. An indexed-scaling pipelined FFT processor for OFDM-based WPAN applications / Y. Chen, Y. Tsao, Y. Lin et al. // IEEE Transactions on Circuits and Systems II: Express Briefs. — 2008. — Vol. 55, no. 2. — Pp. 146-150.

187. Ismail, R. C. ROM-less LNS / R. C. Ismail, J. N. Coleman // 20th IEEE Symposium on Computer Arithmetic (ARITH 2011) / IEEE. — 2011. — Pp. 43-51.

188. Isupov, K. A modular-positional computation technique for multiple-precision floatingpoint arithmetic / K. Isupov, V. Knyazkov // International Conference on Parallel Computing Technologies / Springer. — 2015. — Pp. 47-61.

189. Isupov, K. Interval estimation of relative values in residue number system / K. Isupov, V. Knyazkov // Journal of Circuits, Systems and Computers. — 2018. — Vol. 27, no. 01. — P. 1850004.

190. Isupov, K. Fast power-of-two RNS scaling algorithm for large dynamic ranges / K. Isupov, V. Knyazkov, A. Kuvaev // 2017 IVth International Conference on Engineering and Telecommunication (EnT) / IEEE. — 2017. — Pp. 135-139.

191. Jassbi, S. J. An optimum moduli set in residue number system / S. J. Jassbi, K. Navi, A. Khademzadeh // International mathematical forum. — Vol. 5. — 2010. — Pp. 2911-2918.

192. Jenkins, W. Recent advances in residue number techniques for recursive digital filtering / W. Jenkins // IEEE Transactions on Acoustics, Speech, and Signal Processing. — 1979. — Vol. 27, no. 1. — Pp. 19-30.

193. Johansson, F. Arb: Efficient Arbitrary-Precision Midpoint-Radius Interval Arithmetic /

F. Johansson // IEEE Transactions on Computers. — 2017. — Vol. 66, no. 8. — Pp. 12811292.

194. Johansson, F. Mpmath: A Python Library for Arbitrary-Precision Floating-Point Arithmetic [Электронный ресурс] / F. Johansson et al. — 2018. — Режим доступа: URL: http://mpmath.org.

195. Johnson-McDaniel, N. K. Experimental mathematics meets gravitational self-force / N. K. Johnson-McDaniel, A. G. Shah, B. F. Whiting // Physical Review D. — 2015. — Vol. 92, no. 4. — P. 044007.

196. Julia: A fresh approach to numerical computing / J. Bezanson, A. Edelman, S. Karpinski, V. B. Shah // SIAM review. — 2017. — Vol. 59, no. 1. — Pp. 65-98.

197. Jullien, G. A. Residue number scaling and other operations using ROM arrays / G. A. Jul-lien // IEEE Transactions on Computers. — 1978. — Vol. 27, no. 4. — Pp. 325-336.

198. Juvekar, C. GAZELLE: A Low Latency Framework for Secure Neural Network Inference / C. Juvekar, V. Vaikuntanathan, A. Chandrakasan // 27th USENIX Security Symposium (USENIX Security 18). — 2018. — Pp. 1651-1669.

199. Kaihara, M. E. A hardware algorithm for modular multiplication/division / M. E. Kaihara, N. Takagi // IEEE Transactions on Computers. — 2005. — Vol. 54, no. 1. — Pp. 12-21.

200. Kawahira, T. The Riemann hypothesis and holomorphic index in complex dynamics / T. Kawahira // Experimental Mathematics. — 2018. — Vol. 27, no. 1. — Pp. 37-46.

201. Khanna, G. High-precision numerical simulations on a CUDA GPU: Kerr black hole tails /

G. Khanna // Journal of Scientific Computing. — 2013. — Vol. 56, no. 2. — Pp. 366-380.

202. Kingsbury, N. G. Digital filtering using logarithmic arithmetic / N. G. Kingsbury, P. J. W. Rayner // Electronics Letters. — 1971. — Vol. 7, no. 2. — Pp. 56-58.

203. Koc, C. K. A New Algorithm for Inversion mod pk. / C. K. Koc // IACR Cryptology ePrint Archive. — 2017. — Vol. 2017. — P. 411.

204. Kong, Y. Low latency modular multiplication for public-key cryptosystems using a scalable array of parallel processing elements / Y. Kong, Y. Lai // Circuits and Systems (MWSCAS), 2013 IEEE 56th International Midwest Symposium on / IEEE. — 2013. — Pp. 1039-1042.

205. Kong, Y. Fast scaling in the residue number system / Y. Kong, B. Phillips // IEEE transactions on very large scale integration (VLSI) systems. — 2009. — Vol. 17, no. 3. — Pp. 443-447.

206. Kouretas, I. Low-power logarithmic number system addition/subtraction and their impact on digital filters /1. Kouretas, Ch. Basetas, V. Paliouras // IEEE transactions on computers.

— 2013. — Vol. 62, no. 11. — Pp. 2196-2209.

207. Krougly, Z. The Role of High Precision Arithmetic in Calculating Numerical Laplace and Inverse Laplace Transforms / Z. Krougly, M. Davison, S. Aiyar // Applied Mathematics. — 2017. — Vol. 8, no. 04. — P. 562.

208. Krougly, Z. L. Software implementation of numerical algorithms in arbitrary precision / Z. L. Krougly, D. J. Jeffrey, D. Tsarapkina // 15th International Symposium on Symbolic and Numeric Algorithms for Scientific Computing / IEEE. — 2013. — Pp. 131-137.

209. Langhammer, M. Single Precision Natural Logarithm Architecture for Hard Floating-Point and DSP-Enabled FPGAs / M. Langhammer, B. Pasca // 23nd IEEE Symposium on Computer Arithmetic / IEEE. — 2016. — Pp. 164-171.

210. Lauter, K. Private computation on encrypted genomic data / K. Lauter, A. Lopez-Alt, M. Naehrig // International Conference on Cryptology and Information Security in Latin America / Springer. — 2014. — Pp. 3-27.

211. Lei, Y. FPGA-specific custom VLIW architecture for arbitrary precision floating-point arithmetic / Y. Lei, Y. Dou, J. Zhou // IEICE TRANSACTIONS on Information and Systems.

— 2011. — Vol. 94, no. 11. — Pp. 2173-2183.

212. Liu, J. G. Extended generalized hyperbolic-function method and new exact solutions of the generalized Hamiltonian and NNV equations by the symbolic computation / J. G. Liu, Z. F. Zeng // Fundamenta Informaticae. — 2014. — Vol. 132, no. 4. — Pp. 501-517.

213. Logarithmic number system and floating-point arithmetics on FPGA / R. Matousek, M. Tichy, Z. Pohl et al. // International Conference on Field Programmable Logic and Applications / Springer. — 2002. — Pp. 627-636.

214. Lotric, U. Logarithmic multiplier in hardware implementation of neural networks / U. Lotric, P. Bulic // International Conference on Adaptive and Natural Computing Algorithms / Springer. — 2011. — Pp. 158-168.

215. Lotric, U. Applicability of approximate multipliers in hardware neural networks / U. Lotric, P. Bulic // Neurocomputing. — 2012. — Vol. 96. — Pp. 57-65.

216. Lotric, U. Logarithmic Arithmetic for Low-Power Adaptive Control Systems / U. Lotric, P. Bulic // Circuits, Systems, and Signal Processing. — 2017. — Vol. 36, no. 9. — Pp. 35643584.

217. Low-power implementation of Mitchell's approximate logarithmic multiplication for con-volutional neural networks / M. S. Kim, A. A. Del Barrio, R. Hermida, N. Bagherzadeh // Design Automation Conference (ASP-DAC), 2018 23rd Asia and South Pacific / IEEE. — 2018. — Pp. 617-622.

218. Lu, M. A novel division algorithm for the residue number system / M. Lu, J. S. Chiang // IEEE Transactions on Computers. — 1992. — Vol. 41, no. 8. — Pp. 1026-1032.

219. Maple [Электронный ресурс] // Waterloo Maple Inc., Waterloo, Ontario, Canada. — 2018. — Режим доступа: URL: http://www.maplesoft.com.

220. Mathematica [Электронный ресурс] // Wolfram Research, Inc., Champaign, IL, USA. — 2018. — Режим доступа: URL: http://www.wolfram.com.

221. Meyer-Base, U. New power-of-2 RNS scaling scheme for cell-based IC design / U. MeyerBase, T. Stouraitis // IEEE transactions on very large scale integration (VLSI) systems. — 2003. — Vol. 11, no. 2. — Pp. 280-283.

222. Miller, D. An implementation of the LMS algorithm in the residue number system / D. Miller, J. Polky // IEEE transactions on circuits and systems. — 1984. — Vol. 31, no. 5. — Pp. 452-461.

223. Miller, D. F. An arithmetic free parallel mixed-radix conversion algorithm / D. F. Miller, W. S. McCormick // IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing. — 1998. — Vol. 45, no. 1. — Pp. 158-162.

224. Miltenberger, M. Exploring the Numerics of Branch-and-Cut for Mixed Integer Linear Optimization / M. Miltenberger, T. Ralphs, D. E. Steffy // Operations Research Proceedings 2017. — Springer, 2018. — Pp. 151-157.

225. Mitchell, J. N. Computer multiplication and division using binary logarithms / J. N. Mitchell // IRE Transactions on Electronic Computers. — 1962. — no. 4. — Pp. 512517.

226. Modeling and simulation at the exascale for energy and the environment / H. Simon, T. Zacharia, R. Stevens et al. // Department of Energy Technical Report. — 2007. — 174 pp.

227. Moore, R. E. Introduction to interval analysis / R. E. Moore, R. B. Kearfott, M. J. Cloud.

— Siam, 2009. — Vol. 110. — 213 pp.

228. Moss, A. Toward acceleration of RSA using 3D graphics hardware / A. Moss, D. Page, N. P. Smart // IMA International Conference on Cryptography and Coding / Springer. — 2007. — Pp. 364-383.

229. MPFR: A multiple-precision binary floating-point library with correct rounding / L. Fousse, G. Hanrot, V. Lefevre et al. // ACM Transactions on Mathematical Software (TOMS). — 2007. — Vol. 33, no. 2. — P. 13.

230. Muller, J. M. Semi-logarithmic number systems / J. M. Muller, A. Scherbyna, A. Tisserand // IEEE transactions on computers. — 1998. — Vol. 47, no. 2. — Pp. 145-151.

231. Multiprecision Computing Toolbox [Электронный ресурс] // Advanpix, Tokyo. — 2018.

— Режим доступа: URL: http://www.advanpix.com.

232. Nandan, D. An error-efficient Gaussian filter for image processing by using the expanded operand decomposition logarithm multiplication / D. Nandan, J. Kanungo, A. Mahajan // Journal of Ambient Intelligence and Humanized Computing. — 2018. — Pp. 1-8.

233. Nehra, V. Symbolic Computation ofMathematical Transforms and Its Application: A MAT-LAB Computational Project-Based Approach / V. Nehra, R. Sehgal // IUP Journal of Electrical and Electronics Engineering. — 2015. — Vol. 8, no. 1. — Pp. 53-76.

234. NTL: A Library for doing Number Theory [Электронный ресурс]. — 2018. — Режим доступа: URL: http://www.shoup.net/ntl.

235. Numerical investigation of the acoustic scattering problem from penetrable prolate spheroidal structures using the Vekua transformation and arbitrary precision arithmetic / L. N. Gergidis, D. Kourounis, S. Mavratzas, A. Charalambopoulos // Mathematical Methods in the Applied Sciences. — 2018. — Vol. 41, no. 13. — Pp. 5124-5139.

236. Omondi, A. R. Residue number systems: theory and implementation / A. R. Omondi, B. Premkumar. — World Scientific, 2007. — 312 pp.

237. Opportunities and Challenges in 21st Century Mathematical Computation: ICERM Workshop Report / D. H. Bailey, J. M. Borwein, O. Caprotti et al. // Challenges in 21st Century Experimental Mathematical Computation. — Citeseer, 2014. — Pp. 1-18.

238. Paliouras, V. Low-power properties of the logarithmic number system / V. Paliouras, Th. Stouraitis // 15th IEEE Symposium on Computer Arithmetic / IEEE. — 2001. — Pp. 229-236.

239. Pan, B. A High-Precision Single Shooting Method for Solving Hypersensitive Optimal Control Problems / B. Pan, Y. Wang, S. Tian // Mathematical Problems in Engineering. — 2018. — Vol. 2018. — P. 7908378.

240. Panyukov, A. V. Parallel algorithms of integer arithmetic in radix notations for heterogeneous computation systems with massive parallelism / A. V. Panyukov, V. A. Golodov // Вестник Южно-Уральского государственного университета. Серия: Математическое моделирование и программирование. — 2015. — Т. 8, № 2.

241. Panyukov, A. V. Exact and guaranteed accuracy solutions of linear programming problems by distributed computer systems with MPI / A. V. Panyukov, V. V. Gorbik // Tambov University Reports. Series: Natural and Technical Sciences. — 2010. — Vol. 15, no. 4. — Pp. 1392-1404.

242. Panzer, E. Algorithms for the symbolic integration of hyperlogarithms with applications to Feynman integrals / E. Panzer // Computer Physics Communications. — 2015. — Vol. 188.

— Pp.148-166.

243. Parallel computation of normalized legendre polynomials using graphics processors / K. Isupov, V. Knyazkov, A. Kuvaev, M. Popov // Russian Supercomputing Days / Springer.

— 2016. — Pp. 172-184.

244. Parallel FPGA implementation of RSA with residue number systems-can side-channel threats be avoided? / M. Ciet, M. Neve, E. Peeters, J. J. Quisquater // 46th IEEE Midwest Symposium on Circuits and Systems / IEEE. — Vol. 2. — 2003. — Pp. 806-810.

245. Parhami, B. Computer Arithmetic: Algorithms and Hardware Designs / B. Parhami. — Oxford, UK: Oxford University Press, 2000. — 490 pp.

246. PARI/GP [Электронный ресурс] // Universite Bordeaux 1, France. — 2018. — Режим доступа: URL: http://pari.math.u-bordeaux.

247. Patronik, P. Hardware/Software Approach to Designing Low-Power RNS-Enhanced Arithmetic Units / P. Patronik, S. J. Piestrak // IEEE Transactions on Circuits and Systems I: Regular Papers. — 2017. — Vol. 64, no. 5. — Pp. 1031-1039.

248. Pollard, N. Using interval arithmetic the calculate data sizes for compilation to multimedia instruction sets / N. Pollard, D. May // Proceedings of the sixth ACM international conference on Multimedia / ACM. — 1998. — Pp. 279-284.

249. Posch, K. C. Base extension using a convolution sum in residue number systems / K. C. Posch, R. Posch // Computing. — 1993. — Vol. 50, no. 2. — Pp. 93-104.

250. Privacy-friendly forecasting for the smart grid using homomorphic encryption and the group method of data handling / J. W. Bos, W. Castryck, I. Iliashenko, F. Vercauteren // International Conference on Cryptology in Africa / Springer. — 2017. — Pp. 184-201.

251. The probability of backtest overfitting / D. H. Bailey, J. Borwein, M. Lopez de Prado, Q. J. Zhu // Journal of Computational Finance (Risk Journals). — 2016. — Pp. 1-34.

252. Programmable power-of-two RNS scaler and its application to a QRNS polyphase filter / G. C. Cardarilli, A. Del Re, A. Nannarelli, M. Re // IEEE International Symposium on Circuits and Systems / IEEE. — 2005. — Pp. 1102-1105.

253. Radhakrishnan, D. A fast RNS Galois field multiplier / D. Radhakrishnan, Y. Yuan // IEEE International Symposium on Circuits and Systems / IEEE. — 1990. — Pp. 2909-2912.

254. Radhakrishnan, D. Novel approaches to the design of VLSI RNS multipliers / D. Radhakrishnan, Y. Yuan // IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing. — 1992. — Vol. 39, no. 1. — Pp. 52-57.

255. Reproducible and Accurate Matrix Multiplication / R. Iakymchuk, D. Defour, S. Collange, S. Graillat // International Symposium on Scientific Computing, Computer Arithmetic and Validated Numerics / Springer. — 2015. — Pp. 126-137.

256. Residue Number System Arithmetic: Modern Applications in Digital Signal Processing / Ed. by M. A. Soderstrand, W. K. Jenkins, G. A. Jullien, F. J. Taylor. — Piscataway, NJ, USA: IEEE Press, 1986. — 418 pp.

257. Revol, N. Introduction to the IEEE 1788-2015 Standard for Interval Arithmetic / N. Revol // International Workshop on Numerical Software Verification / Springer. — 2017. — Pp. 1421.

258. Revol, N. Numerical reproducibility and parallel computations: Issues for interval algorithms / N. Revol, Ph. Theveny // IEEE Transactions on Computers. — 2014. — Vol. 63, no. 8.— Pp. 1915-1924.

259. Revy, G. Automated design of floating-point logarithm functions on integer processors / G. Revy // 23nd IEEE Symposium on Computer Arithmetic / IEEE. — 2016. — Pp. 172180.

260. Ruan, J. New cost function for motion estimation in MPEG encoding using LNS / J. Ruan, M. G. Arnold // Advanced Signal Processing Algorithms, Architectures, and Implementations XIV / International Society for Optics and Photonics. — Vol. 5559. — 2004. — Pp. 123-131.

261. Rust, J. Low complexity QR-decomposition architecture using the logarithmic number system / J. Rust, F. Ludwig, S. Paul // Design, Automation & Test in Europe Conference & Exhibition / IEEE. — 2013. — Pp. 97-102.

262. Sage Mathematics Software [Электронный ресурс] // The Sage Developers. — 2018. — Режим доступа: URL: http://www.sagemath.org.

263. Schinianakis, D. Multifunction residue architectures for cryptography / D. Schinianakis, T. Stouraitis // IEEE Transactions on Circuits and Systems I: Regular Papers. — 2014. — Vol. 61, no. 4. — Pp. 1156-1169.

264. Schulte, M. J. Hardware design and arithmetic algorithms for a variable-precision, interval arithmetic coprocessor / M. J. Schulte, E. E. Swartzlander // Computer Arithmetic, 1995., Proceedings of the 12th Symposium on / IEEE. — 1995. — Pp. 222-229.

265. Schulte, M. J. A family of variable-precision interval arithmetic processors / M. J. Schulte, E. E. Swartzlander // IEEE Transactions on Computers. — 2000. — Vol. 49, no. 5. — Pp. 387-397.

266. Shami, M. Configurable FFT Processor Using Dynamically Reconfigurable Resource Arrays / M. Shami, M. Tajammul, A. Hemani // Journal of Signal Processing Systems. — 2018. — Pp. 1-15.

267. Shenoy, A. P. Fast base extension using a redundant modulus in RNS / A. P. Shenoy, R. Kumaresan // IEEE Transactions on Computers. — 1989. — Vol. 38, no. 2. — Pp. 292297.

268. solveME: fast and reliable solution of nonlinear ME models / L. Yang, D. Ma, A. Ebrahim et al. // BMC bioinformatics. — 2016. — Vol. 17, no. 1. — P. 391.

269. Sousa, L. Efficient method for magnitude comparison in RNS based on two pairs of conjugate moduli / L. Sousa // 18th IEEE Symposium on Computer Arithmetic / IEEE. — 2007. — Pp. 240-250.

270. Sousa, L. 2n RNS scalers for extended 4-moduli sets / L. Sousa // IEEE Transactions on Computers. — 2015. — Vol. 64, no. 12. — Pp. 3322-3334.

271. Steffy, D. E. Exact solutions to linear systems of equations using output sensitive lifting / D. E. Steffy // ACM Communications in Computer Algebra. — 2011. — Vol. 44, no. 3/4. — Pp. 160-182.

272. Steffy, D. E. Valid linear programming bounds for exact mixed-integer programming / D. E. Steffy, K. Wolter // INFORMS Journal on Computing. — 2013. — Vol. 25, no. 2. — Pp. 271-284.

273. Subbiah, N. R. R. V. Design of logarithm based floating point multiplication and division on FPGA / N. R. R. V. Subbiah, L. Sivakumar // ARPN Journal of Engineering and Applied Sciences. — 2006. — Pp. 1352-1358.

274. Swartzlander, E. E. The sign/logarithm number system / E. E. Swartzlander, A. G. Alex-opoulos // IEEE Transactions on Computers. — 1975. — Vol. 100, no. 12. — Pp. 1238-1242.

275. Symbolic Math Toolbox [Электронный ресурс] // The MathWorks, Inc., Natick, MA. — 2018. — Режим доступа: URL: http://www.mathworks.co.uk/products/symbolic/.

276. SymPy: Python Library for Symbolic Mathematics [Электронный ресурс] // SymPy Development Team. — 2018. — Режим доступа: URL: http://www.sympy.org.

277. SymPy: symbolic computing in Python / A. Meurer, C. P. Smith, M. Paprocki et al. // PeerJ Computer Science. — 2017. — Vol. 3. — P. e103.

278. Szabo, N. S. Residue arithmetic and its applications to computer technology / N. S. Szabo, R. I. Tanaka. — McGraw-Hill, 1967. — 236 pp.

279. Szerwinski, R. Exploiting the power of GPUs for asymmetric cryptography / R. Szerwinski, T. Giineysu // International Workshop on Cryptographic Hardware and Embedded Systems / Springer. - 2008. - Pp. 79-99.

280. Taleshmekaeil, D. K. Circuit Design Residue Logarithmic Number System (RLNS) Using the One-Hot System / D. K. Taleshmekaeil, A. Mousavi // Research Journal of Applied Sciences, Engineering and Technology. — 2013. — Vol. 5, no. 1. — Pp. 286-291.

281. Taleshmekaeil, D. K. Using one hot residue number system (OHRNS) for digital image processing / D. K. Taleshmekaeil, A. Safari, Y. Kong // 16th CSI International Symposium on Artificial Intelligence and Signal Processing / IEEE. — 2012. — Pp. 64-67.

282. Tay, T. F. New algorithm for signed integer comparison in four-moduli superset {2n, 2n — 1, 2n + 1, 2n+1 — 1} / T. F. Tay, C. H. Chang // IEEE Asia Pacific Conference on Circuits and Systems / IEEE. — 2014. — Pp. 519-522.

283. Taylor, F. J. Residue Arithmetic A Tutorial with Examples / F. J. Taylor // Computer. — 1984. — Vol. 17, no. 5. — Pp. 50-62.

284. Taylor, F. J. A floating-point residue arithmetic unit / F. J. Taylor, C. H. Huang // Journal of the Franklin Institute. — 1981. — Vol. 311, no. 1. — Pp. 33-53.

285. Taylor, F. J. An autoscale residue multiplier / F. J. Taylor, C. H. Huang // IEEE Transactions on Computers. — 1982. — Vol. 31, no. 4. — Pp. 321-325.

286. Tenca, A. F. A variable long-precision arithmetic unit design for reconfigurable coprocessor architectures / A. F. Tenca, M. D. Ercegovac // FPGAs for Custom Computing Machines, 1998. Proceedings. IEEE Symposium on / IEEE. — 1998. — Pp. 216-225.

287. Tomczak, T. Hierarchical residue number systems with small moduli and simple converters / T. Tomczak // International Journal of Applied Mathematics and Computer Science. — 2011. — Vol. 21, no. 1. — Pp. 173-192.

288. Towards embedded model predictive control for system-on-a-chip applications / L. G. Bleris, J. Garcia, M. V. Kothare, M. G. Arnold // Journal of Process Control. — 2006. — Vol. 16, no. 3. — Pp. 255-264.

289. Tsarapkina, D. Exploring Rounding Errors in Matlab using Extended Precision / D. Tsara-pkina, D. J. Jeffrey // Procedia Computer Science. — 2014. — Vol. 29. — Pp. 1423-1432.

290. Tsiaras, G. Multi-operand logarithmic addition/subtraction based on Fractional Normalization / G. Tsiaras, V. Paliouras // 6th International Conference on Modern Circuits and Systems Technologies / IEEE. — 2017. — Pp. 1-4.

291. Ulman, Z. Effective RNS scaling algorithm with the Chinese remainder theorem decomposition / Z. Ulman, M. Czyzak, J. Zurada // IEEE Pacific Rim Conference on Communications, Computers and Signal Processing / IEEE. — Vol. 2. — 1993. — Pp. 528-531.

292. Valach, M. Operatorove obvody / M. Valach, A. Svoboda // Stroje Na Zpracovani Informaci, Sbornik. — 1955. — Vol. 3. — Pp. 247-295.

293. Voros, A. Discretized Keiper/Li approach to the Riemann Hypothesis / A. Voros // Experimental Mathematics. — 2018. — Pp. 1-18.

294. Vouzis, P. LNS subtraction using novel cotransformation and/or interpolation / P. Vouzis, S. Collange, M. G. Arnold // IEEE International Conference on Application-specific Systems, Architectures and Processors / IEEE. — 2007. — Pp. 107-114.

295. Vouzis, P. D. A novel cotransformation for LNS subtraction / P. D. Vouzis, S. Collange, M. G. Arnold // Journal of Signal Processing Systems. — 2010. — Vol. 58, no. 1. — P. 29.

296. Wang, Y. A new algorithm for RNS magnitude comparison based on new Chinese remainder theorem II / Y. Wang, X. Song, M. Aboulhamid // Ninth Great Lakes Symposium on VLSI / IEEE. — 1999. — Pp. 362-365.

297. Wei, M. The Exact Rational Solutions to a Shallow Water Wave-Like Equation by Generalized Bilinear Method / M. Wei, J. Cai // Journal of Applied Mathematics and Physics. — 2017. — Vol. 5, no. 03. — Pp. 715-721.

298. Wong, D. S. The performance measurement of cryptographic primitives on palm devices / D. S. Wong, H. H. Fuentes, A. H. Chan // Computer Security Applications Conference, 2001. ACSAC 2001. Proceedings 17th Annual / IEEE. — 2001. — Pp. 92-101.

299. Worden, W. Experimental statistics of veering triangulations / W. Worden // Experimental Mathematics. — 2018. — Pp. 1-22.

300. Wu, H. M. A Multiprocessor Architecture Using Modular Arithmetic for Very High Precision Computation / H. M. Wu. — Massachusetts Institute of Technology: The research report, 1989. — 10 pp.

301. Yang, C. Power and area minimization of reconfigurable FFT processors: A 3GPP-LTE example / C. Yang, T. Yu, D. Markovic // IEEE journal of solid-state circuits. — 2012. — Vol. 47, no. 3. — Pp. 757-768.

302. Yassine, H. M. Improved mixed-radix conversion for residue number system architectures / H. M. Yassine, W. R. Moore // IEE Proceedings G (Circuits, Devices and Systems). — 1991. — Vol. 138, no. 1. — Pp. 120-124.

Перечень условных обозначений

В - базис СОК Р - Произведение модулей СОК

CRT - The Chinese remainder theorem - Китайская теорема об остатках ECC - elliptic curve cryptography-эллиптическая криптография

ExaScale - термин, обозначающий гипотетические суперкомпьютеры с производительностью порядка одного эксафлопса (exaFLOPS), и инициативы XXI века по их созданию.

FFT - Fast Fourier Transform FPGA - field-programmable gate array HPC - high performance computing HRNS - Hierarchical Residue Number System

IEEE754-2008 - стандарт, описывающий формат представления чисел с плавающей точкой

MRC - Mixed Radix Conversion - Преобразование к системе счисления со смешанными основаниями

PSLQ - Алгоритм поиска целочисленных соотношений

RPIL - Residue-positional interval logarithmic number representation - модулярно-позиционная интервально-логарифмичесакая форма представления чисел

ulp - unit in the last place

БПФ - быстрое преобразование Фурье

ИЛСС - Интервально-логарифмическая система счисления

ИЛХ - интервальная логарифмическая характеристика

ИПХ - интервальная позиционная характеристика

КТО - Китайская теорема об остатках

ЛСС - Логарифмическая система счисления

ОПСС - обобщенная позиционная система счисления

ПЛИС - программируемая логическая интегральная схема

ПСС - позиционная система счисления

РСОК - рекурсивные СОК

СОК - Система остаточных классов

СС - система счисления

СнК - системы на кристалле

Список рисунков

1.1 Предлагаемые в [7] варианты модифицированных форматов чисел с плавающей запятой.................................28

1.2 Предлагаемый в [165] формат Шиш .......................28

2.1 Кусочно-линейная интерполяция функций вь(г) и ¿ь(г) ........................52

2.2 Графики функций вь(г) и ¿ъ(г) ....................................................52

2.3 Формирование чисел , ф^ при вычислении логарифма мантиссы вещественного числа ................................................................53

2.4 Оценка объема подстановочных таблиц ..........................................56

2.5 График зависимости ширины интервала характеристики от количества последовательных операций сложения ............................................57

2.6 График зависимости ширины интервала характеристики от количества последовательных операций умножения ..........................................58

2.7 Представление величины — в формате с фиксированной точкой .......60

Pi

2.8 Представление величины wi = — в виде интервала заданной точности ... 61

Pi

2.9 Иллюстрация комбинации значений Я, позволяющей определить корректность вычисления относительной величины модулярного числа . . . 62

2.10 Зависимость доли корректно вычисленных значений целочисленной интервальной оценки от точности целочисленных интервалов ..................66

2.11 Зависимость доли попаданий от разрядности модулей при фиксированной точности целочисленных интервалов (для п = 8 модулей) ......................66

2.12 Зависимость доли попаданий от разрядности модулей при фиксированной точности целочисленных интервалов (для п = 32 модулей) ....................67

3.1 Последовательный алгоритм выполнения операции сложения..................86

3.2 Оценка ускорения при использовании последовательного алгоритма..........87

3.3 Параллельный алгоритм выполнения операции сложения ......................88

3.4 Оценка ускорения при использовании параллельного алгоритма ..............89

3.5 Последовательный алгоритм выполнения операции вычитания ................89

3.6 Параллельный алгоритм выполнения операции вычитания......................90

3.7 Последовательный алгоритм выполнения операции умножения........91

3.8 Оценка ускорения при использовании последовательного алгоритма.....92

3.9 Параллельный алгоритм выполнения операции умножения .......... 92

3.10 Оценка ускорения при использовании параллельного алгоритма .......93

3.11 Последовательный алгоритм выполнения операции сложения вещественных чисел ................................ 96

3.12 Оценка ускорения при использовании последовательного алгоритма.....97

3.13 Параллельный алгоритм выполнения операции сложения вещественных

чисел......................................... 98

3.14 Оценка ускорения при использовании параллельного алгоритма .......99

3.15 Последовательный алгоритм выполнения операции умножения вещественных чисел ................................ 101

3.16 Оценка ускорения при использовании последовательного алгоритма.....102

3.17 Параллельный алгоритм выполнения операции умножения вещественных чисел.........................................103

3.18 Сравнение быстродействия разработанного метода с аналогами с использованием 64-разрядных умножителей...................104

3.19 Сравнение быстродействия разработанного метода с аналогами с использованием 16-разрядных умножителей...................105

4.1 Структура гибридного многоядерного модулярно-интервального процессора 110

4.2 Структура блока преобразования вещественных чисел в интервально-логарифмический формат с использованием одноуровневых подстановочных таблиц .............................. 111

4.3 Структура блока преобразования вещественных чисел в интервально-логарифмический формат с использованием разработанного алгоритма ...................................... 113

4.4 Зависимость аппаратной сложности устройства преобразования в интервально-логарифмический формат от точности вычисления ИЛХ .... 116