Методы и алгоритмы для конвертирования проектов ПЛИС в базис БМК тема диссертации и автореферата по ВАК РФ 05.13.12, кандидат технических наук Артемов, Сергей Артемович

• Артемов, Сергей Артемович
• кандидат технических наук
• 2007

Оглавление диссертации кандидат технических наук Артемов, Сергей Артемович

Введение.

ГЛАВА 1 СВЕДЕНИЯ В ОБЛАСТИ КОНВЕРТИРОВАНИЯ ПРОЕКТОВ.

1.1 Особенности применения ПЛИС и полузаказных БИС в аппаратуре.15 •

1.1.1 Понятие конвертирования.

1.1.2 Способы решения задачи конвертирования.

1.2 Обзор существующих методов конвертирования проектов.

1.2.1 Метод перевода схемы.

1.2.2 Метод перевода тестов.

1.2.3 Метод сохранения временных соотношений.

1.2.4 Метод анализа схемы.

1.2.5 Метод доступа к базе данных.

1.2.6 Метод локализации РВД.24 •

1.3 Недостатки существующих методов конвертирования.

1.3.1 Недостатки существующих методов перевода схемы.

1.3.2 Недостатки существующих методов перевода тестов.

1.3.3 Недостатки существующих методов сохранения временных соотношений.

1.3.4 Недостатки существующих методов анализа схемы.

1.3.5 Недостатки существующих методов обработки базы данных.

1.3.6 Недостатки существующих методов локализации РВД.

1.4 Выводы по главе.

1.5 Постановка задачи.

ГЛАВА 2. РАЗРАБОТКА МЕТОДОВ И АЛГОРИТМОВ МОДИФИКАЦИИ

ПРОЕКТА.

2.1 Математические модели проекта, схемы и её тестов.

2.1.1 Математическая модель схемы.

2.1.2 Математическая модель тестов.

2.1.3 Математическая модель проекта.

2.2 Требования, предъявляемые к проекту, схеме и её тестам.

2.2.1 Требования, предъявляемые к проекту.

2.2.2 Требования, предъявляемые к схеме и тестам.

2.3 Метод перевода схемы.

2.3.1 Обработка модулей в схеме.

2.3.2 Обработка примитивов в схеме.

2.4 Алгоритм перевода схемы.

2.5 Метод перевода тестов.

2.5.1 Оптимизация теста.

2.5.2 Масштабирование теста.

2.5.3 Маскирование теста.

2.6 Алгоритм перевода тестов.

2.7 Метод сохранения временных соотношений.

2.7.1 Постановка задачи оптимизации.

2.7.2 Сокращение количества элементов для задачи оптимизации.

2.7.3 Сокращение количества типов инверторов для задачи оптимизации.

2.7.4 Сокращение количества инверторов для задачи оптимизации.

2.7.5 Выполнение задачи оптимизации.

2.7.6 Оптимизация результатов выполнения задачи оптимизации.

2.8 Алгоритм сохранения временных соотношений.

2.9 Выводы по главе.

ГЛАВА 3. РАЗРАБОТКА МЕТОДОВ И АЛГОРИТМОВ ДИАГНОСТКИ

ПРОЕКТА.

3.1 Метод локализации РВД.

3.1.1 Создание БП.

3.1.2 Установка виртуальных модулей в схему.

3.1.3 Формирование множеств векторов в тесте для проверки БП.

3.1.4 Доказательство и опровержение БП.

3.1.5 Формирование ДП и КП.

3.2 Алгоритм локализации РВД.

3.3 Метод обработки базы данных.

3.3.1 Понятие базы данных.

3.3.2 Номера тестовых векторов.

3.3.3 Исходные данные для метода обработки базы данных.

3.3.4 Вычисление сигнала по номеру вектора характеризующего стабильное состояние схемы.

3.3.5 Вычисление сигнала по номеру входного воздействия.

3.3.6 Вычисление сигнала по вектору любого типа.

3.3.7 Вычисление сигнала по номеру переходного процесса.

3.3.8 Расчёт параметра суммы при вычислении сигнала по номеру переходного процесса

3.3.9 Формулы для оценки алгоритма обработки базы данных.

3.4 Алгоритм обработки базы данных.

3.5 Альтернативные варианты алгоритму обработки базы данных.

3.6 Метод анализа схемы.

3.6.1 Анализ длины тактового сигнала после управляющего фронта.

3.6.2 Анализ времён установки и удержания данных.

3.6.3 Анализ вырождения сигнала.

3.6.4 Анализ расхождений ответных реакций.

3.6.5 Анализ логических функций.

3.6.6 Анализ полноты теста для элемента.

3.7 Выводы по главе.

ГЛАВА 4. ЭКСПЕРИМЕНТАЛЬНОЕ ИССЛЕДОВАНИЕ СИСТЕМЫ

СОЫУСИР" ДЛЯ КОНВЕРТИРОВАНИЯ ПРОЕКТОВ.

4.1 Экспериментальное исследование алгоритмов.

4.1.1 Экспериментальное исследование алгоритмов анализа схемы.

4.1.2 Экспериментальное исследование алгоритма обработки базы данных.

4.1.3 Экспериментальное исследование алгоритма локализации РВД.

4.2 Форматы, используемые при конвертировании.

4.2.1 Форматы схемы, используемые при конвертировании.

4.2.2 Форматы тестов, используемые при конвертировании.

4.3 Маршрут конвертирования проектов.

4.3.1 Применение в маршруте методов модификации.

4.3.2 Применение в маршруте методов диагностики.

4.4 Выводы по главе.

Введение диссертации (часть автореферата) на тему «Методы и алгоритмы для конвертирования проектов ПЛИС в базис БМК»

Актуальность исследования

Состояние электронной компонентной базы отражает уровень технологического развития страны, аккумулируя самые передовые достижения' естественных наук, стимулируя уровень развития фундаментальных, поисковых и прикладных исследований. Безусловным гарантом обеспечения независимости России, восстановления статуса страны высоких технологий, обеспечения международного права отстаивания своих национальных интересов должны стать форсированные темпы создания современной электронной базы.

Одним из наиболее эффективных путей повышения технологических характеристик современной электронной аппаратуры является широкое применение в процессе ее разработки больших и сверхбольших интегральных схем (БИС и СБИС), но рост сложности вычислительных устройств приводит к значительной специализации их элементной базы, а, следовательно, и к расширению номенклатуры проектных СБИС[1].

На сегодняшний день ёмкость разрабатываемой СБИС достигает нескольких сотен тысяч эквивалентных вентилей. Поэтому проект СБИС, как правило, разрабатывается большой группой разработчиков. При всей мощности современных средств моделирования невозможно учесть и промоделировать все нюансы работы таких сложных проектов СБИС, следствием чего являются ошибки, которые сложно диагностировать на этапе разработки схемы. Это приводит к необходимости перерабатывать и корректировать проекты, что резко увеличивает сроки и стоимость разработки аппаратуры, даже если она создаётся на базе относительно недорогих СБИС с коротким сроком изготовления. Такие ошибки связанны с недостаточной полнотой тестов, особенностями архитектуры микросхемы, на основе которой разрабатывается схемы, а также со сложностью самого проекта СБИС. Решение этой проблемы может заключаться в проведении работ по предварительному макетированию

СБИС. Одним из способов решения этой задачи является отладка разработанного проекта на программируемых логических интегральных схемах (ПЛИС).

В последнее десятилетие на рынке радиоэлектронной аппаратуры ПЛИС получили достаточно широкое распространение. Они позволяют специалисту создавать на одной или нескольких микросхемах сложные цифровые устройства, имеющие высокую степень интеграции. Главным отличительным, свойством ПЛИС является возможность их настройки на выполнение заданных функций самим пользователем. Для того чтобы изменить алгоритм работы устройства достаточно перепрограммировать ПЛИС, причем большинство ПЛИС допускают программирование уже после установки на плату. По существу разработка устройств на основе ПЛИС представляет собой новую технологию проектирования электронных схем, включая их изготовление и сопровождение. При этом, весь технологический цикл проектирования проекта ПЛИС, начиная от разработки схемы ПЛИС, её тестов и заканчивая программированием, может выполнить один специалист. Современные ПЛИС выпускаются как полностью готовые изделия. Пользователю не требуется обращаться к изготовителю для выполнения каких - либо завершающих операций, поскольку процесс программирования ПЛИС можно осуществить с помощью компьютера, к которому подключен программатор. В настоящее время ПЛИС широко используются на этапе создания опытных образцов, а также для выпуска мелко серийных партий, к которым не предъявляются жесткие требования. Микросхемы ПЛИС, выпускаемые для гражданских целей, имеют низкие параметры по спецстойкости, поэтому затруднено их применение в аппаратуре, работающей в жестких климатических условиях. Микросхемы ПЛИС, выпускаемые для военных и космических целей, обладают более высокими параметрами. Однако при среднесерийном производстве выпуск партии ПЛИС экономически менее выгоден, чем выпуск такой же партии на основе базового матричного кристалла (БМК).

Для снижения стоимости при проектировании СБИС используются специальные заготовки - БМК, представляющие собой матрицу ячеек, нескоммутированных транзисторов и допускающих нанесение по определённым правилам индивидуальной системы межсоединений. Библиотека логических элементов определяется заранее при конструировании БМК. Таким образом, чтобы разработать СБИС на основе БМК, достаточно спроектировать и изготовить только фотошаблоны для слоев металлизации[2].

Большая часть СБИС проектируется с помощью БМК. Это обусловлено рядом взаимосвязанных технических и организационных причин, к которым можно отнести[3]:

- большой накопленный опыт проектирования полузаказных микросхем;

- относительно более низкая стоимость при объёмах выпуска менее 5-10 тыс. штук, что удовлетворяет большинству типов электронной аппаратуры[4];

- близость задач разработки СБИС на основе БМК и двухсторонних печатных плат и микросборок;

- быстрая аттестация микросхем военного и космического назначения;

- наличие готовой измерительной и испытательной оснастки;

- наличие целого ряда коммерческих систем автоматизированного проектирования (САПР), ориентированных только на работу со схемами в базисе БМК[5].

Одновременно происходит расширение области применения БМК. Сейчас полузаказные СБИС используются каждой третей фирмой, выпускающей электронное оборудование. В 45% случаев БМК применяют в устройствах обработки информации, в 25% - в системах связи, в 22% - в контрольно-измерительном оборудовании. Всё это потребовало разработки различных конструкций БМК, оптимально сочетающих требования технологии и маршрута проектирования СБИС на основе БМК в рамках сквозных САПР[6].

С другой стороны, микросхему на базе БМК невозможно запрограммировать как ПЛИС. Такой недостаток существенно затрудняет возможность использования БМК для быстрого создания опытных образцов.

В итоге, специалист для быстрого проведения разработки первоначально создаёт проект в базисе ПЛИС, а после отладки и тестирования в аппаратуре конвертирует схему в базис БМК для последующего выпуска партии полузаказных микросхем. Таким образом, после предварительного макетирования на ПЛИС появляется задача конвертирования схемы ПЛИС в базис БМК[8].

По этой причине чрезвычайно высокой становится актуальность средств, позволяющих упростить задачу конвертирования. Несмотря на наличие большого количества САПР для разработки проектов схем в различных базисах, ряд проблем ещё остаётся не решенным. Существующие подходы к решению задачи конвертирования накладывают существенные ограничения на комбинированные схемы, часть модулей которой является синхронными, а часть асинхронными. Особенно это касается схем, часть модулей которых описывается не на современных языках высокого уровня типа УНОЬ, Уеп^НОЬ, а с помощью временных диаграмм, графическим способом или списком элементов и связей между ними.

Для того чтобы конвертировать схему, необходимо каждому элементу в схеме ПЛИС поставить в соответствие некоторую подсхему замещения из базиса БМК. Оптимальный выбор такой подсхемы и составляет основную проблему задачи конвертирования. Однако при подстановке подсхем замещения из базиса БМК, схема часто оказывается неработоспособной. Неработоспособность проявляется в том, что ответные реакции, полученные при моделировании схемы в базисе ПЛИС, не совпадают с ответными реакциями, полученными при моделировании в базисе БМК. Таким образом, наблюдаются расхождения временных диаграмм (РВД) на внешних выводах схемы при её моделировании в базисах ПЛИС и БМК. Естественно, что рассматриваются только те моменты времени, когда схема находится в стабильном состоянии. РВД появляются, в случае логически эквивалентных схем, за счет различий в динамических параметрах базисов ПЛИС и БМК".

Следовательно, разработка надёжных методов и алгоритмов для конвертирования проекта ПЛИС в базис БМК является актуальной задачей[9].

Диссертационная работа посвящена созданию методов, алгоритмов и инструментальных средств разработки программного обеспечения, применяемого для конвертирования проектов ПЛИС в базис БМК. В работе проведён анализ задач по диагностике и модификации проекта, выполняемой при конвертировании.

Научная новизна

1 Разработаны методы модификации проекта. Предложенные методы модификации позволяют сохранить временные соотношения между элементами в базисе ПЛИС и БМК для асинхронных модулей, а также выполнить перевод проекта ПЛИС в базис БМК. В отличие от существующих, предложенные методы модификации позволяют выполнить оптимальный выбор логически эквивалентных подсхем замещения в базисе БМК для' элементов из схемы ПЛИС.

2 Предложены методы диагностики проекта. Они позволяют локализовать причины появления РВД на внешних выводах схемы при её моделировании в базисах ПЛИС и БМК. Механизм локализации РВД в существующих методах конвертирования отсутствует.

3 Разработаны алгоритмы модификации и диагностики проекта. В отличие от существующих алгоритмов они позволяют более качественно конвертировать проект ПЛИС в базис БМК.

Практическая и теоретическая значимость

На основе полученных теоретических результатов разработана САПР ConvChip, являющаяся удобным инструментальным средством разработки схем в базисе БМК на основе проекта ПЛИС. В САПР ConvChip реализованы различные методы модификации и диагностики проекта, позволяющие конвертировать проект ПЛИС в базис БМК. Данная система имеет следующую практическую значимость:

- при использовании этой системы сокращается число специалистов, выполняющих конвертирование проектов;

- сокращается время разработки проекта в базисе БМК на основе проекта ПЛИС в несколько раз;

- сокращается объём ручной работы, т.к. большинство функций САПР СопуСЫр выполняет автоматически.

Теоретическую значимость имеет метод локализации РВД для схемы,, представленной в разных базисах.

Достоверность полученных результатов

Достоверность результатов подтверждается используемым в работе математическим аппаратом, экспериментальным тестированием и промышленной эксплуатацией разработанного САПР СопуСЫр.

Реализация научно - технических результатов работы

Результаты диссертации, реализованные в САПР СопуСЫр, были использованы при конвертировании ряда проектов ПЛИС на предприятии ОАО "Ангстрем". Рассматриваемый конвертор СопуСЫр внедрён в организациях,, указанных в актах внедрения (см. приложение 2). Использование разработанного программного обеспечения на предприятиях показывает высокую эффективность его применения в цикле конвертирования цифровых схем.

Структура диссертации

Диссертация состоит из введения, четырех основных глав и заключения.

Заключение диссертации по теме «Системы автоматизации проектирования (по отраслям)», Артемов, Сергей Артемович

Основные результаты научной работы

1 Разработан новый метод перевода схемы. Суть метода сводится к выполнению замены элементов из схемы в базисе ПЛИС на логически эквивалентные им подсхемы замещения в базисе БМК по трем критериям: количеству элементов, быстродействию и флуктуационной устойчивости. В отличие от методов перевода в современных САПР, новый метод позволяет оптимально перевести схему ПЛИС в базис БМК, а также выполнить поиск нестандартных элементов в схеме ПЛИС.

2 Разработан новый метод перевода тестов, основанный на операциях маскирования, масштабирования и оптимизации тестовых временных диаграмм. Метод перевода тестов позволяет выполнить требования контрольно-измерительного оборудования. Этот метод, в отличие от существующих методов перевода, способен преобразовать временные' диаграммы к виду, необходимому для последующего тестирования полузаказной микросхемы.

3 Разработан новый метод сохранения временных соотношений, основанный на том, что все временные задержки элементов схемы ПЛИС при конвертировании в базис БМК должны изменяться пропорционально. В отличие от существующих методов, данный метод применим к асинхронным модулям схемы.

4 Разработан метод локализации РВД. Суть метода сводится к вычислению предположений о причинах появления РВД между тестовыми-временными диаграммами для схемы в базисе ПЛИС и БМК. Основными этапами метода являются: установка в схему виртуальных модулей, имитация переходных процессов на внутренних связях схемы, а также формирование и анализ предположений о причинах РВД. В настоящее время, ни в одном из современных САПР метода локализации РВД, способного автоматически сформировать и доказать предположения не существует.

5 Разработан метод обработки базы данных, содержащей результаты моделирования схемы. Сущность метода сводится к различным способам доступа в базу данных по типу тестового вектора. Благодаря этому методу проблему низкого быстродействия при отладке в САПР временных диаграмм можно считать решённой.

6 Разработан метод анализа схемы. Суть метода сводится к диагностике работы элементов схемы, а также в её сопоставлении между двумя базисами. Существующие методы анализа малоэффективны при их использовании применительно к задаче конвертирования проектов, поскольку не позволяют выполнить сопоставление диагностики между двумя базисами.

7 Выполнено экспериментальное исследование алгоритмов модификации и диагностики проекта. Практически было выяснено, что данные алгоритмы существенно превосходят зарубежные аналоги.

8 Предложен маршрут конвертирования проектов ПЛИС в базис БМК, который позволяет применить методы модификации и диагностики проекта. Данный маршрут позволяет сократить время подготовки проектных данных при решении задачи конвертирования проекта ПЛИС в базис БМК.

9 Разработано математическое, алгоритмическое и программное обеспечение СопуСЫр для конвертирования проектов ПЛИС в базис БМК. Основные преимущества этого программного обеспечения состоят в возможности выполнения модификации и диагностики проекта, при его конвертировании из базиса ПЛИС в базис БМК.

145

ЗАКЛЮЧЕНИЕ

Применение методов, предложенных в научной работе, позволяет осуществить постепенный переход от традиционного ручного исправления ошибок в схеме после конвертирования к автоматизированной коррекции схемы с помощью САПР СопуСЫр .

В результате проведённого исследования уточнено представление о процессе конвертирования, о его месте в системе технических наук. Благодаря этому появляются возможности с более широких научных позиций разработать общие и некоторые частные методы автоматизации процесса конвертирования.

Одним из вариантов продолжения темы диссертационной работы, является разработка методов и алгоритмов, которые позволяют выполнить подготовку исходных данных для проектирования топологии схемы в базисе БМК.

На данный момент разработана полнофункциональная версия САПР СопуСЫр, имеющая возможность автоматизированного выполнения алгоритмов модификации и диагностики проекта. В перспективе предполагается реализация следующих функций:

- обработка проекта ПЛИС, представленного в более широком спектре экспортных форматов;

- выполнение модификации с целью устранения РВД без участия специалиста;

- автоматическая доработка тестов ПЛИС с помощью различных методов построения тестов, с целью увеличения его полноты.

Необходимо отметить, что, не смотря на большую автоматизацию, реализуемую в САПР СопуСЫр в процессе конвертирования, существует возможность разработать конвертор, который будет выполнять алгоритмы автоматического устранения РВД без участия специалиста. Однако такие методы выходят за рамки принятого представления о конвертировании проектов. Эти задачи относится к задачам искусственного интеллекта.

На основании проведённых исследований и статистических данных по результатам перевода различных проектов показано, что САПР СопуСЫр реализует алгоритмы конвертирования, многие из которых отсутствуют в современных САПР.

К актуализации, т.е. приведения доводов в пользу реальности проблемы методов и алгоритмов конвертирования, относится следующее:

- без алгоритмов сохранения временных соотношений и анализа схемы вероятность ошибок по вине человека, как показывает практика, увеличивается на порядок;

- без алгоритма локализации анализ РВД замедляется в несколько раз;

- без методов анализа и модификации количество специалистов, участвующих в процессе конвертирования увеличивается в два раза.

Практическое предложение для метода локализации РВД состоит в возможности его применения в качестве теоретической основы для будущих исследований в предметных областях таких как:

- анализ цифровых схем после внесения коррекций в проект;

- оценка эффективности различных САПР, предназначенных для проектирования схем в различных базисах.

Итак, основной результат диссертационной работы, достигается за счёт-решения задач разработки методов и алгоритмов, а также за счет их экспериментального исследования с помощью маршрута конвертирования проектов.

Список литературы диссертационного исследования кандидат технических наук Артемов, Сергей Артемович, 2007 год

1. Борисов 10. Отечественная электронная промышленность и компонентная база. Перспективы развития //Электроника. - 2006. - №2.

2. Симонов Б., Малашевич Б. Базовые матричные кристаллы //Chip News. 2000. - № 6.

3. Пономарев М.Ф., Коноплев Б. Б., Фомичев A.B. Базовые матричные кристаллы. Проектирование специальных БИС на их основе. М.: Радио и связь, 1985.- 80 с.

4. Берски Д. Более дешевые программируемые потребителем вентильные-матрицы с фиксированной топологией. Электроника. 1991. - Вып. №11-12.

5. Семёнов Б.Ю. Микропрограммный автомат на базе специализированных БИС// Chip News. 2000. - № 7. с. 51-53.

6. Уилкинсон Б. Основы проектирования цифровых схем. : Пер. с англ. М.: Издательский дом "Вильяме", 2004. - 320 е.: ил.

7. Артемов С.А. Программное обеспечение для трансляции проектов ПЛИС в базис БМК. // "Актуальные проблемы современной науки." 1-й международный форум. Самара, СамГТУ, 2005. с. 111-112

8. Артемов С.А. Система управления переводом проектов в базисе ПЛИС при-производстве микросхем в базисе БМК. // Современные наукоёмкие технологии. 2005. - №1. - с. 121 - 122.

9. Артемов С.А. Особенности разработки полузаказных БИС с предварительной отладкой структуры на ПЛИС. // "Компьютерная интеграция производства и ИПИ (CALS) технологии." 2 -я всероссийская научно практическая конференция. Оренбург, ОГУ, 2005. - с. 119-123.

10. Евстигнеев В., Дегтярев Е., Цыбин С., Быстрицкий А. Импортозамещающая технология ПЛИС-БМК. Часть I. Разработка радиоэлектронной аппаратуры двойного применения. //Компоненты и технологии. 2004. - Вып. №7.

11. Зотов В. Ю. Проектирование встраиваемых микропроцессорных систем на основе ПЛИС фирмы Xilinx- M.: Горячая линия Телеком. • 2006. - 350с.

12. Бродин В., Калинин А., Хохлов Л., Шагурин И. Комплекс средств для обучения проектированию цифровых устройств на ПЛИС Altera с использованием системы Max+plusII//Chip News. 2000. - № 3.

13. Стешенко В.Б. Современные системы проектирования для ПЛИС. Пакет Libero фирмы Actel. // Компоненты и технологии. 2002. №6. с 128 - 134.

14. Бибило П.Н. Синтез комбинационных ПЛМ-структур для СБИС. Минск: Наука и техника, 1992. - 232 с.

15. Н. Королев. Программируемая логика: взгляд со стороны ATMEL //Chip News. 2000. - № 7.

16. Кнышев Д.А., Кузелин М.О. ПЛИС фирмы "Xilinx": описание структуры основных семейств. -М.: Издательский дом "Додэка-ХХГ. 2001.

17. Евстигнеев В.Г., Завьялов A.B., Кошарновский А.Н. Обеспечение импортозаменяемости при разработке и производстве радиоэлектронной аппаратуры вооружения военной и специальной техники. //Электронная промышленность. 2002. Вып. №1.

18. Денисов А.Н., Коняхин В.В., Кузнецов Е.В. Базовые матричные кристаллы -сегодня и завтра (взгляд разработчика). Сборник статей "Технологический центр. Основные результаты исследований и разработок", " Технологический центр" МИЭТ, 1998.

19. Бёрски Д. Быстродействующие ППВМ- кристаллы с повышенной плотностью упаковки уверенной теснят вентильные матрицы. Электроника. 1993. Вып. №18. с.44-57.

20. Семенов М.Ю. Принципы преобразования проектов из базиса ПЛИМ в базис БМК.// "Микроэлектроника и информатика 97". Межвузовская научно -техническая конференция. Часть 1. - М.:МГИЭТ, 1997.- 148 с.

21. Поляков A.K. Языки VHDL и Verilog в проектировании цифровой аппаратуры. М.:Солон-Пресс, 2003.

22. Бибило. П.Н. Основы языка VHDL М.: СОЛОН-Р, 2002. - 224 е.: ил.

23. Сергиенко A.M. VHDL для проектирования вычислительных устройств. -К.: ЧП "Корнейчук", ООО "ТИД "ДС"", 2003. 208 с.

24. Армстронг. Дж.Р.Моделирование цифровых систем на языке VHDL. Пер. с англ./М.: Мир, 1992.-175 с.

25. Ивченко В.Г. Применение языка VHDL при проектировании специализированных СБИС. Таганрог, ТРГУ, 1999. 80с.

26. Резидентный справочник по языку VHDL. Руководство пользователя. М.: РосНИИИС, 1993.-21 с.

27. Перельройзен Е.З. Проектирование на VHDL. М.:"Солон" • 2004.- ■ 448с.

28. Бибило П.Н. Синтез логических схем с использованием языка VHDL М.:: Солон-Р, 2002. - 384 с.

29. Цыбин С.А., Быстрицкий A.B. Методы и средства интегральной технологии ПЛИС+БМК. Электронная промышленность. 1994. Вып. №4-5. с.49-51.

30. Бёрски Д. Более дешевые программируемые потребителем вентильные матрицы с фиксированной топологией.- Электроника. 1991. Вып. №11-12.

31. Казеннов Г.Г., Соколов А.Г. Автоматизация проектирования БИС / Г.Г. Казеннов, А.Г. Соколов // Принципы и методология построения САПР БИС. 6 Кн, пракрт. пособие, кн.1 /М.: Высшая школа 1990.

32. Бёрски Д. Достижения ППВМ технологии, обеспечивающие повышение быстродействия и расширение функциональных возможностей кристаллов. -Электроника. 1993. - Вып. №5-6. с.43-48.

33. Малиньяк Л. Программы образования проектов специализированных ИС в ППВМ- реализации, предлагаемые полупроводниковыми компаниями. -Электроника. 1993.- Вып. №1-2. с.79-82.

34. Денисов А.Н., Коняхин В.В. Средства разработки аппаратуры специального назначения.// НПК "Технологический центр", //www.asic.ru/publ.html/#7 (2006г).

35. С.В.Гаврилов, С.И.Голощапов, А.Н.Денисов, В.В.Коняхин. Особенности применения БМК серий К5501 и К5503. Всероссийская научно-техническая конференция "Электроника и информатика-97" (М.:, МИЭТ(ТУ), ноябрь 1997г.). Сб. тез. ч.1,с.236.

36. Денисов А.Н., Фомин Ю.П. Библиотека для разработки полузаказных микросхем. Сборник статей "Технологический центр. Основные результаты исследований и разработок", М.:, НПК " Технологический центр" МИЭТ, 1998.

37. Денисов А.Н., Фомин Ю.П., Коняхин В.В., Гаврилов C.B.

38. Библиотека логических элементов 5503. / Под. ред. Саурова А.Н. М.: Микрон -Принт. 2001.

39. Гаврилов C.B., Голощапов С.И., Денисов А.Н., Коняхин В.В. Интегрированная система проектирования БИС "Ковчег". Всероссийская научно-техническая конференция "Электроника и информатика-97" (М.:, МИЭТ(ТУ), ноябрь 1997г.). сб. тез. ч.1, с. 234.

40. Артемов С.А. Автоматизированная информационная система для обработки проектов ПЛИС при их переводе в базис БМК. // "12-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов". М.: МИЭТ, 2005.-с.251 -252.

41. Стешенко В. Б. Школа разработки аппаратуры цифровой обработки сигналов на ПЛИС. Занятие 2. Система проектирования MAX+PLUS II фирмы ALTERA. // Chip News. 1999. - №9, с. 15 - 18.

42. Евстигнеев В., Дегтярев Е., Цыбин С., Быстрицкий А. Импортозамещающая технология ПЛИС-БМК. Часть II. Перевод проектов ПЛИС в полузаказиый БИС по технологии ПЛИС-БМК. //Компоненты и технологии. 2004.- Вып. №7.

43. Бухтев А. Среда проектирования компании Cadence. Chip News. #4(77), апрель, 2003.

44. Кравченко В., Радченко Д. Synopsys Основные средства и возможности. Электроника: Наука, Технология, Бизнес 5/2003.

45. Лохов А. Средства проектирования СБИС компании Mentor Graphics. Электроника: Наука, Технология, Бизнес 7/2003.

46. Денисов А.Н., Коняхин В.В., Гаврилов C.B. Средства проектирования полузаказных микросхем. // НПК "Технологический центр". //www.asic.ru/publ.html/#7 (2006. 25 Июня).

47. Казеннов Г.Г., Соколов А.Г. Основы построения САПР и АСТПП. М.: Высшая школа, 1989 - 200с.

48. Гаврилов C.B., Голощапов С.И., Денисов А.Н., Коняхин В.В. САПР БИС -реальность и перспективы. Сборник статей "Технологический центр. Основные результаты исследований и разработок", М.:, НПК "Технологический центр" МИЭТ, 1998.-с. 35-40.

49. Артемов С.А. Методы обработки схем при конвертировании в базис базовых матричных кристаллов. // Оборонный комплекс научно -техническому прогрессу России. - 2005. - Вып. № 3. с. 32 - 35.

50. Лобанов В.И. Инженерные методы разработки цифровых устройств. М.: Мир. 1977. - 68 с.

51. Вицын Н. Современные тенденции развития систем автоматизированного проектирования в области электроники // Chip News. 1997. - № 1. с. 12-15.

52. Антонов А.П. Язык описания цифровых устройств Altérai IDL. Практический курс. М.: ИП РадиоСофт, 2001. - 224 е.: ил.

53. Бибило П.Н.Основы языка VHDL. Второе издание.- М.::Солон-Р,2002.-224с.

54. Ивченко В.Г. Применение языка VHDL при проектировании специализированных СБИС: Учебное пособие.-Таганрог: Изд-во ТРТУ, 1999. 48с.

55. Соловьёв В.В. Проектирование цифровых систем на основе программируемых логических интегральных схем. М.: Горячая линия -Телеком, 2001. - 636 с. ил.

56. Семенов М.Ю. Принципы перекладывания проектов из базиса ПЛИС в базис БМК. //Тезисы докладов Межвузовской научно-технической конференции студентов и аспирантов. М.:МИЭТ. 1997.

57. Хаханов В.И., Колесников К.В., Парфентий А.Н., Хаханова И.В., Обризан В.И., Мельникова О.В. Технология моделирования и синтеза тестов для сложных цифровых систем. Радиоэлектроника и информатика. Харьков 2003.- №1 - с. 70- 79, A4.

58. Артемов С.А. Особенности перевода тестовых векторов и структуры схемы из языка EDIF на язык STR. // Электронная техника. Серия 3. Микроэлектроника. 2006. - Вып. №3.

59. Соловьев В.В., Васильев А.Г. Программируемые логические интегральные схемы и их применение. Минск: Белорусская наука, 1998. 270с.

60. Соловьев В.В. Использование выходных макроячеек ПЛИС в качестве элементов памяти конечных автоматов // Chip News. 2003.- № 1. с. 17-23.

61. Кузелин М. ПЛИС фирмы Xilinx: семейство Spartan-II. // Компоненты и технологии. 2001. № 3.

62. Зотов В.Ю., Кузелин М.О., Кнышев Д.А. Современные семейства ПЛИС фирмы Xilinx"- M.: Горячая линия Телеком.- 2004.

63. Губанов Д.А. и др. Перспективы реализации алгоритмов цифровой фильтрации на основе ПЛИС фирмы ALTERA // Chip News. 1997.- № 9-10.

64. Шипулин С.Н., Губанов Д.А., Стешенко В.Б., Храпов В.Ю. Тенденции развития ПЛИС и их применение для цифровой обработки сигналов. //Электронные компоненты. 1999.

65. Стешенко В.Б. EDA. Практика автоматизированного проектирования радиоэлектронных устройств. М.: Издатель Молгачева C.B., Издательство "Нолидж", 2002. - 768 с. ил.

66. Шипулин С., Храпов В. APEX 20К и QUARTUS новая продукция ALTERA //Chip News.- 1999.- № 9.

67. Зотов В. WebPACK ISE свободно распространяемый пакет проектирования цифровых устройств на базе ПЛИС фирмы Xilinx //' Компоненты и технологии. 2001. - № 6.

68. Новожилов О.П. Основы цифровой техники. М.: ИП РадиоСофт, 2004. -528 е.: ил.

69. Кузнецова С. Новые возможности ORCAD 10.0 // EDA EXPERT. 2003.-№ 6, с. 69-71

70. Зотов В. Ю. WebPACK ISE — свободно распространяемый пакет проектирования цифровых устройств на базе ПЛИС Xilinx. // Компоненты и технологии. 2001.- № 6.

71. Болотовский Ю.И., Таназлы Г.И. OrCAD. Моделирование "Поваренная"' книга. М.: СОЛОН-Пресс, 2005. - 200 с.

72. Зотов В.Ю. Проектирование цифровых устройств на основе ПЛИС фирмы XILINX в САПР WebPACK ISE.-M.: Горячая линия-Телеком. 2003.- 624 с.

73. Стешенко В. Б. Школа разработки аппаратуры цифровой обработки сигналов на ПЛИС. Занятие 1. Обзор элементной базы. // Chip News. 1999. -№8, с. 2 - 6.

74. Кнышев Д. А., Кузелин М. О. ПЛИС фирмы "Xilinx": описание структуры основных семейств. М.: Додэка-ХХ1, 2001.

75. Кузелин М. ПЛИС CPLD компании Xilinx с малым потреблением. Серия CoolRunner. // Компоненты и технологии. 2001.- № 5.

76. Кузелин М. ПЛИС фирмы Xilinx: семейство Spartan-II. // Компоненты и технологии. 2001.- № 3.

77. Кутепов Д.В., Гаврилов C.B. Механизм автоматизированного пофрагментного размещения ячеек в САПР "Ковчег". // "Микроэлектроника и информатика 97". Межвузовская научно - техническая конференция. Часть 1. - М.-МГИЭТ, 1997.- 148 с.

78. Денисов А.Н., Коняхин В.В., Гаврилов C.B. Система автоматизированного проектирования "Ковчег 2.1". /Под. ред. Чаплыгина Ю.А. М.: Микрон--Принт.2001.

79. Зотов В. Ю. Схемотехнический редактор пакета WebPACK ISE. Создание принципиальных схем и символов. // Компоненты и технологии. 2001. № 8.

80. Артемов С.А. Разработка конвертора проекта интегральных схем из базиса ПЛИС в базис БМК. // Изв. вузов. Электроника. 2005. - Вып. №1. - с. 42 - 45.

81. Гаврилов C.B., Денисов А.Н., Коняхин В.В., Кузнецов Е.В. Новые серии БМК К5501 и К5503. Сборник статей "Технологический центр. Основные' результаты исследований и разработок". М:., НПК " Технологический центр" МИЭТ, 1998.- с. 24-30.

82. К. Петросянц, А. Суворов, И. Харитонов

83. Программируемые логические устройства компании LATTICE/VANTIS //Chip News.- 2000. № 7.

84. Клерк П. XILINX интегрирует технологии FPGA и INTERNET //Chip News.- 1999.- № 2.

85. Зотов В. 10. Синтез, размещение и трассировка проектов, реализуемых на базе ПЛИС CPLD фирмы Xilinx, в САПР WebPACK ISE. // Компоненты и технологии. 2002. -№ 1.

86. Лобанов В. Технический минимум пользователя САПР MAX+PLUS II //Chip News.- 2001.- № 1.

87. Хуторной С. Система Excalibur средство разработки SoC-решений фирмы ALTERA. Часть 3. САПР Quartus.// ChipNews. 2001.- №9.

88. Лобанов В.И. Технический минимум пользователя САПР Max+PlusII // Chip News.- 2001. № 1. с. 56-58.

89. Зотов В. Ю. WebPACK ISE: Интегрированная среда разработки конфигурации и программирования ПЛИС фирмы Xilinx. Создание нового проекта. // Компоненты и технологии. 2001. -№ 7.

90. Ермак В.В., Хрунов В.В., Анискович А.А, Кандратьев С.А., Денисов А.Н., Коняхин В.В., Гаврилов C.B., Пилипенко A.A., Тизенберг А.Р. Проектирование специализированных КМОП БИС на основе БМК 5501ХМ2. Учебное пособие: 103498, М:., МГИЭТ(ТУ), НПК ТЦ.

91. Кравченко В., Радченко Д. DESIGN COMPILER FPGA ФИРМЫ. SYNOPSYS. Прототипированне без перепроектирования.1. Электроника. -2004. № 4.

92. Бибило П. Н. Система проектирования интегральных схем на основе языка VHDL. StateCAD, ModelSim, LeonardoSpectrum. Солон. 2005. - 120с

93. Лохов А., Рабоволюк А. Средства проектирования FPGA компании Mentor Graphics //Электроника. 2004. - № 4.

94. Тархов. A. Nexar 2004 система проектирования ПЛИС компании Altium. //Электроника,- 2004. - № 4.

95. Лохов А. Функциональная верификация СБИС в свете решений Mentor Graphics //Электроника.- 2004. № 1.

96. Шелепин H.A. Денисов А.Н., Коняхин В.В., Гаврилов С.В. Серия цифро-аналоговых БМК 5503. Сборник статей "Технологический центр. Основные результаты исследований и разработок", М.:, НПК " Технологический центр" МИЭТ, 1998.

97. Артемов С.А. Конвертирование проектов схем из системы проектирования Max+Plus II в систему моделирования Невод // Современные наукоёмкие технологии. 2005. - №3. - с. 47-48.

98. Лохов А. Средства проектирования СБИС компании Mentor Graphics. Общий обзор //Электроника.-2003. № 7.

99. Кравченко В., Радченко Д. САПР компании Synopsys. Основные средства и возможности //Электроника.- 2003. № 5.

100. Иванов А. Среда проектирования компании Cadence. Общий обзор. //Электроника.- 2003. № 5.

101. Золотухо P. System Designer пакет для разработки устройств на основе Atmel FPSLIC //Chip News.- 2001. - №2.

102. Комолов Д.А. Системы автоматизированного проектирования фирмы Altera Max+Plus II и Quartus II M.: ИП "РадиоСофт", 2002. - 352 с.

103. Кравченко В., Радченко Д. Современные технологии RTL-синтеза в продуктах компании Synopsys. //Электроника.-2005. №2.

104. Стешенко. В. Б. Школа разработки аппаратуры цифровой обработки сигналов на ПЛИС. Занятие 3 Программное обеспечение проектирования на ПЛИС фирмы Xilinx.// Chip News. 1999. - №10.

105. Тарасов И.Е. Разработка цифровых устройств на основе ПЛИС Xilinx с применением языка VHDL. М.: Горячая линия - Телеком. • 2005. - 252 с

106. Денисенко В. Проблемы схемотехнического моделирования КМОГ1 СБИС.- Компоненты и технологии, 2002. № 3, с.74-78, № 4, с. 100-104.

107. Лобанов В. Проектирование в САПР Max+Plus II //Chip News.- 2001.- № 5.

108. Зотов В. Ю.САПР Foundation ISE фирмы Xilinx//PCWEEK.2002.-№11(329).

109. Погорилый А., Соколов А. Отладка устройств, реализованных на ПЛИС. Логический анализатор, размещенный внутри ПЛИС//Электроника.-2004.- №4.

110. Евтушенко Н., Немудров В., Сырцов И. Методология проектирования систем на кристалле. Основные принципы, методы, программные средства //Электроника. 2003. - № 6.

111. Хенкеманс Д., Хи М. Программирование на С++. Пер. с англ. - СПб: СимволПлюс, 2002. - 416 е., ил.

112. Хьюз, Камерон, Трейси. Параллельные и распределённое программирования на С++. Пер. с англ. М.: Издательский дом "Вильяме", 2004. - 672 е.: ил. - парал. тит. англ.

113. Холингворт, Джаррод, Сворт, Боб, Кэммен, Марк, Поль. Borland С++ Builder 6. Руководство разработчика.: Пер. с англ. М.: Издательской дом "Вильяме", 2004. - 976 е.: ил. - Парал. Тит. англ.

114. Подбельский В.В. Язык Си ++. Зе изд., дораб. - М.: Финансы и статистика, 1998. - 560 е.: ил.

115. Пахомов Б.И. C/C++ и Borland С++ Builder для профессионалов. СПб.: БХВ-Петербург, 2005 - 640 с.:ил.

116. Савич У. С++ во всей полноте. Киев. - Издательская группа BHV. СПб.: Питер, 2005. - 784 с.:ил.

117. Архангельский А.Я. С++ Builder 6. Книга 2. Классы и компоненты. М: Бином - Пресс, 2002 г. - 528 е.: ил.

118. Шилд Г. Искусство программирования на С++. СПб.: БХВ-Петербург, 2005. - 496 е.: ил.

119. Крейг Арнуш. Borland С++ 5: Освой самостоятельно: Пер. с англ. М: Восточная Книжная Компания, 1997. - 720 е.: ил.

120. Каррано Ф.М., Причард Дж. Дж. Абстракция данных и решение задач на С++. Стены и зеркала, 3 -е издание.: Пер. с англ. -М.: Издательский дом "Вильяме", 2003. 848 е.: ил. - Парал. Тит. англ.

121. Лафоре Р. Объектно-ориентированное программирование в С++. Классика Computer Science. 4-е изд. СПб.: Питер, 2003. - 928 е.: ил.

122. Шамис В.А. Borland С++ Builder 6. Для профессионалов. СПб.: Питер, 2003.-793 с.:ил.

123. Казённов Г.,Кокин С., Макаров С., Перминов В., Перминов Д. Системы схемотехнического моделирования AVOCAD. Проектирование аналого-цифровых систем на кристалле. //Электроника.- 2004. №5.

124. Перминов В., Жуков А., Дубровин С., Макаров С.

125. AVOCAD + САПР СБИС компаний CADENCE и SYNOPSYS. Интеграция па основе технологии многоязыковых трансляторов и объектных баз данных. //Электроника,- 2005. №4.

126. Казенное Г., Кокин С., Макаров С., Перминов В., Перминов Д. Система схемотехнического моделирования AVOCAD. Проектирование аналого-цифровых систем на кристалле. ЭЛЕКТРОНИКА:НТБ, 2004. - №3, с. 72-75.

127. Пеженков A.B. Система синтаксического и семантического контроля VHDL-описаний "VHDL-анализатор". Руководство пользователя. М.: РосНИИИС, 1991. -112 с.

128. Вицын Н. Современные тенденции развития систем автоматизированного проектирования в области электроники // Chip News. 1997. - №1.- с. 12-15.

129. Стешенко В.Б. Особенности проектирования аппаратуры цифровой обработки сигналов на ПЛИС с использованием языков описания аппаратуры //

130. Сборник докладов 2-й Международной конференции "Цифровая обработка сигналов и ее применения" 21.09-24.09.1999. -М.:, МЦНТИ, том 2, с. 307-314

131. Артемов С. А. Методы модификации структуры ПЛУ, при конвертировании проектов. // Сетевой электронный научный журнал. Системотехника. 2005.- Вып.№ 3. - Режим доступа: www.systech. miem. cdu. ru/2005/пЗ/ Artemov.doc (2005. - 15 Июня) - Загл. с экрана.

132. Токхеём Р. Основы цифровой электроники. М.: Мир, 1988. - 392 с.

133. Ope. О. Теория графов. 2-е изд. - М.: Наука, 1980. - 336 с.

134. Пеженков А.,Радченко Д. Язык SystemVerilog. Проектирование СБИС и систем. //Электроника,- 2006. №4.

135. Суворова Е.А., Шейнин Ю.Е. Проектирование цифровых систем на VHDL СПб.: БХВ-Петербург, 2003.

136. С. Емец. Verilog инструмент разработки цифровых схем. //Схемотехника. Февраль 2001.- №2.

137. Малиньяк Л. Инструментальный пакет для переработки логических устройств на базе ПЛИС в специализированные ИС. Электроника. 1991.-Вып.№10. с.51-53.

138. Казённов Г.Г., Соколов А.Г. Основы построения САПР и АСТПП. -М.:Высшая школа, 1989.

139. В.Лобанов. Об особенностях проектирования цифровых систем на отечественных БМК. //Chip News.- 2004.- №2.

140. Артемов С.А. Автоматизированная информационная система перевода схем из базиса ПЛИС в базис БМК. // "11-я Всероссийская межвузовская научно-техническая конференция студентов и аспирантов". М.: МИЭТ, 2004,- с.73 - 74.

141. Попович А. ПЛИС ACTEL платформа для "систем на кристалле" бортовой аппаратуры //Электроника.- 2004. - №4.

142. Артемов С.А. Трансляция схемы и тестовых векторов из базиса ПЛИС в базис БМК. // "Актуальные проблемы современной науки." 5 -я международная конференция молодых учёных и студентов. -Самара, СамГТУ, 2004. с. 84 - 85.

143. Бибило П.Н., Енин C.B. Синтез комбинационных схем методами функциональной декомпозиции. Минск: Наука и техника, 1987. 189с.

144. Кузелин М. ПЛИС фирмы Xilinx с архитектурой FPGA: семейство Spartan-IIE //Chip News.- 2002,- № 1.

145. Соловьев В., Климович А. Введение в проектирование комбинационных схем на ПЛИС // Chip News.- 2003.- № 5.

146. Соловьев В., Климович А. Синтез на ПЛИС одноуровневых комбинационных схем // Chip News.- 2003.- № 6.

147. Соловьев В., Климович А. Синтез на ПЛИС двухуровневых комбинационных схем // Chip News.- 2003.- № 8.

148. Соловьев В., Климович А. Синтез на ПЛИС многоуровневых комбинационных схем // Chip News.- 2003.- № 9.

149. Артемов С.А. Конвертор для перевода проектов схем из САПР ПЛИС в САПР БМК. // Изв. вузов. Электроника. 2006. - Вып. № 2.

150. Стешенко В. Б. Школа разработки аппаратуры цифровой обработки сигналов на ПЛИС. // Chip News. 2000. - №1,3-5.

151. Артемов A.C. Пакет программ для перевода проекта схемы ПЛИС в базис БМК// Современная электроника. -2007. Вып. №2

152. Соловьев В., Климович А. Синтез на ПЛИС совмещенных моделей конечных автоматов // Chip News.- 2003.- № 3.

153. Скворцов А. Программируемые логические интегральные схемы, Радио, 2001.- №4,23-25.

154. Скворцов А. Программируемые логические интегральные схемы, Радио, 2001.- №5,20-21.

155. Стешенко В.Б. ПЛИС фирмы Altera: проектирование устройств обработки сигналов. М.: "ДОДЭКА", 2000. - 126 с.

156. Майская В. Программируемые логические микросхемы //Электроника.-2004. №4.

157. Майская В. ПЛИСы всякие нужны, ПЛИСы всякие важны. //Электроника.- 2005. №3.

158. Телец В., Цыбин С., Быстрицкий А., Подъяпольский С.

159. ПЛИС для космических применений. Архитектурные и схемотехнические особенности. //Электроника.- 2005. №6.

160. Кузелин М. ПЛИС фирмы Xilinx: семейство SpartanTM-З // Chip News.-2003. № 5. .

161. Юдинцев В. Возможности ПЛИС растут. Не упустите их! //Электроника.-2002. № 3.

162. Соловьев В.В., Васильев А.Г. Программируемые логические интегральные схемы и их применение. Мн.: Беларуская наука, 1998.- 270 с.

163. Артемов С.А. Программное обеспечение для анализа схемотехнического проекта представленного в базисах ПЛИС и БМК // Современная электроника. -2006. Вып. №6.

164. Бухтеев А.Система логического моделирования Riviera. Производительность имеет значение. //Электроника.- 2005. №8.

165. Бухтеев А. Synplicity синтез от А до Я . //Электроника. 2004. - №7.

166. Томас Ф., Иванов А. САПР микроэлектроники. Этапы большого пути. //Электроника.- 2006. №3.

167. Хуторной С. Система Excalibur средство разработки SoC-решений фирмы ALTERA. Часть 2. Процессор Nios.// Chip News.- 2001.- №8.

168. Мейн, Майкл, Савитч, Фолтер. Структуры данных и другие объекты в С++, 2-е изд.: Пер. с англ. М.: Издательский дом "Вильяме", 2002. - 832 е.: ил. -Парал. Тит. англ.

169. Послед Б.С. Borland С++ Builder 6. Разработка приложений баз данных. -СПб.: ООО "Диасофт", 2003 320 с.

170. Фаронов В.В. Шумаков П.В. Delphi 5. Руководство разработчика баз данных М.: "Нолидж", 2000. - 640., ил.

171. Артемов А.С. Программное обеспечение для перевода проектов ПЛИС из САПР Max+PlusII в базис БМК // Современная электроника. -2005. Вып.4

172. Мальцев. П.П., Гарбузов. Н.И., Шарапов. А.П., Кнышев. Д.А. Программируемые логические ИМС на КМОП структурах и их применение. -М.: Энергоатомиздат, 1998.

173. Madison J. HDL Chip Design. Smith, Douglas. AL: Doone Publications, 1996.

174. Соловьев B.B. Структурные модели конечных автоматов при их реализации на ПЛИС // Chip News.- 2002.- № 9. с. 4-14.

175. Попович А., Филатов А. Оценка производителей ПЛИС. Анализ системы качества. //Электроника.- 2004. №6.

176. Salcic Z., Smailagic A. Digital System design and prototyping using field programmable logic. Kluwer Academic, Boston, 1997. - 340 p.

177. Bursky D. High Density FPGA Family Delivers Megagate Capacity // Electronic Design. 1997. - pp. 67 - 70.

178. Мальцев П. П., Гарбузов Н. И., Шарапов А. П., Кнышев Д. А. Программируемые логические ИМС на КМОП-структурах и их применение. М.: Энергоатомиздат, 1998.

179. Казённое Г.Г. Структура, основные требования и принципы построения систем автоматизированного проектирования микроэлектронных приборов. -М.: Машиностроение, 1978.

180. Грушвицкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем микросхем программируемой логики.-СПб.:БХВ-Петербург,2002.-608с.: ил

181. Yang S. Logic synthesis and optimization benchmarks user guide. Version 3.0. Technical Report, Microelectronics Centre of North Carolina, 1991. 43 p.

182. Perkowski M, Chrzanowska Jeske M., Coppola A., Pierzchala E. An exact solution to the fitting problem in the application - specific state machine. - Journal of Circuits, System and Computers. - 1994. - Vol.4, No.2. - pp. 173 - 190.

183. Браммер 10.А. Цифровые устройства: Учеб. пособие для вузов / Ю.А. Браммер, И.Н. Пащук. М.: Высш.шк.,2004. - 229 е.: ил.

184. Хоровиц П.,Хилл У.Искусство схемотехника:В 3-х т.-М.:Мир,1993.-Т.2,3.

185. Бирюков С.А. Цифровые устройства на интегральных микросхемах. М.: Радио и связь, 1984. - 88 с. (Массовая радиобиблиотека; вып. 1074)

186. Хокинг Г. Цифровая электроника для начинающих. М.Мир, 1990.-232 с. •

187. Бойко В.И. Схемотехника электронных систем. Цифровые устройства. -СПб.: "БХВ Петербург", 2004. - 51 1 с.

188. Точчи,Рональд,Дж.,Уидмер,Нил.С.Цифровые системы. Теория и практика, 8-е издание.: Пер. с англ. М.: Издательский дом "Вильяме", 2004. - 1024 с.

189. Джонс М.Х.Электроника-практический курс.-М.: Постмаркет, 1999.- 528с.

190. Уэйкерли Дж. Проектирование цифровых устройств: В 2-х т. Пер с англ. -М.: Постмаркет, 2002. 544 с.

191. Новиков Ю.В. Основы цифровой схемотехники. М.: Мир, 2001. - 371 с.

192. Стешенко В. Б. Школа схемотехнического проектирования устройств обработки сигналов. // Компоненты и технологии. 2000. № 3-6.

193. Поречный В. Разработка цифровых устройств в MAX+PLUS II // Компьютеры+Программы. №5, 2001 г.

194. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства. СПб.: Политехника, 1996. - 878 с.

195. Партала О.Н. Цифровая электроника. СПб.:Наука и техника, 200.-208 с.

196. Прянишников В.А. Элекроника. СПб.: КОРОНА принт, 1998. - 400 с.

197. Шелестов И.П., Семёнов Б.Ю. Путеводитель в мир электроники. Книга !. М.: СОЛОН Пресс. - 2004. - 400 с.

198. Шелестов И.П., Семёнов Б.Ю. Путеводитель в мир электроники. Книга 2. -М.: СОЛОН Пресс. - 2004. - 352 с.

199. Стешенко В. Б., Губанов Д. А., Храпов В. 10., Шипулин С. Н. Перспективы реализации алгоритмов цифровой фильтрации на основе ПЛИС фирмы ALTERA // Chip News. 1997. - № 9-10, с. 26-33.

200. Поречный В. Применение ПЛИС в цифровой схемотехнике .// Компьютеры+Программы №2 2001.

201. Воробьёв Н.В.Цикл статей по цифровой электронике //CHIP NEWS/ 1997-2000.

202. Казеннов Г.Г. Основы проектирования интегральных схем и систем / Г.Г. Казеннов. М.: Бином. Лаборатория знаний, 2005. - 295с.

203. Soloviev V., Mazalewski J., Chyzy M. Computational methods synthesis on Programmable Logic Devices. // Proceedings of the 3 rd International Scientific Colloquim CAE TECHNIQUES, Poland, September 24 27,1997. - pp. 203 -210. •

204. Угрюмов E. П. Цифровая схемотехника. СПб.: БХВ -Санкт-Петербург, 2000.

205. Бибило П.Н. Кремниевая компиляция заказных СБИС. Минск: Ин-т техн. кибернетики АНБ, 1996. - 268 с.

206. Евстигнеев В., Дегтярев Е., Цыбин С., Быстрицкий А.-Импортозамещающая технология ПЛИС-БМК. Часть III. Оценка логической емкости программируемых логических ИС. //Компоненты и технологии. 2004. - Вып. №7.

207. Пресс-служба РАСУ, Kopp, АРМС-ТАСС. Задача создания отечественной элементной базы по прежнему остается нерешенной. //Chip News.- №4.

208. Маклауд. Д., Дамьян Ж. Программируемые логические ИС серьезный конкурент вентильных матриц на рынке специализированных ИС. -Электроника. - 1991.- №13. с-55-57.