Методика формирования моделей цифровых устройств в САПР ПЛИС тема диссертации и автореферата по ВАК РФ 05.13.12, кандидат технических наук Лобачев, Глеб Александрович

• Лобачев, Глеб Александрович
• кандидат технических наук
• 2004

Оглавление диссертации кандидат технических наук Лобачев, Глеб Александрович

СПИСОК ИСПОЛЬЗУЕМЫХ СОКРАЩЕНИЙ. л Введение.

1. Обзор состояния современной элементной базы и САПР ПЛИС.

1.1. Обзор элементной базы цифровых устройств.

1.1.1. Классификация цифровых интегральных микросхем.

1.1.2. Классификация логических микросхем программируемой логики.

1.1.3. Сравнение характеристик ПЛИС Xilinx и ALTERA.

1.1.4. Достоинства и недостатки ПЛИС.

1.2. Обзор современных систем автоматизированного проектирования цифровых устройств в базисе ПЛИС.

1.2.1. САПР фирмы ALTERA.

1.2.2. САПР фирмы Xilinx.

1.2.3. САПР фирмы Cadence.

1.2.4. САПР фирмы Mentor Graphics.

1.2.5. САПР фирмы Synopsys.

1.2.6. САПР фирмы Agilent Technologies.

1.2.7. Маршрут проектирования цифровых устройств в базисе ПЛИС.

1.2.8. Обзор методов получения описания устройства на уровне регистровых передач по его функциональной модели на системном уровне.

1.3. Цель и постановка задачи исследований.

1.4. Выводы.

• 2. Разработка лингвистического, информационного и программного обеспечения подсистемы САПР.

2.1. Методика получения модели устройства на уровне регистровых передач по его модели на системном уровне.

2.2. Лингвистическое обеспечение.

2.3. Информационное обеспечение.

2.3.1. Текстовое описание.

2.3.2. Список лексем.

2.3.3. Список компонентов.

2.3.4. Описание порта.

2.3.5. Описание параметра.

2.3.6. Описание внутреннего узла.

2.3.7. Описание точки подключения порта модуля.

2.3.8. Описание модуля.

2.3.9. Описание компонента.

2.4. Программное обеспечение.

2.4.1. Взаимосвязи модулей подсистемы САПР.

2.4.2. Алгоритм функционирования ядра подсистемы.

2.4.3. Алгоритмы, применяемые в библиотеках примитивов.

2.4.4. Библиотека аппаратно зависимых примитивов.

2.4.5. Библиотека аппаратно независимых примитивов.

2.4.6. Спецификации функций используемых в библиотеках примитивов.

2.4.7. Аппаратно зависимые примитивы.

2.4.8. Аппаратно независимые примитивы.

2.5. Выводы.

Исследование и внедрение подсистемы САПР цифровых устройств в базисе ПЛИС.

3.1. Выполнение тестовых мероприятий по проверке работоспособности разработанного программного обеспечения.

3.2. Сравнение с коммерческой системой САПР.

3.3. Внедрение разработанного программного обеспечения.

3.4. Выводы.

Введение диссертации (часть автореферата) на тему «Методика формирования моделей цифровых устройств в САПР ПЛИС»

В настоящее время рынок программируемых логических интегральных микросхем (ПЛИС) является одним из наиболее динамично развивающихся. ПЛИС применяются в следующих приложениях:

• аппаратные макеты цифровых устройств;

• в случае мало серийного производства (сокращение сроков выхода на рынок по сравнению с применением заказных и полузаказных интегральных микросхем);

• появление новой технологии в системах связи - программно определяемое радио;

• появление новых классов устройств - реконфигурируемых вычислителей и т.д.

На современном уровне развития ПЛИС проектирование цифровых устройств в данном базисе трудно себе представить без применения средств САПР. При этом как САПР ПЛИС, так и любые другие САПР имеют ряд особенностей, выделяющие их из ряда прочих программных продуктов[14]:

• объем систем проектирования (миллионы строк исходного кода на языках высокого уровня);

• наукоемкость программных продуктов. Предметными областями САПР, как правило, являются интенсивно развивающиеся отрасли науки и техники. При этом программное обеспечение выступает как инструмент исследования предметной области;

• длительность сроков разработки программного обеспечения. Сроки разработки, эксплуатации и модернизации отдельных продуктов составляют десятки лет.

При этом надо отметить - программное обеспечение, применяемое при разработке цифровых устройств, быстро морально устаревает вследствие высоких темпов развития элементной базы, результатом чего является необходимость его модернизации. Данное утверждение полностью правомерно и по отношению к САПР ПЛИС. Так, на данный момент, в современных коммерческих САПР ПЛИС хорошо отработаны методы получения конфигурации ПЛИС по моделям устройств на уровне регистровых передач. Однако современные устройства ПЛИС обладают такой логической емкостью, что позволяют проектировать целые системы на одном кристалле, и соответственно для проектирования систем необходимо применять средства проектирования на системном уровне. В настоящее время нет однозначной, удовлетворяющей всех разработчиков аппаратуры методологии получения конфигурации ПЛИС по функциональной модели устройства на системном уровне.

Наиболее популярным подходом по решению данной проблемы является применение технологии IP-ядер (Intellectual property - Cores). IP-ядра - это готовые компоненты, позволяющие легко включать их в собственный проект для создания более сложной системы. У данного подхода есть один существенный недостаток - привязанность IP-ядер к элементному базису. Каждое IP-ядро оптимизировано под конкретную серию микросхем конкретного производителя, что существенно ухудшает возможность переноса уже созданных устройств из одного элементного базиса в другой[33,90].

Закрытость архитектур коммерческих САПР делает невозможным добавление собственных функциональных моделей устройств на системном уровне для получения на их основе моделей устройства на уровне регистровых передач.

Другой популярный подход, позволяющий осуществить переход от функциональной модели на системном уровне к модели устройства на уровне регистровых передач — применение языков описания аппаратуры на системном уровне (SLDLs, system-level design languages). К таким языкам относятся SystemC, Handel-C, Open Vera. Основным недостатком данного подхода 8 является ограниченность групп алгоритмов, которые возможно применять для осуществления данного перехода, следствием чего является снижение качества получаемого решения (по сравнению с технологией IP-ядер). Однако его несомненным плюсом является независимость от аппаратного базиса, в котором будет реализовано устройство. [77]

Таким образом, с одной стороны, при применении технологии IP-ядер разработчик аппаратуры получает качественное решение, но жестко привязанное к аппаратному базису, в котором реализуется устройство. С другой стороны, при применении языков описания аппаратуры на системном уровне реализация устройства является аппаратно независимой, но при этом теряется качество получаемого решения (в сравнении с технологией IP-ядер). Из выше сказанного следует, что в настоящее время актуальным является решение задачи автоматизации перехода от функциональной модели устройства на системном уровне к его модели на уровне регистровых передач и создание подсистемы САПР, открытой по отношению к модернизации и расширению, позволяющей решать данную задачу.

Целью работы является исследование и развитие методов автоматизированного формирования моделей цифровых устройств на уровне регистровых передач по их функциональным моделям на системном уровне и разработка на их основе пакета прикладных программ, предназначенного для решения данной задачи. Для достижения данной цели в работе ставятся и решаются следующие задачи:

1. Исследование современного процесса проектирования в САПР ПЛИС и элементного базиса ПЛИС, выявление наиболее перспективных классов устройств.

2. Исследование методик перехода от функциональных моделей на системном уровне к моделям на уровне регистровых передач, применяемых в современных системах САПР.

3. Разработка методики получения модели устройства на уровне регистровых передач по ее функциональной модели на системном уровне в рамках подхода, основанного на представлении устройства в виде иерархии аппаратно зависимых и аппаратно независимых примитивов.

4. Разработка лингвистического, информационного и программного обеспечения подсистемы САПР.

5. Разработка методики построения моделей аппаратно зависимых и аппаратно независимых примитивов.

Научная новизна работы. Новые научные результаты, полученные в работе, состоят в следующем:

1. Предложена методика перехода от описания устройства в виде функциональной модели на системном уровне к ее описанию на уровне регистровых передач.

2. Разработаны специализированные структуры данных, позволяющие получить аппаратно независимую иерархическую модель устройства.

3. Разработаны алгоритмы, позволяющие получать описание устройства на языке описания аппаратуры на основании его аппаратно независимой иерархической модели.

4. Разработана методика построения моделей аппаратно зависимых и аппаратно независимых примитивов.

Практическая ценность. Разработанные методики и алгоритмы нашли применение в разработанной подсистеме САПР ПЛИС, а также могут быть использованы при разработке программного обеспечения САПР цифровых устройств. Открытость архитектуры подсистемы и возможность ее взаимодействия с другими САПР ПЛИС позволяют включать новые модули, а также разрабатывать собственные, ориентированные на решение задач пользователя.

Разработанное лингвистическое, информационное и программное обеспечение позволяет сократить временные и материальные затраты при проектировании цифровых устройств.

Имеется возможность переноса данной методологии на другие технологии изготовления цифровых микросхем - такие, как полузаказные ИС.

Реализация и внедрение результатов работы.

Работа по теме диссертации проводилась на кафедре ВТ ВлГУ в Центре микроэлектронного проектирования и обучения в рамках х/д НИР № 2757/02, 2783/02, 2876/03, ОКР №2874/03. Полученные результаты исследований в виде методик и программного обеспечения внедрены в в/ч 35533, а также в учебный процесс кафедры ВТ ВлГУ.

Апробация работы.

Основные положения и результаты работы докладывались и обсуждались на следующих семинарах и конференциях:

Международная научно-техническая конференция «Актуальные проблемы электронного приборостроения» (Саратов, 2000);

Международная научно-техническая конференция «Современные информационные технологии» (Пенза, 2000); Международная научно-практическая конференция «Микропроцессорные аналоговые и цифровые системы: проектирование и схемотехника, теория и вопросы применения» (Новочеркасск, 2001);

Международная научно-техническая конференция «Новые методологии проектирования изделий микроэлектроники» «New design methodologies» (Владимир, 2002); V международная научно-техническая конференция «Перспективные технологии в средствах передачи информации» (Владимир 2003);

Международная научно-техническая конференция

Новые методологии проектирования изделий микроэлектроники»

New design methodologies», (Владимир, 2003 г);

4th Electronic Circuits and Systems Conference «Microelectronic and

Microsystems Design» (Bratislava 2003);

International Scientific Conference «Informatics, Mathematical Modelling and Design in the Technics, Controlling and Education» (Vladimir, 2004); НТК профессорско-преподавательского состава ВлГУ (2001 -2003г); Научно-практические семинары Центра микроэлектронного проектирования и обучения ВлГУ (2001 - 2003 г).

На защиту выносятся:

1. Методика перехода от описания устройства в виде функциональной модели на системном уровне к описанию на уровне регистровых передач.

2. Алгоритмы, позволяющие получать описание устройства на языке описания аппаратуры на основании его аппаратно независимой иерархической модели.

3. Методика построения моделей аппаратно зависимых и аппаратно независимых примитивов.

4. Лингвистическое, информационное и программное обеспечение разработанной подсистемы.

5. Результаты применения данной подсистемы для построения цифровых многоканальных квадратурных разделителей

Публикации по работе. По теме диссертации опубликовано 14 печатных работ, из них одна - в материалах Европейской конференции. При этом проводился конкурс работ молодых ученых, данная работа была отмечена вторым местом. Три статьи напечатаны в сборниках научных трудов и десять тезисов докладов в трудах Международных и Российских научно-технических конференций.

Структура работы. Диссертация состоит из введения, трех глав, заключения, списка литературы и приложений. Общий объем диссертации -164 страницы, в том числе - 131 страница основного текста, 10 страниц списка литературы (98 наименований). Диссертация содержит 55 рисунков и 10 таблиц.

Заключение диссертации по теме «Системы автоматизации проектирования (по отраслям)», Лобачев, Глеб Александрович

3.4. Выводы

В третьей главе были описаны тестовые мероприятия, проведенные для подтверждения работоспособности разработанной подсистемы, а также рассмотрен пример построения реального устройства, на котором апробировались предложенные методики. Применение разработанной подсистемы САПР позволяет в десятки раз сократить время, затрачиваемое на проектирование выше описанных классов устройств (по сравнению с ручным проектированием). В случае необходимости переноса многоканального квадратурного разделителя в другой элементный базис понадобится только лишь доработать библиотеки аппаратно зависимых примитивов специфичных для нового элементного базиса (в нашем случае четыре). Данный пример показал работоспособность и эффективность разработанных методик, алгоритмов, информационного и программного обеспечения подсистемы САПР.

Применение разработанной методики позволяет ускорить процесс переноса устройств из одного элементного базиса в другой (в сравнении с существующими методами, применяемыми в современных коммерческих системах САПР), при этом сохраняется качество получаемого решения.

Заключение

Проведенное исследование в области методов и средств проектирования цифровых устройств показало необходимость развития средств САПР высокоуровневого проектирования цифровых устройств. Это связано с высокими темпами развития современной цифровой аппаратуры, появлением новых подходов к проектированию цифровых устройств: реконфигурируемые устройства, системы на кристалле и т.д. Необходимость упора именно на высокоуровневое проектирование объясняется повышенной сложностью современных цифровых устройств (исчисляется миллионами логических вентилей), что делает практически невозможным моделирование поведения всего устройства даже на уровне регистровых передач.

На данный момент в современных системах САПР имеется достаточное количество хорошо отработанных методов проектирования и верификации цифровых устройств на системном уровне. Также хорошо развиты методы получения конфигурации устройства по его модели на уровне регистровых передач. Однако до сих пор нет универсальных и хорошо отработанных методологий получения моделей устройства на уровне регистровых передач по его моделям на системном уровне. Особенно, если необходимо обеспечить качественную и быструю смену аппаратного базиса, в котором реализуется устройство. Основными задачами, решенными в процессе выполнения работы, были: развитие методов перехода от функциональной модели устройства на системном уровне к его модели на уровне регистровых передач, основанных на представлении устройства в виде иерархии аппаратно зависимых и аппаратно независимых примитивов, и разработка пакета прикладных программ, являющегося подсистемой САПР, предназначенной для реализации данного подхода.

В диссертационной работе были получены следующие основные результаты:

Проведено исследование состояния в области современных САПР цифровых устройств, в ходе которого была установлена недостаточная проработанность методов перехода от представления устройства в виде модели на системном уровне к его модели на уровне регистровых передач. Также в силу постоянного развития современной элементной базы создаваемые САПР должны обладать гибкостью и открытостью, что нельзя сказать о большинстве современных коммерческих САПР. Проведен обзор современной элементной базы ПЛИС, в ходе которого были выявлены классы микросхем наиболее перспективных для применения в современных устройствах.

Реализована подсистема САПР, позволяющая автоматизировать переход от представления устройства в виде функциональной модели на системном уровне к его модели на уровне регистровых передач. Данная подсистема основана на открытой архитектуре и представляет собой совокупность программных модулей, написанных на языке С++, что позволяет достичь легкой переносимости данной подсистемы между различными платформами.

Предложена и реализована методика перехода от описания устройства в виде функциональной модели на системном уровне к ее описанию на уровне регистровых передач. Для чего разработано лингвистическое обеспечение подсистемы САПР, предназначенное для применения данной методики.

Разработаны алгоритмы, объединенные в ядро подсистемы САПР, позволяющие реализовать иерархические устройства, независимые от выбора аппаратного базиса.

Разработано и внедрено информационное обеспечение подсистемы САПР, позволяющее получать аппаратно независимую модель устройства.

Разработана обобщенная методика создания моделей аппаратно зависимых и аппаратно независимых примитивов, а также выработаны рекомендации, позволяющие сократить количество ошибок, возникающих в процессе создания примитивов, что в сумме ускоряет процесс их разработки.

Приведено исследование предложенных методик и программного обеспечения на примерах, применявшихся на практике устройств, для которых предлагаемая подсистема САПР формирует VHDL описание на уровне регистровых передач по описанию данных устройств в виде функциональных моделей на системном уровне. Это существенно уменьшает время, затрачиваемое на разработку данных устройств.

Список литературы диссертационного исследования кандидат технических наук Лобачев, Глеб Александрович, 2004 год

1. Xilinx пренебрегла корпорацией ЮМ // Computerworld, №28 2003.

2. Автоматизация проектирования цифровых устройств/ Баранов С.И., Майоров С.А., Сахаров Ю.П. Селютин В.А. Л.: Судостроение, 1979,261с.

3. Автоматизация схемотехнического проектирования: Учеб. пособие для вузов/В. Н. Ильин, В. Т. Фролкин, А.И. Бутко и др.,: Под ред. В. Н. Ильина. М.: Радио и связь, 1987. - 368с.: ил.

4. Архангельский А.Я. С++ Builder 6. Справочное пособие. Книга 1. Язык С++. М.: ЗАО Бином-Пресс, 2002. - 544 с.

5. Архангельский А.Я. С++ Builder 6. Справочное пособие. Книга 2. Классы и компоненты. М.: ЗАО Бином-Пресс, 2002. - 528 с.

6. Архангельский А.Я. Программирование в С++ Builder 6. М.: ЗАО «Издательство БИНОМ», 2003. - 1152 е.: илл.

7. Барский А.Б. Параллельные процессы в вычислительных системах. Планирование и организация. М.: Радио и связь, 1990. - 256 с.

8. Блау Д. К 90 нм готовы // Computerworld, №5 2003.

9. Воеводин В.В., Воеводин Вл. В. Параллельные вычисления. СПб.: БХВ-Петербург, 2002. - 608 с.

10. Галичев Е.В., Морозов М.А Реализация контролера шины pci в базисе плис Virtex-E фирмы Xilinx Всероссийская НТК «Реконфигурируемые электронные средства в системах обработки информации», Владимир, 2002.- С. 13-15

11. Гольденберг Л. М. и др. Цифровая обработка сигналов: Учеб. пособие для вузов. 2 изд., перераб. и доп. — М.: Радио и связь, 1990.

12. Дж. Ф. Уэйкерли Проектирование цифровых устройств. В 2 томах М.: Постмаркет, 2002.

13. Дискретная математика для программистов / Ф.А. Новиков. СПб.: Питер, 2002. - 304 с.

14. Долинин А.Г. Развитие программного и математического обеспечения САПР нелинейных аналоговых устройств. Канд. диссертация. -Владимир, ВлГТУ, 1996, - 200 с.

15. Интегрированная среда разработки для ПЛИС от Xilinx и Wind River // http://www.osp.ru/news/2000/12/04 05.htm

16. Калыгина JI.A., Лобачев Г.А. Реализация цифрового демодулятора FM сигналов в базисе ПЛИС фирмы Xilinx, Сборник научных статей -Ташкент: НПО «Кибернетика» АН РУз, 2002 г.

17. Калыгина Л.А., Лобачев Г.А. Реализация цифрового демодулятора FM сигналов в базисе ПЛИС фирмы Xilinx, Данные информация и их обработка: Сборник научных статей/Под ред. С.С. Садыкова, Д.Е. Андрианова М.: Горячая линия - Телеком, 2002. - С. 219 - 224.

18. Комолов Д.А. Мяльк Р.А. Зобенко А.А. Филиппов А.С. Системы автоматизированного проектирования фирмы Altera MAX+plus II и Quartus II. Краткое описание и самоучитель М: Радиософт, 2002.

19. Корнеев В.В., Параллельные вычислительные системы. М.: «Нолидж», 1999.-320 с.

20. Корячко, В.М. Курейчик, И.П. Норенков. Теоретические основы САПР: Учебник для вузов. М.: Энергоатоимздат, 1987. - 400 с.

21. Куликов К.В. Выбор многократно используемых ядер при проектировании систем на одном кристалле // Новые методологии проектирования изделий микроэлектроники материалы международной научно-технической конференции. Владимир: Владим. гос. ун-т, 2003.

22. Куликов К.В. Создание многократно используемых блоков для проектирования систем на одном кристалле // Новые методологии проектирования изделий микроэлектроники материалы международной научно-технической конференции. Владимир: Владим. гос. ун-т, 2002.

23. Ланцов В.Н. Проектирование ПЛИС на VHDL. Владимир, ВлГУ, 2000, 121с.

24. Лобачев Г.А. Сравнение характеристик ПЛИС Xilinx и ALTERA, Международная научно-техническая Конференция «Новые методологии проектирования изделий микроэлектроники» «New design methodologies». -Владимир, 2003 г.

25. Лобачев Г.А., Плотников П.В. Архитектура подсистемы САПР устройств обработки сигналов, Международная научно-техническая Конференция «Новые методологии проектирования изделий микроэлектроники» «New design methodologies». Владимир, 2003.

26. Лобачев Г.А., Плотников П.В. Подсистема САПР устройств обработки сигналов, Обработка информации: методы и системы /Под ред. С.С. Садыкова, 2003 188 -194с.31 .Лоусон С. Микросхемы FPGA с ядром PowerPC // Computerworld, №32 2000.

27. Морозов М.А., Миронов Н. Реализация синтезатора частоты в базисе ПЛИС. // Материалы Всероссийской НТК "Новые методологии проектирования изделий микроэлектроники": НМП-2002 / ВлГУ -Владимир, 2002.

28. Мосин С.Г. Развитие математического и программного обеспечения подсистемы тестирования для САПР аналоговых и смешанных интегральных схем. Канд. диссертация. - Владимир, ВлГУ, 2000, - 175 с.

29. Норенков И.П., Маничев В.Б. Системы автоматизированного проектирования электронной и вычислительной аппаратуры: Учаб. Пособие для вузов. М.: Высш. Школа, 1983. - 272 е., ил.

30. Оппенгейм А. В., Шафер Р. В. Цифровая обработка сигналов: Пер. с англ./Под ред. С. Я. Шаца. М.: Связь, 1979.

31. Поречный В. Использование САПР «МАХ+plus II» для разработки цифровых устройств на ПЛИС фирмы «Альтера» // http ://www.epos.kiev.ua/pubs/cs/mp22 .htm

32. Привалов А.А., Руфитский М.В. Особенности проектирования РЭС с примененинем ПЛИС // Перспективные технологии в средствах передачи информации

33. Рабинер Д., Гоулд Б. Теория и применение цифровой обработки сигналов: Перевод с англ./Подред. Ю. Н. Александрова. М.: Мир, 1978.

34. Разработка САПР. В 10 кн. Кн. 2. Системотехнические задачи создания САПР: Практ. пособие/ А.Н. Данчул, Л .Я. Полуян; Под ред. А.В. Петрова-М.: Высш. шк., 1990 144 с.

35. Разработка трансляторов. Общие принципы организации синтаксического разбора. // http://www.soflcraft.ru/translat/lect/t06-01.shtml

36. Разработка трансляторов. Организация лексического анализа. // http://www.softcrafl.ru/translat/lect/t04-01 .shtml.

37. Разработка трансляторов. Основы теории языков и формальных грамматик. // http://www.softcraft.ru/translat/lect/t02-02.shtml

38. Самая большая ПЛИС // http://www.osp.ru/cw/2002/31/00019.htm

39. Самофалов К.Г., Луцкий Г.М. Основы теории многоуровневых конвейерных вычислительных систем. М: Радио и связь, 1989. - 272 с.

40. Стешенко В. Шипулин С. Храпов В. Тенденции и перспективы развития ПЛИС и их применение при проектировании аппаратуры ЦОС // Компоненты и технологии, №8, 2000.

41. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 1. Алгоритмы, элементная база, способы реализации // Компоненты и технологии, №3,2000.

42. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 2. Некоторые полезные мелочи, о которых почти никто никогда не пишет, опасаясь прослыть любителем банальных фактов // Компоненты и технологии, №4, 2000.

43. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 3. Интерфейсы передачи данных и сопряжение устройств // Компоненты и технологии, №5, 2000.

44. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 4. Уровни, логика и быстродействие // Компоненты и технологии, №6, 2000.

45. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 5. Стандарты, уровни, сопряжение// Компоненты и технологии, №7, 2000.

46. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 6. Реализация вычислительных устройств на ПЛИС // Компоненты и технологии, №8, 2000.

47. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 7. Реализация вычислительных устройств на ПЛИС // Компоненты и технологии, №1,2001.

48. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 8. Средства визуальной разработки цифровых автоматов // Компоненты и технологии, №2, 2001.

49. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 9. Языки описания аппаратуры: синтаксис и особенности применения // Компоненты и технологии, №3, 2001.

50. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 10. Языки описания аппаратуры: синтаксис и особенности применения // Компоненты и технологии, №4, 2001.

51. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 11. Языки описания аппаратуры: синтезируемое подмножество VHDL // Компоненты и технологии, №5, 2001.

52. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 12. Языки описания аппаратуры. Язык описания аппаратуры Verilog HDL // Компоненты и технологии, №6, 2001.

53. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 13. Языки описания аппаратуры. Язык описания аппаратуры Verilog HDL // Компоненты и технологии, №7, 2001.

54. Стешенко В. Школа схемотехнического проектирования устройств обработки сигналов. Занятие 14. Программируемые аналоговые интегральные схемы// Компоненты и технологии, №1, 2002.

55. Тема 2. Основы теории языков и формальных грамматик. Способы записи синтаксиса языка // http://www.softcraft.ru/translat/lect/t02-04.shtml

56. Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ-Петербург, 2000. -528 с.

57. Фундаментальные алгоритмы на С++. Алгоритмы на графах: Пер. с англ./Роберт Седжавик. СПб:000 «ДиаСофтЮП», 2002. - 496 с.

58. Цифровая обработка сигналов / А.Б. Сергиенко СПб.: Питер, 2002. - 608 е.: ил.

59. Шипулин С. Губанов Д. Стешенко В. Храпов В. ПЛИС элементная база систем управления и обработки сигналов XXI века // Электронные компоненты, №1 2001.

60. Agilent EEsof EDA. Advanced Design System overview. Online. // http://www.tmo.hp.com/tmo/hpeesof/prod-ucts/ ads/adsoview.html

61. Altera Corporation, Data Book, 2003

62. Altera Optimizes Leading-Edge IP Cores for Stratix FPGAs // http://nit.gsu.unibel.by/resources/Journals/dacafe/200208/41476.htm

63. C. Wolinski, M. Gokhale, K. Mc Cabe: A Reconfigurable Computing Fabric, ERSA'02 the International Conference on Reconfigurable Systems and Algorithms, Las Vegas, Nevada, USA, June 24,2002.

64. Cadence Design Systems. Affirma Analog Artist circuit design environment. // http://www.cadence.com/tech-nology/custom/products/analog\artist.html

65. Cadence Signal Processing Worksystem. // http://www.xilinx.com/dsp/cadence/

66. Chimin Tsai Floating point Raundoff Noises of First- and Second-Order Sections in Parallel Form Digital Filters // CAS II: Analog and digital signal processing Volume: 44, Number: 9, Year: 2003. Page(s): 774

67. Clare, Computing In Reconfigurable Logic // New Design Methods for Reconfigurable Hardware, Celoxica. Aug., 2002.

68. Clare, Handel-C for Hardware Design // New Design Methods for Reconfigurable Hardware, Celoxica. Aug., 2002.

69. CoCentric SystemC Compiler. // http://www.synopsys.com/products/cocentricsystemC/cocentricsystemCds.html

70. CoCentric™ System Studio ARM Processor Developer Kits. // http://www.synopsys.am/products/cocentricstudio/cocentricstudiopdkA4.pdf

71. David Maliniak, Design Languages Vie For System-Level Dominance // New Design Methods for Reconfigurable Hardware, Celoxica. Oct., 2001.

72. Evgeny Galichev Universal Compact Low-Power Protoboard with Reconfigurable Architecture for Digital Signal Processing, Microelectronic and Microsystems Design REASON Student Contest 4th Electronic Circuits and Systems Conference 2003.

73. IEEE Std 1076-1993 "IEEE Standard VHDL Language Reference Manual"

74. Krista M. Marks Designing high-performance memories and multipliers // Xcell journal summer 2001. Page(s):45-47.

75. Lee Hansen Using Xilinx ISE software for hight-density design // Xcell journal summer 2001. Page(s): 39-42.

76. Lobachev G.A., Plotnikiv P.V. Computer-Aided Design Subsystem of Multichannel Quadrature Delimiters on XILINX FPGA, Microelectronic and

77. Microsystems Design REASON Student Contest 4th Electronic Circuits and Systems Conference 2003.

78. Мак, W.-K. I/O Placement for FPGAs With Multiple I/O Standards // IEEE Transactions on, Computer-Aided Design of Integrated Circuits and Systems Volume: 23, Issue: 2, Year: Feb. 2004. Page(s): 315-321

79. MAX+PLUS II Development Tools. // http://www.altera.com/literature/lit-mp2.jsp

80. Method of might reliability system synthesis using VHDL // 1st IEEE International conference on circuits and systems for communications. Saint-Petersburg 2002. Page(s):134 137

81. Muhammad, K.; Roy, K. A graph theoretic approach for synthesizing very low-complexity high-speed digital filters // IEEE Transactions on, Computer-Aided Design of Integrated Circuits and Systems Volume: 21, Issue: 2, Year: Feb 2002. Page(s): 204-216

82. N. Sankarayya, K. Roy, D.Bhattacharya Algorithms for Low Power and High Speed FIR Filter Realization Using Differential Coafficients // CAS II:Analog and digital signal processing Volume: 44, Number: 6, Year: 2003. Page(s): 488

83. P. Plotnikov, G. Lobachev, Comparison XILINX and ALTERA FPGAs // in Proceedings of International Scientific Conference Informatics, Mathematical Modelling and Design in the Technics, Controlling and Education (IMMD'2004), Vladimir, 2004. p. 137 139.

84. Рак К. Chan: Digital System Design Using Field Programmable Gate Arrays : Prentice Hall, 1994

85. Quartus II Development Software. // http://www.altera.com/literature/lit-qts.jsp

86. R. Hoftnan Design and rapid prototyping of communication systems // Information and communication technologies: chances and challenges Vladimir 2003. Page(s):25-33.

87. Rob A. Rutenbar (When) Will FPGA Kille ASICs - 38th Design Automation Conference, Las Vegas, Nevada, USA, June 18-22, 2001

88. Software Manuals and documentation for ISE/Foundation 5.H. Available: http://www.xilinx.com/support/swmanuals/xilinx5/index.htm

89. Stratix GX FPGA Family// http://www.altera.com/literature/ds/dssgx.pdf

90. The Programmable Logic Data Book. Xilinx, Inc., 2003

91. Virtex-II Pro™ Platform FPGAs: Introduction and Overview // , http://direct.xilinx.com/bvdocs/publications/ds083 .pdf

92. Y.Takei, K.Nagato, T.Yoshikawa, X. Zhang Derivative-controlled design of linear-phase FIR filters via Waveform Moments // IEEE Transactions on, Signal Processinc Volume: 51, Namber: 10, Year: October 2003