Метод, алгоритм и специализированное устройство параллельной обработки символьной информации тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат технических наук Зерин, Иван Сергеевич

• Зерин, Иван Сергеевич
• кандидат технических наук
• 2012

Оглавление диссертации кандидат технических наук Зерин, Иван Сергеевич

СОДЕРЖАНИЕ

Введение

ГЛАВА 1. АНАЛИЗ СУЩЕСТВУЮЩИХ АППАРАТНЫХ АРХИТЕКТУР И ПРОГРАММНЫХ СРЕДСТВ ДЛЯ ОБРАБОТКИ СИМВОЛЬНОЙ ИНФОРМАЦИИ

1Л. Обработка символьной информации и быстрые символьные

вычисления

1.2. Аппаратные архитектуры для высокопроизводительных вычислений. Анализ их ограничений

1.2.1. CISC и RISC-архитектуры

1.2.2. Суперскалярные и VLIW-процессоры

1.2.3. Архитектуры с общей и распределенной памятью

1.2.4. Символьные процессоры и архитектуры

1.2.5. Программируемые логические интегральные схемы

1.2.6. Процессоры логического вывода

1.3. Ассоциативно параллельные процессоры

1.4. Анализ программных средств для символьных вычислений

1.5. Сущность предлагаемого подхода

1.6. Выводы по главе

ГЛАВА 2. РАЗРАБОТКА МЕТОДА РАЗРЕШЕНИЯ

КОНФЛИКТОВ Г?И МНОЖЕСТВЕННЫХ ПЕРЕСЕЧЕНИЯХ ОБРАЗЦА И МОДИФИКАТОРА ПРОДУКЦИИ. ОБОСНОВАНИЕ ЛОГИЧЕСКОГО УСЛОВИЯ РАССТАНОВКИ ПРИОРИТЕТОВ ПРОДУКЦИЙ

2.1. Конструктивные объекты. Отношения на словах

2.2. Алгоритмическая система А.А.Маркова

2.3. Индикатор пересечений образца и модификатора продукции

2.4. Безотступное выполнение операции замены

2.5. Множественные пересечения между образцом и

модификатором продукции

2.6. Конфликтные ситуации при срабатывании продукций с множественными пересечениями образца и модификатора

2.7. Расстановка приоритетов срабатывания продукций

2.8. Выводы по главе

ГЛАВА 3. РАЗРАБОТКА ТЕХНИЧЕСКИХ РЕШЕНИЙ И

СПЕЦИАЛИЗИРОВАННОГО УСТРОЙСТВА ПАРАЛЛЕЛЬНОЙ ЗАМЕНЫ СИМВОЛЬНОЙ ИНФОРМАЦИИ. СТРУКТУРНО-ФУНКЦИОНАЛЬНАЯ ОРГАНИЗАЦИЯ

СПЕЦИАЛИЗИРОВАННОГО УСТРОЙСТВА ЗАМЕНЫ

3.1. Требования и предложения для схемотехнических решений и функциональные узлы для модификации символьных данных (строк)

3.2. Схемотехническое решение и алгоритм для замены строк на

базе циклического условного сдвигателя

3.2.1. Разработка структурно-функциональной организации устройства

3.2.2. Разработка алгоритмов работы устройства и описание

его функционирования

3.3. Разработка специализированного устройства с однородной операционной частью для параллельной замены строк на

основе ассоциативной матрицы

3.3.1. Разработка метода реконфигурации для параллельной

замены строк на основе ассоциативной памяти

3.3.2. Разработка структурно-функциональной организации устройства замены

3.3.3. Разработка структурных схем основных блоков

устройства замены

3.3.4. Разработка алгоритмов работы устройства и описание

его функционирования

3.4. Расчет аппаратной сложности разработанных устройств

3.5. Выводы по главе

ГЛАВА 4. МОДЕЛИРОВАНИЕ РАБОТЫ УСТРОЙСТВА

ПАРАЛЛЕЛЬНОЙ ЗАМЕНЫ ВХОЖДЕНИЙ И РАЗРАБОТАННОГО МЕТОДА РАЗРЕШЕНИЯ КОНФЛИКТОВ

4.1. Синтез имитационной модели и моделирование работы

устройства замены с однородной операционной частью

4.1.1. Описание моделирующей среды

4.1.2. Синтез имитационной модели условного циклического сдвигателя

4.1.3. Синтез имитационной модели устройства замены с однородной операционной частью

4.1.4. Анализ характеристик синтезированных моделей

устройств

4.2. Программное моделирование работы разработанного метода разрешения конфликтных ситуаций

4.2.1. Описание программно-аппаратной среды

моделирования

4.2.2. Приложение для моделирования методов замены

4.2.3. Показатель скорости работы моделируемых методов

4.2.4. Экспериментальные исследования скорости работы моделируемых методов

4.3. Выводы по главе

ЗАКЛЮЧЕНИЕ

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

Введение диссертации (часть автореферата) на тему «Метод, алгоритм и специализированное устройство параллельной обработки символьной информации»

ВВЕДЕНИЕ

Актуальность.

Современный этап развития устройств вычислительной техники (ВТ) характеризуется организацией параллельных вычислений с использованием таких форм распараллеливания, которые свойственны естественному интеллекту в части применения базовой схемы принятия решений «условие—»действие» [5,11]. Особая система правил (продукционная система) как формализация данной схемы, а также аппаратно-программные средства, поддерживающие базовые продукционные операции составляют основу продукционной парадигмы вычислений, применяемой для параллельной обработки символьной информации (ОСИ) [4,5,55].

Тем не менее, системы продукций и основные продукционные операции в них (точный или приблизительный поиск по образцу, пересечение/объединение/дополнение фрагментов строк, модификация данных, реконфигурация структуры и др.) получили ограниченную аппаратную поддержку в современной ВТ. Они, как правило, реализуются программно, что приводит к неудовлетворительным временным характеристикам специализированных устройств при решении задач ОСИ [9]. Повышенное внимание к вопросу временной оценки задач ОСИ объясняется тем, что процессы символьных вычислений присутствуют в компьютерных системах распознавания образов, системах поддержки принятия решений, основанных на моделях обработки знаний, естественноязыковых системах, криптографических системах, информационно-поисковых системах и др [1,9-13,32,58,60]. В целом, задачи ОСИ по экспертным оценкам занимают до 80% от общего объема прикладных вычислительных задач в различной постановке [1]. Экстенсивный подход к решению задач ОСИ заключается в применении известных типов архитектур вычислительных устройств и систем обработки числовой информации, что составляет основное противоречие исследования, не позволяющее достигнуть необходимой производительности символьных вычислений.

Создание нетрадиционных архитектур устройств ОСИ, основанных на идеологии PIM-процессоров (Processor In Memory), является перспективным направлением развития высокопроизводительных средств ВТ и определяет разработку технических решений (узлы, блоки операционной части) и алгоритмов работы, структурно-функциональной организации для однородных вычислительных устройств ОСИ с реконфигурируемой операционной частью [14,40,46,47].

Теоретические и прикладные исследования продукционных систем (ПС) рассматривались в работах А.А. Маркова, Н.М. Нагорного, Н.А. Шанина, В.И. Городецкого, В.М. Довгаля, А. Ньюэлла, М. Саймона, Дж. Люгера, Э. Поста и других ученых. Тем не менее, свойственные задачам ОСИ вопросы и технические решения предсказания и разрешения конфликтов при параллельном применении продукционных правил нашли частичное отражение в трудах известных ученых, что определяет актуальность исследования.

Научно-техническая задача - поддержка параллельных вычислений на основе продукционных систем и специализированных устройств для реализации высокоскоростных символьных вычислений.

Объект исследования - вычислительные процессы и устройства обработки символьной информации.

Предмет исследования - методы, алгоритмы и схемотехнические решения безотступной модификации строковых данных с итерационными фрагментами на основе продукционной парадигмы вычислений.

Цель работы заключается в сокращении затрат времени на поддержку символьных вычислений продукционных систем путем разработки метода разрешения конфликтов, метода реконфигурации, алгоритма и схемотехнических решений блоков и узлов для специализированного устройства с однородной операционной частью обработки символьной информации.

Основные задачи диссертационного исследования:

1. Анализ основных направлений развития вычислительных устройств для организации параллельных вычислений. Анализ ограничений существующих методов и аппаратных решений для поддержки базовых продукционных операций.

2. Разработка метода разрешения конфликтов для безотступной модификации символьных данных. Обоснование логического условия расстановки приоритетов продукций.

3. Разработка метода реконфигурации и алгоритма для поддержки базовой операции - модификации строковых данных (операции замены).

4. Разработка структурно-функциональной организации специализированного устройства с однородной операционной частью модификации символьных данных, алгоритма работы устройства, а также схемотехнических решений основных блоков и узлов.

5. Экспериментальная проверка работоспособности технических решений устройства, оценка аппаратной и временной сложности созданного устройства.

Методы исследования основаны на теории проектирования ЭВМ, схемотехнике, аппарате продукционных систем, ассоциативной памяти, математической логике, а также теории алгоритмов и прикладного программирования.

Научная новизна и результаты, выносимые на защиту:

1. Создан метод разрешения конфликтных ситуаций, основанный на анализе множественных пересечений частей продукций, с последующей расстановкой приоритетов их срабатывания и позволяющий задать детерминированную схему срабатывания продукций.

2. Создан метод реконфигурации для параллельной замены строк, основанный на динамической реконфигурации структуры данных (.матрица - строка) и динамическом формировании маски для выделения рабочей

области матрицы и позволяющий корректно выполнять операцию замены при произвольных сочетаниях длин образца и модификатора продукции.

3. Разработана структурно-функциональная организация специализированного устройства параллельной замены с однородной операционной частью, содержащей двумерный массив ячеек с реконфигурируемыми связями, а также функциональную схему формирования двоичных векторов-масок строк, что позволяет корректно выполнять безотступную модификацию данных при произвольных сочетаниях длин образца и модификатора продукции.

4. Разработан алгоритм параллельной замены текущего вхождения, состоящий из четырех аппаратных шагов (замещение, раздвижка, вставка и корректирующее удаление символов), основанный на управляемой циклической реконфигурацией массива элементов из одномерного в двумерный вид и обратно при выполнении аппаратных шагов и позволяющий корректно выполнять операцию замены по безотступной технологии.

Практическая ценность работы состоит в следующем:

1. Разработанный алгоритм замены, основанный на динамической реконфигурации структуры данных, а так же на динамическом выделении рабочей области матрицы, позволяет выполнять базовую операцию символьной обработки по безотступной технологии, что сокращает время

выполнения задач ОСИ.

2. Проведена оценка аппаратной сложности разработанного устройства, содержащего ассоциативную матрицу ячеек с реконфигурируемыми связями, которая показала, что с точки зрения аппаратных затрат на отдельную ячейку матрицы рациональным соотношением длин образца и текста является соотношение 1:5. Данное соотношение позволяет выбирать рациональную по аппаратным затратам ширину операционной части (матрицы) с учетом длин обрабатываемых данных.

3. Проведены экспериментальные исследования скоростных характеристик разработанного устройства, которые показали, что разработанное устройство имеет преимущество в 4-5 раз по отношению к циклическому условному сдвигателю (аналогу) на задаче модификации данных с типовыми параметрами (практически значимые длины фрагмента текста, образца модификатора, варьируемая позиция вхождения), что позволяет определить сферы применения разработанного устройства для

решения различных задач ОСИ.

Реализация результатов работы. Результаты диссертационной работы внедрены в НИЦ (г.Курск) ФГУП «18 ЦНИИ» МО РФ, используются в учебном процессе Юго-Западного государственного университета в рамках дисциплины «Системы искусственного интеллекта» кафедры программное обеспечение вычислительной техники, а также нашли применение в Курском ОАО «Прибор» (г. Курск) при создании спецузлов бортовых систем управления.

Апробация работы. Основные научные результаты работы докладывались и обсуждались на IX Международной Научно-практической Конференции «Компьютерные технологии в науке, производстве, социальных и экономических процессах» (г.Новочеркасск, 2008), II Международной научно-практической конференции «Ценности и интересы современного общества» (г.Курск, 2008), VIII Международной конференции «Оптико-электронные приборы и устройства в системах распознавания образов, обработки изображения и символьной информации» (г.Курск, 2008), Всероссийской конференции с элементами научной школы для молодежи «Проведение научных исследований в области обработки, хранения, передачи и защиты информации» (г.Ульяновск, 2009), IX Международной конференции «Оптико-электронные приборы и устройства в системах распознавания образов, обработки изображения и символьной информации» (г.Курск, 2010), а также рассматривались на семинарах кафедры

вычислительной техники и программного обеспечения вычислительной техники Юго-Западного государственного университета в 2009-2012 гг.

Публикации по работе. По результатам выполненных разработок и исследований опубликованы 13 работ, в том числе 6 работ в рецензируемых научных журналах и изданиях, получено свидетельство о регистрации программы для ЭВМ №2008612281.

Структура и объем работы. Диссертация состоит из введения, четырех глав, заключения и двух приложений. Основное содержание диссертации изложено на 161 странице машинописного текста, содержит 28 рисунков, 15 таблиц и список литературы из 75 наименований.

Области возможного использования. Результаты диссертационной работы могут быть использованы при проектировании однородных устройств поддержки параллельных вычислений, а также аппаратных и/или программных акселераторов символьных вычислений.

Заключение диссертации по теме «Элементы и устройства вычислительной техники и систем управления», Зерин, Иван Сергеевич

4.3. ВЫВОДЫ ПО ГЛАВЕ

1. Моделирование в среде (ЗиаЛш разработанного устройства параллельной замены с однородной операционной частью и устройства аналога в виде условного циклического сдвигателя показало, что при длине текста в 20 символов и длине образца в 4 символа разработанной устройство с однородной операционной частью обладает аппаратной сложностью в 6,7 раза по сравнению с устройство аналогом.

2. Результаты моделирования работы имитационной модели разработанного устройства с однородной операционной частью для длины образца равной 4 символам и длины текста равной 20 символам показали, что устройство выдает результат в 4,5 раза быстрее, чем устройство аналог.

3. В результате программного моделирования безвозвратного метода замены с учетом разработанного метода разрешения конфликтных ситуаций установлено, что данный метод инвариантен к числу образцов в тексте и к их расположению в пространстве строки, что открывает принципиальные возможности для вариантов инновационных схемотехнических решений для приоритетных отраслей производства и науки: технические средства защиты информации, телекоммуникационные системы, виртуальные тренажеры и др.

4. В результате сравнительного анализа скорости работы безвозвратного и возвратного ' методов замены установлено, что безвозвратный метод имеет преимущество на порядок и более (3,6-27,3 раз), что объясняется инвариантностью позиции модификации данных и аппаратной поддержкой всех элементарных микроопераций в рамках вычислительного цикла работы устройства.

ЗАКЛЮЧЕНИЕ

В работе достигнута поставленная цель, заключающаяся в разработке метода разрешения конфликтов, метода реконфигурации, алгоритма и схемотехнических решений блоков и узлов для специализированного однородного реконфигурируемого устройства обработки символьной информации и решена научно-техническая задача поддержки параллельных вычислений на основе продукционных систем и специализированных устройств для реализации высокоскоростных символьных вычислений.

1. Создан метод разрешения конфликтных ситуаций для безотступной реализации операции замены в продукционной парадигме символьных вычислений. Метод основан на анализе множественных пересечений частей продукций, с последующей расстановкой приоритетов их срабатывания, что позволяет задать детерминированную схему срабатывания продукций.

2. Разработан метод реконфигурации для параллельной замены строк, основанный на матричном представлении обрабатываемой строки, а так же на динамической реконфигурации структуры данных и динамическом формировании маски для выделения рабочей области матрицы, что позволяет выполнять операцию замены всех вхождений за один направленный просмотр для практически значимых соотношений длин строк.

3. Разработана структурно-функциональная организация специализированного устройства с однородной операционной частью для параллельной замены, новизной которой является возможность динамического формирования маски и выделения, с ее помощью рабочей области матрицы для выполнения шагов замещения, раздвижки, вставки и корректирующего удаления символов, а так же разработаны схемотехнические решения основных блоков и узлов специализированного устройства.

4. Разработан алгоритм работы устройства с однородной операционной частью, реализующий метод реконфигурации для параллельной замены строк, отличающийся применением безвозвратной параллельной технологии замены по столбцам ассоциативной матрицы, а так же возможностью выполнения замены для практически значимых соотношениях длин строк, что открывает пути эффективного применения устройства в качестве символьного спецпроцессора-акселератора.

5. Проведенные экспериментальные исследования скоростных характеристик разработанного устройства на ПЛИС Stratix III EP3SE50F484C2 в среде Quartus II, показали, что однородное устройство для практически значимых ситуаций имеет скоростное преимущество в 4-5 раз по отношению к известному циклическому условному сдвигателю. Оценка аппаратной сложности разработанного однородного устройства позволила получить рациональное, с точки зрения аппаратных затрат на отдельную ячейку матрицы, соотношение длин образца и текста, которое составило 1:5. Оценка временной сложности методов замены показала, что при длине строки в 1000 символов и 5 вхождениях соотношение скоростных характеристик возвратного метода и разработанного акселерационного метода составляет 4,5, при увеличении числа вхождений до 20 соотношение увеличивается до 12,4.

Список литературы диссертационного исследования кандидат технических наук Зерин, Иван Сергеевич, 2012 год

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Ва, Б.У. ЭВМ для обработки символьной информации / Б.У Ва, М.Б Лоурай., Ли Гоцзе // ТИИЭР. - 1989. - Т.11, N 4. - С. 5-40.

2. Эйсымонт, Л. DARPA UHPC — дорога к экзафлопсам / Л. Эйсымонт // Открытые системы. — 2010. № 09. —М.: Издательство «Открытые системы», 2010.

3. Горбунов, В. Экзафлопсный барьер: проблемы и решения / В. Горьунов, Л. Эйсымонт // Открытые системы. — 2010. № 05. — М.: Издательство «Открытые системы», 2010.

4. Титенко, Е.А. Продукционная система для реализации параллельных символьных вычислений / Е.А. Титенко, В.М. Довгаль // Системы управления и информационные технологии. - 2006. - № 1 (23) - С. 185-187.

5. Титенко, Е.А. Структурно-лингвистический подход определения продукционных исчислительных систем для задания недетерминированных вычислительных процессов /

E.А. Титенко, М.В. Шиленков //Инфокоммуникационные системы. - 2009 - №3. - С.77-80.

6. Евсюков, B.C. Архитектуры и аппаратные решения обработки символьной информации / B.C. Евсюков, Е.А. Титенко // Инфокоммуникационные системы. - 2009 - №3. - С.77-80.

7. Довгаль, В.М. Стратегии быстрых символьных вычислений для исчислительной системы продукций / В.М. Довгаль, B.C. Титов, Е.А. Титенко // Известия ВУЗОВ. Приборостроение. - 2008,- №2. - С.44-48.

8. Довгаль, В.М. Методы модификации формальных систем обработки символьной информации / В.М. Довгаль. - Курск: Кур'скГТУ, 1996. - 114 с.

9. Титенко, Е.А. Общие свойства и характеристики задач и процессов обработки символьной / Е.А. Титенко, B.C. Евсюков // Инфокоммуникационные системы. - 2009 -№3. - С.77-80.

10. Von Neumann, J. Collected Works / J. von Neumann. - New York, Oxford, London, Paris: Pergamon Press, 1961-1963.-Y. 1-6.

11. Довгаль, В.М. Быстрые символьные вычисления: Акселерация работы формул подстановок // Изв. Вузов. Сер Приборостроение. 2005. Т. 48. №2. С. 44-49.

12. Abad, A. ATESAT: A symbolic processor for artificial satellite theory / A. Abad, A. Elipe, J.

F. Palacian у J. F. San Juan // Mathematics and Computers in Simulation, vol. 45. - Elsevier Science Publishers B.V. Amsterdam, The Netherlands, 1998.

13. Navarro, J. A New Symbolic Processor for the Earth Rotation Theory / J. Navarro, J. Ferrandiz // Celestial Mechanics and Dynamical Astronomy, V.82, N.3, 2002. - Springer-Verlag Netherlands, 2002.

14. Воеводин, B.B. Параллельные вычисления / В.В. Воеводин, Вл.В. Воеводин. - СПб.: БХВ-Петербург, 2004.

15. Кравец, О.Я. Архитектура вычислительных систем с элементами конвейерной обработки : учебное пособие / О.Я. Кравец, Е.С. Подвальный, B.C. Титов, А.С. Ястребов; ГОУВПО СПбГУТ, ГОУВПО Воронеж гос. техн. ун-т., ГОУВПО Курский гос. техн. ун-т.

- СПб. : Политехника, 2009.

16. Jonh L. Hennessy & David A. Patterson. Computer Architecture. A Quantative Approach. Third Edition. - San Francisco; Morgan Kaufmann Publishers, Elsevier Science, 2003. - 833 p.

17. Путря, Ф.М. Архитектурные особенности процессоров с большим числом вычислительных ядер / Ф.М. Путря // Информационные технологии. - 2009 - №4. - С. 2-7.

18. Окунев, С.К. Базовые методы оптимизации скалярных частей программ для архитектур с явно выраженной параллельностью // В трудах международной молодежной научной конференции «XXIX Гагаринские чтения», том 5, Тезисы. - Москва, апрель 2003 г.-С. 18-19.

19. Roy. F. Touzeau. A fortran compiler for the FPS-164 Scientific Computer // in Proceedings of the ACM SIGPLAN'84 Symposium on Compiler Construction. - SIGPLAN Notices, V.19, №6. - JUNE, 1984. - P.48-57.

20. Волконский, В.Ю. Оптимизирующая транслирующая система для МВК «Эльбрус-3» / В.Ю. Волконский, А.Ю. Дроздов, А.И. Касинский [и др.] // В трудах международной конференции «Высокопроизводительные вычислительные системы в управлении и научных исследованиях», Тезисы. - Алма-Ата, сентябрь 1991 г. - С.70.

21. Boris Babayan. Е2К Technology and Implementation. // in Proceedings of the Euro-Par 2000

- Parallel Processing: 6th International. - Volume 1900 / 2000. - January, 2000. P. 18-21.

22. V. Kathail, M.S. Schalansker, and B.R. Rau. HPL Play-Doh achitercture specification: Version 1.0. : Technical Report HPL-93-80 / Hewlett-Packard Laboratories, Palo Alto, Feb. 1994.-58 p.

23. D.I. August, D.A. Connors, S.A. Mahlkeetal. Integrated Predicated and Speculative Execution in the IMPACT EPIC architecture // ACM SIGARCH Computer Architecture News, Proceedings of the 25th annual International Symposium on Computer Architecture. - V.26, Issue 3. - April, 1998. - P.227-237.

24. M.S. Schlankaster, B.R. Rau. EPIC: An architecture for Instruction-level parallel processors: Technical Report HPL-1999-111 / Compiler and Architecture Research HP Laboratories, Palo Alto, Feb. 2000. - 80p.

25. Johan De Gelas. Itanium: Titan or Titanic? Ace's Hardware, July 22, 2001.

26. R.P. Colwell, R.P. Nix, J.J. O'Donnel, D.B. Papworth, P.K.Rodman. A VLIW architecture for a trace scheduling compiler // in Proceedings of the second International Conference on

Architecture Support for Programming Languages and Operation Systems (ASPLOS II), -SIGPLAN Notices, V.22, №10. - October, 1987. - P. 180-192.

27. J.A. Fisher. Trace Scheduling: A technique for global microcode compaction // Transactions on Computers, IEEE. - V. C-30. - My, 1981. - P.478-490.

28. Волконский, В.Ю. Предикативное представление как основа оптимизации программы для архитектуры с явно выраженной параллельностью / В.Ю. Волконский, С.К. Окунев // Информационные технологии. - 2003, №4. - С. 36-45.

29. Волконский, В.Ю. Оптимизации критического пути на предикативном представлении программ / В.Ю. Волконский, С.К. Окунев // Информационные технологии. - 2003, №9. -С. 2-13.

30. Барский, А.Б. Оптимизация предикатных вычислений при решении задач поиска на процессоре EPIC-архитектуры / А.Б. Барский, В.В. Шилов // Информационные технологии. - 2005, №5.

31. Танненбаум, Э. Архитектура компьютера // 5-е изд. - СПб.: Питер, 2007. — 844 с.

32. Эйсымонт, JI.K. Компьютеры для обработки символьной информации / J1.K. Эйсымонт // Успехи современной радиоэлектроники. Зарубежная радиоэлектроника. - М.: Издательство "Радиотехника", 1990. -№4.

33. Halstead, R.H. MASA: A Multithreaded Processor Architecture for Parallel Symbolic Computing / R.H. Halstead, T. Fujita // Proceedings of the 15th Annual International Symposium on Computer Architecture. Honolulu, Hawaii, May-June 1988. - IEEE Computer Society Press, 1988.

34. Burattini, E. NSP: a Neuro-Symbolic Processor / E. Burattini, M. De Gregorio, V.M. G. Ferreira, F.M.G. Franeca // Artificial Neural Nets Problem Solving Methods, 7th International Work-Conference on Artificial and Natural Neural Networks, IWANN2003, Mao, Menorca, Spain, June 3-6, 2003 Proceedings, Part II. Lecture Notes in Computer Science. - SpringerVerlag Berlin/Heidelberg, 2003.

35. King, A. Distributed Parallel Symbolic Execution / A. King. - B.S., Kansas State University, 2005.

36. СуперЭВМ: области применения и требования к производительности / О.С. Аладышев [и др.] // Изв. ВУЗов. Электроника. - 2004. №1. - С. 13-17.

37. Каляев, А.В. Многопроцессорные системы с программируемой архитектурой. - М.: Радио и связь, 1984. - С. 240.

38. Евреинов, Э.В. Однородные вычислительные системы, структуры и среды. - М.: Радио и связь, 1981.-208 с.

39. Евреинов, Э.В. Однородные вычислительные системы / Э.В. Евреинов, В.Г. Хорошевский. - Новосибирск: Наука, 1983. - С. 116.

40. Каляев, И.А Реконфигурируемые мультиконвейерные вычислительные структуры / И.А. Каляев, И.И. Левин, Е.А. Семерников, В.И. Шмойлов // Изд. 2-е, перераб. и доп. Под общ. ред. И.А. Каляева. Ростов н/Д: ЮНЦ РАН, 2009. - 344 с.

41. Каляев, A.B. Модульно-наращиваемые многопроцессорные системы со структурно-процедурной организацией вычислений / A.B. Каляев, И.И. Левин - М.: Янус-К,2003.380с.

42. Каляев, A.B. Многопроцессорные вычислительные системы с программируемой архитектурой на основе ПЛИС / A.B. Каляев, И.А. Каляев, И.И. Левин // Вестник ЮНЦ РАН, 2004, 24-33.

43. Левин, И.И. Структурно-процедурная организация параллельных вычислений // Материалы Четвертой Международной научной молодежной школы «Высокопроизводительные вычислительные системы». - Таганрог: Изд-вл ТТИ ЮФУ, 2007, 49-68.

44. Левин, И.И. Методы и программно-аппаратные средства параллельных структурно-процедурных вычислений. Дисс. на соискание ученой степени докт. техн. наук. -Таганрог, 2004, 363.

45. Feigenbaum Е., McCorduck P. The fifth generation: Japan's computer challenge to the world. // Creative computing. — 1984. Vol.10, No. 8. — P. 103.

46. Озкарахан Э. Машины баз данных и управление базами данных: Пер. с англ. -М.:Мир, 1989.-696 с.

47. Фет Я.И. Параллельные процессоры для управляющих систем. - М.: Энергоиздат, 1981.- 160 с.

48. Эйсымонт, Л. Российский суперкомпьютер с глобально адресуемой памятью / Л.

Эйсымонт // Открытые системы. — 2007. № 09. —М.: Издательство «Открытые системы», 2007.

49. Shooman W. Orthigonal processing. - In: Parallel processors, systems, technologies and applications, Spartan Books, 1970. p 297-308.

50. Thurber K.J., Wald L.D. Associative and parallel processors. - ACM Computing Surveys, 1975. vol. 7, №4, p/215-255.

51. Каляев, И.А. Семейство многопроцессорных вычислительных систем с динамически перестраиваемой архитектурой / И.А. Каляев, И.И. Левин // Параллельные вычислительные технологии (ПаВТ'2008): Труды международной научной конференции (Санкт-Петербург, 28 января - 1 февраля 2008 г.). - Челябинск: Изд. ЮУрГУ, 2008. -С.118-123.

52. Roosta, S.H. Parallel processing and parallel algorithms: theory and computation / S.H. Roosta. - Springer-Verlag New York, 2000.

53. Каляев, И.А. Реконфигурируемые вычислительные системы / И.А. Каляев, И.И. Левин, Е.А. Семерников // Гироскопия и навигация. - М.: Изд-во ЦНИИ "Электроприбор", 2009.

54. Джозеф Джарратано, Гари Райли «Экспертные системы: принципы разработки и программирование» = Expert Systems: Principles and Programming. — M.: «Вильяме», 2007. — 1152 c.

55. Марков A.A., Нагорный H.M. Теория Алгорифмов. — М.: Наука, 1984. — 432 с.

56. Гордиенко В.В. Инструментальные средства организации символьных вычислений. Краткая история и перспективы. Часть 2. / В.В. Гордиенко, В.М. Довгаль, И.С. Зерин [и др.] // Информационно-измерительные и управляющие системы. — М.:, Издательство «Радиотехника», 2009. №11 — С. 72-76.

57. Довгаль В.М., Рассолов В.В. Быстрые символьные вычисления: акселерация работы нормальных алгоритмов // Известия КГТУ. — 2006. №1. — С. 72-76.

58. Зерин И.С. Исследование возможностей акселерации классических алгоритмов символьной обработки в ERP-системах/ И.С. Зерин, A.B. Авдеев, A.C. Ткаченко и др. // Материалы IX Международной научно-практическая конференции (г. Новочеркасск, 17 ноября 2008г.) — Юж.-Рос. Гос. Техн. Университет (НПИ). - Новочеркасск: ЮРГТУ, 2008. - С. 64-67

59. Довгаль В. М., Сорокин В.Е., Шанцев A.B. Проблема построения символьных бриджеров для сопряжения разнородных компьютерных сетей. 4.1. Акселерация работы автономных продукций.// Телекоммуникации. — 2004. № 3. — С. 16-22.

60. Зерин И.С. Инструментальные средства акселерации символьных вычислений в системах обработки текстовой информации / И.С. Зерин, В.М. Довгаль, A.C. Ткаченко [и др.]// Экономика, статистика и информатика. Вестник УМО. - Научно-практический журнал.-2011, №5.-С. 157-160.

61. Шилдт Г., Холмс Дж. Искусство программирования на Java. — М.: Диалектика, 2005. — 336 с.

62. Пат. 84615 Российская Федерация, МПК Gl 1С 15/00. Ассоциативная запоминающая матрица [Текст] / Титенко Е.А., Евсюков В.С, Семенихин Е.А., Атакищев А.О.; заявитель и патентообладатель Курск, гос. тех. ун-т. - № 2009104196/22 ; заявл. 09.02.2009 ; опубл. 10.07.2009, Бюл. № 19. - 14 с. : ил.

63. Евсюков, B.C. Устройство и алгоритм ассоциативного поиска вхождений / B.C. Евсюков, Е.А. Семенихин // Известия Курского государственного технического университета. - Курск: Изд-во КурскГТУ, 2009. - № 2 (27). - С. 52-62.

64. Патент №2250493. Устройство поиска и замены произвольных вхождений в словах текста / Шевелев С.С. заявитель и патентообладатель Курск, гос. тех. ун-т. - М.: Роспатент; опубликовано: 20.07.2004.

65. Патент №2296366. Устройство параллельного поиска и замены вхождений в обрабатываемых словах / Шевелев С.С. заявитель и патентообладатель Курск, гос. тех. унт. -М.: Роспатент; опубликовано: 20.07.2007.

66. Рабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования / Ж.М. Рабаи, А. Чандракасан, Б. Николич. - 2-е изд. -М.: "Вильяме", 2007.

67. Шило, B.JL Популярные микросхемы КМОП. Справочник (МРБ1246). Серии К176, К561, К564, КР1561, К1554, К1564, К1594 / В.Л. Шило. - М.: Изд.-во "Горячая линия -Телеком", 2001.

68. Зерин, И.С. Метод, алгоритм и техническое решение параллельного поиска и подстановки на ассоциативной памяти / И.С. Зерин, О.И. Атакищев, Е.А. Титенко [и др.]// В мире научных открытий. Математика. Механика. Информатика. - Научный журнал. -2012, №1,-С. 166-180.

69. Окунев, С.К. Базовые методы оптимизации на предикатном представлении программы для архитектур с явно выраженной параллельностью: Дис. кандт. тех. наук: 05.13.11 / Институт Микропроцессорных Вычислительных систем РАН. М., 2003. - 133 с.

70. Транковский, С. Суперкомпьютер для сверхзадач // «Наука и жизнь». - № 5, 2008 год.

71. Абрамов, С. М. Супер ЭВМ ряда 4 семейства СКИФ: штурм вершины суперкомпьютерных технологий / Абрамов С. М., Заднепровский В. Ф., Шмелев А. Б., Московский А. А. // Параллельные вычислительные технологии : Труды Международной научной конференции (30 марта - 3 апреля 2009 г., г. Нижний Новгород).— Нижний Новгород : Изд. Нижегородского государственного университета им. Н.И. Лобачевского, 2009, с. 5-16.

72. Успенский, В.А. Теория алгоритмов: основные открытия и приложения / В.А. Успенский, А.Л. Семенов. - М.: Наука, 1987.

73. Евсюков B.C. Методы параллельного поиска вхождений и пересечений символьных данных и специализированные устройства для их реализации: Дис. кандт. тех. наук: 05.13.05 / КурскГТУ. Курск., 2009. - 184 с.

74. Потемкин, И.С. Функциональные узлы цифровой автоматики. - М.: Энергоатомиздат, 1988.-320 е.: ил.

75. Угрюмов, Е.П. Цифровая схемотехника. - СПб.: БХВ-Петербург, 2004. - 528 с. ил.