КМОП флэш ЗУ с произвольной выборкой тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат технических наук Севрюков, Андрей Николаевич

• Севрюков, Андрей Николаевич
• кандидат технических наук
• 2008

Оглавление диссертации кандидат технических наук Севрюков, Андрей Николаевич

Список сокращений.Г.!.

Введение.

Глава 1. Текущее состояние и перспективы развития устройств энергонезависимых ЗУ.

1.1. Области применения энергонезависимых ЗУ.

1.2. Сравнительные характеристики твердотельных ЭЗУ.

1.3. Тенденции развития флэш ЗУ.

1.4. Реконфигурируемые флэш ЗУ.

Выводы.

Глава 2. Элементы памяти и принципы работы флэш ЗУ.

2.1. Анализ ячеек памяти флэш ЗУ.

2.2. Типы ячеек памяти ФЗУ.

2.3. Физические принципы работы ФЯП.

2.4. Построение ФЯП.

Выводы.

Глава 3. Методика проектирования накопителя флэш ЗУ.

3.1. Типы архитектур накопителя ФЗУ.

3.2. Анализ перспективности имеющихся архитектур построения ФЗУ.

3.3. Помехи взаимовлияния в массивах ФЗУ NOR-типа.

3.4. Секционирование накопителя ФЗУ.

3.5. Методика проектирования накопителя ФЗУ.

Выводы.

Глава 4. Флэш ЗУ 1 Мбит.

4.1. Ячейка памяти ФЗУ.

4.2. Накопитель ЗУ.

4.3. Схема последовательного заполнения буфера записи.

4.4. Высоковольтный блок.

4.5. Управление током записи ФЯП.

4.6. Высоковольтные буферы.

4.7. Блок резервирования.

4.8. Аппаратная и программная защита данных.

4.9. Топологическая реализация и характеристики разработанной СБИС

ФЗУ 1 Мбит.

Выводы.

Введение диссертации (часть автореферата) на тему «КМОП флэш ЗУ с произвольной выборкой»

Диссертация посвящена созданию методики проектирования энергонезависимых КМОП флэш ЗУ (Flash memory, ФЗУ) с произвольной выборкой, сложнофункциональных (СФ) блоков и СБИС типа система на кристалле (СнК) на ее основе. Особое внимание уделено расчету флэш ячейки памяти (ФЯП) и построению накопителя ФЗУ.

ФЗУ - разновидность твердотельной полупроводниковой энергонезависимой перезаписываемой памяти. Отличительными чертами ФЗУ от других видов полупроводниковых энергонезависимых ЗУ (ЭЗУ) являются следующие: а) ФЗУ построена либо на транзисторах с плавающим затвором, либо на транзисторах с многослойным диэлектриком, способных сохранять электрический заряд; б) в отличие от ЭСРПЗУ, в ФЗУ невозможны побайтовое стирание и запись информации [1]. Архитектура накопителя оптимизирована на максимальную плотность хранения данных и поэтому эти операции возможны только для больших блоков (210-220 байт).

В соответствии с документом «Развитие электронной компонентной базы и радиоэлектроники» на 2008-2015 годы, №809 от 26 ноября 2007 г. определены приоритетные направления политики РФ в области развития электронно-компонентной базы (ЭКБ). Так, одно из мероприятий, описанное в данном документе - «Разработка семейств и серий изделий микроэлектроники», а в частности — «микроконтроллеров со встроенной энергонезависимой электрически программируемой памятью». Однако отсутствие ФЗУ отечественного производства и опыта их проектирования затрудняет решение этой задачи.

Применение СБИС ЭЗУ в современной электронике является особенно актуальным. Бурное развитие микропроцессорной и портативной электронной техники привело к тому, что практически повсеместно в электронных системах используются репрограммируемые ПЗУ. Развитие технологии изготовления интегральных схем позволило размещать в одном корпусе или даже на одном кристалле все более сложные устройства, которые раньше можно было реализовать только на плате. Одной из задач современной российской микроэлектроники является создание СБИС типа «система на кристалле» (СнК). Если раньше на одном кристалле располагалось устройство, выполняющее определенную функцию, то в современных СБИС типа СнК размещается комплекс устройств, представляющий собой целую законченную систему. Примером таких устройств, использующих интегрированное ФЗУ, являются микроконтроллеры [2]. Поэтому разработка СФ-блоков, на основе которых строится СБИС типа СнК, является приоритетной задачей, решение которой позволит отечественным производителям снизить долю иностранной ЭКБ в отечественных электронных системах. Особенно важно развитие собственной ЭКБ для приложений, в которых использование импортной электроники ограничено или запрещено.

Выпускаемые в настоящее время ФЗУ можно разделить на два основных типа - с последовательной и произвольной выборкой. Накопитель ФЗУ первого типа, как правило, состоит из последовательно соединенных ячеек памяти (ЯП), что эффективно увеличивает плотность их размещения [1]. Однако применение ФЗУ такого типа для хранения исполняемого кода затруднено или невозможно. В накопителе ФЗУ второго типа ЯП соединены параллельно, что обеспечивает высокую скорость произвольной выборки [1]. Как правило, СФ-блоки построены на основе ФЗУ именно такого типа [2]. Таким образом, создание методики проектирования ФЗУ такого типа является актуальной задачей.

Работы по проектированию и изготовлению ФЗУ в нашей стране находятся на начальном этапе, что создавало дополнительные проблемы, такие как отсутствие готовых методик, программных пакетов и технологий. Получение же готовых методик и программных пакетов, являющихся конфиденциальной информацией фирм-разработчиков затруднительно. Поэтому необходимо было создать (с учетом мирового опыта) собственные методы и средства проектирования и на их основе — СБИС и СФ-блоки ФЗУ, не уступающие по совокупности характеристик типовым зарубежным аналогам, изготовленным с соблюдением аналогичных проектных норм.

Подавляющее большинство СБИС проектируются и изготовляются по КМОП технологии вследствие известных достоинств последней — минимальной статической потребляемой мощности и низкой стоимости изготовления ИС. Поэтому актуальной становится задача проектирования ЭЗУ для интегрирования в СнК, изготавливаемых по отечественной КМОП технологии.

Цель диссертации — исследование особенностей структур, алгоритмов функционирования, конструктивных особенностей ФЗУ, разработка методики проектирования ФЗУ с произвольной выборкой и использование этой методики при создании семейства СБИС и СФ-блоков ФЗУ на основе отечественной технологической базы.

Для достижения данной цели необходимо решение следующих задач:

1. Анализ вариантов архитектур и характеристик СБИС и СФ-блоков ФЗУ.

2. Анализ схемотехнических решений, элементов и блоков ФЗУ.

3. Создание методики и средств проектирования ФЗУ с произвольной выборкой, в том числе с использованием предложенных автором архитектурных и схемотехнических решений.

4. Проектирование, изготовление и испытание СБИС и СФ-блоков ФЗУ, имеющих требуемые характеристики, с помощью созданных методик, стандартных и разработанных средств проектирования.

На защиту выносятся следующие положения:

1. Методика расчета параметров флэш ячейки памяти, позволяющая определить ее важнейшие физические параметры, включая размеры плавающего затвора и изолирующих слоев.

2. Способ коррекции помехи избыточного стирания, позволяющий упростить и ускорить эту процедуру по сравнению с известными способами коррекции.

3. Методика проектирования накопителя флэш ЗУ NOR-типа (с произвольной выборкой), учитывающая помехи взаимовлияния флэш ячеек памяти в накопителе и позволяющая реализовать способы снижения влияния этих помех.

4. Архитектурные, схемотехнические и топологические решения основных функциональных блоков СБИС флэш ЗУ с произвольным доступом, включая матрицу накопителя, блок резервирования и высоковольтный блок. Использование в разработанной СБИС блока резервирования позволяет повысить выход годных изделий с 5 до 10% для данной технологии.

5. Результаты тестирования разработанного флэш ЗУ емкостью 1 Мбит, подтверждающие выполнение основных требований ТЗ.

Научная новизна диссертации: г

1. Разработана методика расчета флэш ячейки памяти, позволяющая определить ее важнейшие физические параметры, включая размеры плавающего затвора и изолирующих слоев. ! V

2. Проведен анализ помех взаимовлияния флэш ячеек памяти в массиве накопителя. Предложены способы, позволяющие снизить влияние этих помех и тем самым гарантировать сохранность данных во флэш

ЗУ в течение всего срока эксплуатации. j t

3. Обоснован выбор различных видов реконфигурации: опциональной, позволяющей включать/отключать программную защиту данных; структурной, позволяющей управлять резервированием СБИС «и изменять скорости стирания/программирования флэш ячейки памяти; реконфигурации тестовых блоков, включающей в себя настройку режимов тестовых элементов, встроенных в кристалл.

4. На основе выполненных в работе исследований предложена методика проектирования накопителя флэш ЗУ с произвольной выборкой, позволяющая впервые провести полный цикл проектирования отечественной флэш ЗУ.

Практическая значимость результатов диссертации.

Практическая значимость заключается в том, что:

- с использованием предложенной методики разработана СБИС флэш ЗУ емкостью 1 Мбит с произвольным доступом по отечественной технологии с проектными нормами 0,8 мкм;

- создан набор библиотечных элементов, предназначенный для проектирования флэш ЗУ в САПР Cadence;

- реализован блок резервирования строк накопителя, позволяющий повысить выход годных изделий;

- обоснован и реализован способ задания тока записи флэш ячейки памяти для страничной записи;

- результаты диссертации внедрены в ОАО "Ангстрем" при разработке СБИС флэш ЗУ с произвольным доступом, что, подтверждается полученным актом о внедрении.

Диссертация состоит из четырех глав и списка литературы.

В первой главе проведен обзор различных сегментов рынка ЭЗУ, выделенных в зависимости от характеристик последних. Проведено сравнение современных видов твердотельных ЭЗУ, основанных на различных физических принципах действия. Приведены основные технические характеристики СБИС и СФ-блоков ФЗУ и представлены общие тенденции их развития, сформулированные на основе анализа характеристик новейших выпускаемых и перспективных (планируемых к изготовлению) СБИС. Рассмотрены различные возможные виды реконфигурации в ФЗУ и проанализированы их особенности, влияющие на технические характеристики и другие потребительские качества конечных изделий. Отмечена перспективность разработок реконфигурируемых ФЗУ. Определены варианты перспективных отечественных разработок данного типа с учетом спектра возможных применений.

Вторая глава посвящена определению режимов работы ЯП ФЗУ. В главе проанализированы особенности существующих и перспективных видов ЯП. Даны рекомендации по выбору оптимальной ЯП в зависимости от имеющегося техпроцесса и требований к характеристикам готового ФЗУ. Также проанализированы физические процессы, используемые при стирании, записи и хранении информации в ячейках памяти ФЗУ (ФЯП), на основе чего предложена методика расчета параметров ФЯП. Рассмотрены возможности структурной реконфигурации ФЗУ путем изменения параметров работы ФЯП в готовых СБИС.

В третьей главе проанализированы основные типы архитектур накопителя ФЗУ, проведен анализ их перспективности и даны рекомендации по областям применения. Особое внимание уделено непосредственно разработке накопителя. Для решения этой задачи проанализировано влияние помех, возникающих в накопителях ФЗУ во время их работы и влияющих на длительность хранения информации в ФЯП. Также проанализированы особенности секционирования накопителя ФЗУ. В результате предложена методика проектирования накопителя ФЗУ NOR-типа (с произвольным доступом).

В четвертой главе приведена схемотехника основных разработанных узлов ФЗУ, применявшихся при проектировании СБИС ФЗУ с емкостью 1 Мбит и с возможностью реконфигурации. Представлены результаты моделирования работы рассмотренных узлов. Проведено сравнение характеристик произведенной СБИС ФЗУ с характеристиками ФЗУ производства Hitachi, изготовленной по аналогичной технологии.

Апробация диссертации.

Основные положения диссертации докладывались и обсуждались на научно-технических конференциях и семинарах:

Научно-техническая конференция "Электроника, микро- и наноэлектроника", 2004 г. (г. Н. Новгород), 2005 г. (г. Вологда), 2006 г. (г. Гатчина), 2007 г. (г. Пушкинские горы), 2008 г. (г. Петрозаводск).

Научные сессии МИФИ-2004 и МИФИ-2008.

Результаты диссертации были использованы при проведении ОКР "Такт-1" с ОАО "Ангстрем" (г. Зеленоград) по разработке СБИС флэш ЗУ 1 Мбит.

Заключение диссертации по теме «Элементы и устройства вычислительной техники и систем управления», Севрюков, Андрей Николаевич

Выводы

1. На основе предложенной методики разработана СБИС ФЗУ NOR-типа информационной емкостью 1 Мбит по проектным нормам 0,8 мкм.

2. Создан набор библиотечных элементов для ФЗУ с NOR-архитектурой накопителя в среде САПР Cadence, содержащий следующие блоки: высоковольтный блок, блок резервирования, блок опорных напряжений, входные и выходные буферы. Использование перечисленного набора библиотечных элементов позволяет спроектировать ФЗУ NOR-типа емкостью до 4 Мбит в кратчайшие сроки, поскольку исключаются этапы повторной разработки схемотехники основных блоков ФЗУ.

3. В разработанной СБИС реализована возможность реконфигурации следующих типов: структурной, опциональной, тестовых блоков.

4. Встроенный блок резервирования позволил увеличить выход годных СБИС с 5 до 10%.

Заключение

Основной научный результат диссертации заключается в развитии теории и методики проектирования сложнофункциональных блоков и СБИС КМОП флэш ЗУ с произвольной выборкой.

Основной теоретический результат

Предложена методика выбора и последующей разработки накопителя флэш ЗУ NOR-типа, учитывающая особенности и ограничения используемого техпроцесса. Методика направлена на обоснованный выбор архитектуры, расчет ячеек памяти, выбор варианта построения и расчет накопителя флэш ЗУ. Использование данной методики в сочетании с известными способами и средствами построения периферийных блоков (усилителями считывания, дешифраторами и т.д.) [43,77-81] позволяет реализовать полный маршрут проектирования флэш ЗУ.

Частные теоретические результаты

1. Разработана методика расчета флэш ячейки памяти, позволяющая определить ее важнейшие физические параметры, включая размеры плавающего затвора и изолирующих слоев.

2. Предложены способы снижения уровня помех взаимовлияния (ПВВ) за счет применения ряда структурных и технологических приемов.

3. Обоснован выбор различных видов реконфигурации (опциональной, структурной и реконфигурации тестовых блоков), направленных на расширение функциональности СБИС.

Основной практический результат

На основе предложенной методики разработана и изготовлена по отечественной технологии с проектными нормами 0,8 мкм СБИС флэш ЗУ с произвольным доступом информационной емкостью 1 Мбит. Получены работоспособные образцы. Результаты диссертации использованы в ОАО «Ангстрем» при выполнении ОКР, что подтверждается актом о внедрении.

Частные практические результаты

1. Создан набор библиотечных элементов, предназначенный для проектирования флэш ЗУ с произвольным доступом в среде САПР Cadence и содержащий: высоковольтный блок, блок резервирования, блок опорных напряжений, входные и выходные буферы. Использование перечисленного набора библиотечных элементов позволяет спроектировать флэш ЗУ NOR-типа емкостью до 4 Мбит в сжатые сроки, поскольку исключаются этапы повторной разработки схемотехники и топологии основных блоков флэш ЗУ.

2. В разработанной СБИС флэш ЗУ использован блок резервирования, позволяющий повысить выход годных изделий с 5 до 10%.

3. Обоснован и реализован способ задания тока записи флэш ячейки памяти для страничной записи с использованием встроенного генератора высокого напряжения малой мощности.

Проведенное тестирование разработанной СБИС флэш ЗУ показало соответствие ее характеристик требованиям технического задания, а также характеристикам зарубежных аналогов, изготовленных по аналогичной технологии.

Список литературы диссертационного исследования кандидат технических наук Севрюков, Андрей Николаевич, 2008 год

1. Matas В., Suberbasaux С. Complete Coverage of DRAM, SRAM, EPROM, and Flash Memory ICs. Integrated Circuit Engineering Corporation. - 1997. -Section 10.-p. 10-1.

2. Трамперт В. AVR-RISC Микроконтроллеры. Пер. с нем. - Киев:МК-Пресс. - 2006. - 466 с.

3. Кузьмин А.В. Flash-память и другие современные носители информации. М.:Горячая линия - Телеком. - 2005. - 80 с.

4. Белов А.В. Микроконтроллеры AVR в радиолюбительской практике. — СПб.: Наука и техника. — 2007. — 352 с.

5. Рао В. Новые технологии энергонезависимой памяти. http://cache-www.intel.com/cd/00/00/32/41/324143324143.pdf. - 2006. - 30 с.

6. She М. Semiconductor Flash Memory Scaling: Ph.D dissertation. Univ. of California, Berkeley. - 2003. - 133 p.

7. A 4-bit/cell Flash Memory Suitable for Stand-Alone and Embedded Mass Storage Applications, Rolandi P. et al. // Non-Volatile Semiconductor Memory Workshop. 2000. - P. 75.

8. Kearns D. Practical guide to endurance and data retention // EE Times Asia. 2008. June 26.

9. SST29EE010. Datasheet / Silicon Storage Technology, Inc. 2003. - 28 p.

10. SST39WF800A. Datasheet / Silicon Storage Technology, Inc. 2006. - 25 p. П.Севрюков A.H. Масштабирование флэш памяти // 9-я научнотехническая конференция. Электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ 2007. - С. 82-85.

11. Lu Х.В., Dai J.Y. Memory effects of carbon nanotubes as charge storage nodes for floating gate memory applications // Applied Physics Letters. -2006. Vol. 88. -№11.- id. 113104.

12. Lawton G. Improved Flash Memory Grows in Popularity // Computer. 2006. -Vol. 39.-№1.-PP. 16-18.

13. Am29SL800B. Datasheet / Advanced Micro Devices, Inc. 1998. - 41 p.

14. Gal E.; Toledo S. Mapping structures for flash memories: techniques and open problems // IEEE International Conference on Software Science, Technology & Engineering. - 2005. - PP. 83-92.

15. Venkat K., Haensel U. Understanding MSP430 Flash Data Retention. Texasi s1.strument. Application Report. - http://www.eetasia.com/STATIC/PDF/ 200808/EEOL2008AUG07STOREMSAN01.pdf. - 2008. - 12 p.

16. Nystedt D. Samsung unveils 32Gb flash made from 40nm technology // IDG News Service. 2006. - Sept. 11.

17. KFG1G16Q2M. Datasheet / Samsung Electronics. 2005. - 125 p.19.28F1024M18. Datasheet / Numonyx. 2008. - 139 p.20.28F256P30. Datasheet / Intel Corp. 2007. - 8 p.21 .MT29F4G08AABWP. Datasheet / IM Flash Technologies. 2008. - 16 p.

18. JS29F16G08FANB1. Datasheet / Intel Corp. 2006. - 74 p.

19. S70GL02GP. Datasheet / Spansion. 2008. - 14 p.

20. Taylor C. Spansion Debuts Four-Bit-Per-Cell Flash // AllBusiness.com. -2006. http://www.allbusiness.com/electronics/computer-equipment-computer-chips-memory/6302834-1 .html

21. KFW4G16Q2M-DEB6 Datasheet / Samsung Electronics. 2005. - 125 p.

22. LaPedus M. Micron debuts «fusion memory» for cell phones // EETimes. -2006. http://www.eetimes.com/showArticle.jhtml?articleID=l 88701481

23. KFG5616xlA-xxB6. Datasheet / Samsung Electronics. 2005. - 113 p.

24. SST34HF324G. Datasheet / Silicon Storage Technology, Inc., 2007. - 38 p.

25. The World of AT9ISeries Smart ARM Microcontrollers // Product Overview 2006. — http://ww\v.msc-ge.com/download/atmel/pdfarm9/VIII-l2006-DJAN2215.pdf

26. PXA800F. Datasheet / Intel Corp. 2003. - 107 p.

27. Редькин П.П. Микроконтроллеры ARM7 семейства LPC2000. -M.:Додэка-XXI. 2007. - 560 с.

28. Севрюков А.Н. Архитектура СФ-блоков флэш ЗУ СБИС типа «Система на кристалле» // Вопросы радиоэлектроники АН РФ, серия ЭВТ. Вып.З. -2008.-С. 49-56.

29. Samsung storage solution // Samsung Semiconductor, Inc. Press release. -2006. http://www.samsung.com/global/business/semiconductor/support/ brochures/downloads/memory/storagesolutionbrochure200609.pdf.

30. Севрюков А.Н. Обзор архитектур современных микросхем флэш памяти. // Научная сессия МИФИ-2004. Сборник научных трудов. М.: МИФИ. -2004.-С. 214-215.

31. A Dual-Mode NAND Flash Memory: 1-Gb Multilevel and High-Performance 512-Mb Single-Level Modes / Cho Т., Lee Y., Kim E., Lee O. et al. // IEEE Journal of Solid-State Circuits. -2001.- Vol. 3 6. № 11. - PP. 1700-1706.

32. A High Cost-Performance and Reliable 3-Level MLC NAND Flash Memory Using Virtual Page Cell Architecture / Park K., Choi J., Cho S., Choi Y. // IEEE Non-Volatile Semiconductor Memory Workshop. 2006. - Vol. 21. -PP. 34-35.

33. An electrically alterable nonvolatile memory cell using a floating gate structure / Guterman D., Rimawi I., Halvorson R. McElroy D. // IEEE Transactions on Electron Devices. 1979. - Vol. 14. - №2. - PP. 498-508.

34. M29W641D. Datasheet / STMicroelectronics. 2003. - 42 p.

35. Am29F400AT. Datasheet / Advanced Micro Devices, Inc. 1997. - 35 p.40.3и С. Физика полупроводниковых приборов: в 2-х томах: Т.2. Пер. сангл. 2-е изд. Перераб. и доп. М. Мир. — 1984. - 456 с.

36. The variable threshold transistor, a new electrically-alterable, non-destructive read-only storage device / Wegener H., Lincoln A., Pao H., Oapos M. et al. // Electron Devices Meeting. 1967. -Vol. 13. - P. 70.

37. Makwana J., Schroder D. A Nonvolatile Memory Overview // The Journey to PHD in Engineering. 2007. - http://ramzannvm.files.wordpress.com/ 2007/11/a-nonvolatile-memory-overview.doc

38. Flash Memory Cells An Overview / Pavan P., Bez R., Olivo P., Zononi E. // Proc. IEEE.-1997.-Vol. 85.-№8.-PP. 1248-1271.

39. Kuo.B.-J. The Study of Si-implanted Oxide-Nitride-Oxide (ONO) for Memory Applications: Master's Thesis. — Chung Yuan Christian University Department of Electronic Engineering. — 2002. — 79 p.

40. Patent № 7072214 US, NOR flash memory device and method of shortening a program time / Jeong J., Lim H. — 11 p.: pic.

41. NROM: A novel localized trapping, 2-bit nonvolatile memory cell / Eitan В., Pavan P., Bloom I., Aloni E. et al. // IEEE Electron Device Lett. 2000. -Vol. 21.-PP. 543-545.

42. Investigation of channel hot electron injection by localized charge-trapping nonvolatile memory devices / Lusky E., Shacham-Diamand Y., Mitenberg G., Shappir A. et al. // IEEE Transactions on Electron Devices. 2004. - Vol. 51. pp. 444-451.

43. Verma G., Mielke. N. Reliability performance of ETOX based flash memories // Reliability Physics Symposium. 1988. - PP. 158-166.

44. Technical Comparison of Floating Gate Reprogrammable Nonvolatile Memories. Silicon Storage Technology, Inc. - Technical Paper. -http://www.sst.eom/downloads/techpapers/702.pdf.-2001.- 8 p.

45. Fabrication and characterization of a new EEPROM cell with spacer select transistor / Lee J., Jeong Y., Jeong H., Min T. et al.// IEEE Electron Device Letters. 2005. - Vol. 26. - №8. - PP 569-571.

46. HIMOS a high efficiency Flash EEPROM cell for embedded memory applications / Van Houdt J., Haspeslagh L., Wellekens D., Deferm L. et al. // IEEE Transactions on Electron Devices. - 1993. - Vol. ED-40. - P. 2255.

47. Mielke N., Fazio A., Liou H.C. Comparison of Flotox and textured-poly EEPROMs // Proc. of the International Reliability Physics Symposium. -1987.-PP. 85-92.

48. Sowards D. Non-Volatile Memory: The principles, the technologies, and their significance to the smart card integrated circuit // Emosyn and Silicon Storage Technology. White Paper. - http://mvw.silcom.co.uk/files/NVWP.pdf. -1999.-13 p.

49. A flash-based SOC technology using a split-gate cell / Kuo D.-S., Wang C., Chu S., Liang M. et al. // Microelectronic Engineering. 2001. - Vol. 59. -№1-4.-PP. 203-211.

50. Chen B. Highly Reliable SuperFlash Embedded Memory Scaling for Low Power SoC // VLSI Technology, Systems and Applications. 2007. - PP.1-2.

51. Maes H., Overstraeten R. Simple technique for determination of the centroid of nitride charge in MNOS structures // Appl. Phys. Lett. 1975. - Vol. 27. -P. 282.

52. Hampton F., Cricchi J. Space charge distribution limitations on scale down of MNOS memory devices // IEEE IEDM Tech. Dig. 1979. - P. 374.

53. Chen P. Threshold-alterable Si-gate MOS devices // IEEE Transactions on Electron Devices. 1977. - ED-24. - P. 584.

54. A low voltage alterable EEPROM with metal-oxide-nitride-oxide-semiconductor (MONOS) • structure / Suzuki E., Hiraishi H., Ishi K., Hayashi Y. // IEEE Transactions on Electron Devices. 1983. - Vol. ED-30. -P. 122.

55. Chao C., White M. Characterization of charge injection and trapping in scaled SONOS/MONOS memory devices // Solid-State Electronics. 1987. -Vol. 30.-p. 307.

56. Dellin Т., McWhorter P. Scaling of MONOS nonvolatile memory transistors //Proc. ECS.- 1987.-Vol. 10.-P. 3.

57. Eitan В., Pavan P. NROM: A novel localized trapping, 2-bit nonvolatile memory cell // IEEE Electron Device Letters. 2000. - Vol. 21. - №11. - PP. 543-545.

58. Characterization of scaled SONOS NVSM devices for space and military applications / Wrazien S., Faul J., White M., Adams D. et al. // Non-Volatile Memory Technology Symposium, San Diego. 2001. - 7 p.

59. Can NROM, a 2-bit, Trapping Storage NVM Cell, Give a Real Challenge to Floating Gate Cells / Eitan В., Pavan P., Bloom I., Aloni E. et al. / Int. Conf. on Solid State Devices and Materials, Tokyo. 1999. - PP. 1-3.

60. Sadd M., Rao R., Muralidhar R. Circuit Modeling of Non-Volatile Memory Devices // 31sh European Solid-State Circuits Conference. 2005.

61. A 144-Mb, eight-level NAND flash memory with optimized pulsewidth programming / Nobukata, H., Takagi S.; Hiraga K.; Ohgishi T. et al. // IEEE Journal of Solid-State Circuits. 2000. - Vol. 35. - №5. - PP. 682-690.

62. A Dual-Mode NAND Flash Memory: 1Gb Multilevel and High-Performance 512Mb Single-Level Modes / Cho Т., Lee Y.-T., Kim E.-C., Lee J.-W. et al. //

63. EE Journal of Solid-State Circuits. 2001. - Vol. 36. - №11. - PP. 17001706.

64. A High Cost-Performance and Reliable 3-Level MLC NAND Flash Memory Using Virtual Page Cell Architecture / Park K.-T., Choi J., Cho S.; Choi Y. et al. // Non-Volatile Semiconductor Memory Workshop. 2006. -. Vol. 21, -PP. 34-35.

65. MirrorBit® Quad Technology: The First 4-bit-per-cell Flash Memory. -Spansion. WhitePaper. — http://www.spansion.com/flashmemory technology/43704A-Spansion-MirrorBit-Quad-Whitepaper.pdf

66. Novel Application of Monte Carlo Simulations for Improved Understanding of Transient Programming in SONOS Devices / Kathawala G., Thurgate Т., Liu Z., Kwan M. et al. // Non-Volatile Semiconductor Memory Workshop. -2007.-PP. 106-109.

67. Campardo G., Micheloni R., Novosel D. VLSI-Design of Non-Volatile Memories. Springer Berlin Heidelberg. — 2005. — 581 p.

68. Flash Memories / Cappelletti P., Golla C., Olivo P., Zanoni E. Kluwer Academic Publishers. - 1999. - 556 p.

69. Sharma A. Advanced Semiconductor Memories: Architectures, Designs, and Applications. — John Wiley & Sons, Inc. — 2002. — 672 p.

70. Pavan P., Larcher L., Marmiroli A. Floating Gate Devices:/Operation and Compact Modeling. Kluwer Academic Publishers. - 2004. - 148 p.

71. Brewer J., Gill M. Nonvolatile Memory Technologies with Emphasis on Flash: A Comprehensive Guide to Understanding and Using Flash Memory Devices. Wiley-IEEE Press. - 2008. - 792 p.

72. Lezlinger M., Snow E. Fowler-Nordheim tunneling in thermally grown Si02 // Journal of Applied Physics. 1969. - Vol. 40. - №1. - PP. 278-284.

73. Patent № 20040032762 US, DMOS device with a programmable threshold voltage / Richard A. 39 p.:pic.

74. EPROM cell with high gate injection efficiency / Kamiya M., Kojima Y., Kato Y., Tanaka K. et al. // IEEE IEDM Tech. Dig. 1982. - Vol. 28. - PP. 741-744.

75. Cottrell P., Troutman R., Ning T. Hot electron emission in n-channel IGFET's // IEEE Transactions on Electron Devices. 1979. - Vol. 26. - №4. - PP. 520-533.

76. Eitan В., Frohman-Bentchkowsky D. Hot electron injection into the oxide in n-channel MOS-devices // Electron Devices Meet. 1981. - Vol. 25. - P. 690.

77. Tarn S., Ко P., Ни C. Lucky-electron model of channel hot-electron injection in MOSFET's. // IEEE Transactions on Electron Devices. 1984. - Vol. 31.-№9.-PP. 1116-1125.

78. Submicrometer MOSFET structure for minimizing hot-carrier generation / Takeda E., Kume H., Toyabe Т., Asai S. // IEEE Solid-State Circuits. 1982. -Vol. 17.-№2.-PP. 241-248.

79. Hu C. Lucky-electron model of channel hot electron emission // Electron Devices Meeting. 1979. - Vol. 25. - PP. 22-25.

80. Ning Т., Osburn C., Yu H. Emission Probability of Hot Electrons from Silicon into Silicon Dioxide // J. Appl. Phys. 1977. - Vol. 48. - PP. 286-293.

81. Mohammad M., Saluja K. Simulating Program Disturb Faults in Flash Memories Using SPICE Compatible Electrical Model // IEEE Transactions on Electron Devices. -2003. Vol. 50. -№11. -PP. 2286-2291.

82. A new physical model for NVM data-retention time-to-failure / De Salvo В., Ghibaudo G., Pananakakis G.; Guillaumot B. et al. // Reliability Physics Symposium Proceedings. 1999. - PP 19-23.

83. Schiff L. Quantum Mechanics. Mc Graw Hill, New York. - 1968. - 404 p.

84. Shiner R., Caywood J., Euzent B. Data retention in EPROMs // IEEE Reliability Physics Symposium. 1980. -PP.238-243.

85. Mielke N., Neal R. New EPROM data-loss mechanisms // IEEE Reliability Physics Symposium. 1983. - PP. 106-113.

86. Севркжов А.Н. Надежность ячеек флэш памяти. Петрозаводск, 2008 // 10-я научно-техническая конференция. Электроника, микро- и наноэлектроника. Сб. научных трудов. М.: МИФИ. 2008. - с. 29 - 34.

87. Degradation of tunnel oxide by FN current stress and its effects on data retention characteristics of 90 nm NAND flash memory cells / Lee J.-D., Choi J.-H., Park D., Kim K. // IEEE Reliability Physics Symposium. 2003. - PP. 497-501.

88. Harari E. Dielectric breakdown in electrically stressed thin films of thermal Si02 // Journal of Applied Physics. 1978. - Vol. 49. - PP. 2478-2489.

89. Modelli A., Ricco B. Electric field and current dependence of Si02 intrinsic breakdown. IEEE Electron Devices Meet. 1984. - Vol. 30. - PP. 148-151.

90. Di Maria D.J., Kerr D.R. Interface effects and high conductivity in oxides grown from poly crystalline silicon // Applied Physics Letters. 1975. - Vol. 27.-PP. 505-507.

91. Wetz D. The impact of field enhancements and charge injection on the pulsed breakdown strength of water: Ph.D. Dissertation. Electrical and Computer Engineering, Texas Tech University. — 2006. — 146 p.

92. Faraone L. Thermal SiC>2 films on n+ polycrystalline silicon: Electrical conduction and breakdown // IEEE Transactions on Electron Devices. — 1986. -Vol. 33.-№ll.-PP. 1785-1794.

93. Reliability study of thin inter-poly dielectrics for nonvolatile memory application / Mori S., Kaneko Y., Arai N., Ohshima Y. et al. // International Reliability Physics Symposium. 1990. - PP. 132-144.

94. Aminzadeh M., Nozaki S., Giridhar R.V. Conduction and charge trapping in polysilicon nitride-oxide-silicon structures under positive gate bias // IEEE Transactions on Electron Devices. 1988. - Vol. 35. - №4. - PP. 459-467.

95. Технология СБИС. Под ред. С.Зи: В 2-х т. М.: Мир. - 1986. - 453 с.

96. High Dielectric Constant Materials-VLSI MOSFET Applications / edited by Huff H., Gilmer D. // Springer, Berlin, Heidelberg. 2004. - 710 p.

97. Failure Mechanisms of Flash Cell in Program/Erase Cycling / Cappelletti P., Bez R., Cantarelli D., Fratin L. // Int. Electron Device Meet. 1994. -PP. 291-294.

98. A comprehensive physical model of oxide wearout and Breakdown involving trap generation, charging and discharging / Okuno H.5 Tominaka Т., Fujishima S., Mitsumoto T. et al. // IEEE International IRW Final Report. -1998.-PP. 1075-1077.

99. Atwood G. Future directions and challenges for ETox flash memory scaling // IEEE Transactions on Device and Materials Reliability. 2004. - Vol. 4, №3.-PP 301-305.

100. A 98 mm2 die size 3.3-V 64-Mb flash memory with FN-NORtype four-level cell / Ohkawa M.5 Sugawara H., Sudo N., Tsukiji M. et al. // IEEE Journal of Solid-State Circuits. 1996. - Vol. 31. -№11. - pp. 1584-1589.

101. Blomme P. Analysis and implementation of high-k based multilayer tunneling barriers for low-voltage Flash memory operation: Doctoral thesis. -Katholieke Universiteit Leuven. 2005. - 243 p.

102. Memory Array Architecture and Decoding Scheme for 3 V Only Sector Erasable DINOR Flash Memory / Kobayashi S., Nakai H., Kunori Y., Nakayama T. et al. // IEEE Journal of Solid-State Circuits. 1994. - Vol. 29.- №4. PP. 97-98.

103. А 140 mm2 64 Mb AND flash memory with a 0.4 jmi technology / Miwa H., Tanaka Т., Oshima K., Nakamura Y. et al. // IEEE International Solid-State Circuits Conference. -1996. PP. 34-35.

104. A 130-nm CMOS 95-mm2 1-Gb Multilevel AG-AND-Type Flash Memory with 10-MB/s Programming Throughput / Hideaki K., Shunichi S., Takashi K., Yoshitaka S. et al. // IEICE Transactions on Electronics. 2006. - Vol. 89-C. — №10. - PP. 1469-1479.

105. Semiconductor Insights Custom Structural Analysis of the Samsung KFG5616Q1A 256Mb OneNAND Flash. Semiconductor Insights. - Insight report. - http://www.semiconductor.com/mysi/index.asp?destination=612. -2 p.

106. S30ML512P. Datasheet / Spansion. 2008. - 45 p.

107. MacGillivray G. 90-nm StrataFlash eyes mobile // EETimes. 2005. - 21 Nov.

108. What is NAND Flash Memory?. Toshiba Corporation. - 2003. - White paper. - http://www.dataio.com/pdf/NAND/Toshiba/WhatIsNand.pdf.pdf

109. Fazio A., Keeney S., Lai S. ETOX Flash Memory Technology: Scaling and Integration Challenges. Intel Tech. J. - 2002. - Vol. 6. - №2. - PP. 22-30.

110. Verma G. and Mielke N. Reliability performance of ETOX based flash memories // Reliability Physics Symposium. — 1988. PP. 158-166.

111. Mohammad G. Flash Memory Disturb Faults: Modeling, Simulation, and Test: Ph.D dissertation. Univ. of Wisconsin, Madison. - 2002. - 166 p.

112. Shin В., Park K. Source-Bias Program Characteristics of a Submicron Stacked-Gate Flash EEPROM Cell // Journal of the Korean Physical Society. 2001. - Vol. 39. - №2. - PP. 374-377.

113. Roy К., Mukhopadhyay S., Mahmoodi-Meimand H. Leakage current mechanisms and leakage reduction techniques in deep-submicrometer CMOS circuits // Proc. of the IEEE. 2003. - Vol. 91. - №2. - PP. 305-327.

114. A 16-Mb Flash EEPROM with a New Self-Data-Refresh Scheme for a Sector Erase Operation / Atsumi S., Kuriyama M., Umezawa A., Banba H. et al. // IEEE Journal of Solid-State Circuits. 1994. - Vol. 29. - №4. - PP. 461-469.

115. Stress-induced leakage current of tunnel oxide derived from flashmemory read-disturb characteristics / Satoh S., Hemink G., Hatakeyama K.5 Aritome S. // IEEE Transactions on Electron Devices. 1998. - Vol. 45. - №2 PP. 482486.

116. Chimenton A., Pellati P., Olivo P. Overerase phenomena: an insight into flash memory reliability // Proc. of the IEEE. 2003. - Vol. 91. - №4. - PP. 617- 626.

117. Patent № 0842514 EP, Flash memory system having reduced disturb and method / Frankie F. 34 p.: pic.

118. Сверхбольшие интегральные микросхемы оперативных запоминающих устройств / Под ред. Вернера В.Д. М.: Радио и связь. - 1991. - 268 с.

119. An overview of flash architectural developments / Campardo G., Scotti M., Scommegna S., Pollara S. et al. // Proc. of the IEEE. 2003. - Vol. 91. - №4. -PP. 523-536.

120. Rabaey J., Chandrakasan A., Nikolic B. Digital Integrated Circuits (2nd Edition) Prentice Hall Date Published. - 2002. - 792 p.

121. Patent № 7332378 US, Integrated circuit memory system with dummy active region / Jung S. 8 p.: pic.

122. Embedded EEPROM Speed Optimization Using System Power Supply Resources / Daga J.-M., Papaix C., Combe M., Racape E. et al. // LECTURE NOTES IN COMPUTER SCIENCE. 2004. -№3452. -PP. 381-391.

123. EEPROM with two SPD Software Write Protect Methods // JEDEC Standart 3.5.3.6. http://www.jedec.org/download/search/30503R14.pdf

124. Starzyk J., Ying-Wei J., Fengjing Q. A DC-DC charge pump design based on voltage doublers // Circuits and Systems I: Fundamental Theory and Applications. 2001. - Vol. 48. - №3. - PP. 350-359.

125. Dicson J. On-Chip High-Voltage Generation in Integrated Circuits Using an Improved Multiplier Technique // IEEE Journal of Solid-State Circuits. -1976.-Vol. 11. — №3. — PP. 374-378.

126. Севрюков A.H. Сокращенный маршрут проектирования флеш ЗУ с малой потребляемой мощностью // 8-я научно-техническая конференция. Электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ 2006. - С. 41 - 45.

127. Севрюков А.Н. Снижение тока записи ячеек флеш ЗУ. // 7-я Российская научно-техническая конференция. Электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ 2005. - С. 178 - 179.

128. Севрюков А.Н. Блок резервирования флеш ЗУ 1 Мбит // Автоматика, электроника, микро- и наноэлектроника. Сборник научных трудов. М.: МИФИ. - 2008. - С. 93 - 94.

129. An 80-ns 1-Mb Flash Memory with On-Chip Erase/Erase-Verify Controller / Seki K., Kume H., Ohji Y., Kobayashi T. et al. // IEEE Journal of Solid-State Circuits. 1990. - Vol. 25. - №5. - PP. 1147-1152.