Исследование и разработка высокоскоростных устройств помехоустойчивого кодирования с регулируемой корректирующей способностью на основе модифицированных блочных кодов тема диссертации и автореферата по ВАК РФ 05.13.05, кандидат наук Поперечный Павел Сергеевич

• Поперечный Павел Сергеевич
• кандидат наук
• 2017

Оглавление диссертации кандидат наук Поперечный Павел Сергеевич

Список сокращений

Введение

Глава 1. Анализ методов, алгоритмов и аппаратных устройств кодирования/декодирования блочных кодов

1.1. Помехоустойчивое кодирование - важнейший раздел теории информации

1.2. Классификация кодов

1.3. Различные виды блоковых кодов

1.4. Коды БЧХ

1.4.1. Кодирование БЧХ кодов

1.4.2. Декодирование БЧХ кодов

1.4.3. Проблемы практической реализации кодека БЧХ

1.5. Коды Рида-Соломона

1.5.1. Построение кодера кодов Рида-Соломона

1.5.2. Декодирование кодов Рида-Соломона

1.5.3. Проблемы практической реализации кодека РС

1.6. Коды с малой плотностью проверок на четность (ЬБРС)

1.6.1. Кодирование кодов ЬБРС

1.6.2. Декодирование кодов ЬБРС

1.6.3. Проблемы практической реализации декодера ЬБРС

1.7. Особенности реализации устройств помехоустойчивого кодирования в составе систем на кристалле (СнК)

1.7.1. Маршрут проектирования СнК

1.7.2. Реализация устройств в виде СФ-блоков

1.7.3. Верификация СФ-блоков

1.8. Выводы

Глава 2. Исследование возможностей построения высокоскоростных реконфигурируемых устройств помехоустойчивого кодирования на основе

блоковых кодов

2.1. Параллельный кодек БЧХ с реконфигурируемой корректирующей способностью

2.1.1. Структура кодера БЧХ с реконфигурируемой корректирующей способностью

2.1.2. Структура кодера БЧХ для обработки данных в параллельном виде

2.1.3. Реконфигурируемый декодер БЧХ для обработки данных в параллельном виде

2.2. Реконфигурируемый кодек для кодов Рида-Соломона

2.2.1. Применение цифровой фильтрации для построения кодера РС с настраиваемой исправляющей способностью

2.2.2. Применение цифровой фильтрации для построения кодера БЧХ с настраиваемой исправляющей способностью

2.2.3. Построение реконфигурируемого декодера кодов РС

2.3. Полиномиальный модулярный умножитель в устройствах помехоустойчивого кодирования

2.3.1. Умножение полиномов в расширенном поле Галуа

2.3.2. Применение системы остаточных классов в полиномиальной арифметике

2.3.3. Обратное преобразование

2.4. Модель канала с пакетными ошибками для сравнительной оценки корректирующей способности кодов РС и БЧХ

2.4.1. Эквивалентные коды БЧХ и РС для применения в носителях информации

2.4.2. Оценка корректирующей способности блочных кодов при исправлении пакетных ошибок

2.5. Оптимизация алгоритма шт^иш для декодирования кодов ЬБРС

2.6. Выводы

Глава 3. Аппаратная реализация разработанных устройств

3.1. Аппаратная реализация параллельного реконфигурируемого кодека БЧХ в составе СнК

3.1.1. Реконфигурируемость кодера БЧХ

3.1.2. Параллельная реализация реконфигурируемого кодера БЧХ

3.1.3. Аппаратная реализация реконфигурируемого декодера БЧХ для обработки данных в параллельном виде

3

3.2. Аппаратная реализация кодера кодов РС с настраиваемой корректирующей способностью

3.3. Оптимизированный параллельный декодер кодов LDPC

3.3.1. Многовходовый блок поиска двух минимумов в контрольной вершине

3.3.2. Общий многовходовый сумматор в символьной вершине

3.4. Выводы

Глава 4. Результаты аппаратной реализации разработанных устройств

4.1. Верификация аппаратных описаний предложенных кодеков в среде Ма1ЬаЬ

4.1.1. Верификация аппаратного описания декодеров в среде MatLab

4.1.2. Прототипирование разрабатываемых устройств на ПЛИС при помощи пакета MatLab

4.1.3. Схема для снятия экспериментальной зависимости количества ошибок после декодера в стандартном канале ДСК для кодов БЧХ и РС

4.1.4. Сравнительный анализ кодеков БЧХ и РС при декодировании данных с пакетными ошибками

4.1.5. Анализ корректирующей способности декодера LDPC

4.2. Результаты синтеза логической схемы (ПЛИС, СБИС)

4.2.1. Результаты синтеза логической схемы параллельного кодека БЧХ кодов с настраиваемой корректирующей способностью

4.2.2. Результаты синтеза логической схемы кодека кодов РС с настраиваемой корректирующей способностью

4.2.3. Результаты синтеза логической схемы кодеков эквивалентных кодов РС и БЧХ

4.2.4. Оценка аппаратных затрат схемы декодера LDPC

4.3. Создание библиотеки СФ-блоков на основе разработанных устройств помехоустойчивого кодирования

4.4. Реализация разработанных устройств в составе СнК

4.5. Выводы

Заключение

Список использованной литературы

154

Список сокращений

БЧХ - коды Боуза-Чоудхурри-Хоквингема; РС - коды Рида-Соломона;

LDPC - Low-density parity-check code (коды с малой плотностью проверок на четность);

ECC - error-correcting code (коды исправляющиеошибки); SSD - solid state disk (твердотельный накопитель); КИХ - фильтр с конечной импульсной характеристикой; БИХ - фильтр с бесконечной импульсной характеристикой; РЛОС - регистр с линейной обратной связью;

FIFO - first input - first output (буфер «первым пришел - первым вышел»);

BMA - алгоритм Берлекэмпа - Месси (БМА);

НОД - наибольший общий делитель;

ДСК - двоичный симметричный канал;

АБГШ - канал с аддитивным белым гауссовым шумом;

СнК - ситема на кристалле;

СФ - сложнофункциональный блок;

САПР - система автоматического проектирования;

UVM - Universal Verification Methodology (методика универсальной верификации);

DUT - design under test (тестируемое аппаратное описание);

ЭВМ - электронно-вычислительная машина;

СБИС - сверхбольшая интегральная схема;

ПЛИС - программируемая логическая интегральная схема;

GF - поле Галуа;

DMA - direct memory access (контроллера прямого доступа в память); AXI - внутрикристалльный интерфейс передачи данных; AHB - внутрикристалльный интерфейс передачи данных; BER - bit-error rate (скорость появления ошибок).

Введение диссертации (часть автореферата) на тему «Исследование и разработка высокоскоростных устройств помехоустойчивого кодирования с регулируемой корректирующей способностью на основе модифицированных блочных кодов»

Введение

Актуальность темы. В связи с повышением уровня информатизации современного общества, быстрым ростом объема информации, передаваемой по каналам связи и хранимой в электронном виде на различных носителях и увеличением ее ценности, в настоящее время актуальными являются вопросы развития систем передачи и хранения информации.

Одним из основных методов защиты данных от ошибок, вызываемых шумами в канале передачи, несовершенностью носителей информации является коррекция ошибок с помощью помехоустойчивых кодов. К настоящему моменту времени разработано большое количество методов помехоустойчивого кодирования и их модификаций. Классификация помехоустойчивых кодов весьма обширна, отличия разных кодов состоят в различном их применении, сложности построения, эффективности по корректирующей способности, требуемых аппаратных ресурсов, быстродействию и т.д.

Многие ученые, такие как И.С. Рид, Г. Соломон, Э. Берлекэмп, Д. Месси, Г. Форни и также советские ученые В.Д. Колесников, Е.Т. Мирончиков, Э.Л. Блох, В.В. Зяблов, А.А. Харкевич, Л.М. Финк, Б.Д. Каган, С.Л. Портной, и др. внесли значительные вклад в развитие помехоустойчивого кодирования и исследование каналов связи. Несколько позже применение мягкого решения исследовалась в США Д. Месси и в СССР Л.М. Финком и Б. Каганом. Значительный вклад в развитие кодов с мягким решением в том числе и низкоплотностных внесли многие отечественные и зарубежные ученые: Р.Галлагер, К.Берроу, Т.Ричардсон, Д.Маккай, Д.Загангиров, В.Зяблов, В.Золотарев.

Коды БЧХ составляют мощный класс помехоустойчивых кодов, позволяющих исправлять множественные случайные ошибки в относительно больших блоках данных. При этом коды БЧХ являются алгебраическими, и строятся с заранее известным кодовым расстоянием (конструктивным расстоянием), а их циклическая структура позволила разработать множество алгоритмов кодирования/декодирования, некоторые из которых хорошо оптимизированы под аппарат-

ную реализацию. Все это делает их весьма популярными в использовании во многих стандартах связи и системах хранения информации.

Коды Рида-Соломона, как отдельное подмножество кодов БЧХ в дополнение ко многим их достоинствам, позволяют исправлять пакетные ошибки, что делает их популярными в использовании в системах хранения информации.

С появлением новых технологий СБИС, а также ПЛИС высокой плотности наполнения, более эффективные по корректирующей способности, но и более сложные помехоустойчивые коды находят аппаратное применение. В настоящее время наиболее эффективными кодами в части корректирующей способности являются коды с малой плотностью проверок на четность (ЬБРС).

Несмотря на широкую распространенность кодов БЧХ и РС, а также высокую корректирующую способность кодов ЬБРС, существуют определенные сложности при реализации устройств помехоустойчивого кодирования на основе этих методов в составе СнК:

- Для обеспечения высокой пропускной способности кодеков кодов БЧХ в составе СнК требуется обработка поступающих данных в параллельном режиме. Существующие способы распараллеливания алгоритмов кодирования-декодирования БЧХ описаны лишь для частных конкретных случаев, отсутствуют как алгебраические выражения для реализации распараллеливания, так и итеративные, представленные в общем виде правила построения схем кодеков БЧХ с параллельной обработкой.

- Для применения кодеков БЧХ и РС в составе СнК для работы в контроллерах твердотельных накопителей требуется возможность работы с накопителями разных форматов, что накладывает требования к использованию нескольких кодеков кодов разной корректирующей способности.

- Для применения кодека LDPC в высокоскоростном режиме используется параллельный алгоритм минимальной суммы (шт^ит), однако данный алгоритм требует больших аппаратных затрат, что затрудняет его реализацию в составе СнК.

В связи с этим при разработке новых современных СнК, требующих массовой высокопроизводительной обработки данных, крайне актуальной является задача построения высокопроизводительных, реконфигурируемых, допускающих эффективную аппаратную реализацию устройств помехоустойчивого кодирования.

7

Исходя из анализа существующих проблем, учитывая актуальность и важность проблемы эффективной реализации устройств помехоустойчивого кодирования в составе проектируемых систем на кристалле, сформулирована цель настоящей работы.

Целью диссертационной работы является разработка принципов построения устройств кодирования/декодирования с параллельной обработкой данных и возможностью реконфигурирования корректирующей способности кодов для реализации в составе СнК.

Для достижения этой цели необходимо решить следующие задачи:

1) разработка метода построения параллельного реконфигурируемого кодера/декодера БЧХ кодов, который позволяет изменять характеристики кодов БЧХ в процессе работы, в том числе корректирующую способность;

2) разработка метода построения реконфигурируемого кодека Рида-Соломона, который позволяет в процессе работы конфигурировать характеристики кодирования (количество исправляемых ошибок, длину данных и др.);

3 ) разработка модели канала с пакетными ошибками для оценки корректирующей способности кодов БЧХ и РС и исследование эффективности исправления сгруппированных ошибок;

4) разработка декодера LDPC и способа его функционирования с меньшими, по сравнению с традиционной реализацией, аппаратными ресурсами за счет усовершенствования параллельного алгоритма min-sum;

5) разработка методики проведения ускоренной верификации и статистического анализа устройств помехоустойчивого кодирования с использованием кросс-платформенного моделирования.

Объект исследований - средства исправления ошибок, возникающих в каналах передачи и хранения информации.

Предмет исследований - методы, алгоритмы и устройства коррекции ошибок, использующие помехоустойчивые коды БЧХ, РС, LDPC, для реализации в составе СнК.

Методы исследования. Для решения поставленных задач применялись методы исследования, базирующиеся на использовании математического аппарата комбинаторики, теория вероятности, имитационного моделирования, теории поме-

8

хоустойчивого кодирования, теория цифровой фильтрации, теории проектирования ЭВМ. Для практической реализации применялись методы компьютерного моделирования с использованием пакета Ма1ЬаЪ/81ши1тк, а также способы ускорения верификации с использованием прототипирования на отладочной плате с ПЛИС.

Научная новизна диссертации.

При выполнении диссертационной работы получены следующие новые научные результаты:

- в общем виде выведены аналитические соотношения, позволяющие реализовать кодирование/декодирование кодом БЧХ посредством параллельной обработки поступающих данных;

- на основе полученных соотношений предложен метод построения параллельного реконфигурируемого кодера/декодера БЧХ кодов, который позволяет изменять характеристики кодов БЧХ, в том числе корректирующую способность, в процессе работы;

- предложен метод построения реконфигурируемого кодека Рида-Соломона с применением БИХ и КИХ-фильтров, который позволяет в процессе работы изменять характеристики кодирования, в том числе корректирующую способность;

- разработана модель канала с пакетными ошибками и проведено исследование эффективности исправления сгруппированных ошибок кодами БЧХ и РС;

- предложена структура декодера LDPC и способ его функционирования с меньшими, по сравнению с традиционной реализацией, аппаратными ресурсами за счет усовершенствования параллельного алгоритма тт^ит, а именно, за счет однократного подсчета надежностей от проверочной вершины для символьных вершин, с разницей только в коммутации этих значений для символьной вершины, и за счет оптимизации (по аппаратным ресурсам) сумматоров в символьных вершинах;

- предложена методика проведения ускоренной верификации и статистического анализа устройств помехоустойчивого кодирования с использованием кросс-платформенного моделирования.

Практическая значимость работы состоит в следующих достижениях:

1) получено общее аналитическое выражение для параллельной реализации БЧХ-кодера с произвольной степенью порождающего полинома и произвольной разрядностью обрабатываемых данных;

2) на основе полученного выражения предложен метод проектирования кодеков БЧХ под различные стандарты связи и систем хранения информации, в частности, с пропускной способностью 3.6 Гб/с и занимаемой площадью по технологии 180 нм для реконфигурируемого параллельного кодека исправляющего 32 и меньше ошибок в 8 кБ данных составляет 2.74 мм (что соизмеримо с аналогом, нена-страиваемый кодек, исправляющий 64 ошибки в 8 кБ данных, занимает площадь

2.24 мм по технологии 130 нм);

3) предложенный метод построения реконфигурируемого кодека Рида-Соломона позволяет проектировать кодеки РС под различные стандарты для ПЛИС и СБИС, в частности, кодек для кода РС(255, 239) с настраиваемой корректирующей способностью требует на 20 % меньше аппаратных ресурсов в сравнении с аналогом и обладает той же пропускной способностью, а кодек РС, эквивалентный кодеку БЧХ (по скорости кода и длины данных) требует в 1.4 раза меньше аппаратных ресурсов, при этом уступает в 1.6 раза по быстродействию;

4) предложенная модель канала с пакетными ошибками позволяет проводить эффективную оценку корректирующей способности кодов БЧХ и РС и исследование эффективности исправления сгруппированных ошибок, в частности декодер РС при прочих равных условиях (длине кода, количестве проверочных бит), исправляет пакетные ошибки (даже сгруппированные не более двух) существенно лучше декодера БЧХ (BER в 4-6 раз меньше);

5) предложенная структура параллельного декодера ЬБРС по алгоритму шт-8иш позволяет проектировать декодер с оптимизироваными аппаратными ресурсами, в частности для стандарта ONFI 4.0 при использовании проверочной матрицы размерностью 70528x5008 по технологии 65 нм, предложенный кодек занимает

площадь 34 мм2 (что в 1.4 раза меньше аналога) и обладает пропускной способностью 3.4 Гб/с.;

6) разработанная методика проведения ускоренной верификации и статистического анализа устройств помехоустойчивого кодирования с использованием кросс-платформенного моделирования позволяет сократить почти на порядок время для получения передаточной характеристики кодека по сравнению с полностью программной симуляцией.

Результаты работы могут найти применения при создании новых контроллеров памяти с твердотельными накопителями, систем передачи информации по различным стандартам связи телекоммуникации, например, по стандарту устройств твердотельных накопителей ONFI, по стандартам для цифрового телевидения (DVB), для беспроводных сетей WiMAX, 4G и т.д.

Внедрение результатов работы.

На основе полученных научных результатов автором была разработана серия IP-ядер, на базе которых создана микросхема 1892ВК016 (АЕНВ.431290.218 ТУ).

Основные научно-технические результаты работы, основанные на исследованиях автора, использованы при выполнении ОКР и НИР, проводившихся на предприятии АО НПЦ «ЭЛВИС» (Приложение 2).

Новизна предложенных решений подтверждена патентами (Приложение 1):

- Патент на изобретение RU2601827. Реконфигурируемый кодер БЧХ кодов.

14.10.2016, 10.06.2015 [88];

- Патент на изобретение RU2591474 (C1). Параллельный реконфигурируемый

кодер БЧХ кодов. 22.06.2016., 21.07.2015 [89];

- Патент на изобретение RU2605672. Реконфигурируемый кодер Рида-

Соломона. 02.12.2016, 21.07.2015 [98];

- Патент на полезную модель RU168602. Декодер LDPC. 10.02.2017,

28.06.2016 [128].

Положения, выносимые на защиту:

- метод построения параллельного реконфигурируемого кодера/декодера БЧХ кодов, который позволяет изменять характеристики кодов БЧХ, в том числе корректирующую способность, в процессе работы;

- метод построения реконфигурируемого кодека Рида-Соломона, который позволяет в процессе работы конфигурировать характеристики кодирования, в том числе корректирующую способность;

- модель канала с пакетными ошибками для оценки корректирующей способности кодов БЧХ и РС и исследование эффективности исправления сгруппированных ошибок;

- структура декодера LDPC и способ его функционирования с меньшими, по сравнению с традиционной реализацией, аппаратными ресурсами за счет усовершенствования параллельного алгоритма min-sum;

- методика проведения ускоренной верификации и статистического анализа устройств помехоустойчивого кодирования с использованием кросс-платформенного моделирования.

Достоверность результатов диссертации обеспечивается обоснованным и корректными применением положений и методов математического аппарата алгебры и комбинаторики, теория проектирования ЭВМ, теории помехоустойчивого кодирования, а также подтверждается совпадением теоретических выводов с результатами имитационного и эмуляционного моделирования.

Соответствие диссертации паспорту научной специальности. Согласно паспорту специальности 05.13.05 - Элементы и устройства вычислительной техники и систем управления, проблематика, рассмотренная в диссертации, соответствует пунктам 1, 2 и 3 паспорта специальности (1. Разработка научных основ создания и исследования общих свойств и принципов функционирования элементов, схем и устройств вычислительной техники и систем управления. 2. Теоретический анализ и экспериментальное исследование функционирования элементов и устройств вычислительной техники и систем управления в нормальных и специальных условиях с целью улучшения технико-экономических и эксплуатационных характеристик. 3. Разработка принципиально новых методов анализа и синтеза элементов и устройств вычислительной техники и систем управления с целью улучшения их технических характеристик.).

Апробация работы. Основные положения диссертационной работы докладывались и были одобрены на Международных и Российских научно-технических конференциях: Международная научно-техническая конференция "Электроника-

12

2015" (г.Москва, 2015 г.), 8-ая Всероссийская межвузовская научно-практическая конференция «Актуальные проблемы информатизации в науке, образовании и экономике - 2015» (г.Москва, 2015 г.), Всероссийская научно техническая конференция МЭС-2016 (г.Москва, 2016 г.), научный семинар «Методы повышения надежности и помехоустойчивости информации, хранящейся в твердотельных накопителях космических аппаратов» (г.Санкт-Петербург, 2015 г.).

Публикации. Результаты диссертационной работы опубликованы лично и в соавторстве в 19 научных трудах, в том числе 4 патентах и 13 статьях, опубликованных в научных изданиях из Перечня ВАК. Оригинальность технических решения подтверждена получением 3 патентов РФ на изобретения и 1 патента на полезную модель.

Личный вклад соискателя. Все выносимые на защиту научные результаты получены соискателем лично. В опубликованных, в том числе в соавторстве, работах по теме диссертации лично соискателем предложено: в [89, 90] - метод распараллеливания устройств кодирования БЧХ, в [88, 90] - метод реконфигурирования кодеков БЧХ, в [97- 100] - метод реконфигурирования кодеков РС, в [112] - методика исследования корректирующих возможностей кодов РС и БЧХ, в [122, 128] -оптимизация параллельного декодера ЬБРС, в [132, 133, 135, 136] - способ ускоренной верификации кодеков помехоустойчивого кодирования, в [103, 107, 129] -исследования устройств модулярной арифметики.

Объем и структура работы. Диссертационная работа состоит из введения, четырех глав, заключения, списка литературы и приложений. Работа содержит 1 73 страницы текста (с учетом приложений) и иллюстрируется 74 рисунками и 10 таблицами, список литературы включает 146 наименования.

Краткое содержание глав диссертации включает:

В первой главе представлена классификация помехоустойчивых кодов, описаны основные алгоритмы кодирования и декодирования блочных кодов, таких как РС, БЧХ, ЬБРС. Представлены алгоритмы и схемные решения, адаптированные под аппаратную реализацию. Указана актуальность проблемы ускорения производительности устройств путем распараллеливания, а также проблема настройки кодеков под различные характеристики кодов. Проведен анализ существующих подходов.

Во второй главе предложены возможные способы построения параллельных кодеков в общем виде, с возможностью реконфигурирования. Для кодов БЧХ предложен способ реконфигурирования за счет изменения порождающего полинома. Для кодов РС предложен способ построения кодека при помощи цифровых фильтров, с возможностью включения определенного их количества в общую цепь кодера при настройке. Предложена модель канала с пакетными ошибками для оценки корректирующей способности кодов РС и БЧХ. Предложена схемная реализация алгоритма Евклида для длинного деления, используемого для поиска ключевого уравнения при декодировании кодов РС. Показана возможность построения полиномиальных умножителей при помощи методов системы остаточных классов. Для кодов LDPC предложен способ оптимизации аппаратной реализации параллельного декодера с целью уменьшения элементов памяти за счет за счет использования единого сумматора в вычислительном узле символьной вершины.

В третьей главе подробно рассмотрены варианты аппаратной реализации предложенных автором во второй главе методов и способов построения устройств помехоустойчивого кодирования/декодирования, наиболее подходящих для аппаратной реализации в составе СнК.

В четвертой главе представлена методика ускоренной верификации устройств помехоустойчивого кодирования при помощи статистического анализа и кросс-платформенного взаимодействия САПР. Проведен анализ корректирующей способности кодов РС, БЧХ, в том числе и в канале с пакетными ошибками при декодировании предложенными способами. Корректирующая способность кода LDPC оценена сравнительным способом с эталонным библиотечным кодеком, в том числе на примере передачи изображения по зашумленному каналу. Кроме того, в данной главе представлены результаты физической реализации разработанных устройств помехоустойчивого кодирования в составе СнК и полученные в ходе реализации характеристики СФ-блоков.

В заключении сформулированы основные результаты работы.

Приложения содержат копии патентов на изобретения и полезную модель (Приложение 1), акты о внедрении проведенных в диссертации исследований (Приложение 2).

Глава 1. Анализ методов, алгоритмов и аппаратных устройств кодирования/декодирования блочных кодов

1.1. Помехоустойчивое кодирование - важнейший раздел теории информации

Интенсивное развитие помехоустойчивого кодирования, как самостоятельная область технических наук, началось с работ Р.Галлагера и К.Шеннона [1, 2] в середине прошлого столетия. В 1949 и 1950 годах известные американские ученые М. Дж. Голей и Р. Хэмминг создали первые блочные коды, исправляющие одиночные ошибки. Работа Хэмминга явилась катализатором формирования новых идей в данной области, которая берет свой отсчет с 1954 года. Многие ученые, такие как И.С. Рид, Г.Соломон, Э. Берлекэмп, Д. Месси, Г. Форни и также советские ученые В.Д. Колесников, Е.Т. Мирончиков, Э.Л. Блох, В.В.Зяблов, А.А. Харкевич, Л.М.Финк, Б.Д. Каган, С.Л. Портной, и др. внесли значительные вклад в развитие помехоустойчивого кодирования и исследование каналов связи. Несколько позже применение мягкого решения исследовалась в США Д.Месси и в СССР Л.М.Финком и Б.Каганом. Существенный вклад в развитие кодов с мягким решением в том числе и низкоплотностных внесли многие отечественные и зарубежные ученые: Р.Галлагер, К.Берроу, Т.Ричардсон, Д.Маккай, Д.Загангиров, В.Зяблов, В.Золотарев [3].

С тех времен помехоустойчивое кодирование пронизывает все большие разделы техники, вместе с тем и сама техника развивается стремительно. Так, помехоустойчивое кодирование первоначально использовалось в передаче сигналов по радиоканалу для защиты и более достоверного приема в условиях шумов канала. Однако с появлением ЭВМ и устройств памяти, возникла необходимость увеличить надежность хранения информации. Так, например, в магнитных дисках персонального компьютера, CD-, DVD- дисках используются коды Рида-Соломона (РС) для восстановления поврежденных бит информации.

С появлением твердотельных накопителей популярность блоковых кодов возросла, в связи с различными стандартами и случайным распределением ошибок наиболее приемлемыми оказались коды БЧХ. Так, в устройствах хранения, таких как диски SSD, flash-память используются различные конструкции кодов БЧХ [4].

Разработано большое количество алгоритмов аккомодирующих как под программное, так и под аппаратное использование. Так как в основном все алгоритмы были предложены математиками прошлого столетия для применения в системах радиопередачи, появляются некоторые трудности адаптации этих алгоритмов к внедрению их в системах хранения информации.

Для работы с устройствами памяти, таких как SSD, flash-память должен использоваться контроллер, обслуживающий такие функции памяти как: преобразование интерфейсов и протоколов, виртуализация адресации (с намерением обхода сбойных ячеек), проверку различных размеров блоков стирания и записи, контроль периодического обновления записанных блоков (существует и такое потребности), равномерное распределение нагрузки на секторы при записи, проверка и восстановление данных при чтении [5, 6]. За проверку и восстановление данных отвечает блок контроля и исправления ошибок (ECC - error correcting code), как правило, для работы с разными конфигурациями в его составе имеются различные кодеки кодов БЧХ и РС. Возникает необходимость в разработке универсального блока ECC для различных применений с возможностью менять корректирующую способность кода. Также контроллеры памяти могут использоваться в составе сложной многофункциональной СнК, где все потоки данных являются параллельными, как собственно и сама память может иметь параллельный интерфейс. Таким образом, возникает необходимость в адаптации предложенных и описанных алгоритмов под параллельный поток данных.

В работе также рассмотрены коды малой плотностью проверок на четность (LDPC) как наиболее прогрессивные и перспективные на сегодняшний день по корректирующей способности наиболее приближены к границе Шеннона [7, 8]. Данные коды используются во многих каналах радиосвязи, в том числе и цифровом телевидении второго поколения DVB-S2, -T2,-C2, однако находят и применение в устройствах хранения [9]. Наиболее адаптированный под аппаратное исполнение алгоритм декодирования кодов LDPC является алгоритм минимальной суммы (min-sum). Однако ввиду больших кодовых длин даже этот алгоритм требует больших аппаратных затрат.

1.2. Классификация кодов

На сегодняшний день создано множество классов помехоустойчивых кодов, отличающиеся принципами построения, структурой, избыточностью, кодовым расстоянием, основанием кода, способом передачи кодовых символов, алгоритмами декодирования и функциональным назначением. В целях лучшего восприятия и практического внедрения помехоустойчивых кодов применяется классификация кодов, представленная на рис. 1.1 [10].

Из к информационных символов блоковых кодов формируется I проверочных символов, образующие с к информационными символами кодовое слово (кодовую последовательность) из п = к +1 кодовых символов. При этом, информационные символы из любого входного блока не воздействуют на вычисление проверочных символов предыдущей кодовой последовательности и следующих кодовых последовательностей [11].

Помехоустойчивые коды

Блоковые Древ овод ные (с вер точные)

- -

Линейные Нелинейные

- -

Систематические Несистематические

1

1

Циклические Нециклические

1 г

г 1

Двоичные Недвоичные

г 1

Для независимых ошибок Для пакетов ошибок

1 г

г ■

Каскадные Нскаскадные

Рис. 1.1. Классификация помехоустойчивых кодов

1.3. Различные виды блоковых кодов

Блоковые коды занимают большую нишу в общей классификации различных кодов, см. рис. 1.2 [12].

Рис. 1.2. Классификация двоичных кодов

Наиболее распространенными для систем приема/передачи и хранения информации являются коды БЧХ. К тому же данные коды являются алгебраическими, и их корректирующая способность задается на этапе конструирования кода.

1.4. Коды БЧХ

Коды БЧХ (Боуза — Чоудхури — Хоквингема) принадлежат к классу блочных кодов и массово применяются в устойствах хранения и передачи информации. Эти коды способствуют корректированию множественных ошибок в блоках дан-

ных длиной от нескольких бит до нескольких килобайт (дальнейшее увеличение длины блока данных приводит к аппаратным сложностям).

Коды Боуза-Чоудхури-Хоквингема (БЧХ) относятся к одному из больших классов линейных кодов, исправляющих ошибки. Коды БЧХ обычно задаются через корни порождающего многочлена g(х) степени п — к [10].

Кодом БЧХ, исправляющим ^ ошибок, называется блоковый код длиной п = дт — 1 над полем Галуа ОР (д), для которого элементы аь, аь+1,...., аь+2'—1 (для произвольного Ь) являются корнями порождающего многочлена g(х), где а -примитивный элемент поля ОР(дт) [10 - 17].

1.4.1. Кодирование БЧХ кодов

Из определения БЧХ кодов следует, что порождающий многочлен двоичного кода БЧХ выражается через наименьшее общее кратное [12, 16]:

g (х) = НОК[фь (х), фь+1 (х),..., фь+2—1 (х)}, (1.1)

Список литературы диссертационного исследования кандидат наук Поперечный Павел Сергеевич, 2017 год

Список использованной литературы

1. Галлагер Р. Теория информации и надежная связь. -М.: «Советское радио», 1974. -720 с.

2. Скляр Б. Цифровая связь. Теоретические основы практическое применение. - М.: «Вильямс», 1999. - 1106 с.

3. Развитие методов модуляции и кодирования //Виртуальный компьютерный музей. http://www.computer-museum.ru/connect/krugi4.htm ,(дата обращения 12.05.2016 ).

4. Carrasco R.A., Johnson M. Non-binary Error Control Coding For Wireless Communication and Data Storage. - Newcastle University UK, 2008. - 303 p.

5. Flash memory Guide. Kingstone. http://media.kingston.com/pdfs/FlashMemGuide.pdf (дата обращения 01.09.2016 ).

6. Plattner H., Zeier A. In-Memory Data Management: Technology and Applications. // SpringerLink : Bucher. — Springer, 2012. 267 p.

7. Chung Y., Forney G.D., Richardson T.J., Urbanke R. On the Design of Low Density Parity Check Codes within 0.0045 dB of the Shannon Limit. - IEEE Comm Let, Feb 2001, pp. 58-60.

8. Berrou C., Glavieux A., Thitimajshima P. Near Shannon Limit Error-Correcting Coding and Decoding: Turbo Codes // Proc. of the Intern. Conf. on Commun (Geneva, Switzerland). 1993, May. P. 1064-1070.

9. Козлов А.В. Декодирование LDPC-кодов в дискретном канале FLASH-памяти // Информационно-управляющие системы. Санкт-Петербургский государственный университет аэрокосмического приборостроения (ГУАП). 2007. №5. С.31- 35.

10. Золотарев В.В., Овечкин Г.В. Помехоустойчивое кодирование. Методы и алгоритмы: Справочник / Под. ред. чл.- кор. РАН Зубарева Ю.Б. - М.: Горячая линия -Телеком, 2004. - 126 с..

11. Королев А.И. Коды и устройства помехоустойчивого кодирования информации. -Минск: 2002. - 286 с.

12. Васильев К.К., Глушков В.А., Дормидонтов А.В., Нестеренко А.Г. Теория электрической связи: учебное пособие / Под. Ред. Васильева К.К. - Ульяновск: УлГТУ, 2008. - 452 с.

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

Кассами Т., Токура Н., Ивадари Ё., Инагаки Я. Теория кодирования. - М.: «Мир», 1977, - 576 с.

Березюк Н.Т., Андрущенко А.Г., Мощицкий С.С. Кодирование информации (двоичные коды). - Харьков: «Вища школа», 1978. - 252 с.

Блейхут Р. Теория и практика кодов, контролирующих ошибки. - М.: «Мир», 1986, - 576 с.

Морелос-Сарагоса Р., Искусство помехоустойчивого кодирования. Методы алгоритмы, применение. - М.: «Техносфера», 2005, - 320 с.

Петерсон У., Уэлдон Э. Коды, исправляющие ошибки. - М.: «Мир», 1976, - 593 с. Вернер М. Основы кодирования. Учебник для ВУЗов. - М.: «Техносфера», 2004, -288 с.

Zhang Jun, Wang Zhi-Gong, Hu Qing-Sheng, Xiao Jie Optimized design for high-speed parallel BCH encoder // IEEE Int.Workshop VLSI Design&Video Tech., 2005. - P. 97100.

Федоров С.В. Аппаратная реализация решателя ключевых уравнений Берлекемпа-Месси для кодов Рида Соломона на ПЛИС // Наука и образование. МГТУ им.Баумана, 2011. №7. С.1-11.

Binary BCH Encoder/Decoder. 4Gb, 8Gb, 16 Gb: NAND Flash Memory Program Description. http://micron.com ,(дата обращения 04.05.2017 ).. Jamro E. The Design of a VHDL Based Synthesis Tool for BCH Codecs // A thesis Submitted to the University of Huddersfield. The University of Huddersfield. - 1997, September.

Виноградов И. М. Основы теории чисел. - М. - Л.: ГИТТЛ, 1952, - 180 с.

Лидл Р., Ниддеррайтер Г. Конечные поля. - М.: Мир, 1988. - 430 с.

Патент CN102761340 Broadcast channel (BCH) parallel coding circuit.

Патент CN101068113 Circuit, coder and device for parallel BCH coding.

Патент CN101227194 Circuit, encoder and method for encoding parallel BCH.

Патент CN102820892 Circuit for parallel BCH (broadcast channel) coding, encoder and

method.

Hoyoung Yoo, Youngjioo Lee 7.3 Gb/s Universal BCH Encoder and Decoder for SSD Controllers // IEEE 978-1-4799-2816-3, 2014. - P. 37-38.

30

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

X. Zhang, K.K. Parhi High-speed Architecture for Parallel Long BCH Encoder // GLSVLSI, 2004.- P.26-28.

Wang C., Gao Y., Han L, Wang J. The design of Parallelized BCH Codec // 3rd International Congress on Image and Signal Processing CISP 2010, 2010, pp. 3056-3059. Ayinava M. High Throughput VLSI Architectures for CRC/BCH Encoders and FFT Computations // A Thesis Submitted to the Faculty of the Graduate School of the University of Minnesota. - December, 2010.

Eklund C. Pipelining and Parallel Processing // Postgraduate Course on Signal Processing in Communications. Nokia Research Center. - October, 1999. Кравченко А.Н. Методы проектирования параллельного BCH/CRC-кодера // доклады ТУСУРа, №4, 2014, С. 79-84.

Manikandan S.K., Nisha A.M., Sharmitha E.K., Palanisamy C. High Throughput LFSR Design for BCH Encoder using Sample Period Reduction Technique for MLC NAND Based Flash Memories // International Journal of Computer Applications, №10, March, 2013, pp. 33- 39.

Keshab K.Parhi Eliminating the fanout bottleneck in parallel long BCH encoders // IEEE Communication Society, 2004. - P.2611-2615.

Мак-Вильямс Ф., Слоэн Н. Теория кодов, исправляющих ошибки. - М.: Связь, 1979, 777 с.

Huffman W.C., Pless V. Fundamentals of Error Correcting Codes. - Cambridge, 1998, 446 p.

Рахман П.А. Кодирование информации с применением кодов Рида-Соломона -М.:Мир, 2002, 166 с.

Берлекэмп Э. Алгебраическая теория кодирования. -М.: «Мир», 1971. - 480 с. Fenn S.T.J., Benaissa M., Taylor D. GF(2m) Multiplication and division over the dual field // IEEE Transaction on computers, 1996, № 3, pp.319 - 327. Fenn S., Benaissa M., Taylor D., Improved algorithm for division over GF(2m) // Electronic Letters, 1993, №3, pp. 469-470.

Hasan M.A., Bhargava V.K., Division and bit serial multiplication over GF(qm) // IEEE , Vol. 139, May 1992, pp. 230-236.

Патент US 6826723 B2 Muli-Rate Reed-Solomon Encoders. 30.11.2004, 09.05.2001. Патент EP0608637 (A1) Adjustable error-correction system. 03.08.94, 26.01.93.

156

46. Патент US8151172 (B2) Adjustable Error-Correction for a Reed Solomon Encoder/Decoder. 03.04.2012, 10.07.2008.

47. Bhaumik J., Sundar A., Jagannath D. Architecture for Programmable Generator Polynomial Based Reed-Solomon Encoder and Decoder // International Journal of Soft Computing and Engineering (IJSCE), January, 2013, pp 395-399.

48. Кириллов С.Н., Семин Д.С. Модифицированный помехозащищенный кодер на основе БИХ-фильтра // Вестник РГРТУ. -2009. -№ 2.

49. Галлагер Р. Д. Коды с малой плотностью проверок на четность. - М.: Мир, 1966. -144 с.

50. Овечкин Г.В. Применение Min-Sum алгоритма для декодирования блоковых самоортогональных кодов. - Рязань, РГРУ, 2012.

51. Крук Е.А. Вопросы передачи и защиты информации: Сборник статей / СПб, СПбГУАП, 2006. - 226 с.

52. Эльшафеи М.А. Метод помехоустойчивого кодирования телеметрической информации, исправляющий пропуски и инверсии битов // Наука и образование. МГТУ им.Баумана, 2014. №10. С.328-346.

53. TM Synchronization and Channel Coding—Summary of Concept and Rationale. Report Concerning Space Data System Standard // Informational Report CCSDS 130.1-G-2. Green Book. Issue 2. November 2012. Washington, DC, USA, CCSDS, 2012.

54. Andreadou N., Pavlidou F.-N., Papaharalabos S., Mathiopoulos P.T. Quasi-Cyclic Low-Density Parity-Check (QC-LDPC) Codes for Deep Space and High Data Rate Application // International Workshop on Satellite and Space Communications (IWSSC 2009). IEEE, 2009, pp. 225-229.

55. Islam R.M., Kim J. Quasi Cyclic Low Density Parity Check Code for High SNR Data Transfer // Radioengineering, 2010, vol. 19, no. 2, pp. 356-362.

56. Low Density Parity Check Codes for Use in Near-Earth and Deep Space Application. Experimental Specification. CCSDS 131.1-O-2, 2007.

57. Divsalar D., Dolinar S., Jones C. Construction of Protograph LDPC Codes with Linear Minimum Distance // IEEE International Symposium on Information Theory, 2006, pp. 664-668.

58. Thuy V. N., Aria N. Rate-Compatible Short-Length Protograph LDPC Codes // IEEE Communications Letters, 2013, vol. 17, no. 5, pp. 948-951.

157

59. Digital Video Broadcasting (DVB); Second generation framing structure, channel coding and modulation systems for Broadcasting, Interactive Services, News Gathering and other broadband satellite applications; Part1: DVB-S2 // ETSI EN 302 307-1, 2014-11, V.1.4.1.

60. Forward Error Correction for high bit-rate DWDM submarine systems // ITU-T Recommendation G.975.1, 02.2004.

61. Штомпель Н.А. Методы мягкого декодирования кодов с малой плотностью проверок на четность // Харьков, Вестник НТУ, №27, 2013. - с.163-167.

62. Солтанов А.Г. Схемы декодирования и оценка эффективности LDPC кодов. Применение, преимущества и перспективы развития //

63. William E.R., Lin S. Channel Codes. Classical and Modern. // Cambridge University Press, 2009. - 692 p.

64. Eroz M., Sun F., Lee L. DVB-S2 low density parity check codes with Shannon limit performance // Int. J. Satell. Commun. Network. 2004. pp. 269-279.

65. Шевченко А.А., Масленников Р.О., Мальцев А.А., Пантелеев М.В., Клюев А.Ф., Ветчинкин А.Г. Сравнительный анализ аппаратных архитектур декодера LDPC кодов для систем радиосвязи IEEE 802.11ad // Всероссийская научно техническая конференция МЭС-2014. Сборник трудов. Часть I. - М.:ИППМ РАН, 2014. - С.256-265.

66. Aziz S.M., Pham M.D. Implementation of Low Density Parity Check Decoders using a New High Level Design Methodology // Journal of computers, №5, 2010, pp.81-90.

67. Хлынов А. А. Оптимизация min-sum алгоритма декодирования LDPC-кодов // Труды МФТИ. №4, 2016. С.13-17.

68. Подойницына В. Аппаратная реализация декодеров LDPC-кодов, 2011 : http://omoled.ru/publications/view/40 ,(дата обращения 01.04.2017 ).

69. Worthen A.P., Stark W.E. Low-Density Parity Check Codes for Fading Channels with Memory // 36th Annual Allerton Conference on Communication, Control, and Computing. Electrical Engineering and Computer Science University of Michigan. 1998. pp 19.

70. Башкиров А.В., Ситников А.В., Хорошайлова М.В. Оптимизация аппаратной архитектуры LDPC-декодера применяемого в стандарте радиосвязи IEEE 802.11n //

Вестник Воронежского государственного технического университета. - 2014. -№3. - С.97-99.

71. Патент US2011/0239086 A1 Method and System for Routing in Low Density Parity Check (LDPC) Decosers. 29.09.2011, 03.06.2011.

72. Патент RU2382493 C2 Эффективные по использованию памяти способы декодирования кодов с низкой плотностью контроля по четности (LDPC) и устройства для осуществления этих способов. 10.09.2008, 01.08.2005.

73. Патент CN101188426 B. Decoder for Parallel Processing of LDPC Code of Aligning Cucle Structure and Its Method. 22.06.2011, 05.12.2007.

74. Sha J., Gao M., Zhang Z., Li.L. An FPGA Implementation of Array LDPC Decoder// IEEE 1-4244-0387 APCCAS 2006. Institute of VLSI design, Nanjing. 2006. pp. 16751678.

75. Немудров В., Мартин Г. Системы на кристалле. Проектирование и развитие//М.: Техносфера, 2004, 213 с.

76. Шагурин И., Родионов А. IP-блок для реализации функций управления в составе СБИС класса «система на кристалле» // Время электроники, №5, 2015.

77. Кустарев П.В., Ключев А.О. Маршруты проектирования «систем на кристалле» // Научно технический вестник Санкт-Петербургского государственного университета информационных технологий, механики и оптики, 2010, №1, С.93-100.

78. Путря Ф.М. Особенности использования возможностей объектно-ориентированного программирования SystemVerilog для функциональной верификации многоядерных СнК // Проблемы разработки перспективных микро- и нано-электронных систем - 2012. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2012. С. 83-88.

79. Universal Verification Methodology (UVM). 1.2 Class Reference. 2014, 938 p.

80. Корнюхин А.В., Старилов М.В. Применение библиотеки UVM для функциональной верификации сложнофункциональных блоков // Материалы международной научно-технической конференции Intermac-2014. - М.: МИРЭА, 2014. - С.216-220.

81. К.А. Жезлов, Я.С. Колбасов, А.В. Николаев, Ф.М. Путря, С.Е. Фролова. Автоматизация процесса создания тестовых окружений, обеспечивающих сквозной маршрут разработки, верификации и исследования СФ-блоков и СнК // Всероссийская

научно техническая конференция МЭС-2016. Сборник трудов. - М.:ИППМ РАН, 2016. - С.266-273.

82. Z.Wang, M.Karpovsky, A.Joshi Reliable MLC NAND Flash Memories Based on Nonlinear t-Error-Correcting Codes // IEEE/IFIP International Conference on Dependable Systems & Networks , 2010. - P. 41-50.

83. Yu-Peng Hu, Nong Xiao An elastic Error Correction Code Technique for NAND Flash-based Consumer Electronic Devices // IEEE 0098 3063/13. 2013. - P. 1-8.

84. M. Gomes, G. Falcao, V.Silva Scalable and Parallel Codec Architectures for the DVB-S2 FEC System // IEEE 978-1-4244-2342-2/08, 2008. - P 1506-1509.

85. Kihoon Lee, Han-Gil Kang, Jeong-In Park, Hanho Lee A High-Speed Low-Complexity Concatenated BCH Decoder Architecture for 100 Gb/s Optical Communications // Springer Science+ Business Media, 2010.- P.43-55.

86. Yi-Min Lin, Jau-Yet Wu, Chien-Ching Lin, Hsie-Chia Chang A Long Block Length BCH Decoder for DVB-S2 Application // ISIC, 2009.-P.171-174.

87. Chuan-Sheng Lin, Kuang-Yuan Chen, Yu-Hsian Wang A NAND Flash Memory Controller for SD/MMC Flash Memory Card // IEEE 1-4244-0395, 2006. - P. 1284-1287.

88. Патент RU2601827. Реконфигурируемый кодер БЧХ кодов. 14.10.2016, 10.06.2015

89. Патент RU2591474 (C1). Параллельный реконфигурируемый кодер БЧХ кодов. 22.06.2016., 21.07.2015

90. Поперечный П.С. Разработка параллельного кодера БЧХ с регулируемой корректирующей способностью // Известия ЮФУ. Технические науки. -2015. -№7. -С.19-31.

91. Патент US8812940 B2 - Programmable Error Correction Capability for BCH Codes

92. R. Aiswariya, R. Parameshwaran Loop Unrolling for Second Order Recursive Digital Filter to Achieve High Throughput // Contemporary Engineering Sciences, vol.7.№8, 2014. - P. 357-362.

93. Song-Chul Jang, Je-Hoon Lee, Won-Chul Lee, Kyoung-Rok Cho Design of Parallel BCH Decoder for MLC Memory // IEEE International SoC Design Conference, 2008. -P. III-46-47.

94. S. Koorapati, S. Prakash Design of Any Codeword Length Parallel Long BCH Encoder with the help of An Efficient C-Utility // International Conference on VLSI Systems, Architecture, Technology and Application , 2015.

160

95. Волков Е. А. Вычисление значений многочлена. Схема Горнера // Численные методы. — Учеб. пособие для вузов. — М.: Наука, 1987. — 248 с.

96. Левитин А. В. Метод преобразования: Схема Горнера и возведение в степень // Алгоритмы. Введение в разработку и анализ — М.: Вильямс, 2006. — С. 284—291.

97. Поперечный П. С. Применение цифровой фильтрации для реализации кодера Рида-Соломона // Информационные технолигии -2016. -№3. -С.198-202.

98. Патент RU2605672. Реконфигурируемый кодер Рида-Соломона. 02.12.2016, 21.07.2015.

99. Поперечный П.С., Беляев А.А. Реализация кодера Рида-Соломона с использованием цифровых фильтров // Радиопромышленность. 2016, №3.-С. 18-22.

100. Поперечный П.С. Способ реализации универсального кодека Рида-Соломона // 8-ая Всероссийская межвузовская научно-практическая конференция. Материалы конференции.-М.:МИЭТ, 2015.-С. 128.

101. Федоров С.В., Ромашкин В.И., Вялых К.М. Реализация потокового декодера укороченных кодов Рида Соломона на ПЛИС // Наука и образование. МГТУ им.Баумана, 2016. №6. С.184-199.

102. Franssens A. Analysis of Reed Solomon Error Correcting Codes on Reconfigurable Hardware // Master's thesis. University of Twente, Enschede. September, 2008, 79 p.

103. Амербаев В.М., Соловьев Р.А.,Тельпухов Д.В., Поперечный П.С.,Рухлов

В.С.,Щелоков А.Н.,Михмель А.С.. Разработка устройства для вычисления результата операции скалярного произведения векторов на базе интрамодулярного разложения комплексных чисел в модулярной арифметике // Известия ЮФУ. Технические науки. -2015. -№6. -С.95-105.

104. Omondi A., Premkuar B. Residue Number System: Theory and Implementation // Imperial College Press. - 2007. ISBN 978-1-86094-866-4.

105. Амербаев В.М., Балака Е.С., Соловьев Р.А., Тельпухов Д.В. Анализ и синтез арифметического узла проф. Поспелова Д. А. поля Галуа // VI Всероссийская научно-техническая конференция МЭС-2014. Сборник трудов. Часть IV.-М.: ИППМ РАН, 2014.- с.179-182.

106. Краснобаев В.А., Барсов В.И., Яськова Е.В. Отказоустойчивые вычислительные системы на основе модулярной арифметики: концепции, методы и средства

// Радюелектронт комп'ютерт системи. - Харьков: Харьковский национальный

161

технический университет сельского хозяйства им. Петра Василенко, - 2007. - №8. -С. 82-90.

107. Поперечный П.С. Полиномиальный модулярный умножитель в устройствах помехоустойчивого кодирования // Всероссийская научно техническая конференция МЭС-2016. Сборник трудов. Часть I. - М.:ИППМ РАН, 2016. - С.274-277.

108. What Types of ECC Should Be Used on Flash Memory? Application note, Spansion , 2011,

url://www.spansion.com/Support/Application%20Notes/Types_of_ECC_Used_on_Flash AN.pdf ,(дата обращения 24.03.2017 ).

109. Баишев А. Твердотельные диски - надёжное решение для ответственных применений. //Современные технологии автоматизации, №4, 2007, с 68-71.

110. Open NAND Flash Interface Specification. www.onfi.org ,(дата обращения 11.02.2017 ).

111. Ратайчук И.А., Шульгин В.И., Исследование помехоустойчивости цифрового канала связи с использованием недвоичных кодов Рида-Соломона. Харьков, «Радиоэлектронные и компьютерные системы» №1, 2011.

112. Поперечный П. С. Сравнительная оценка корректирующей способности кодов Рида-Соломона и Боуза-Чоудхури-Хоквингема // Информационные технологии -2016. -№6. -С.431-435.

113. Odenwalder J.P., Error Control Coding Handbook. Linkabit Corporation, 1976, 213с.

114. Jordanova L., Laskov L., Dobrev D. Influence of BCH and LDPC Code Parameters on the BER Characteristic of Satellite DVB Channels. \\Engineering, Technolo-gy&Applied Science Research. №1, 2014.

115. Hafmann W., Pless V., Fundamentals of Error-correcting Codes. Cambridge University press, 2003.

116. Ryan W.E., Lin S., Channel Codes Classical. Cambridge University press, 2009

117. Мальцев Г.Н., Джумков В.В. Обобщенная модель дискртеного канала передачи информации с группированием ошибок. Информационно-управляющие системы, №1, 2013.

118. Певнев В.Я., Цуранов М.В., Экспериментальное исследование моделей групповых ошибок в канале связи. Харьков, изд. ХНУВД, 2006.

119. Золотарев В.В. Овечкин Г.В. Овечкин П.В., Исследование недвоичных многопороговых декодеров в каналах связи с пакетирующимися ошибками. Изд. институт космических исследований, 2009.

120. Фрейман В.И., Пирожков А.П., Исследование моделей дискретных каналов с памятью в рамках лабораторного практикума, построенного на базе пакета MatLab. Пермь, Электротехника, информационные технологии, системы управления, №7, 2013.

121. Leiner Bernhard M.J. LDPC Codes - a brief Tutorial. Stud.ID: 53418L, 2005.

122. Поперечный П.С. Оптимизация параллельного декодера LDPC кодов по аппаратным ресурсам // Вопросы радиоэлектроники -2017. -№8. -С.24-33.

123. Поперечный П.С. Реконфигурируемый блок помехоустойчивого кодирования для систем на кристалле // Всероссийская научно техническая конференция МЭС-2016. Сборник трудов. Часть I. - М.:ИППМ РАН, 2016. - С.266-273.

124. Lin Y., Yang C., Hsu C., Chang H., Lee C. A MPCN-Based Parallel Architecture in BCH Decoders for NAND FLASH Memory Devices // IEEE Transaction on Circuits and Systems: Express Brief, vol.58, N0.10, 2011, pp.682-686.

125. Патент US 8464141 B2 Programmable error correction capability for BCH codes.

126. T. Zhang, K. K. Parhi On the High-Speed VLSI Implementation of Errors and Erasures Correcting Reed-Solomon Decoders , Department of Electrical and Computer Engineering, University of Minnesota.

127. Егоров С.И., Авдеев В.О., Ватутин Э.И., Панищев В.С. Декодер LDPC-кодов для цифрового телевидения // Изв. ВУЗов. Приборостроение, №6, 2013, с.54-59.

128. Патент RU168602. Декодер LDPC. 10.02.2017, 28.06.2016.

129. Соловьев Р. А., Тельпухов Д. В., Рухлов В. С., Поперечный П. С. Особенности проектирования модулярных многовходовых сумматоров с помощью современных САПР // Информационные технолигии -2015. -№9. -С.694-699.

130. Проксис Д. Цифровая связь. - М.: Радио и связь. 2000. -800 с.

131. https://www.mathworks.com/help/hdlverifier/simulink-cosimulation.html ,(дата обращения 13.02.2017 ).

132. Поперечный П.С., Беляев А.А, Колесникова И.Ю. Верификация аппаратных описаний алгебраических блоков в среде MatLab // Известия высших учебных заведений. Электроника -2016. -№2. -С.173-178.

163

133. Поперечный П.С., Беляев А.А, Колесникова И.Ю. Верификация аппаратных описаний алгебраических блоков в среде MatLab // Международная научно-техническая конференция "Электроника-2015". Тезисы докладов.-М.:МИЭТ, 2015.-С. 55

134. https://www.mathworks.com/help/hdlverifier/ug/fpga-in-the-loop-fil-simulation.html (дата обращения 20.03.2017 ).

135. Колесникова И.Ю., Поперечный П.С., Беляев А.А. Методика проведения ускоренной верификации устройств помехоустойчивого кодирования при помощи пакета Simulink/MatLab // Вопросы радиоэлектроники -2017. -№8. -С.61-67.

136. Абрамов Е.М., Егоров А.В. Козлов А.О., Поперечный П.С., Путря Ф.М., Фролова С.Е. Выбор платформ прототипирования для СФ-блоков и подсистем СнК // Вопросы радиоэлектроникиа -2017. -№8. -С.76-83.

137. Y. Lee, H.Yoo, J. Jung, J. Jo, I. Park A 2.74-pJ/bit, 17.7-Gb/s Iterative Concatenated-BCH Decoder in 65 nm CMOS for NAND Flash Memory // IEEE Journal of Solid-State Circuits, vol.48, №10, 2013.- P.2531-2540.

138. Lee Y., Yoo I., Park I. 6.4 Gb/s Multi-Threaded BCH Encoder and Decoder for Multi-Channel SSD Controllers // ISSCC Dig. Tech. Papers, Feb. 2012, pp.426-427.

139. Micheloni R., Ravasio R., Marelli A., Alice E. A 4 Gb 2b/cell NAND flash memory with embedded 5b BCH ECC for 36 MB/s system read throughput // IEEE Int. SolidState Circuits Conf. Dig. Tech. Papers, Feb. 2006, pp.497-498.

140. Wu J.Y. BCH/RS Decoder for DVB-S2/S and Flash Memory Application // Master thesis, Dept. of Electronics Engineering of National Chiao Tung University Tiawan, 2006.

141. Cocco M., Dielissen J., Heijligers M., Hekstra A., Huisken J. A Scalable Architecture for LDPC Decoding // Proceedings of the Design, Automation and Test in Europe Conference and Exhibition Designers' Forum, 2004.

142. Сайт компании АО НПЦ «ЭЛВИС» http://multicore.ru/index.php?id=6 ,(дата обращения 11.05.2017 ).

143. Солохина Т. В., Петричкович Я. Я., Глушков А. В., Беляев А. А., Меньшенин Л. В., Путря Ф. М., Шейнин Ю. Е., Суворова Е. А. Радиационно стойкая многоядерная гетерогенная система на кристалле со встроенным многоканальным коммута-

тором SpaceFibre для бортовых систем хранения и управления данными// Вопросы радиоэлектроникиа -2017. -№8. -С.49-54.

144. ONFI 2.3 NAND Flash Controller IP [Arasan] URL: http://arasan.com/products/nand-flash/onfi2-3 ,(дата обращения 11.08.2016 ).

145. Руткевич А.В., Поляков Е.А., Сысоев И.Ю. СФ-блок контроллера массива NAND Flash-памяти // Всероссийская научно техническая конференция МЭС-2014. Сборник трудов. Часть I. - М.:ИППМ РАН, 2016. - С.166-173.

146. Блох Э.Л., Попов О.В., Турин В.Я. Модели источника ошибок в каналах передачи цифровой информации - М.: Связь, 1971, 312 с.

Приложение 1. Копии полученных патентов РФ на изобретения и полезную модель

Приложение 2. Акты внедрения

еэлвис

Адра: lüH'íM. ]■■ M оск н. Зилемогрил, n до«t 4-,строа*нс I

ГочтогыЯ-адри:: 1244Á), г, Mdcme, а/л

OfjKi-: (444)731 -14-fi]

nlilc-Hirr.ru 8&МЧ l.iiyOrtclvi'i i. с I) m

Аы u-i>i il1 |3i ПК1 ОЁЩКгГН I !.■>-■ il il i i i lui n 141'ií i 'iriiin ni i^'inji

ьцчиыктелыяымфйрыацмйнные шггимы:' (ЛОШЩ «ЭД8ИС»)

"УТШ^ЖДАЮ

сщ-рап e,ih)J ( ) ди ректора

НМЦссЭЛНИС» Кравченко И.С.

2017 I",

о i4it:;ipcFimi результатов диссертационной работы ни соискание ученой степени кандидата технических наук «Исследование и разработка высокоскоростных устройств помехоустойчивого кодирования с регулируемой корректирующей

способностью ш основе модифицированных блоч.....х кодов»

J Топсрсчнсхго Е Ili it in Ссргс^рнчй

Комиссия в Составе: председатель Комиссии - заместитель генерального директора, к.т.н. Солохини T.IÏ.: члены комиссии - начальник МТО-1 I лувткон А.Б., начальник лаборатории "Верификации СнК и ^-блоков" !П 0-1, k.i.ii. Путря Ф.М составили настоящий a irr о том, что результаты диссертационной раСк>ты Поперечного U.C., а именно:

предложенное аналитическое выражение для создании аппаратного описания параллельного реконфигурируемого кодеке ЬЧХ;

- предложенный меггод построения рскопфшлрирусмого кодека 14" на основе Ii ИХ- КИХ-филыроь;

предложенная модели дискретного симметричного канала с

пакетными ашнб ками ;

- схема оптимизированного декодера I.DPC кодов но параллельному алгоритму min-suin;

- методика ускоренной верификации устройств помехоустойчивого иодирования с использованием кросс-платформенного моделирования

ñw. im ни i кип,-in it:ii i i=i iijj предприятии AU Hill [ «'-iJIHHl'» при разработке СФ-бяоков библиотеки помехоустойчивых кодеков, СФ-блок помехоустойчивого кодека ЬЧХ к cociiihse контроллера NAND-flasli начнш внедрен н микросхему 1892ВЮЛ6 (AEHR431290,2 IB ТУ),

Инслренис pctyji hiíinjH л иссер годной ной работы 11о1Крсчяого I Г.С.

доэвддоловбодоечнт i> чарпкмернстнки производительности и 'эпсргок^фскллппоетн созданных помехоустойчивый кодеков на уровне сопоставимом или превосходя щен лучшие чпро пьес аналоги,

РазрабоганньШ ко. ick ЬЧХ позволяет изменять корректирующую снжйбнскпъ кода БЧХ в процессе работы, а по аппаратным ¡arpaим соп«п"ЭРич с лбIII<111 UM, I|фмгу|>|фусI]им ЕООДСКОМ В СЛуЧй£ НК^ОДЩОС!!! поддержания н1хе«):(ЬШ вариантов копфтл рации БЧХ-вОдслсй, реконфтурнруемюн ko;k,lk дает существенную, в несколько pav экономию аппаратных та грат.

Разработанный кодек Рида-Соломадн, на основе КИХ- ie Б ИХ-фильтров, обеспечивает реконфигурируемость^ высокую прощводнтельность su C4ci конвейерной erpyjffypbi и уменьшение аппаратных затрат if сравнении с аналогами. Кодек для наиболее распространенного кода lJt'(255, с настраиваемой

коррелирующей способностью, ipcöyci ну 20 % меньше аппаратных ресурсов в сравнении с аналогом и обладает практически г ой же пропускной способностью.

Внедрение результатов диссертационной работы было выполнено при не1&средственном личном участии автора. Основные результаты диссертационной работы Поперечного i 1С., были использованы при выполнен и н научно-исследовательских п опьгпю-коерзтрук"горских работ,

Прс.есс, niiv,и. комиссии;

заместитель генерал мня и директора

Члены комиссий:

11ачLuí ь 1111 к . lüSüpari op и и

"Верификации ОгК л iP-frioKOft'

НТО], к г.ei

Ii

Путря Ф.М.