Исследование и разработка универсальных методов тестирования IP блоков систем на кристалле на базе микропроцессорных ядер тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат технических наук Алексеев, Алексей Алексеевич

• Алексеев, Алексей Алексеевич
• кандидат технических наук
• 2012

Оглавление диссертации кандидат технических наук Алексеев, Алексей Алексеевич

СОДЕРЖАНИЕ

Общая характеристика работы

Список используемых сокращений

Введение

Глава 1. Тенденции и проблемы развития современных средств тестирования систем на кристалле

1.1. Тестирование преобразователей данных

Тестирование блоков АЦП

Тестирование ЦАП

1.2. Тестирование логических устройств

1.3. Методы тестирования схем памяти

1.4. Специализированные аппаратные интерфейсы тестирования

1.5. Средства периферийного сканирования

1.6. Современные методы тестопригодного проектирования

1.7. Методы тестирования блоков памяти СНК

1.8. Переход от модели к тестовому оборудованию

1.9. Программные средства контроля

1.10. Выводы по первой главе

Глава 2. Систематизация, настройки и методы тестирования 1Р

блоков систем на кристалле

2.1. Микропроцессорное ядро

2.2. Порты ввода вывода

2.3. Аналого-цифровые преобразователи

2.4. Цифро-аналоговые преобразователи

2.5. Компараторы

2.6. Приемопередатчики

2.7. Универсальные синхронно-асинхронные приемопередатчики

2.8. Блоки ведущего синхронного последовательного порта (СПП)

Интерфейс БР1

Интерфейс I2C

2.9. Таймеры

Схемы ШИМ, блоки захвата/регистрации событий

2.10. ПЗУ

2.11. ОЗУ

2.12. Блок обработки прерываний

2.13. Память программ

2.14. Формирование тестовой программы

2.15. Тестирование СНК с реализацией программ в ПЗУ

2.16. Выводы по второй главе диссертационной работы

Глава 3. Переход от виртуального моделирования к тестированию

физически реализованных систем на кристалле

3.1. Модель формирования тестовых векторов

3.2. Модель формирования векторов тестовых воздействий для реализации интерфейса программирования

3.3. Выводы по третьей главе диссертационной работы

Глава 4. Разработка устройств согласования и методы реализации

тестов

4.1. Разработка устройств согласования для тестирования аналоговых блоков в составе систем на кристалле

4.2. Реализация тестов IP блоков

4.3. Выводы по четвертой главе диссертационной работы

Заключение

Список используемой литературы

Приложение

A. Микропроцессорное ядро

Инструкции микропроцессорного ядра СНК 1886ВЕ

Тест микропроцессорного ядра СНК 1886ВЕ

Б. Порты ввода вывода

Тест портов ввода/вывода СНК 1886ВЕ

B. Аналого-цифровые преобразователи

Регистры управления АЦП СНК 1886ВЕ

Тест АЦП, способ первый

Тест АЦП, способ второй

Тест АЦП, способ третий

Тест всех каналов блока АЦП

Г. Цифро-аналоговые преобразователи

Регистры управления ЦАП СНК 1886ВЕ

ТестЦАП

Д. Компараторы

Регистры управления компаратором СНК 1886ВЕ

Тест компаратора

Е. Приемопередатчики

U ART

Блок ведущего синхронного последовательного порта (СПП)

Ж. Таймеры

3. ПЗУ

Тестирование блоков ПЗУ СНК 1886ВЕ

И. ОЗУ

Тестирование блоков ОЗУ СНК 1886ВЕ

К. Блок обработки прерываний

Тест блока обработки прерываний СНК 1886ВЕ

Л. Блок памяти программ

Тест блока памяти СНК 1886ВЕ6

М. Интерфейс программирования

Интерфейс программирования СНК серии 1886ВЕ

Программная реализация интерфейса программирования с

расширенным набором комманд

Модификация стандартного интерфейса программирования

Н. Формирования векторов тестовых воздействий

О. Устройства согласования

П. Часто используемые функции

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность работы.

В современном информационном пространстве цифровое управление и обработка сигналов проникает практически во все области жизнедеятельности, что неразрывно связано с устройствами приема, передачи и обработки данных, принятых от устройств регистрации, измерения или управления.

Массовое внедрение схем измерения, регистрации и выдачи сигналов привело к развитию нового направления в современной микроэлектронике - созданию систем на кристалле (СНК), необходимых для решения многих бытовых, промышленных, научных и специальных задач.

При проектировании и изготовлении схем СНК требуется обеспечивать высокую надежность работы системы, стойкость к технологическим и эксплуатационным разбросам, а также низкую стоимость всего устройства. В условиях современного производства интегральных схем около 70% цены готового кристалла составляет стоимость процедуры тестирования. В настоящее время верификация проекта, исследование образцов, оценка надежности и обеспечение высокой скорости тестирования — это наисложнейшая проблема и узкое место всего процесса разработки СНК. Последствия пропуска ошибок в таких случаях очень серьезны: от дорогостоящих повторных запусков кристаллов до потери самой возможности попасть на рынок с данным продуктом.

Исходя из этого, для обеспечения гарантированно высокой надежности работы СНК необходимо разработать универсальные методы обеспечения всестороннего тестирования каждого блока, входящего в систему. Одним из наиболее актуальных требований для СНК, разрабатываемых для аппаратуры специального назначения, является минимизация времени тестирования, поскольку перед поставкой готовых изделий СНК проходят множество испытаний, по завершению каждого из которых необходимо проведение полного тестирования.

В связи с этим, разработка методик, программных способов и технических решений, позволяющих проводить исследования параметров и эксплуатационных характеристик СНК, а также разработка методов оптимального тестирования, обладающих улучшенными технико-экономическими характеристиками, является актуальной задачей.

Цель диссертационной работы состоит в разработке универсальной методики, программных способов и технических решений для тестирования систем кристалле на базе микропроцессорных ядер, позволяющих сократить время для проведения исследований параметров тестовых кристаллов и измерений в условиях массового производства с учетом увеличения сложности устройств и увеличения разрядности применяемых аналоговых блоков.

Задачи исследования. Для достижения поставленной в работе цели необходимо решить следующие задачи:

1. провести исследование методов тестирования блоков, применяемых в СНК;

2. провести исследование особенностей процесса тестирования применяемых блоков;

3. создать комплекс программ для проведения моделирования работы блоков;

4. обеспечить универсальность и гибкость полученных программных и конструктивных решений;

5. рассмотреть методы формирования векторов тестовых воздействий для проведения тестирования СНК на современных тестовых комплексах;

6. провести экспериментальную проверку разработанных методов и модифицированного измерительного оборудования.

Научная новизна работы состоит в том, что

1. Предложена новая систематизация блоков, применяемых в составе современных СНК, основанная на исследовании комплекса аппаратных и технико-экономических особенностей процесса тестирования,

позволяющая сформировать иерархию и алгоритм процедуры тестирования СНК, в зависимости от применяемых 1Р-блоков.

2. Разработана новая программная модель формирования векторов тестовых воздействий, позволяющая эффективнее использовать вычислительные ресурсы при формировании векторов, необходимых для обеспечения тестирования блоков памяти, входящих в состав СНК.

3. Предложен новый, универсальный метод тестирования 1Р-блоков, входящих в состав СНК, основанный на программном преобразовании многоблочной структуры в моноблочную, позволяющий минимизировать набор инструкций микропроцессорного ядра, при полном сохранении функциональности устройства.

4. Разработан новый метод тестирования СНК, с реализацией памяти программ в ПЗУ, основанный на результатах применения разработанных методов тестирования программируемых СНК и структурировании блоков памяти СНК.

Практическая ценность работы

1. На основе предложенного в работе метода тестирования 1Р-блоков, входящих в состав СНК, основанного на программном преобразовании многоблочной структуры к моноблочной, разработан минимальный набор инструкций микропроцессорного ядра, обеспечивающий полнофункциональное тестирование блоков, применяемых в СНК.

2. Применение новой программной модели формирования векторов тестовых воздействий для реализации режимов программирования СНК на измерительном оборудовании, позволяет существенно сократить время формирования векторов.

3. Реализован метод динамического управления режимами функционирования 1Р-блоков со стороны измерительного оборудования, позволяющий сократить объем программного кода, необходимого для настройки режимов работы тестируемых блоков.

4. Разработан и реализован программный код для СНК, обеспечивающий тестирование цифровых и аналоговых блоков с помощью современного автоматизированного измерительного оборудования.

5. Разработан метод тестирования аналоговых блоков в составе СНК, позволяющий на 85% сократить время измерений параметров.

6. Разработан метод формирования векторов тестовых воздействий, позволяющий на 70% сократить время отладки измерительной программы.

7. Разработан и реализован в загрузочном ПЗУ серийно выпускаемых СНК минимальный программный код, обеспечивающий универсальные функции тестирования цифровых и аналоговых блоков, а также поддерживающий функции самотестирования.

8. Разработан метод тестирования схем памяти в составе СНК, позволяющий на 90% сократить количество тестовых векторов для измерительного оборудования.

9. Разработанные методы реализации тестов позволяют проводить тестирование сложных СНК как на тестовых комплексах, так и в аппаратуре конечных пользователей

10. Предложенные методы измерения и разработанные универсальные и специализированные устройства согласования для тестирования аналоговых блоков позволяют разработчикам оперативно проводить исследование тестовых образцов, а в условиях массового производства - существенно снизить время тестирования СНК.

Внедрение

Результаты работы внедрены и применены при создании и измерении серийно выпускаемых микросхем СНК 1886ВЕ1, 1886ВЕ2, 1886ВЕЗ, 1886ВЕ4, 1886ВЕ5, 1886ВЕ6 и 1886ВЕ7 компанией ЗАО «ПКК Миландр». Результаты работы внедрены и используются на предприятиях ЗАО «Телеком СТВ» и НПП «ТИРС»

Достоверность результатов

Достоверность разработанных методов и решений подтверждена результатами экспериментальных исследований тестовых образцов и серийных микросхем СНК, а также результатами компьютерного моделирования с использованием верифицированных моделей элементов.

На защиту выносятся следующие основные положения:

1. Систематизация блоков, применяемых в современных СНК, по комплексу аппаратных и технико-экономических особенностей процесса тестирования, позволяющая сформировать иерархию и алгоритм процедуры тестирования СНК, в зависимости от применяемых 1Р-блоков.

2. Структура программной модели формирования векторов тестовых воздействий, позволяющей эффективнее использовать вычислительные ресурсы при формировании векторов, необходимых для обеспечения тестирования блоков памяти.

3. Метод тестирования цифровых блоков и интерфейсов приема-передачи данных, основанный на программном преобразовании многоблочной структуры в моноблочную.

4. Методы реализации тестовых программ для проведения тестирования и испытаний СНК с реализацией памяти программ в ПЗУ.

5. Методы тестирования аналоговых блоков СНК, позволяющие оперативно проводить измерения параметров блоков как на участках испытаний и измерений систем, так и на предприятиях потребителей для проведения входного контроля поступающей продукции.

6. Результаты апробации методов в условиях серийного выпуска микросхем.

Апробация работы

Основные результаты работы докладывались на семи научно-технических конференциях.

13-й международной научно-технической конференции «Радиоэлектроника, электротехника и энергетика», Москва, МЭИ, 2007г

15-й международной научно-технической конференции «Электроника и информатика - 2008». Москва, МИЭТ,

международной молодежной научной конференции «Гагаринские чтения». Москва, МАТИ,

16-й международной научно-технической конференции «Электроника и информатика - 2009». Москва, МИЭТ,

Международной научной конференции по естественнонаучным и техническим дисциплинам «Научному прогрессу - творчество молодых», Йошкар-Ола, МГТУ,

10-ой Всероссийской научной конференции студентов и аспирантов «Техническая кибернетика, радиоэлектроника и системы управления», Таганрог, ЮФУ,

международной научно-технической конференции с элементами научной школы для молодежи. «Проектирование систем на кристалле: тенденции развития и проблемы». Москва, МИЭТ,

Публикации

Результаты диссертационной работы отражены в 13 научных работах, в том числе 6 статьях в периодических печатных изданиях, 5 из которых опубликованы в журналах, входящих в перечень ВАК, тезисах 7докладов на научно-технических конференциях.

Структура и объем диссертации

Диссертация состоит из введения, четырех глав, заключения и списка используемой литературы. Диссертация изложена на 128 листах основного текста, содержит 55 рисунков и 17 таблиц к основному тексту, списка литературы из 46 наименований и 58 страниц приложения.

Список используемых сокращений

АФТ - алгоритмические функциональные тесты.

АЦП - аналого-цифровой преобразователь.

БПФ - быстрое преобразование Фурье.

ДНЯ - (ДНЯ) дифференциальная нелинейность.

ЕМР - (LSB) единица младшего разряда.

ИНЛ - (ИНЛ) интегральная нелинейность.

ИКМ - импульсно-кодовая модуляция.

МП - микропроцессорное ядро.

ПК - персональный компьютер.

ПЗУ - постоянное запоминающее устройство.

ПЛИС - программируемая логическая интегральная схема.

СНК - (SoC - от англ. System on Chip) Система на кристалле.

УС - устройство согласования.

ЦАП - цифро-аналоговый преобразователь.

ШИМ - широтно-импульсная модуляция.

ЭТТ - электротермотренировка.

BS - (от англ. BoundaryScan) интерфейс «граничного сканирования». GLINTD - (от англ. Global Interrupt Disable) глобальный запрет обработки прерываний

JTAG - (от англ. Joint Test Action Group) специализированный аппаратный интерфейс, разработанный для тестирования собранных печатных плат и устройств с ограниченным доступом к выводам ИС.

PC - (от англ. Program Counter) программный счетчик.

ТАР -(от англ. Test Access Port) Порт тестирования.

TDI - (от англ. Test data input) вход тестовых данных.

TDO - (от англ. Test data output) выход тестовых данных.

ТСК - (от англ. Test clock) тестовое тактирование.

TMS - (от англ. Test mode select) выбор режима тестирования.

TRST - инициализации порта тестирования.

Ubias - аддитивная погрешность (погрешность смещения) или смещение «ноля».

12

Введение диссертации (часть автореферата) на тему «Исследование и разработка универсальных методов тестирования IP блоков систем на кристалле на базе микропроцессорных ядер»

Введение

Термин "система на кристалле" (System on Chip - SoC, СНК) появился несколько лет назад, когда уровень развития полупроводниковой технологии позволил реализовывать на кристалле не только отдельные устройства, но и функционально законченные системы управляемые, как правило, микропроцессорным ядром и реализуемые на отдельном кристалле. Одновременно с появлением концепции СНК возникли идеи создания методологии проектирования на основе унифицированных наборов готовых базовых блоков (платформ). Интерфейсы компонентов платформы (процессоров, блоков памяти и управления, шинных интерфейсов и др.) в рамках достаточно широкого класса задач унифицированы, чтобы новые устройства можно было "собирать" из блоков, как конструктор. Такое развитие средств проектирования и наборов готовых базовых блоков позволяет разрабатывать собственные высокопроизводительные устройства, необходимые в первую очередь для аппаратуры специального назначения. На сегодняшний день существует большое разнообразие программных продуктов позволяющих проводить проектирование и верификацию блоков на всех стадиях разработки СНК. Однако методы перехода от моделирования к измерению параметров физически реализованных СНК на каждой фабрике уникальны и являются коммерческой тайной, поскольку скорость и качество тестирования как опытной, так и готовой продукции напрямую влияют на стоимость и место изделий на современном рынке.

Поэтому основной задачей данной диссертационной работы является разработка универсальной методики, программных способов и технических решений для тестирования систем кристалле на базе микропроцессорных ядер, позволяющих сократить время для проведения исследований параметров тестовых кристаллов и измерений в условиях массового производства с учетом увеличения сложности устройств и увеличения разрядности применяемых аналоговых блоков.

Созданные методики тестирования должны:

минимизировать время настройки измерительного оборудования для обеспечения полного цикла тестирования СНК.

минимизировать время измерения параметров опытных образцов для возможной коррекции применяемых блоков

• минимизировать время измерения параметров и функционального контроля в условиях массового производства СНК.

Для успешного решения поставленных задач, в рамках диссертационной работы необходимо решить следующие задачи:

1. Провести исследование методов тестирования блоков, применяемых в СНК.

2. Провести исследование особенностей процесса тестирования применяемых блоков.

3. Создать комплекс программ для проведения моделирования работы блоков.

4. Обеспечить универсальность и гибкость полученных программных и конструктивных решений.

5. Рассмотреть методы формирования векторов тестовых воздействий для проведения тестирования системы на кристалле на современных тестовых комплексах.

6. Провести экспериментальную проверку разработанных методов и модифицированного измерительного оборудования.

Заключение диссертации по теме «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», Алексеев, Алексей Алексеевич

Основные результаты диссертационной работы:

1. выявлены и решены основные проблемы, накладывающие ограничения на функциональное тестирование и измерение параметров блоков СНК;

2. разработана систематизация блоков, применяемых в современных СНК, по комплексу аппаратных и технико-экономических особенностей процесса тестирования, позволяющая сформировать иерархию и алгоритм процедуры тестирования;

3. предложен новый метод тестирования блоков СНК, основанный на программном преобразовании многоблочной системы в моноблочную;

4. разработаны модели формирования векторов тестовых воздействий, необходимых для тестирования СНК с помощью современного автоматизированного оборудования;

5. разработаны устройства согласования, необходимые для измерения параметров аналоговых блоков;

6. разработан метод тестирования СНК с реализацией памяти программ в ПЗУ;

7. применение разработанных методов и решений позволили существенно сократить время тестирования рассматриваемых СНК (Таблица 5-1).

Таким образом, в результате выполнения работы была решена задача повышения производительности измерительного производства, обеспечения тестирования СНК с памятью программ расположенной в ПЗУ. Реализованный комплекс методов классификации, модификации СНК и программных моделей формирования векторов тестовых воздействий позволили сократить время тестирования СНК на 85% относительно стандартных методов.

Заключение

Список литературы диссертационного исследования кандидат технических наук Алексеев, Алексей Алексеевич, 2012 год

Список используемой литературы

1. В. М. Gordon, «Definition of Accuracy of Voltage to Digital Converters. Instruments and Control Systems.,» 1959.pp. 710.

2. В. M. Gordon, «Designing Sampled Data Systems. Control Engineering.,» 1961, pp. 127-132.

3. В. M. Gordon, «The Analogic Data-Conversion Systems Digest, Fourth Edition. Analogic Corporation.,» 1981.

4. T. Michael Souders, Donald R. Flach, and Thick С Wong, «An Automatic Test Set for the Dynamic Characterization of A/D Converters. IEEE Transactions on Instrumentation and Measurement.,» т. 1, 1983, pp 180-186.

5. M. Mahoney, «DSP-Based Testing of Analog and Mixed-Signal Circuits. IEEE Computer Society Press.,» 1987, ISBN 0-8186-0785-8.

6. «IEEE Standard for Digitizing Waveform Recorders. IEEE, ISBN 1-55937488-8. P. 28.,» 1994.

7. IEEE Std. 1241-2000, IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters, ISBN 0-7381-2724-8, 2001.

8. Кудрявцев В. и др., Теория тестирования логических устройств, ФИЗМАТЛИТ, 2006.

9. Ю.М.Смирнов, "Перспективы развития вычислительной техники", т. 7, "Высшая школа", 1989.

10. R. D. Adams, High performance memory testing, Kluwer Academic Publishers, 2002.

11. «IEEE Std. 1149.1 - Standard Test Access Port and Boundary-Scan Architecture,» [В Интернете]. Available: http://gr0uper.ieee.0rg/gr0ups/l 149/1 /.

12. H. Bleeker, Boundary-Scan Test: A Practical Approach., Kluwer Academic Publishers, 1993.

13. L., Crouch «Design-for-Test for Digital IC's and Embedded Core Systems», Prentice Hall PTR, 1999.

14. Платунов А., Постников H., Чистяков А., «Механизм граничного сканирования в неоднородных микропроцессорных системах,» № 10, 2000.

15

16

17

18

19

20

21

22

23

24

25

26.

27.

28.

29.

30.

31.

32.

33.

IEEE, «http://grouper.ieee.org/groups/1500/,» [В Интернете]. Рябцев В.Г., Люта М.В., Комарницкий А.В., Гучок В.В., Скрипка Я.С., «Особенности встроенного самотестирования микросхем памяти систем на кристалле,» Киев, 2011.

В. Prince, Semiconductor Memories: A Handbook of Design, Manufacture and Application, 1991.

IEEE Standard Verilog Language Reference Manual. .[В Интернете]. Available: http://www.labview.ru/labview/ fields_of_application/labview_for_research.php. ГОСТ 18683.1-83. ГОСТ 18683.2-83.

OCT-110078.3-84. «Измерение параметров АЦП». ОСТ-110078.1-84.

М. В., « Методы внутрисхемного тестирования в производстве электронной техники,» № 10, 2000.

P. Parker, The Boundary-Scan Handbook, 2nd edition: Analog and Digital., т. 2, Kluwer Academic Publishers, 1998.

В. Рустинов, А. Городецкий , «"РАЗДЕЛЯЙ И ВЛАСТВУЙ" - ПРИНЦИП

ГРАНИЧНОГО СКАНИРОВАНИЯ,» № 6, 2001.

Г. Ю., «Технология разработки eXpressDSP,» № 2, 2001.

У. Кестер, Аналого-цифровое преобразование, Москва: Техносфера,

2007.

J. R. Naylor, Testing Digital/Analog and Analog/Digital Converters, Т. %1 из %2CAS-25, IEEE Transactions on Circuits and Systems, 1978. D. Sheingold, Analog-Digital Conversion Handbook. ISBN-0-13-032848-0, Analog Devices and Prentice-Hall., 1986.

IEEE Std. 1241-2000, IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters, ISBN 0-7381-2724-8, 2001. James R. Andrews, Barry A. Bell, Norris S. Nahman, and Eugene E. Baldwin, «IEEE Transactions on Instrumentation and Measurement», т. 1, 1983. IEEE Std. 1057-1994 (R2001), IEEE Standard for Digitizing Waveform Recorders., ISBN 1-55937-488-8, 1994.

34. W. Kester, Mixed-Signal and DSP Design Techniques, ISBN 0-75067-611-6, 2003.

35. W. Kester, Designer's Guide to Sampling A/D Converters: Basic Characteristics Distinguish Sampling AID Converters, т. 1, EDN, 1992.

36. M. J. Dernier, High-Speed Analog-to-Digital Conversion, 1991: Academic Press.

37. Спецификация 1886ВЕ2У, К1886ВЕ2У, К1886ВЕ2АУ. ТСКЯ.431295.002 СП, Москва 2005.

38. J. Williams, High Speed Amplifier Techniques. Linear Technology AN-47., 1991.

39. R. A. Pease, Troubleshooting Analog Circuits. Butterworth-Heinemann., 1991, ISBN 0-7506-9184-0.

40. Garcia, Evaluation Boards for Single, Dual and Quad Operational Amplifiers., Analog Devices AN398, 1996.

41. Спецификация 1886ВЕ6(61)У, К1886ВЕ6(61)У, 1886ВЕ6(61)У1, К1886ВЕ6(61)У1. ТСКЯ.431295.006СП., Москва, 2011.

42. Спецификация 1886ВЕ5АУ, 1886ВЕ5БУ, К1886ВЕ5АУ, К1886ВЕ5БУ. ТСКЯ 431295.005 СП, Москва, 2011.

43. Спецификация 1886ВЕ4У, К1886ВЕ4У. ТСКЯ431295.004 СП, Москва, 2010.

44. Спецификация 1886ВЕЗУ, 1886ВЕ31У, К1886ВЕЗУ, К1886ВЕ31У, К1886ВЕЗ, К1886ВЕ31. ТСКЯ.431295.003 СП, Москва, 2010.

45. Спецификация 1886ВЕ7(71)У, К1886ВЕ7(71)У. ТСКЯ.431295.007 СП, Москва, 2011.

46. IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters. ISBN 0-7381-2724-8., 2001.