Исследование и разработка методов построения устойчивых к неисправностям оперативных запоминающих устройств бортовых вычислительных систем тема диссертации и автореферата по ВАК РФ 05.13.13, кандидат технических наук Буханова, Галина Викторовна

• Буханова, Галина Викторовна
• кандидат технических наук
• 1998

Оглавление диссертации кандидат технических наук Буханова, Галина Викторовна

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ

1. МЕТОДЫ ПРОЕКТИРОВАНИЯ ВЫСОКОНАДЕЖНЫХ ОПЕРАТИВНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ ОТКАЗОУСТОЙЧИВЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ

1.1. Высоконадежные оперативные запоминающие устройства, тенденции развития

1.2. Типы неисправностей, возникающих в работе ОЗУ, и повышение

надежности ОЗУ методами совершенствования технологий и конструкций

1.3. Методы обеспечения устойчивости к неисправностям ОЗУ

1.4. Структурная избыточность 21 1.4.1. Резервирование

1.4.2.1. Резервирование ЗУ на микросхемах памяти (модульных ОЗУ)

1.4.2.2. Подключение резервных блоков памяти (резервирование

замещением)

1.4.3. Метод обхода отказавших ячеек

1.4.4. Методы контроля адресных цепей ЗУ

1.5.Информационная избыточность 38 1 .б.Временная избыточность

1.7. ОЗУ в отказоустойчивых вычислительных системах

1.8. Выводы к главе I

2. РАЗРАБОТКА МЕТОДОВ ПОСТРОЕНИЯ УСТОЙЧИВЫХ К НЕИСПРАВНОСТЯМ ОПЕРАТИВНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ БОРТОВЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ

2.1. Введение

2.2. Разработка методики использования избыточности для проектирования

ОЗУ со свойством устойчивости к неисправностям

2.2.1. Выводы к п.2.2

2.3. Структурная схема подсистемы ОЗУ

2.4. Пользовательская часть подсистемы ОЗУ (пользовательское

ОЗУ). Общий подход к реализации

2.5. Системная часть подсистемы ОЗУ (системное ОЗУ)

2.5.1. Постановка задачи

2.5.2. Классическая троированная структура

2.5.3. Модификация классической троированной структуры

2.5.3.1. Построение МТОЗУ с возможностью реконфигурации структуры

2.5.3.2. Построение МТОЗУ, устойчивых к накоплению неисправностей типа "сбой"

2.5.4. Модифицированные структуры ТОЗУ, устойчивые к накоплению неисправностей

2.5.4.1. Структура ОЗУ, устойчивая к накоплению одиночных и кратных нечетной кратности неисправностей

2.5.4.2. Дублирование функциональных модулей ТОЗУ

2.5.4.3. Троирование функциональных модулей ТОЗУ

2.5.4.4. Реконфигурация поддерживающей аппаратуры. Один из подходов

к реализации

2.6. Выводы к главе 2

3. ИССЛЕДОВАНИЕ НАДЕЖНОСТИ МОДИФИЦИРОВАННЫХ

СТРУКТУР ТОЗУ

3.1. Введение

3.2. Модели анализа надежности

3.2.1. Классическая троированная структура

3.2.2. ОЗУ, устойчивое к накоплению одиночных и кратных нечетной кратности неисправностей

3.2.3. Структура ОЗУ с модифицированным мажоритарным элементом

3.3. Выводы к главе 3

4. СТРУКТУРА ТВЕРДОТЕЛЬНОГО РЕГИСТРАТОРА ПОЛЕТНОЙ

ИНФОРМАЦИИ

4.1. Введение

4.2. Основные принципы конструкции

4.3. Общее описание и реализация функциональных блоков платы

памяти ТТР

4.4.. Реализация блока TML

4.4.1. Общее описание

4.4.2. Реализация функций

ЗАКЛЮЧЕНИЕ

ПРИЛОЖЕНИЯ

Приложение 1. (фото 1, фото 2)

Приложение 2. Перечень элементов платы памяти ТТР 163 Приложение 3. Реализация функций блока AL

( программа "D5", программа "D64" ) 166 Приложение 4. Реализация функций блока AIL

( программа "D6D" ) 171 Приложение 5. Реализация функций блока IL

( программа "D7" ) 175 Приложение 6. Реализация функций блока TML

( программа "D8D" )

АКТЫ

СПИСОК ЛИТЕРАТУРЫ

СПИСОК ПУБЛИКАЦИЙ Г10 ТЕМЕ ДИССЕРТАЦИИ

Введение диссертации (часть автореферата) на тему «Исследование и разработка методов построения устойчивых к неисправностям оперативных запоминающих устройств бортовых вычислительных систем»

ВВЕДЕНИЕ

Актуальность темы. Постоянный рост требований к функциональным и конструктивным характеристикам ответственных вычислительных систем (ВС), к которым относятся и бортовые ВС летательных аппаратов (в дальнейшем, БВС), вызывает необходимость разработки новых высоконадежных ВС и их функциональных блоков. Оперативные запоминающие устройства (ОЗУ), из-за крайне высокой плотности расположения и количества элементов на полупроводниковом кристалле, являются одними из наиболее влияющих на совокупную надежность БВС. Объем оборудования ОЗУ составляет большую часть аппаратуры БВС. Поэтому повышение надежности ОЗУ как функционального блока БВС является актуальной задачей. Только совершенствование технологий из-за достижения естественных физических пределов не позволяет обеспечивать требуемый уровень надежности электронной вычислительной техники. Еще одним способом повышения надежности аппаратуры ВС является обеспечение устойчивости к неисправностям (сбоям и отказам). Устойчивость к неисправностям предполагает, что появление неисправностей аппаратуры во время работы ВС ожидается, но их влияние будет автоматически преодолено использованием избыточных компонент. Избыточные ВС, способные продолжать функционирование в полном объме после возникновения неисправностей аппаратуры и ошибок в программном обеспечении принято называть отказоустойчивыми ВС (ОВС).

Таким образом, устойчивость к неисправностям аппаратуры ВС обеспечивается введением избыточности. Методы обеспечения устойчивости к неисправностям в отношении ОЗУ основываются либо на структурной, либо на информационной, либо на временной избыточности. Возможно также сочетание указанных видов избыточности. Перечисленные виды избыточности могут обеспечиваться аппаратурно и программно.

Известны два основных способа реализации устойчивости к неисправностям ВС. Одним из них является маскирование возникшей

неисправности и продолжение функционирования ВС без задержки. Другой способ подразумевает автоматическое обнаружение неисправности системой, обеспечение структурой системы определения типа неисправности (отказ/сбой), локализации неисправности, реконфигурации структуры и восстановления поврежденной неисправностью информации. ВС, устойчивые к неисправностям, могут комбинировать оба способа для реализации устойчивости к неисправностям и менять режимы обеспечения устойчивости к неисправностям. До настоящего времени границы применения этих различных способов не определены. В этой связи исследование и разработка методов построения устойчивых к неисправностям ОЗУ ВВС, основанных на использовании различных видов избыточности в структурах ОЗУ, представляются актуальными.

Целью работы является разработка методики использования различных видов избыточности в структурах ОЗУ для обеспечения структур ОЗУ свойством устойчивости к неисправностям и применение этой методики для разработки устойчивых к неисправностям ОЗУ ВВС. Для этого в работе исследуются возможность использования внешних средств введения структурной, информационной и временной избыточности в структуры ОЗУ для реализации свойства устойчивости к неисправностям, а также способы обеспечения устойчивости к неисправностям.

Методы исследования. Основные результаты диссертационной работы проанализированы с привлечением теории вероятности и марковских процессов, основ теории классификации избыточности информационных систем.

Научная новизна работы состоит в разработке методики использования различных видов избыточности для проектирования структур ОЗУ со свойством устойчивости к неисправностям, в разработке способа реализации свойства устойчивости к неисправностям, позволяющего сокращать период скрытости неисправностей (латентный период). Разработанная методика представлена в виде последовательности действий процесса проектирования устойчивых к неисправностям ОЗУ и рекомендаций для их выполнения. Представлена

структура подсистемы ОЗУ ОВС, в частности ее системной и пользовательской частей. Использование избыточности представлено в виде таксономии, построенной в трех ортогональных осях: структура ОЗУ подсистемы, класс неисправностей, относительно которого компоненты ОЗУ устойчивы к неисправностям, и рекомендуемые виды избыточности, необходимые для реализации свойства устойчивости к неисправностям структур ОЗУ. Новизна предложенного в работе способа обеспечения устойчивости к неисправностям заключается в использовании комбинации двух известных способов обеспечения устойчивости к неисправностям для разработки новых структур ОЗУ, устойчивых к накоплению неисправностей в классе неисправностей произвольной кратности, а также в обеспечении возможности менять режимы обеспечения устойчивости к неисправностям.

Показано применение предложенной методики для проектирования устойчивых к неисправностям ОЗУ БВС. Исследована возможность модификации классической троированной структуры, и разработаны структуры ОЗУ, устойчивые к накоплению неисправностей в классе неисправностей произвольной кратности, а также троированные структуры ОЗУ с возможностью реконфигурации структуры. Рассмотрено применение метода управляемой деградации при построении структур ОЗУ такого типа. Осуществлен сравнительный анализ разработанных структур ОЗУ БВС с точки зрения надежности и технической реализуемости. Показано, что предлагаемые структуры ОЗУ имеют существенно более высокую надежность, по сравнению с классическими.

Практическая ценность. Полученные в работе результаты позволяют формализовать проектирование устойчивых к неисправностям ОЗУ с различными функциональными и надежностными требованиями. Подсистема ОЗУ представляется в виде семейства ОЗУ, устойчивых к неисправностям относительно наперед заданных классов неисправностей. Обеспечение свойства устойчивости к накоплению неисправностей значительно уменьшает вероятность отказа предлагаемых структур ОЗУ, что, во-первых, обосновывает введение избыточности в структуры ОЗУ, по сравнению с обычной структурой

ОЗУ, во-вторых, позволяет увеличить надежность ОЗУ как функционального блока БВС, и, следовательно, надежность БВС в целом. Это позволяет повысить коэффициент готовности БВС, снизить затраты на ее обслуживание. Системы, построенные по таким принципам, дешевле в эксплуатации и более надежны.

Результаты работы нашли практическое внедрение и обеспечили возможность реализации новых принципов обеспечения активной безопасности отечественных летательных аппаратов.

Реализация результатов. Полученные в работе результаты использованы при разработке структуры ОЗУ регистратора полетных данных для отечественных самолетов АОЗТ "ОКБ Сухого", а также при разработке структуры ОЗУ цифровой системы управления двигателем АМНТК "Союз". Использование результатов работы подтверждено актами о внедрении и заключениями экспертных советов.

Апробация работы. Результаты работы докладывались на научных семинарах лаборатории технической диагностики ИПУ (1991-1997), на Международной конференции "Technologische Sicherheit, Umwelt und Konversion-Risiken der Technik und ihre Beherrshung" (1992) в Берлине (Германия), на VIII Международной школе - семинаре "Диагностика и отказоустойчивость в технике" (1995) в Алуште (Украина).

Публикации. Автором опубликовано три научных работы по теме диссертации.

Структура и объем работы. Диссертация состоит из введения, четырех глав, заключения, списка литературы 65 наименований, приложений, 39 рисунков, 14 таблиц. Приложения содержат 24 страницы. Всего 190 страниц.

Содержание работы. Первая глава диссертации является аналитическим обзором работ по современным методам проектирования высоконадежных ОЗУ ОВС. Рассмотрены методы повышения надежности ОЗУ, основанные на введении структурной, информационной и временной избыточности. Приводятся примеры реализаций ОЗУ в ОВС, в том числе в отказоустойчивых БВС. Выделяются научно-технические задачи, подлежащие решению.

Вторая глава посвящена разработке методов построения устойчивых к неисправностям ОЗУ ВВС. Исследуются возможность использования внешних средств введения структурной, информационной и временной избыточности в структуры ОЗУ для обеспечения структур ОЗУ свойством устойчивости к неисправностям, а также способы обеспечения устойчивости к неисправностям ОЗУ ВВС.

Разработана методика применения избыточности для проектирования ОЗУ со свойством устойчивости к неисправностям. Представлена структура подсистемы ОЗУ ОВС, в частности ее системной и пользовательской частей. Показано применение предложенной методики для проектирования устойчивых к неисправностям ОЗУ ВВС.

Рассмотрен общий подход к реализации устойчивости к неисправностям пользовательской части ОЗУ. Системное ОЗУ представлено на основе троированной структуры. Рассмотрена возможность применения метода управляемой деградации при построении структур ОЗУ такого типа.

Глава 3 посвящена исследованию надежности разработанных устойчивых к неисправностям ОЗУ ВВС. Для этого построены модели надежности предлагаемых структур ОЗУ на основе марковских процессов.

Глава 4 представляет реализацию полученных в работе результатов в составе проекта бортовой системы динамической безопасности летательных аппаратов.

Заключение содержит основные результаты приведенных исследований и выполненной работы. Приводится список печатных работ, опубликованных автором по теме диссертации.

В приложениях приведены фото регистратора полетной информации, тексты программ реализации блоков платы памяти регистратора полетной информации, а также акты о внедрении и использовании результатов работы.

1. МЕТОДЫ ПРОЕКТИРОВАНИЯ ВЫСОКОНАДЕЖНЫХ ОПЕРАТИВНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ ОТКАЗОУСТОЙЧИВЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ

1.1 .Высоконадежные оперативные запоминающие устройства, тенденции развития

Современные ответственные ВС, используемые в различных областях человеческой деятельности, требуют для адекватного выполнения своих функций высокой надежности [1-3].

Особенно жесткие требования по безопасности и надежности в реальном времени функционирования предъявляются к ВВС: авиационным, космическим, ракетным. Выдача ошибочной информации в системах такого рода из-за сбоев, а тем более длительное искажение выходной информации, обусловленное отказами, может привести к значительному ущербу, а в некоторых случаях и к катастрофическим последствиям. Это безусловно вызывает необходимость разработки новых отказоустойчивых ВВС и их функциональных блоков.

Одним из наиболее важных функциональных блоков таких систем являются запоминающие устройства на микросхемах памяти. Запоминающие устройства (ЗУ) сами по себе относятся к числу наиболее сложных устройств цифровой техники. За два десятилетия (период с 1970 по 1990 гг.) в области создания интегральных схем (ИС) статических и динамических оперативных запоминающих устройств (СОЗУ и ДОЗУ), а также различных видов микросхем постоянной памяти произошли большие перемены [4, 5]. На смену кристаллам СОЗУ емкостью 256 бит пришли кристаллы емкостью 1 Мбит, кристаллам ДОЗУ емкостью 1 Кбит - кристаллы емкостью 4 Мбит. Уже сообщалось о создании ряда образцов 4 Мбит СОЗУ и 16 Мбит ДОЗУ. Примерно такими же темпами растет емкость различных видов микросхем постоянных ЗУ. Переход к схемам с более высокой степенью интеграции сопровождается сменой способов

переноса топологии слоя на пластину: от контактной печати к печати с лазером: затем к сканирующему проекционному переносу в масштабе 1:1 и, наконец, к проекционной мультипликации [5].

В табл. 1.1 представлены прогноз динамики развития сверхбольших интегральных схем (СБИС) и требования к мультипликаторам, а в табл. 1.2 -прогнозируемые сроки выпуска ДОЗУ различной емкости. СОЗУ, характеристики которых улучшаются такими же высокими темпами, отстают от них на одно поколение (т.е. в четыре раза) по абсолютным значениям удельной стоимости и максимально достигнутому уровню информационной емкости, так как выполняются на других элементах памяти, занимающих большую площадь на полупроводниковом кристалле. Вместе с тем, СОЗУ имеют и свои преимущества. Они отличаются от ДОЗУ более высоким быстродействием и в ряде случаев потребляют меньшую мощность в режиме хранения информации. В перспективе улучшение скоростных и энергетических характеристик цифровых микросхем, в том числе и СБИС ОЗУ, связывается с освоением арсенида галлия ОаАБ как исходного материала для построения микросхем [6, 7]. Наряду с увеличением информационной емкости для развития ДОЗУ и СОЗУ характерны следующие тенденции [4,8, 9]:

1) снижение удельной стоимости ДОЗУ и СОЗУ, рассчитываемой на 1 бит хранимой в них информации;

2) перевод большинства МОП-схем памяти с п - канальной технологии на КМОП-технологию, а во многих случаях - на комбинированную МОП-технологию, с использованием п-МОП-элементов памяти и КМОП-схем обрамления;

3) уменьшение времени выборки с 500 не и более для первых ИС памяти до 10 не и менее для самых быстрых современных СОЗУ и 60 не и менее-для наиболее быстродействующих ДОЗУ;

Таблица 1.1

ПРОГНОЗ ДИНАМИКИ РАЗВИТИЯ СБИС И ТРЕБОВАНИЙ 1С МУЛЬТИПЛИКАТОРАМ

Параметр 1992-1993 г. г. 1995-1996 г. г. 1998-1999 г. г. 2001-2003 г. г.

Емкость СБИС,

бит,при массо-

вом производст-

ве

ДОЗУ 16М 64М 2 5 6М 1Г

СОЗУ 4М 16М 64М 2 5 6М

Логические вен-

тили эквива-

лентной емкости 500К 1М 2М 5М ■

Проектная

норма, мкм 0, 5 0, 3 0, 2 0, 12-0, 10

Планируемый ми-

нимальный размер

элемента, мкм

Фирма

Mitsubishi 0, 6 - 0, 5 0, 35-0, 25 0, 20-0, 15 0, 13-0, 10

Toshiba 0,6 - 0, 5 0, 40-0, 35 0, 30-0, 25 0, 20-0. 15

Разрешающая

способность

мультипликато-

ра, мкм 0, 40 0, 30-0, 25 0, 20 0, 16-0, 12

Таблица 1.2

ПРОГНОЗИРУЕМЫЕ СРОКИ ВЫПУСКА ДОЗУ РАЗЛИЧНОЙ ЕМКОСТИ

Емкость ДОЗУ, бит Год начала массового произ водства Год пика производства

1М 1986 1990

4М 1989 1992

16М 1992 1995

25 6М 1998 2001

1Г 2001 2004

4) увеличение числа типов корпусов для герметизации микросхем памяти и резкое уменьшение площади, занимаемой ими на печатных платах, а также разработка и внедрение новых вариантов цоколевки корпусов этих микросхем, позволяющих снизить уровень помех, возникающих в режиме переключения, и повысить плотность упаковки печатных плат;

5) выпуск все большего числа моделей микросхем памяти, имеющих разную организацию (общее число слов памяти х разрядность слова) и функциональную ориентацию, для предоставления разработчикам систем более широких возможностей выбора таких схем.

Например, ИС памяти (М5М51001) представляет собой прибор, в котором при помощи контакта управления конфигурацией можно задавать различную разрядность слова - 1 или 4 бит [ 8 ]. Фирма NEC (Япония) разработала 4 Мбит СОЗУ [ 4 ], оригинальной особенностью этой схемы также является программируемая архитектура. Внешние тактирующие сигналы, посылаемые на схему, могут настраивать ее на одну из двух конфигураций: 4 Мсловх1бит или 1Мсловх4бит.

После того, как объем памяти вычислительных машин достиг миллионов слов, их надежность стала очень тесно обусловлена надежностью памяти [ 10]. К тому же, при увеличении емкости ИС ЗУ следует считаться с уменьшением выхода годных схем из производства [6, 11]. Переход на еще более увеличенную емкость приведет к его дальнейшему понижению.

Характерна также тенденция увеличения парка средств вычислительной техники и стоимости их обслуживания. Даже относительно невысокий уровень отказов приводит в результате к длительному времени простоя установленного парка средств вычислительной техники и требует значительных затрат на ремонтно-восстановительные работы [3].

Затраты на поддержание работоспособности для отказоустойчивых систем ниже, чем для обычных. Они дешевле в эксплуатации и более надежны. В

обычных системах эта цифра находится между 95% и 98%. Отказоустойчивые системы могут давать более высокий коэффициент [ 2 ].

Обеспечить необходимый уровень надежности и повысить процент выхода годных схем только совершенствованием технологии весьма сложно, из-за достижения естественных технологических пределов производства.

Поэтому разработка методов обеспечения необходимого уровня надежности и повышения выхода годных СБИС ОЗУ, а также надежности устройств на их основе при все возрастающих объемах полупроводниковой памяти в ОВС являются крайне актуальными. В связи с этим рассмотрим современные методы проектирования высоконадежных ОЗУ ОВС с целью выяснения применимости тех или иных методов обеспечения устойчивости к неисправностям для ОЗУ БВС , а также выделим научно-технические задачи, подлежащие решению.

1.2. Типы неисправностей, возникающих в работе ОЗУ, и повышение надежности ОЗУ методами совершенствования технологий и конструкций

Рассмотрим коротко основные причины нарушения работоспособности ОЗУ. В работе ОЗУ можно выделить следующие типы неисправностей -устойчивые (отказы) и кратковременные (сбои, перемежающиеся отказы). Оба типа неисправности приводят к ошибкам данных. Ошибка - это искажение хранимого или считанного из ЗУ слова под воздействием отказа или сбоя [12].

Интервал времени между моментами возникновения неисправности и появления ошибки называют латентным периодом или периодом скрытости неисправности [13].

В этой связи задачей системы контроля является обнаружение ошибки по возможности с большей временной и пространственной разрешающей способностью, т.е. максимально близко от места ее возникновения и с минимальной задержкой по времени.

Устойчивые неисправности (отказы) вызываются дефектами в полупроводниковых кристаллах, например, из-за локального внедрения посторонних примесей, пробоя окисла статическим электричеством, а также обрывами и короткими замыканиями проводников кристаллов, корпусов микросхем и печатных плат из-за деформации, различных загрязнений и допущенных на этапе изготовления нарушений технологических режимов.

Так, уменьшение размеров компонентов схем в современных ЗУ не всегда вызывает соответственное уменьшение рабочих напряжений [14]. При уменьшении длины затвора в 2,5 раза, рабочее напряжение не уменьшается в 2,5 раза. Это увеличивает напряженности электрического поля и может вести к деградации характеристик приборов из-за воздействия горячих электронов. Точно так же, уменьшение ширины линий металлизации и диаметра контактных отверстий ведет к увеличению плотности тока и повышению скорости электромиграции в токоведущих компонентах.

Внешние возмущения, как например, всплески напряжения питания или электростатические разряды, могут приводить к таким отказам, как появление защелки в КМОП схемах или к диэлектрическим пробоям в схемах.

Все эти проблемы надежности устраняются усовершенствованием схем, конструкций, выбором новых схем металлизации, разработкой конструкций, устойчивых по отношению к появлению защелки, устройств для защиты от электростатических разрядов и пр. [9, 14].

Разработанное 16 Мбит ДОЗУ фирмы Toshiba содержит примерно 35 млн. компонентов (против 2,2 млн. компонентов на кристалле ДОЗУ емкостью 1 Мбит и примерно 9 млн. компонентов на кристалле 4 Мбит ДОЗУ) и размещено на

кристалле размером 7,87x17,4 мм [ 4 ]. Такой же размер имеет кристалл 16 Мбит ДОЗУ фирмы Mitsubishi. Для того, чтобы свести к минимуму воздействия электрического поля на транзисторы этих ЗУ, на кристаллах используются встроенные стабилизаторы напряжения, уменьшающие напряжение внешнего источника питания, равное 5В, до уровня 4В, Mitsubishi и NEC - до 3,3В. На кристалле 4 Мбит СОЗУ фирмы Toshiba также размещена преобразовательная схема, понижающая напряжение, от которого питаются все внутренние схемы СОЗУ.

Вследствие матричной организации микросхемы памяти образовавшиеся дефекты проявляются в виде следующих основных видов отказов: 1) одного бита, 2) строки ЭП (элементов памяти), 3) столбца ЭП, 4) секции матрицы и 5) полного (микросхемы). На информационном уровне отказы могут проявляться в неверном считывании информации из каких-либо ячеек памяти, даже если вместо предыдущих ошибочных данных производится запись истинных (постоянные ошибки) [15].

Кратковременные неисправности (сбои), в отличие от отказа, вызывают временное изменение логического состояния отдельных битов, правильное состояние которых восстанавливается при повторной записи.

Известно, что интенсивность сбоев ИС ЗУ на один-два порядка выше, чем интенсивность отказов [1, 16 ]. Это говорит о важности защиты ЗУ от сбоев ИС.

Основная причина появления сбоев - наличие в материале корпуса ИС молекул урана и тория, ядерный распад которых вызывает появление альфа-частиц. Причем чем выше плотность упаковки элементов на кристалле, тем сильнее проявляется влияние этого фактора.

Два протона и два нейтрона, образующих ядро атома гелия, - это и есть альфа-частица. Энергия ее колеблется от 0 до 9 МэВ, а для образования электронно-дырочной пары в кремнии при комнатной температуре необходимо

всего 3,6 эВ. Следовательно, одна альфа-частица на пути своего торможения создает около миллиона пар зарядов [ 1 ], что может привести к выработке ложного сигнала на выходе ЗУ. Причем в конце пути альфа-частицы величина наведенного заряда в три раза больше, чем в начале. Для частицы с энергией 4 МэВ этот путь составляет 20 мкм. Вокруг "следа" альфа-частицы формируется узкий заряженный столб за несколько пикосекунд. Излучение альфа-частиц не зависит ни от давления, ни от температуры.

Один из способов устранения этого явления - применение защитного покрытия поверхности кристалла инертной пластмассой (полиамидом) толщиной 100...200 мкм, которая останавливает почти все альфа-частицы.

Кроме того, в ИС ДОЗУ наведенные альфа-частицами электроны воздействуют на запоминающие ячейки, вызывая переход из состояния 0 в состояние 1, а их воздействие на пустую ячейку вызывает заземление опорного напряжения, что эквивалентно переходу из 1 в 0. При этом большая часть накопления заряда происходит в разрядной шине в момент передачи данных к считывающему усилителю.

Преобладание ошибок на шине вызвано тем, что она имеет большое число контактов с подложкой и, как следствие, обладает большой площадью сбора разрядов. Одним из первых методов устранения этого явления было все то же полиамидное покрытие толщиной 70 мкм. Но все большее распространение получают методы структурной модификации ДОЗУ, основанные на создании п-ловушек, расположенных на глубине в несколько микрометров от поверхности кремния. Такие ловушки предотвращают попадание наведенных альфа-частицами электронов в зоны СБИС, чувствительные к ним. Применяются также и другие методы [1, 17].

СОЗУ также подвержены влиянию альфа-частиц, но ввиду того, что обращение к ним происходит значительно реже, долю сбоев, вносимых шинами, можно не учитывать, поскольку поражаются главным образом ячейки памяти.

Второй наиболее заметный источник сбоев - космические лучи. Если на

уровне моря доля сбоев, вносимых ими, составляет всего лишь 10% и их влиянием можно пренебречь, то на высотах, где проходят маршруты самолетов (10... 15 км), интенсивность космических лучей возрастает в 150 раз [1].

Сбои могут быть также результатом действия помех по питанию, например, из-за неправильной прокладки шин "земля" и напряжения, внешних электромагнитных помех и статического электричества.

И, наконец, перемежающиеся неисправности являются следствием постоянных неисправностей, появляющихся при редком сочетании логических переменных, как, например, кодочувствительные неисправности ОЗУ [13].

Рост информационной емкости микросхем памяти приводит к усложнению структуры микросхем, уменьшению выхода годных (для современных микросхем выход годных кристаллов с пластины составляет десятки процентов) [6,11], снижению устойчивости к воздействию внешних дестабилизирующих факторов;

Методы совершенствования технологий и конструкций направлены на повышение воспроизводимости номиналов толщин слоев окисла и поликристаллического кремния, сопротивления имплантированных слоев, погрешности размеров элементов, а также конструкций элементов с учетом воздействия дестабилизирующих факторов [ 6 ].

Однако, если раньше требования повышения надежности ИС ОЗУ могли быть выполнены при помощи этих методов, то теперь при очень высокой плотности расположения элементов этих устройств на полупроводниковом кристалле и значительно возросшей сложности их проектирования, решить эту задачу только совершенствованием технологий и конструкций довольно сложно, особенно для СБИС ОЗУ, применяемых в авиации, космической технике и во многих других весьма критичных применениях.

Обеспечение необходимого уровня надежности и повышения выхода годных при производстве СБИС ОЗУ может быть достигнуто использованием структурной избыточности на уровне кристалла, т.е. введением в нее встроенных средств устойчивости к неисправностям [1, 14].

При построении ОЗУ систем, устойчивых к неисправностям, встроенные средства устойчивости к неисправностям СБИС ОЗУ дополняются внешними средствами обеспечения устойчивости к неисправностям.

Устойчивость к неисправностям предполагает, что появление ошибок во время работы системы ожидается, но их влияние будет автоматически преодолено использованием избыточных компонент. Соответственно, системы, устойчивые к неисправностям, - это системы, способные продолжать работу после появления ошибки, без ухудшения их характеристик и без разрушения данных [19].

1.3. Методы обеспечения устойчивости к неисправностям ОЗУ

Как отмечалось выше, устойчивость к неисправностям обеспечивается введением избыточности. Методы обеспечения устойчивости к неисправностям в отношении ОЗУ основываются либо на структурной, либо на информационной, либо на временной избыточности [20]. Возможно также сочетание указанных видов избыточности.

Обнаружение ошибок само по себе, эквивалентное самодиагностированию в рабочем режиме, не обеспечивает устойчивости к неисправностям. Устойчивость к неисправностям может быть обеспечена путем маскирования ошибочного результата для предотвращения его распространения. Другой способ обеспечения устойчивости к неисправностям заключается в автоматическом обнаружении ошибки, выявлении ее характера (случайная или постоянная), локализации неисправности, реконфигурации системы,т.е. отключении неисправного компонента и подключении исправного, и

восстановлении информации или перезапуске программы работы после реконфигурации ОЗУ [13, 21].

На рис. 1.1 приведена классификация методов обеспечения устойчивости к неисправностям ОЗУ. Причем, часть средств обеспечения устойчивости к неисправностям может быть внешней по отношению к СБИС ОЗУ, другая может входить в их состав.

1.4. Структурная избыточность

Структурная избыточность представляется, например, путем введения дополнительного контрольного оборудования для обнаружения отказов в адресной части и резервирования аппаратуры хранения данных (рис. 1.1). Помимо контрольных функций структурная избыточность может использоваться и для восстановления-резервирования замещением. Применительно к ЗУ, будем различать объемно-полное (общее) и объемно-неполное резервирование. Под общим резервированием ЗУ понимается такое, при котором для каждой информационной ячейки предусматривается по крайней мере одна резервная, где записана та же или преобразованная по определенному алгоритму информация [22].

Рис. 1.1. Классификация методов обеспечения устойчивости к неисправностям ОЗУ

1.4.1. Резервирование

Резервирование ЭП микросхем памяти позволяет заменить дефектные элементы, в результате чего повышаются выход годных и надежность микросхем. Разделим резервирование на пассивное и активное [6]. При пассивном резервировании в состав кристалла вводят резервные ЭП и блок ПЗУ, где хранятся адреса неисправных ЭП. Программирование ПЗУ основано либо на пережигании перемычек лазерным лучом, либо на электрическом пережигании перемычек [6, 23]. При активном резервировании ПЗУ заменяют специальным внутренним блоком и замена дефектных ЭП осуществляется автоматически.

Эффективность способов резервирования БИС ЗУ различного типа определяется отношением устранимых дефектов в строках и столбцах. Так, для микросхем типа IMS 1400 емкостью 16 Кбит фирмы Inmos отношение исправимых дефектов в столбцах и строках равно 5,23. Это значит, что для данной микросхемы более эффективным является резервирование столбцов ЭП [6].

Высокая эффективность резервирования строк и столбцов в микросхемах памяти обусловила широкое применение этого метода для повышения надежности и выхода годных (табл. 1.3) [б].

Другим методом повышения выхода годных является использование частично годных микросхем [24], т.е. микросхем с уменьшенной емкостью.

Например, особенностью построения выполненного на кристалле большой площади 1 Мбит СОЗУ американской фирмы Inova является реализованный в нем принцип избыточности [4]. Кристалл этого СОЗУ разбит на 20 участков, каждый из которых содержит статическую схему памяти емкостью 64 Кбит. Дефектные участки отключаются от полноценных путем выжигания плавких вставок лучом лазера. Получаемый в результате такой обработки кристалл корпусируется и выпускается в продажу. Успешно используют этот метод при производстве ИС памяти также фирмы Motorola, IBM [24].

Табляца 1.3

Параметры СБИС ОЗУ с резервированием строк и столбцов

$ирма - изготовитель Емкостьj Кбит Число резервных элементов строк/столбцов Программирование*:

Статические ОЗУ

Inmos 16 0/2 Э

Intel 16 3/0 э

Mos tek 16 0/4 л

TI 64 4/0 э

Динамические ОЗУ

Intel 32 8/0 э

Intel 64 4/4 э

Intel 64 4/4 э

Inmos 64 4/0 э

IBM 64 2/4 л

Motorola 256 4/4 л

Motorola 256 2/1 э

Fujitsu 256 4/4 л

Toshiba 256 4/4 л

Mostek 256x4 16/8 л

Toshiba 1024 4/4 л

Mitsubishi 1024 8/4 л

Toshiba 1024 8/4 л

Э - электрическое; Л - лазерное

Методы активного резервирования предусматривают не только замену неисправных ЭП (строк, столбцов), но и их обнаружение при помощи встроенных средств [6].

Так, White Technology, Inc. строит 64 Мбит СОЗУ, предусматривая избыточность памяти для замены неисправных ячеек [25]. На рис. 1.2 показана структурная схема 64 Мбит КМОП СОЗУ. Прибор может иметь конфигурацию либо 8М х 8, либо 4M х 16, либо 2М х 32.

Посредством тестирования проверяется функционирование всех ячеек памяти, и в том случае, если обнаруживается "плохой" бит, то целый сектор (128 К) исключается.

Вместо неисправного сектора при помощи EEPROM (Electrically erasable programmable read - only memory - электрически стираемой программируемой постоянной памяти) вводится дополнительный сектор без нарушения непрерывности пространства памяти.

Проблема контроля микросхем памяти и ЗУ на их основе - одна из наиболее серьезных в вычислительной технике. Для ее решения необходимо прецизионное дорогостоящее оборудование, а время контроля достаточно велико [6, 23, 26]. Поэтому для повышения быстродействия и эффективности контроля в последнее время создают микросхемы памяти со встроенными средствами самоконтроля. Более подробно с этим вопросом можно ознакомиться в [27-29].

Встроенный контроль и самодиагностику целесообразно использовать для микросхем емкостью 16...64 Кбит и более. При введении встроенного контроля при относительно небольшой избыточности по занимаемой площади (4...7% от общей площади кристалла) и двух дополнительных выводов удается в несколько раз уменьшить время контроля по сравнению с использованием внешнего контрольного устройства [6]. Так, наличие на кристалле 16 Мбит ДОЗУ (Mitsubishi) специальных тестирующих схем позволяет примерно в 1000 раз уменьшить время испытаний ДОЗУ по сравнению с прежними нормами И].

8 BIT BUS

Рис. 1.2. 64-Мбит КМОП СОЗУ

Эффективность использования единого блока самотестирования и резервирования для контроля работоспособности микросхем и замены неисправных элементов как при их производстве, так и в процессе эксплуатации подтверждается статистическими данными [6].

■ При выборе теста необходимо пользоваться следующими соображениями: тест должен выявлять максимальное количество наиболее часто встречающихся дефектов, иметь минимальную длительность и обеспечивать минимальные аппаратные и мощностные затраты. Анализ обнаруживающих способностей и длительностей тестов приведены в [30].

Сравнение дополнительных средств, необходимых для создания БИС ЗУ с различными встроенными тестами, показало, что основным препятствием для создания схем с полной самопроверкой является большое время подготовки устройств к работе.

Из анализа статистических данных по распределению дефектов и отказов следует, что для самотестирования предпочтительнее использовать простейшие тесты длительностью 4И [6] ("последовательная запись и считывание" и "шахматный").

В [31] предлагается новый высокоэффективный метод тестирования ОЗУ, при котором модификацией дешифратора в тестовом режиме обеспечивается кратная выборка битовых линий с возможностью записи одинаковых данных в большое число ячеек памяти в одной линии слова. В режиме чтения многоразрядный компаратор одновременно обнаруживает ошибки. Предлагаемый новый подход к параллельному тестированию ускоряет традиционные алгоритмы в 1000 - 1000000 раз для емкости ОЗУ 1 Мбит.

При организации резервного накопителя можно заменять как отдельные дефектные ЭП, так и столбцы и строки ЭП.

На рис. 1.3 показана структурная схема микросхемы памяти с самотестированием при подключении источника питания [6].

Выход

Рис. 1.3. Структурная схема микросхемы памяти с самотестированием при подключении источника питания

Цикл самотестирования начинается при подключении источника питания: на внутренние входы устройства сигналы поступают с выхода блока генератора тестов, работу которого синхронизирует генератор тактовых импульсов. При тестировании считываемая информация сравнивается в блоке сравнения с ранее записанной, и если имеется несовпадение, то формируется сигнал ошибки, поступающий на сдвиговый регистр. Выходные сигналы разрядов сдвигового регистра управляют режимом работы соответствующих строк ассоциативных элементов памяти (АЭП), число которых равно числу резервных столбцов ЭП, а число АЭП в каждой строке равно числу разрядов адреса столбца ЭП основного накопителя. Если, например, в первом разряде регистра появилась "1", то текущий адрес столбца основного накопителя запоминается в первой строке АЭП. Запись адресов в блок АЭП разрешена только в цикле самотестирования. После окончания этого цикла на внутренние входы микросхемы сигналы будут приходить с внешних входов (режим внешних обращений). Если адрес столбца ЭП совпадает при этом с адресом, хранимым в блоке АЭП, то происходит обращение к соответствующему резервному столбцу ЭП.

Недостатком рассмотренных микросхем является потеря информации о неисправных ЭП при отключении источника питания. Поэтому самотестирование проводится каждый раз при отключении источника питания, что приводит к запретам на обращение к микросхеме в течение первых 4 N тактов. Однако это же позволяет заменить отказавший в процессе эксплуатации ЭП (если не весь резервный накопитель использован).

1.4.2.1. Резервирование ЗУ на микросхемах памяти (модульных ЗУ)

Модульные ЗУ повышенной надежности содержат основные МП (модули памяти) и один или несколько резервных МП, в которых хранится избыточная информация [6].

Одним из методов резервирования модульных ЗУ является дублирование запоминающих устройств с нагруженным включением резерва [6, 12]. Дублированное ЗУ с нагруженным включением резерва содержит два идентичных полноразрядных МП (рис. 1.4, а). Напряжение питания одновременно подается на основной и резервный (МП1 и МП2). Запись также производится одновременно в оба МП, чем обеспечивается идентичность хранимой в них информации. Считывается информация только из одного МП. В случае ошибки в считанном из основного МП слове производится считывание данных по тому же адресу из резервного МП. Для обнаружения ошибок в МП используется контроль по модулю 2. Относительный объем оборудования (по отношению к ЗУ без дублирования) определяется следующим образом:

(1.1) сЮз.у.д. «2 (1 + 1/к),

где К - число информационных разрядов в слове.

Другим методом общего резервирования является мажоритарное резервирование запоминающих устройств [6, 12]. При использовании мажоритарного резервирования ЗУ состоит из трех идентичных полноразрядных МП, находящихся во включенном состоянии (рис. 1.4, б). Обращение в режимах записи и считывания производится одновременно ко всем трем МП. Выходные данные с модулей поступают на мажоритарный блок. Выходной сигнал мажоритарного блока формируется по совпадению большинства выходных сигналов,

МП

а

б

Рис. 1.4. Структурная схема ЗУ:

а - дублированного ЗУ с нагруженным включением резервного модуля;

б - ЗУ с мажоритарным резервированием; МБ - мажоритарный блок

т.е. правильное считывание данных возможно при отказе не более одного МП. Относительный объем оборудования резервированного ЗУ по сравнению с нерезервированным в этом случае равен 3.

Несколько меньшей относительной структурной избыточности требует способ повышения надежности, заключающийся в том, что для резервирования, например, двух рабочих МП вводится третий, резервный [32]. В резервный МП записываются кодовые комбинации, полученные путем сложения по модулю 2 двух слов из основных МП с одинаковыми адресами. При отказе одного из МП для исправления слова, записанного в нем, производится обращение к работоспособному и резервному. Истинное слово получается сложением выбранных слов по модулю два. В этом случае из трех МП рабочими являются два, т.е. избыточность равна 1,5.

Четырех- и более кратное резервирование широкого распространения не получило вследствие большой структурной избыточности [12, 33].

1.4.2.2. Подключение резервных блоков памяти (резервирование замещением)

Резервирование замещением - резервирование, при котором функции основного элемента передаются резервному после отказа основного. При резервировании замещением необходимы контролирующие и переключающие устройства для обнаружения отказа основного элемента и подключения резервного [12].

На рис. 1.5 показано ОЗУ, состоящее из 16 ТЭЗ ОЗУ [13, 34], каждый из которых выдает в общую шину полное слово в течение интервала выборки. Группа из 16 слов выбирается последовательно по одному из каждого 16 ТЭЗ. При этом, если, например, ТЭЗ неисправен, то во время своего интервала выборки его выход блокируется, а вместо него кодовое слово выбирается из ре-

Накопительные ТЭЗ 1 2 3 4 16 Резерв

а

интервалы передачи данных

МП \ 1 \ 2 \ 3 \ 4 \ ... \ 15 \ 16 \ ВреМЯ > Накопительные -

ТЭЗ

1 ] - . , . -:-

2 - - . . . -

3 - . . . -

2 6 - —:-

Резерв

б

Рис. 1.5. Подключение резервного ТЭЗ ОЗУ:

а - структурная схема; б - временные диаграммы. ТЭЗ - тииовой элемент замены

зервного ТЭЗ. Подключение резервного ТЭЗ обеспечивает отказоустойчивость ОЗУ при неисправности как ИС ОЗУ, так и логики обрамления.

Другой разновидностью резервирования замещением является подключение резервных ИС ОЗУ. Один из вариантов схемы показан на рис. 1.6 [13, 33, 35]. ОЗУ, кроме ИС матрицы основных ИС ОЗУ, содержит также память признаков неисправности ИС ОЗУ и резервные столбцы ИС ОЗУ. В памяти признаков неисправных ИС для каждой резервной ИС ОЗУ зарезервирован один маркерный бит (МБ) и три бита признака неисправности ИС ОЗУ, по одному для каждого столбца. Число адресов памяти признаков неисправности равно числу рядов матрицы ИС ОЗУ. Старшие биты адреса ОЗУ используются для адресации матрицы ИС ОЗУ и памяти признаков неисправности. Единичное состояние бит МБ и Р2 свидетельствуют о неисправности ИС ОЗУ второго основного столбца. При МБ = 1 активизируется работа шифратора, на вход которого поступает код 010 (состояния Р1, Р2 и РЗ). Выход шифратора соединен с переключательной схемой, которая вместо ИС основного столбца подключает на вход регистра данных ИС резервного столбца.

1.4.3. Метод обхода отказавших ячеек

Одним из способов переадресации является способ обхода отказавших ячеек Аммосова [22]. Суть его заключается в следующем. Пусть отказавшая ячейка накопителя имеет адрес 010100110, где старшие четыре разряда, расположенные слева, образуют номер группы ячеек, а остальные - номер ячейки группы. Обращение при обнаружении отказа производится по адресу, код которого является поразрядной суммой по модулю два адреса отказавшей ячейки и обратного кода разрядов, т.е.

Регистр адреса памяти

Память признаков неисправностей

/ Поле 1 \ / Поле 2 \ МБ Р1 Р2 РЗ МБ Р1 Р2 РЗ

Вход!

1 0 1 0 0 0 0 0

Ш1

Ш2

-е

Регистр

данных

памяти

Матрица ис ОЗУ

п Резервные

Основные К-

с- столбцы

! столбцы ^ ^ ^

12 3 12

X О

Заключение диссертации по теме «Телекоммуникационные системы и компьютерные сети», Буханова, Галина Викторовна

4.Заключение

4.1. Отказоустойчивый бортовой комплекс регистрации полетных данных электрически согласован с базовой структурой БРЭО ЛА ОКБ Сухого; работа ОБКР не вызывает помех и искажений в Функционировании штатных систем БРЭО.

4.?. ОБКР обеспечивает устойчивые прием, запись, хранение и обработку данных СОК, включая запись, сжатие и упаковку речевых и звуковых сигналов.

4.3- -Учитывая патентную чистоту ОБКР, высокую надежность, технологичность и готовность к серийному производству на российских заводах авиапромышленности, а также применимость как на этапе испытаний так и во время штатной эксплуатации самолетов рекомендуется проведение ОКР для использования ОБКР для перспектив?мх ЛА ОКБ Сухого и замены МЛП-14-3 на серийно выпускаемых ЛА.

5.Замечания и рекомендации

5.1. Для обеспечения сопряжения ОБКР с существующими и вновь разрабатываемыми системами БРЭО ОКБ Сухого ("Экран", активная система безопасности) требуется провести согласование протоколов обмена информацией;

5.2. Для отработки использования ОБКР при испытаниях ЛА требуется разработать штатные средства сопряжения с устройством типа "Гамма".

5-3- Провести специализированный ОКР по применению структурных и технологических решений ОБКР для изготовления аварийных регистраторов и достоверных БСПИ. от в/ч

С.Ангельчук Ю.Мякишев от ВВИА им.проф.Н.А.Жуковского от в/ч 31729

М. Семчинз ql^ И.Шагаев от НЩ "Сапсан" А 7

В. Шпильман

Климаков от з-да "Измеритель" $$' ' ' В'.Воскобойник В.Алфимцев

АКЦИОНЕРНОЕ ОБЩЕСТВО ОТКРЫТОГО ТИПА

АВИАМОТОРНЫЙ НАУЧНО-ТЕХНИЧЕСКИЙ КОМПЛЕКС

СОЮЗ»

119048, Москва Лужнецкая наб., 2|4

Директору ИДУ РАН Профсоюзная, 65

На №. от

АКТ ВНЕДРЕНИЯ по теме 069-94/27

АКТ ВНЕДРЕНИЯ

Настоящий акт составлен в том что разработанные Г.В.Бухановой методы проектирования отказостойчивых ОЗУ внедрены в составе комплексных регуляторов двигателя изделия 17 9. Участие Г.В.Бухаковой в данной работе было сосредоточено в областях: проектирования и изготовления регулятора двигателя (КРД) для изделия 17 9; отработки и испытания комплексной системы контроля и диагностики;

- анализа надежности работы электроники двигателя;

Работы велись по договору N0.069-94/27.

Главный конструктор

Е.А.Фомин

Список литературы диссертационного исследования кандидат технических наук Буханова, Галина Викторовна, 1998 год

СПИСОК ЛИТЕРАТУРЫ

1. Харченко B.C., Литвиненко В.Г., Мельников В.А. Методы повышения отказоустойчивости СБИС бортовых цифровых вычислительных комплексов // Зарубежная радиоэлектроника. 1990. N 1. С. 56 — 69.

2. Kravetz G. Redundant parts keep systems // Computer Design. 1989. May 15. P. 80-84.

3. Генкель А.И. Обеспечение и повышение надежности средств вычислительной техники — общая задача. // Вопросы радиоэлектроники. Сер. Электронная вычислительная техника (ЭВТ). 1990. Вып. 14. С. 66 — 70.

4. Каменецкий Л.М. Полупроводниковые БИС ЗУ. Радиоэлектроника за рубежом. Обзоры М.: НИИ ЭИР. 1990. Вып. 6 (46). С. 1-45.

5. Габриэлян Г. Г. Оптические мультипликаторы в современном производстве ДОЗУ // Зарубежная электронная техника. 1991N4.C.3 —56.

6. Баринов В.В., Березин А.С., Вернер В.Д. и др. Сверхбольшие интегральные микросхемы оперативных запоминающих устройств. М>: Радио и связь, 1991.

7. 1—Мбит статические ЗУПВ с управляемой разрядностью слова // Электроника. 1990. N 7. С. 129.

8. Butcher J. Into the Nineties: VLSI trends and education // Microelectronics J. 1989. V.20. N 11. P. 1-7.

9. Уоллер Л. В поисках золотой жилы // Электроника. 1989. N 24. С. 15 — 20.

10. Gulley D.M. System reliability as a function of memory // Electronic Component News. 1989. V.33. N 11. P. 13-14.

11. Cole B.C. Thecnology the wild card // Electronics. 1989. N 9. P. 61-63.

12. Огнев H.B., Сарычев К.Ф. Надежность запоминающих устройств. М.: Радио и связь, 1988.

13. Каган Б.М., Мкртумян И.Б. Основы эксплуатации ЭВМ. М.-Энергоатомиздат, 1988.

14. Чернышев А.А. Основы надежности полупроводниковых приборов и интегральных микросхем. М.: Радио и связь, 1988.

15. Эванс М. Матрица Нельсона, позволяющая выявлять две ошибки на слово. Электроника. 1982. N 11. С. 59-66.

16. Бородин Г.А., Иванов В.А. Методы расчета надежности запоминающих устройств // Зарубежная радиоэлектроника. 1989. N 2. С. 92 — 111.

17. Yamada Т., Kotani Н., Matsushima J., Inoue М. А 4-Mbit DRAM with 16bit concurrent ECC // IEEE J. Solid-State Circuits. 1988. V.23. N 1. P. 20-26.

18. Лосев В.В., Бородин Г.А., Гарбузов Н.И., Конопелько В.К., Столяров А.К. и др. Обнаружение и исправление ошибок в полупроводниковых запоминающих устройствах при помощи корректирующих кодов // Зарубежная электронная техника. 1986. N 3. С. 57-86.

19. Barbour А.Е., Wojcik A.S. A general constructive approach to fault — tolerant design using redundancy // IEEE Trans. Computers. 1989. V.38. N 1. P. 15 — 29.

20. Shagaev I. Yet Another Approach to Classification of Redundancy // PREPRINTS of the 7TH SYMPOSIUM ON TECHNICAL DIAGNOSTICS, Helsinki fair centre, Finland, 17-19 September 1990. P. 485-490.

21. Johnson B.W. Design and Analysis of Fault Tolerant Digital Systems, Addison -Wesley Publishing , MA, 1989.

22. Самофалов К.Г., Корнейчук В.И., Городний А.В. Структурно —логические методы повышения надежности запоминающих устройств. М.: Машиностроение, 1976.

23. Конопелько В.К., Лосев В.В. Надежное хранение информации в полупроводниковых запоминающих устройствах. М.: Радио и связь. 1986.

24. Koren I., Singh A.D. Fault Tolerance in VLSI Circuits // Computer. July, 1990. P. 73-83.

25. 64 - MEGABIT CMOS SRAMS // Electronic Design. 1991. July 11. V.39. N13. P. 160.

26. Wijk A., Werner H.W. Diagnostic Techniques for Failure Analysis and reliability evaluation in VLSI technology // Surface and Interface analysis. 1990. V.16. P. 253 — 262.

27. Franklin M., Saluja K.K. Built —in Self —Testing of Random —Access Memories // Computer. Oct. 1990. P. 45-55.

28. Dekker R.( Beenker F.r Thijssen L. Realistic built —in self —test for static RAMS// IEEE Design and Test of Computers. Febr. 1989. P. 26-34.

29. Березин A.C., Онищенко E.M., Сушко С.В. Самотестирование и резервирование сверхбольших микросхем памяти // Микроэлектроника. 1985. т.14. Вып. 2. С. 99.

30. Георгиев Н.В., Орлов Б.В. Функциональный контроль полупроводниковых запоминающих устройств // Электронная промышленность. 1980. N 6. С. 3 — 20.

31. Mazumder P., Patel S.H. An efficient built —in self testing for random — access memory // Int. Test. Conf. 1987. p. 45.2., 1072-1077.

32. Горшков B.H. Надежность оперативных запоминающих устройств ЭВМ. Л.:Энергоатомиздат, 1987.

33. Sarazin D.., Malek М. Fault — Tolerant Semiconductor Memories // Computer. 1984. N 8. P. 49-56.

34. Aichelmann F.J. Fault — Tolerant Design Techniques for Semiconductor Memory Applications // IBM J.Res. Develop. 1984. V.28. N 2. P. 177-183.

35. Naidu V.R., Manapatra S. Fault Tolerance in N-Mos RANDOM ACCESS MEMORIES with DYNAMIC REDUNDANCY METHODS // Microelectron. Reliab. 1988. V.28. N 2. P. 193-200.

36. Пом. А., Агравал О. Быстродействующие системы памяти: М.: Мир, 1987.

37. Сагалович Ю.Л. Кодовая защита оперативной памяти ЭВМ от ошибок // АиТ. 1991. N 5. С. 3-45.

38. Хетагуров Я.А., Руднев Ю.П. Повышение надежности цифровых устройств методами избыточного кодирования. М.: Энергия. 1974.

39. Мак —Вильяме Ф. Дж., Слоэн Н.Дж.А. Теория кодов, исправляющих ошибки. М.: Мир, Связь, 1979.

40. Hamming R.W. Error detecting and error correcting codes // Bell. Syst. Tech. J. Apr. 1950. V.29. P. 147-160.

41. Щербаков H.C. Достоверность работы цифровых устройств. М.: Машиностроение, 1989.

42. Бородин Г.А. Коды полупроводниковых ЗУ, исправляющие однократную и обнаруживающие многократную ошибку // Зарубежная радиоэлектроника. N 4. С. 38-55.

43. Борисов B.C. Обнаружение и исправление ошибок в запоминающих устройствах // Зарубежная радиоэлектроника. 1984. N 10. С. 24 — 44.

44. Сагалович Ю.Л., Щербаков Н.С. Выбор системы кодирования для защиты запоминающих устройств от ошибок // Проблемы передачи информации. 1984. т. 20. N 1. С. 19-27.

45. Chen C.L., Hsiao M.Y. Error — correcting codes for semiconductor memory applications: A State —of —the art review // IBM J.Res. Develop. March, 1984. V.28.

P. 124-134.

46. Fujiwara E., Pradhan D.K. Error — Control Coding in Computers // Computer. July. 1990. P. 63-72.

47. Питерсон У., Уэлдон Э. Коды, исправляющие ошибки. М.: Мир, 1976.

48. Давыдов A.A., Каплан Л.Н., Смеркис Ю.Б., Тауглих Л.Г. К оптимизации укороченных кодов Хемминга // Проблемы передачи информации. 1981. Т. 17.

N 4. С. 63-72.

49. Давыдов A.A., Дрожжина — Лабинская А.Ю., Томбак A.M. Дополнительные корректирующие возможности кодов БЧХ, исправляющих двойные и обнаруживающих тройные ошибки // Вопросы кибернетики. Комплексное проектирование элементно — конструкторской базы супер —ЭВМ. М.: ВИНИТИ, 1988. С. 86-112.

50. Давыдов A.A., Дрожжина — Лабинская А.Ю. Исправление байтов ошибок длины 4 и двойных независимых ошибок кодом Боуза — Чоудхури— Хоквингема в полупроводниковых запоминающих устройствах. // АиТ, 1989.

N И. С. 135-145.

51. Фудзивара Э. Исследование кодов, исправляющих ошибки, и их применение для повышения надежности цифровых систем. Диссертация, 1981. Пер. с японского, 1984. М.: Всес. центр переводов, пер. N Е41440.

52. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989.

53. Согомонян Е.С., Шагаев И.В. Аппаратурное и программное обеспечение отказоустойчивости вычислительных систем // АиТ. 1988. N 2. С. 3 — 39.

54. Johnson D. The Intel 432: A VLSI Architecture for Fault — Tolerant Computer Systems // Computer. August, 1984. P. 40-48.

55. Siewiorek D.P. Fault Tolerance in Commercial Computers// Computer. July, 1990. P. 26-37.

56. Сандлер Дж. Техника надежности систем. М. : Сов. радио, 1966.

57. Shiu К., Lee Y. Error detection process model design and its impact on computer performance // IEEE Trans, on Computers. 1984. V. C —33. N 6.

P. 529-540.

58. Пляскота С. И., Шагаев И.В. Экономическая эффективность отказоустойчивости // АиТ. N 7. 1995. С. 131 - 143.

59. Product Trends. Flash Memories // Computer Design. June, 1995. P. 119, 123, 124, 126-128.

60. White Microelectronics // Memory Products Shortform Catalog. 1995.

61. Lattice Data Book // Lattice Semiconductor Corp. 1994.

62. Бекхер П., Иенсен Ф. Проектирование надежных электронных схем. М. : Сов. Радио, 1977.

63. Geist R., Trivedi К. Reliability Estimation of Fault — Tolerant Systems: Tools and Techniques // Computer. July, 1990. P. 52-61.

64. Koren I., Koren Z., Su S.Y.H. Analysis of a class of recovery procedures// IEEE Trans. Computers. 1986. V. С-35. N 8. P. 703-712.

65. Деч Г. Руководство к практическому применению преобразования Лапласа. М. : Государственное издательство физико-математической литературы, 1958.

СПИСОК ПУБЛИКАЦИЙ ПО ТЕМЕ ДИССЕРТАЦИИ

1. Бухаыова Г.В. Высоконадежные оперативные запоминающие устройства, тенденции развития // АиТ. 1993. N2. С. 3-28

2. Буханова Г.В., Томфельд Ю.Л. О реконфигурации систем с помощью ПЛИС // Восьмая Международная школа —семинар. Секция 2 "Диагностика и отказоустойчивость в технике". 8—17 сентября 1995. Алушта. Украина

3. Buhanova G., Gerasimov V., Tomfeld Yu., Shagaev I. The Concept of Dynamic Safety for Aeroplanes // Международная Конференция "Technologische Sicherheit, Umwelt und Konversion — Risiken der Technik und ihre Beherrshung" (26 ноября 1992) Берлин. Германия.