Исследование и разработка конструктивно-технологических решений создания транзисторного модуля для изготовления КМОП схем с проектными нормами 0.35 мкн на кластерном технологическом оборудовании тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат технических наук Цимбалов, Андрей Сергеевич

• Цимбалов, Андрей Сергеевич
• кандидат технических наук
• 2006

Оглавление диссертации кандидат технических наук Цимбалов, Андрей Сергеевич

ВВЕДЕНИЕ.

ГЛАВА 1. СОВРЕМЕННОЕ СОСТОЯНИЕ РАЗРАБОТКИ

ТРАНЗИСТОРНОГО МОДУЛЯ ПРОИЗВОДСТВА ИНТЕГРАЛЬНЫХ КМОП СХЕМ.

1.1. Современное состояние КМОП технологии, перспективы дальнейшего развития.

1.2. Стандартный технологический процесс изготовления транзисторного модуля КМОП ИМС с проектными нормами

0.35 мкм.

1.3. Преимущества и недостатки использования в технологическом процессе кластерного оборудования.

1.4. Роль приборно-технологического моделирования при разработке и оптимизации технологии.

1.5. Выводы и постановка задачи.

ГЛАВА 2. АНАЛИЗ БАЗОВОГО ТЕХНОЛОГИЧЕСКОГО МАРШРУТА.

2.1. Общая характеристика базового технологического маршрута.

2.2. Формирование модуля мелко-щелевой изоляции.

2.3. Формирование транзисторного модуля.

2.4. Формирование модуля металлизации.

2.5. Выводы.

ГЛАВА 3. РАЗРАБОТКА МОДЕЛИ ТЕХНОЛОГИЧЕСКОГО

МАРШРУТА ПОЛУЧЕНИЯ ТРАНЗИСТОРОВ С

МИНИМАЛЬНЫМИ НОРМАМИ 0.35 МКМ.

3.1 Настройка и адаптация программ приборно-технологического моделирования.

3.2. Проведение интеграции технологических процессов при помощи приборно-технологического моделирования.

3.3. Выводы.

ГЛАВА 4. ИССЛЕДОВАНИЕ ВЛИЯНИЯ КЛЮЧЕВЫХ ТЕХНОЛОГИЧЕСКИХ ПАРАМЕТРОВ НА ф ЭЛЕКТРОФИЗИЧЕСКИЕ ХАРАКТЕРИСТИКИ

ТРАНЗИСТОРОВ.

4.1 Исследование влияния параметров имплантации ретроградных карманов на значения тока насыщения и порогового напряжения.

4.2 Исследование влияния параметров блока затворов на значения тока насыщения, порогового напряжения и напряжения пробоя транзистора.

4.3. Исследование влияния параметров имплантации ЬОО на значения тока насыщения, тока в подложку и напряжения пробоя транзистора.90 ф 4.4. Исследование влияния параметров имплантации и отжига сток-истоковых областей на значение тока насыщения.

4.5. Выводы.

ГЛАВА 5. ЭКСПЕРИМЕНТАЛЬНАЯ РАЗРАБОТКА БЛОКА

ЗАТВОРОВ.

5.1. Исследование влияния положения уровня окисла в канавке около края островка на электрофизические параметры транзистора.

5.2. Определение максимально допустимого превышения толщины окисла над островком для качественного выполнения операции травления слоя затворов.

5.3. Разработка процесса фотолитографии слоя затворов для предотвращения сужения краев шин затворов.

5.4. Выводы.

ГЛАВА 6. РЕЗУЛЬТАТЫ ОПТИМИЗАЦИИ И

ИЗГОТОВЛЕНИЯ ТРАНЗИСТОРОВ ПО РАЗРАБОТАННОМУ ТЕХНОЛОГИЧЕСКОМУ МАРШРУТУ.

6.1. Получение при помощи приборно-технологического ^ моделирования полиномиальных моделей для основных электрофизических параметров.

6.2. Определение допусков на наиболее сильно влияющие технологические параметры по заданным допустимым диапазонам изменения электрофизических характеристик.

6.3. Определение чувствительности основных электрических параметров к разбросу значений технологических параметров.

6.4. Оптимизированный технологический маршрут транзисторного модуля с указанием основных параметров ключевых операций.

6.5. Проведение сравнения расчетных и экспериментальных значений электрофизических параметров транзисторов со спецификацией.

6.6. Результаты изготовления микросхем по разработанному технологическому маршруту.

6.7. Выводы.

Введение диссертации (часть автореферата) на тему «Исследование и разработка конструктивно-технологических решений создания транзисторного модуля для изготовления КМОП схем с проектными нормами 0.35 мкн на кластерном технологическом оборудовании»

ф Диссертационная работа посвящена исследованию и разработке конструктивно-технологических решений создания транзисторного модуля КМОП схем с проектными нормами 0.35 мкм под заданный комплект кластерного технологического и контрольно-измерительного оборудования.

Актуальность работы. В настоящее время микроэлектроника по-прежнему остается катализатором научно-технического прогресса для всех важнейших отраслей народного хозяйства, а уровень развития и объемы производства ее основных изделий - интегральных микросхем (ИМС) ф (integrated circuits, microcircuits) во многом определяет культурный, экономический и оборонный потенциалы страны. Недаром современная яркая и наглядная классификация научно и технически развитой страны определяет ее как страну, способную массово производить мощные персональные компьютеры и компьютерные системы (станции) на собственных (изготовленных в стране) ИМС [1]. Поэтому технология ИМС составляет государственную ценность и ее "ноу-хау" оберегают от копирования и воспроизведения в других странах.

КМОП технология в настоящее время является доминирующей • технологией производства ИМС и будет сохранять свои лидирующие позиции, по крайней мере, еще ближайшие 10 лет. Большая часть усовершенствования микросхем происходит вследствие масштабирования размеров МОП транзистора. Однако, начиная с уровня технологии 0.25 мкм и ниже, становится невозможно использовать классическую технологию изготовления КМОП схем, поэтому технология с проектными нормами 0.5 - 0.35 мкм является переходной между традиционной технологией и субмикронной. При этом данная технология позволяет достигнуть высокого уровня интеграции, не требуя при этом принципиальных изменений в технологии.

Стандартный технологический процесс изготовления КМОП ИМС с проектными нормами 0.35 мкм включает в себя формирование межэлементной (LOCOS) изоляции, формирование п- и р-транзисторов, формирование металлической разводки. Данный технологический процесс реализуется на оборудовании, рассчитанном для проведения технологических операций одновременно над партиями пластин (25 шт. и более).

Транзисторный модуль (набор операций, приводящий к формированию на пластине п- и р-канальных транзисторов) является ключевой частью технологического маршрута производства КМОП СБИС, т.к. электрофизические характеристики транзисторов определяют наиболее значимые показатели микросхемы.

Одним из определяющих требований производства специализированных СБИС является сокращение "времени создания микросхемы", одновременно с этим происходит возрастание номенклатуры микросхем. Для успешного решения данных задач используются мелкосерийные производства с ограниченным набором кластерного оборудования. Такие производства требуют минимальных капитальных вложений, но способны производить широкую номенклатуру специализированных СБИС.

Однако, использование кластерного оборудования по всему технологическому маршруту, а также отсутствие в наборе технологического оборудования установки для выполнения осаждения нитрида кремния, диффузионной печи, установки для выполнения стандартных (для серийных предприятий) химических обработок не позволяет реализовать классический, с точки зрения мировой практики, процесс создания транзисторного модуля.

Отсутствие в мировой практике технологических маршрутов с проектными нормами 0.35 мкм, реализованных с подобными отклонениями от классического варианта, ставит задачу разработки и оптимизации транзисторного модуля, а также исследования влияния ключевых структурообразующих операций на электрофизические характеристики транзисторного модуля.

При этом в качестве важнейшего фактора снижения сложности и времени разработки модуля рассматривается приборно-технологическое моделирование как отдельных операций, так и полного технологического маршрута модуля.

Таким образом, проблема разработки и исследования конструктивно-технологических решений создания транзисторного модуля, реализуемого на подобном наборе оборудования, является актуальной как в практическом, так и в теоретическом отношении.

Цель работы. Целью диссертационной работы является исследование и разработка конструктивно-технологических решений создания транзисторного модуля для изготовления интегральных КМОП схем с 0.35 мкм проектными нормами в соответствии с конструктивно-топологическими правилами и электрическими требованиями и под заданный комплект кластерного технологического и контрольно-измерительного оборудования.

Задачи работы. Для достижения поставленной цели в работе решались следующие задачи:

1. анализ технологического маршрута изготовления транзисторного модуля на кластерном технологическом оборудовании с целью определения критичных операций и блоков операций;

2. разработка модели технологического маршрута получения транзисторов с минимальными нормами 0.35 мкм при помощи программ приборно-технологического моделирования;

3. исследование влияния критичных параметров технологического маршрута на электрофизические параметры транзистора при помощи экспериментальных работ и приборно-технологического моделирования;

4. проведение оптимизации критичных технологических процессов формирования транзисторного модуля при помощи приборно-технологического моделирования;

5. изготовление транзисторов по оптимизированному технологическому маршруту и анализ полученных экспериментальных электрофизических ф характеристик.

Научная новизна работы. Научная новизна диссертационной работы заключается в следующем:

1. исследовано влияние ключевых технологических параметров транзисторного модуля на электрофизические характеристики транзисторов.

2. разработана методика оптимизации ключевых технологических параметров транзисторного модуля, основанная на использовании процессных окон.

3. проведен анализ программного пакета приборно-технологического ф моделирования ТМА и разработана модель технологического маршрута получения транзисторов с минимальными нормами 0.35 мкм.

Практическая значимость работы. Разработан технологический процесс изготовления транзисторного модуля КМОП схем с проектными нормами 0.35 мкм под заданный нестандартный комплект кластерного технологического и контрольно-измерительного оборудования и с его помощью изготовлены работоспособные КМОП транзисторы с заданными спецификацией характеристиками. Разработанный технологический процесс позволяет • мелкосерийно (1-5 пластин в партии) производить широкую номенклатуру специализированных СБИС за короткий промежуток времени 3 суток).

Внедрение результатов работы. Разработанный в диссертационной работе технологический процесс изготовления транзисторного модуля используется в базовых технологических маршрутах КМОП схем на производственной линии НИИСИ РАН и обеспечивает выход годных микросхем по технологии 0.35 мкм ~ 40%. Основные результаты работы адаптируются под технологию с проектными нормами 0.5 мкм (с выходом годных ~ 80%), что было успешно сделано при изготовлении микросхем ТАВРИЯ, ТРИЛЛЕР, 1В812.

На защиту выносятся:

Ф 1. полученные в результате исследований зависимости электрофизических характеристик транзистора (ток насыщения, пороговое напряжение, пробивное напряжение и ток подложки) от параметров ключевых операций технологического маршрута.

2. разработанные режимы критичных технологических операций, обеспечивающие электрофизические характеристики транзисторов в заданных диапазонах изменения.

3. модель технологического маршрута для отработки технологических операций получения интегральных транзисторных структур с ф минимальными размерами 0.35 мкм.

4. методика оптимизации ключевых технологических параметров транзисторного модуля.

5. технологический маршрут транзисторного модуля, включая режимы операций, с проектными нормами 0.35 мкм, рассчитанный под заданный комплект кластерного технологического и контрольно-измерительного оборудования.

Апробация работы. Основные результаты диссертационной работы • обсуждались на следующих конференциях: Российская научная конференция "Радиационная стойкость электронных систем - Стойкость 1999" (Лыткарино, 1999); Конференция "Молодежь и наука" - Научная сессия МИФИ - 99 (Москва, 1999); Российская научная конференция "Радиационная стойкость электронных систем - Стойкость 2000" (Лыткарино, 2000); Конференция "Молодежь и наука" - Научная сессия МИФИ - 2000 (Москва, 1999); Международная научная конференция "International Nuclear and Space Radiation Effects Conférence" (Невада, США, 2001); Всероссийская научно-техническая конференция "Проблемы разработки перспективных микроэлектронных систем -2005" (Москва, 2005).

Публикации. По теме исследований опубликовано 8 печатных работ.

Структура и объем работы. Диссертация состоит из введения, шести глав, заключения, приложений и списка литературы, включающего 44 наименования. Содержание работы изложено на 158 страницах машинописного текста, иллюстрированного 78 рисунками и 19 таблицами к основному тексту.

Заключение диссертации по теме «Твердотельная электроника, радиоэлектронные компоненты, микро- и нано- электроника на квантовых эффектах», Цимбалов, Андрей Сергеевич

ОСНОВНЫЕ РЕЗУЛЬТАТЫ РАБОТЫ И ИХ ПРАКТИЧЕСКАЯ

РЕАЛИЗАЦИЯ.

С целыо использования транзисторного модуля в базовом технологическом процессе изготовления интегральных КМОП схем с 0.35 мкм проектными нормами в соответствии с конструктивно-топологическими правилами и электрическими спецификациями и под определенное кластерное технологическое и контрольно-измерительное оборудование в результате проведенной научной работы:

1. Установлены ключевые параметры технологического маршрута, разработан транзисторный модуль КМОП схем с проектными нормами 0.35 мкм для изготовления на кластерном технологическом оборудовании и с его помощью изготовлены работоспособные КМОП транзисторы с заданными спецификацией характеристиками.

2. Разработаны модели технологического маршрута получения транзисторов с минимальными нормами 0.35 мкм при помощи программ приборно-технологического моделирования.

3. Получены и объяснены зависимости порогового напряжения и тока насыщения от дозы и энергии третьей низкоэнергетичной имплантации кармана.

4. Проведено исследование зависимости электрофизических характеристик транзистора от положения верхнего уровня окисла в канавке около края островка относительно поверхности этого островка; установлены и объяснены требования к значению превышения толщины окисла в канавке около края островка.

5. Разработан процесс формирования затворов транзисторов при помощи ВАЯС и топологических корректирующих элементов.

6. Получены и объяснены зависимости порогового напряжения и тока насыщения от толщины подзатворного окисла и длины затвора транзистора.

7. Получены и объяснены зависимости напряжения пробоя, тока насыщения и тока в подложку от дозы и энергии имплантации LDD.

8. Проведено исследование влияния параметров имплантации LDD на лавинный и биполярный пробой транзистора, исследовано влияние напряжения на затворе на пробой по биполярному транзистору.

9. Получена и объяснена зависимость тока насыщения от дозы и энергии имплантации S/D; времени и температуры отжига S/D-областей.

10.Определены допуска на наиболее сильно влияющие технологические параметры по заданным допустимым диапазонам изменения электрофизических характеристик (т.е. получены процессные окна). И.Проведен анализ чувствительности приборных характеристик к разбросу технологических параметров при случайных нарушениях технологии для наиболее важных операций маршрута, непосредственно влияющих на рабочие характеристики транзистора; 12.Определены оптимальные значения технологических параметров (режимы операций), которые позволяют достигнуть требуемого значения выходных характеристик и, в тоже время, обеспечить стабильность технологии.

Полученные в диссертационной работе результаты использованы для постановки технологии на микроэлектронном производстве НИИСИ РАН, а также при выполнении госбюджетных НИР и ОКР. Полученные результаты исследований могут использоваться при работе на подобных технологических линиях. Основные результаты работы адаптируются под технологию с проектными нормами 0.5 мкм, что было успешно сделано при изготовлении микросхем ТАВРИЯ, ТРИЛЛЕР, 1В812.

Полученные в диссертационной работе результаты отражены в печатных работах [17, 23-26,36-38].

Список литературы диссертационного исследования кандидат технических наук Цимбалов, Андрей Сергеевич, 2006 год

1. Зи С. Физика полупроводниковых приборов. М.: Мир, 1998, с. 5-93.

2. The National Technology Roadmap for Semiconductor. SEMATECH, 1997.

3. Schaller R.R. Moore's Law: Past, Present, and Future. IEEE Spectrum, June 1997, pp.53-59.

4. Lo S.H. Quantum-Mechanical Modeling of Electron Tunneling Current form the Inversion Layer of Ultra-Thin-Oxide nMOSFETs. IEEE EDL, May 1997, Volф 18, pp. 209-211.

5. Hareland S.A. Computationally Efficient Model for Inversion Layer Quantization Effects in Deep Submicron N-Channel MOSFETs. IEDM Tech. Digest, 1995, pp. 933-936.

6. Thompson S.E. Linear versus Saturated Drive Current: Tradeoff in Super Steep Retrograde Well Engineering. VLSI Symposium Digest, 1997, pp. 154-155.

7. Taur Y. CMOS Devices below O.lum: How High Will Performance Go? IEDM Tech. Digest, 1997, pp. 215-218.

8. Maiti B. High Performance 20A Oxynitride for Gate Dielectric in Deep Sub-• Quater Micron CMOS Technology. IEDM Tech. Digest, 1997, pp. 651 -654.

9. Guo X., Ma T.P. Tunneling Leakage Current in Oxinitride: Dependence on Oxygen/Nitrogen Content. IEEE EDL, June 1998, Vol. 19, pp. 207-209.

10. Thompson S., Packan P., Bohr M. MOS scaling: transistor challenges for the 21st century. -Intel technology journal, 1998, Vol. 3, pp. 1-18.

11. Rodder M. A Scaled 1.8 V, 0.18 um Gate Length CMOS Technology: Device Design and Reliability Considerations. IEDM Tech. Digest, 1995, pp. 415-418.

12. Zeitzoff P.M. Front-End Trends, Challenges, and Potential Solutions for the 180 -100 nm 1С Technology Generations. Semiconductor Fabtech, 10th Edition, pp. 275-282.

13. H.Castrucci P. The future fab changing the paradigm. Solid State Technology, Jan. 1995, Vol. 38, No. l,pp.49-56.

14. Moslehi M.M., Devis C., Bowling A. Microelectronics manufacturing science and technology: single-wafer thermal processing and wafer cleaning. — 77 technical journal, 1992, Vol. 9-10, pp. 44-63.

15. Cluster Tool module interface: Mechanical Interface and Wafer transport Standard. SEMI E21-94, 1995.

16. Киреев В.Ю., Цимбалов А.С. Быстрые термические процессы - новый этап в развитии микроэлектронной технологии. - Микроэлектроника, №4, 2001, сс. 266-278.

17. Wood S.C. Cost and cycle time performance of fabs based on integrated single-wafer processing. IEEE Trans. Semicond. Manufact., 1997, Vol. 10, No. 1, pp. 98-111.

18. Wein L.M. On the relationship between yield and cycle time in semiconductor wafer fabrication. - IEEE Trans. Semicond. Manufact., 1992, Vol. 5, No. 2, pp. 156-158.

19. Hook T.B. Nitrided gate oxides for 3.3-V logic application: realiability and device design considerations. - IBM journal of Research and Develop., 1999, Vol. 43, No. 3, pp. 54-61.

20. Yang T. Effect of physical stress on the degradation of thin Si02 films under electrical stress. - IEEE Trans. Electron Devices, Apl 2000, Vol. 47, No. 4, pp. 746-754.

21. Hwang H., Ting W. Electrical characteristics of ultrathin oxynitride gate dielectric prepared by rapid thermal oxidation of Si in N20. - Appl. Phys. Lett., Sep. 1990, Vol. 57, No. 10, pp. 1010-1011.

22. Pershenkov V.S., Andreev S.V., Tsimbalov A.S. Use of preliminary ultraviolet and infrared illumination for diagnostics of MOS and bipolar devices radiation response. - Microelect. Reliab. 2002, Vol. 42, pp.797-804.

23. Баринов В.В., Бахмач О.Ф., Калинин А.В., Крупкина Т.Ю., Шелыхманов Д.Е. Повышение технологичности СБИС на основе концепции виртуального производства. Микроэлектроника, №4, 1999, с. 283-292.

24. Gaston G.J., Walton A.J. The integration of simulation and response surface methodology for the optimization of 1С processes. IEEE Trans. Semicond. Manufact., 1994, Vol. 7, No. 1, pp. 22-33.

25. TSUPREM-4, Version 6.5. Technology Modeling Associates, Inc., Sunnyvale, California, May 1997.

26. MEDICI, Version 2.3. Technology Modeling Associates, Inc., Sunnyvale, California, February 1997.

27. Park T. Correlation between gate oxide reliability and the profile of the trench top corner in shallow trench isolation. -IEDM Tech. Dig., 1996, pp. 154-159.

28. Ghidini G., Alessandri M. Electrical characterization of highly reliable 8 nm oxide. - J. Electrochem. Soc., Feb. 1997, Vol. 144, No. 2, pp. 758-764.

29. Lee J.S., Chang S.J. Electrical properties of thin gate dielectric grown by rapid thermal oxidation. - J. Vac. Sci. Technol., Nov/Dec, 2000, Vol. 18, No. 6, pp. 2986-2990.

30. Кекух В.Б., Цимбалов А.С. Роль электронного захвата при образовании поверхностных состояний в МОП - структурах, находящихся в среде водорода - Тезисы докладов Конференции "Молодежь и наука - Научная сессия МИФИ - 99", М. МИФИ, 1999, с. 40-42.

31. Красников Г.Я. Конструктивно-технологические особенности субмикронных МОП транзисторов. -М.: Техносфера, 2004, часть 2, с. 20-21.

32. Wann С. A comparative study of advanced MOSFET concepts. - IEEE Trans. Electron Devices, Oct 1996, Vol. 43, No. 10, p. 1742.

33. Massoud H.Z., Plummer J.D., Irene E.A. Trermal oxidation of silicon in dry oxygen: growth rate enhancement in the thin-film regime. - J. Electrochem. Soc., 1985, Vol. 132, No. 11, pp. 2685-2693.

34. Mansy Y.A., Coughey D.M. Modeling weak avalanche multiplication currents in IGFETs and SOS transistors for CAD. - IEDM Tech. Dig., 1975, pp. 31-34.

35. Sing Y.W., Sudlow B. Modeling and VLSI design constraints of substrate currents. - IEDM Tech. Dig., 1980, pp. 732-735.

36. Zhixu Z., Schroder D.K. Boron penetration in dual gate process technology. Semicond. Internat., Jan. 1998, pp. 89-98.