Исследование и разработка электрически перепрограммируемой энергонезависимой памяти на основе КМОП-технологии тема диссертации и автореферата по ВАК РФ 05.27.01, кандидат наук Ермаков, Игорь Владимирович

• Ермаков, Игорь Владимирович
• кандидат наук
• 2015

Оглавление диссертации кандидат наук Ермаков, Игорь Владимирович

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ

ГЛАВА 1. СОВРЕМЕННОЕ СОСТОЯНИЕ И ПЕРСПЕКТИВЫ РАЗВИТИЯ ЭНЕРГОНЕЗАВИСИМОЙ ПАМЯТИ

1.1 Классификация и обзор видов п/п памяти

1.2 Принцип работы ЭСРПЗУ

1.3 Различия между ЭСППЗУ и флэш-памятыо и их основные характеристики

1.4 Тенденции развития энергонезависимой памяти

1.5 Обзор современных ведущих фирм, специализирующихся на проектировании и изготовлении ЭСППЗУ и флэш-памяти

1.6 Области применения ЭСППЗУ с одним уровнем поликремния

1.7 Выводы по первой главе

Постановка задачи

ГЛАВА 2. МЕТОДИКА ПРОЕКТИРОВАНИЯ ЯЧЕЙКИ ЭСППЗУ НА ОСНОВЕ ТРАДИЦИОННОЙ КМОП-ТЕХНОЛОГИИ

2.1. Анализ конструктивно-технологических принципов реализации ячеек ЭСППЗУ на базе КМОП-технологии

2.2. Анализ технологического базиса

2.3. Способ формирования и конструкция ячейки памяти

2.4. Режимы работы ячейки памяти

2.5. Методика проектирования ячейки ЭСППЗУ

2.6. Выводы по второй главе

ГЛАВА 3. АНАЛИЗ И ХАРАКТЕРИЗАЦИЯ ЯЧЕЕК ЭСППЗУ С ПЛАВАЮЩИМ ЗАТВОРОМ В КМОП-ТЕХНОЛОГИИ С ПРОЕКТНЫМИ НОРМАМИ 0,18 МКМ И ОДНИМ УРОВНЕМ ПОЛИКРЕМНИЯ

3.1 Зависимость порогового напряжения от длительности и амплитуды импульса записи/стирания

3.2 Зависимость порогового напряжения от количества циклов перезаписи

3.3 Методика определения и расчет времени хранения

3.4 Сравнение характеристик разработанных ячеек с зарубежными аналогами

3.5 Выводы по третьей главе

ГЛАВА 4. СХЕМОТЕХНИЧЕСКИЕ МЕТОДЫ ПОСТРОЕНИЯ ВСТРОЕННОГО ЭСППЗУ НА ОСНОВЕ ТРАДИЦИОННОЙ КМОП-ТЕХНОЛОГИИ И ПРАКТИЧЕСКОЕ ПРИМЕНЕНИЕ

4.1 Схемотехнические методы, обеспечивающие использование повышенного напряжения питания в схеме

4.1.1. Метод преобразования на основе защитных транзисторов

4.1.2. Метод зарядовой накачки

4.2 Способы построения усилителя считывания

4.3 Цифровой последовательный однопроводной интерфейс передачи данных

4.4 Схемотехнические решения Я-Б-триггера, Б-триггера и сдвигового регистра с ЭСППЗУ

4.5 Практическое применение результатов при разработке микросхем с встроенным ЭСППЗУ

4.6 Выводы по четвертой главе

ЗАКЛЮЧЕНИЕ

СПИСОК СОКРАЩЕНИЙ

СПИСОК ЛИТЕРАТУРЫ

ПРИЛОЖЕНИЕ

Введение диссертации (часть автореферата) на тему «Исследование и разработка электрически перепрограммируемой энергонезависимой памяти на основе КМОП-технологии»

ВВЕДЕНИЕ

Актуальность

Полупроводниковая (п/п) память является неотъемлемым и важным компонентом интегральных схем (ИС) или микроэлектронных устройств. Основная функция памяти - запоминание и хранение данных.

П/п память может применяться в виде отдельных самостоятельных автономных микросхем памяти или в виде встроенной памяти (embedded memory) [1,2]. Автономная микросхема памяти осуществляет только лишь функции записи, хранения и считывания большого объема данных [3], в то время как встроенная память обычно обладает относительно небольшой емкостью и входит в состав другой более сложной многофункциональной ИС, например, идентификационного чипа, системы на кристалле (СНК), смарт-карты, микроконтроллера и др. в виде отдельного блока. Главным отличительным признаком встроенной памяти является то, что она выполнена на одном кристалле вместе со всей системой [4].

По зависимости сохранения данных от подключения к источнику питания, память подразделяется на энергозависимую и энергонезависимую [5]. Как следует из названия, энергозависимая память хранит данные только при включенном источнике питания, теряя их после его отключения, тогда как энергонезависимая память способна сохранять записанные данные долгое время при отсутствии внешнего питания.

Как правило, в сложных многофункциональных микросхемах, таких как смарт-карты, на одном кристалле вместе с микропроцессором содержится сразу несколько видов встроенной памяти (ПЗУ, ОЗУ, ЭСППЗУ), каждый из которых имеет свои преимущества и области применения.

Наиболее распространенным, востребованным и универсальным видом встроенной памяти на сегодняшний день является электрически стираемое программируемое постоянное запоминающее устройство (ЭСППЗУ) [6], которое обладает рядом важных достоинств по сравнению с другими видами

памяти. Во-первых, позволяет хранить данные в течение длительного периода времени при отключенном источнике питания. Во-вторых, имеет возможность многократного программирования электрическим способом, В-третьих, хорошо совместимо с КМОП-процессом и, следовательно, имеет самое выгодное соотношение цена-качество в сегменте энергонезависимой многократно программируемой памяти. Изделие, содержащее встроенное ЭСППЗУ, позволяет производителю или потребителю конфигурировать его для различных приложений.

Современные технологии с опцией ЭСППЗУ используют, как правило, два слоя поликремния в отличие от традиционных (без дополнительных операций) КМОП-процессов [7]. Как следствие, для того, чтобы реализовать ЭСППЗУ в рамках технологии КМОП СБИС, требуется изменение самой технологии и добавление большого количества технологических операций, обеспечивающих формирование плавающего затвора, туннельного диэлектрика, высоковольтных транзисторов и др. Дополнительные технологические операции увеличивают время производственного цикла, стоимость производства, вероятность возникновения дефектов и, в конечном счете, снижают выход годных.

В специализированной технологии с опцией ЭСППЗУ применяется на 6-8 фотошаблонов больше, что удорожает производство на 25-30% по сравнению с традиционным КМОП-процессом. Использование специализированной технологии оправдано в случае больших объемов памяти. Однако существуют приложения, в которых не требуется больших объемов ЭСППЗУ. Например, хранение различной служебной информации, кодов доступа к микросхеме, различных ключей, подгоночных коэффициентов или подстроечных кодов для высокоточных аналоговых блоков, таких как аналого-цифровые и цифроаналоговые преобразователи (АЦП и ЦАП), прецизионные источники опорного напряжения, системы фазовой автоподстройки частоты (ФАПЧ) [8-12] и др. Для таких применений ЭСППЗУ нецелесообразно изменять существующий технологический

5

маршрут и вводить дополнительные операции. В таком случае представляется более эффективным применение энергонезависимой памяти, которая могла бы быть сформирована в рамках обычного КМОП-процесса без его усложнения [13].

В связи с этим актуальной является задача выполнения исследований и разработки встроенной электрически перепрограммируемой энергонезависимой памяти на базе существующей КМОП-технологии без ее изменения.

Цель и задачи работы

Целью диссертационной работы является исследование конструктивно-технологических и схемотехнических методов построения и разработка встроенной электрически перепрограммируемой энергонезависимой памяти с повышенными техническими и эксплуатационными параметрами на базе отечественной глубоко-субмикронной КМОП-технологии с одним уровнем поликремния.

Для достижения поставленной цели необходимо решить следующие задачи:

1. Анализ существующих конструктивно-технологических принципов реализации ячейки электрически перепрограммируемой энергонезависимой памяти в КМОП-технологии.

2. Разработка методики проектирования ячейки ЭСППЗУ с одним уровнем поликремния без дополнительных технологических операций в отечественной современной глубоко-субмикронной КМОП-технологии.

3. Аналитические расчеты и компьютерное моделирование при помощи средств Cadence элементов и параметров тестового кристалла, содержащего различные конструктивные варианты ячейки памяти.

4. Разработка методики определения времени хранения заряда (данных) ячейки (блока) ЭСППЗУ. Исследование основных эксплуатационных

параметров и надежности ячеек памяти.

6

5. Исследование схемотехнических решений и разработка блока ЭСППЗУ на базе полученной ячейки, его экспериментальное исследование и применение в составе микросхем.

Научная новизна

1. Проведены исследования конструктивно-технологических методов формирования и впервые научно обоснована возможность создания элементов встроенной электрически перепрограммируемой энергонезависимой памяти в рамках отечественной глубоко-субмикронной КМОП-технологии с одним уровнем поликремния.

2. Проведено комплексное исследование факторов, влияющих на надежность электрически перепрограммируемой энергонезависимой памяти: напряжения, времени и числа циклов перезаписи, толщины туннельного диэлектрика, повышенной температуры. Экспериментально установлены зависимости для энергии активации потери заряда на плавающем затворе Еа<з от количества циклов перезаписи, параметрически зависящие от напряжения и длительности перезаписи. Впервые показано, что выявленные зависимости немонотонны и имеют максимумы величины В экстремальной точке значение ЕА(з составляет 0,28-0,33 эВ в зависимости от параметров перезаписи.

3. На основе полученных зависимостей порогового напряжения ячейки памяти от различных факторов и конструктивно-технологических особенностей предложена методика проектирования ячейки электрически перепрограммируемой энергонезависимой памяти на базе глубоко-субмикронной КМОП-технологии с одним уровнем поликремния, позволяющая определить ее важнейшие физические параметры.

4. Впервые предложено новое схемотехническое, топологическое и конструктивное решение энергонезависимого Я-Б-триггера (патент на полезную модель №136658), в котором роль двух полевых транзисторов выполняют разработанные ячейки памяти, благодаря чему за счет

7

плавающих затворов появляется возможность электрически перепрограммировать и энергонезависимо сохранять информационное состояние Я-З-триггера.

Практическая значимость работы

1. Впервые на основе отечественной субмикронной КМОП-технологии с минимальными проектными нормами 0,18 мкм и одним уровнем поликремния получены структуры ячейки энергонезависимой электрически перепрограммируемой памяти и экспериментально определены их эксплуатационные характеристики.

2. На базе полученной ячейки памяти спроектирован и экспериментально исследован блок электрически стираемого программируемого ПЗУ (ЭСППЗУ).

3. Блок ЭСППЗУ использован при проектировании и последующем изготовлении ПС синтезатора частот «5024ГП1» по ОКР «Кварц-1-М» компании ОАО «НИИМЭ и Микрон» и ИС 14-разрядного конвейерного АЦП по ОКР «Преобразователь-6-С» компании ООО «СибИС», выполняемых по заказу Минпромторга РФ, что подтверждено актами о внедрении результатов диссертации.

4. На основе полученных ячеек памяти разработан энергонезависимый Я-Б-триггер. Новая конструкция Я-Б-триггера с энергонезависимой электрически перепрограммируемой установкой начальных состояний применена при разработке серийно выпускаемого коммерческого изделия «36КЮ» компании ОАО «НИИМЭ и Микрон» (свидетельство о государственной регистрации топологии интегральной микросхемы №2014630076), что подтверждено актом о внедрении результатов диссертации.

На защиту выносится

1. Научно-обоснованное положение, заключающееся в том, что надежная энергонезависимая электрически перепрограммируемой память может быть сформирована в рамках отечественной глубоко-субмикронной КМОП-технологии с одним уровнем поликремния.

2. Установленные немонотонные зависимости энергии активации потери заряда Едд от числа циклов перезаписи, параметрически зависящие от напряжения и длительности перезаписи.

3. Методика проектирования и результаты экспериментальных исследований ячеек памяти, в которых установлены следующие основные эксплуатационные параметры: окно памяти в зависимости от режима достигает значения 1-7 В; ресурс перезаписи составляет не менее 105; время хранения накопленного заряда ячейки памяти с толщиной туннельного диэлектрика 7 нм составляет не менее 10 лет при температуре 85 °С после 105 циклов перезаписи; дальнейшее уменьшение туннельного диэлектрика до 3,2 нм значительно снижает время хранения заряда. Накопленный заряд стекает в течение одного года.

4. Новое схемотехническое, топологическое и конструктивное решение энергонезависимого Я-З-триггера.

5. Результаты использования и внедрения разработанных ячеек памяти и блока ЭСППЗУ в микроэлектронные изделия: идентификационный чип «ЗбКО», синтезатор частот «5024ГП1» и ИС АЦП.

Личный вклад соискателя

Все результаты, представленные в работе, получены соискателем лично, либо в соавторстве при его непосредственном участии.

Апробация работы

Основные результаты диссертационной работы докладывались и демонстрировались на следующих научно-технических конференциях:

9

S 18-й Всероссийской межвузовской научно-технической конференции студентов и аспирантов «Микроэлектроника и информатика - 2011» (г. Зеленоград, 2011 г.);

S X научно-технической конференции молодых специалистов «ПУЛЬСАР - 2011. Твердотельная электроника. Сложные функциональные блоки РЭА» (г. Дубна, 2011 г.);

S III окружной научно-технической конференции молодых ученых и специалистов (г. Зеленоград, 2011 г.);

•S 19-й Всероссийской межвузовской научно-технической конференции студентов и аспирантов «Микроэлектроника и информатика - 2012» (г. Зеленоград, 2012 г.);

S 21-й Всероссийской межвузовской научно-технической конференции студентов и аспирантов «Микроэлектроника и информатика - 2014» (г. Зеленоград, 2014 г.). Работа отмечена дипломом лауреата в категории аспирантских работ;

S 6-й Всероссийской научно-технической конференции «Проблемы разработки микро- и наноэлектронных систем - 2014, МЭС-2014» (г. Зеленоград, 2014 г.).

При непосредственном участии автора результаты диссертационной работы были внедрены и использованы в ОАО «НИИМЭ и Микрон» при проектировании коммерческого идентификационного изделия «36KD», СФ-блока ЭСППЗУ, ИС синтезатора частот «5024ГП1» в рамках ОКР «Кварц-1-М» и в ООО «СибИС» при проектировании ИС 14-разрядного конвейерного АЦП в рамках ОКР «Преобразователь-бС».

Публикации

Основные результаты диссертации опубликованы в 12 научных работах (в период с 2011 по 2014 гг.), в том числе 5 статей, из них 3 в изданиях, входящих в перечень ВАК, 5 тезисов докладов, 1 патент на

полезную модель, 1 свидетельство о регистрации топологии интегральной микросхемы.

Структура и объем диссертации

Диссертационная работа состоит из введения, четырех глав, заключения, списка сокращений, списка литературы из 108 наименований, приложения и содержит 146 страниц, в том числе 69 рисунков, 12 таблиц.

Во введении обоснована актуальность работы, определены цель и задачи исследования, изложены научная новизна и практическая значимость работы, сформулированы основные положения, выносимые на защиту.

В первой главе проведены классификация, обзор и сравнение различных видов п/п памяти. Представлены исторический обзор, тенденции и перспективы развития энергонезависимой многократно программируемой памяти. Проведен обзор ведущих фирм-производителей ЭСППЗУ и определены области применения дешевого (low cost) ЭСППЗУ без дополнительных технологических операций. Сформулированы основные задачи диссертационного исследования.

Вторая глава посвящена анализу технологического базиса и конструктивно-технологических принципов реализации ячеек ЭСППЗУ на базе КМОП-технологии. Представлены способ формирования ячейки ЭСППЗУ в выбранном технологическом базисе, ее конструкция и принцип работы. Предложена методика проектирования ячейки ЭСППЗУ на базе КМОП-технологии с одним уровнем поликремния.

В третьей главе описаны результаты исследований основных

технических характеристик разработанных ячеек памяти. Представлены

методики и результаты исследований зависимости порогового напряжения

ячеек памяти от факторов, влияющих на надежность, таких как напряжение,

время и число циклов перезаписи, толщина туннельного окисла, повышенная

температура. Сформулирована методика определения времени хранения

заряда (данных) ячейки (блока) ЭСППЗУ и определены времена хранения

11

заряда ячеек памяти при различных рабочих температурах. Проведено сравнение характеристик полученных ячеек с ближайшими зарубежными аналогами.

Четвертая глава посвящена вопросам проектирования ЭСППЗУ на основе традиционной КМОП-технологии. Исследованы методы, обеспечивающие использование повышенного напряжения питания в схеме, такие как метод на основе защитных транзисторов и метод зарядовой накачки, адаптированные к технологии без специализированных высоковольтных элементов. Проанализированы способы построения усилителя считывания. Предложен способ реализации цифрового последовательного интерфейса передачи данных, обеспечивающий минимальное количество дополнительных контактных площадок встроенной памяти. Описано практическое применение результатов при разработке микросхем с встроенным ЭСППЗУ, таких как идентификационное изделие, блок встроенного ЭСППЗУ, микросхемы синтезатора частот и АЦП.

В заключении представлены основные научные и практические результаты работы.

Приложение содержит три акта внедрения результатов диссертационной работы, один патент на полезную модель и одно свидетельство о регистрации топологии интегральной микросхемы.

ГЛАВА 1. СОВРЕМЕННОЕ СОСТОЯНИЕ И ПЕРСПЕКТИВЫ РАЗВИТИЯ ЭНЕРГОНЕЗАВИСИМОЙ ПАМЯТИ

Ниже представлены обзор и анализ литературы, посвященной энергонезависимой электрически перепрограммируемой памяти. Проведены классификация и обзор видов п/п памяти. Представлены тенденции и перспективы развития энергонезависимой многократно программируемой памяти. Проведен обзор ведущих фирм-производителей ЭСППЗУ и определены области применения дешевого (low cost) ЭСППЗУ без дополнительных технологических операций.

1.1 Классификация и обзор видов п/п памяти

П/п память - неотъемлемый компонент современных микроэлектронных устройств, таких как, например, СНК [14], микроконтроллеры [15], смарт-карты [16,17], идентификационные чипы [18,19] и многие др. Основная функция памяти - запоминание и хранение данных. П/п память подразделяется на энергозависимую (Volatile), теряющую данные после выключения источника питания, или ОЗУ (RAM) [20], которое бывает статическое (SRAM) или динамическое (DRAM), и энергонезависимую (Non-volatile), сохраняющую данные в течение длительного периода времени при выключенном источнике питания. Энергонезависимая память бывает однократно программируемой или многократно программируемой (рис. 1.1).

Однократно программируемая память или ПЗУ (ROM) подразделяется на масочное ПЗУ и ППЗУ. В масочном ПЗУ (mask ROM) [21] программирование происходит на этапе производства кристалла посредством фотошаблонов или масок. После программирования пользователь не имеет возможности изменить содержимое масочного ПЗУ. ППЗУ (Программируемое или однократно «прошиваемое» пользователем ПЗУ, PROM) [22] дает возможность производителю или потребителю однократно

запрограммировать изделие после его производства. ППЗУ бывает двух

типов. Первый тип - пережигаемая перемычка (fuse), которая в начальном

состоянии обладает проводимостью, а в запрограммированном - нет.

Перемычка обычно выполнена в верхнем слое металла в форме песочных

часов. Второй тип - пробиваемая перемычка (antifuse), которая, наоборот, в

начальном состоянии не обладает проводимостью, а в запрограммированном

состоянии - обладает. Может быть выполнена на основе конденсатора,

который при программировании пробивается необратимо.

п/п память

Энергозависимая (Volatile)

I

ОЗУ (RAM)

I

> статическое (SRAM)

> динамическое (DRAM)

ЭнергоНЕзависшиая (Non-volatile)

ОДНО кратно программируемая или ПЗУ (ROM)

масочное ПЗУ (mask ROM)

-пережигаемая перемычка (fuse) -пробиваемая перемычка (antifuse)

ППЗУ (PROM)

МНОГО кратно программируемая или РПЗУ

УФРПЗУ (EPROM)

ЭСРПЗУ

УЭСППЗУ (EEPROM) > флэш-память (flash)

>с плавающим затвором (floating gate) >с захватом заряда (MONOS, SONOS)

> сегнетоэлектрическая (FRAM)

> магниторезистивная (MRAM)

> на основе фазового перехода (PCRAM)

> резистивная (RRAM)

универсальная память

Рисунок 1.1. Классификация видов п/п памяти

Многократно программируемая или репрограммируемая энергонезависимая память (РПЗУ) программируется электрически. В зависимости от способа стирания подразделяется на стираемую УФ излучением (УФРПЗУ) и электрическими сигналами (ЭСРПЗУ). УФРПЗУ (ЕРЯОМ) [23] стирается путем облучения микросхемы УФ излучением через специальное окошко, что является его существенным недостатком, затрудняющим эксплуатацию. На рубеже 90-х годов доминирующие тогда

14

PROM и EPROM были вытеснены таким видом памяти, как ЭСППЗУ (Электрически Стираемое Программируемое ПЗУ, EEPROM или E2PROM) [24]. ЭСППЗУ - это энергонезависимая память, которая может быть многократно перепрограммирована электрическим способом, например, посредством большого электрического поля. Такое важное свойство, как многократность программирования (обычно 104-10б раз), в сочетании с длительным временем хранения данных (не менее 10 лет) обусловили высокую популярность ЭСППЗУ среди потребителей. К тому же типовые напряжения записи/стирания ЭСППЗУ ±12 В всегда доступны на промышленно-выпускаемых печатных платах. ЭСППЗУ было очень популярно в течение 10 лет, пока не появилась флэш-память [25]. Флэш-память (flash-memory) - разновидность ЭСППЗУ большего объема, с более быстрыми операциями записи/стирания и пониженным энергопотреблением, в которой запись и стирание производятся большими блоками данных (отсюда название flash - вспышка по англ.).

По физическому принципу хранения данных многократно программируемая память подразделяется на несколько видов. Память, использующая для хранения данных электрический заряд, бывает с плавающим затвором, в которой средой для его хранения является слой проводника или полупроводника, или с захватом заряда МНОП (Металл-Нитрид-Оксид-Полупроводник, MNOS) или КНОП (Кремний-Нитрид-Оксид-Полупроводник, SNOS), а также МОНОП (Металл-Оксид-Нитрид-Оксид-Полупроводник, MONOS) или КОНОП (Кремний-Оксид-Нитрид-Оксид-Полупроводник, SONOS) [26], в которых в качестве среды для хранения заряда используется изолирующий слой нитрида кремния SÍ3N4. Сегнетоэлектрическая или ферроэлектрическая память (FRAM) [27] по своему устройству схожа с ДОЗУ (ячейка памяти - это пара «транзистор-конденсатор»). Однако в качестве диэлектрика в ячейке FRAM используется сегнетоэлектрический материал. Когда к обкладкам конденсатора приложено постоянное напряжение, сегнетоэлектрик поляризуется очень быстро (около

15

1 наносекунды) и, после снятия напряжения, долгое время сохраняет поляризацию. Магниторезистивная память (МЛАМ) [28] базируется на различной проводимости магниторезистивного материала, помещенного между ферромагнетиками с одинаковой или разной ориентацией магнитных моментов. Если направления магнитных полей слоев ферромагнетика совпадают, то сопротивление магниторезистивного материала невелико, что интерпретируется как логическая «1». При противоположных магнитных моментах его сопротивление существенно больше, что соответствует логическому «О». В основе памяти РСЯАМ [29] лежит трансформация вещества (из семейства т.н. халькогенидных стекол — сплав германия, селена и теллура) из аморфного состояния в кристаллическую структуру. При нагреве до 600 °С в течение нескольких десятков наносекунд халькогенид приобретает аморфное высокоомное состояние (около 100 кОм). Если же его выдержать при более низкой температуре в течение несколько десятков наносекунд, материал кристаллизуется и приобретает сопротивление порядка 1 кОм. В резистивной памяти [30,31] (ЯКАМ) используется специальный диэлектрический слой (например, нестехиометрический оксид ЭЮх, где х<2), способный изменять своё сопротивление в зависимости от протекающего через него тока.

Несмотря на разнообразие физических принципов, в конечном итоге в электрическом смысле все сводится к тому, что ячейка памяти обладает разным сопротивлением в запрограммированном и стертом состояниях, что позволяет распознавать логический «0» или логическую «1» при считывании.

1.2 Принцип работы ЭСРПЗУ

Основной принцип работы элементов энергонезависимой многократно программируемой памяти, использующих для хранения данных электрический заряд, заключается в его сохранении либо на плавающем затворе (рис. 1.2а), либо в области подзатворного диэлектрика (рис. 1.26) МОП-транзистора. Заброс и удаление заряда изменяют его пороговое

16

напряжение, в результате чего транзистор переключается между двумя различными состояниями, обычно определенными как нулевое «О» (стертое состояние) или единичное «1» (запрограммированное состояние), как показано на рис. 1.3.

Плавающий затвор Управляющий затвор

\ —■

1 ^ р »-подложка

ЪЮ2

(

Затвор -V . / яд

//¿■У

© © ©

та

р- подложка

а) б)

Рисунок 1.2. Два класса энергонезависимых многократно программируемых ЗУ, использующих электрический заряд для хранения данных: а) с плавающим затвором и б) с захватом заряда

1с

с положит, зарядом

"О"

с отри цат. зарядом

а I »»

ипор.О ипор.1 изи

Рисунок 1.3. Влияние заряда на плавающем затворе или в области подзатворного диэлектрика п-МОП-транзистора на его пороговое

напряжение

Информационное состояние элемента памяти определяется путем

подачи на его затвор напряжения считывания, значение которого лежит

17

между пороговыми напряжениями элемента в записанном и стертом состояниях. В одном состоянии транзистор проводит электрический ток, а в другом - нет. Когда напряжение питания выключено, электрический заряд сохраняется либо в области подзатворного диэлектрика, либо на затворе МОП-транзистора, что и обеспечивает энергонезависимость элемента памяти.

Сохранение электрического заряда может быть выполнено двумя способами, по которым проводят деление энергонезависимых многократно программируемых запоминающих устройств (ЗУ), использующих электрический заряд для хранения данных, на два основных класса.

Первый класс п/п приборов основывается на сохранении электрического заряда в слое проводника или полупроводника, который полностью окружен слоем диэлектрика, обычно термическим оксидом (рис. 1.2а). Поскольку этот слой функционирует как полностью электрически изолированный затвор, то этот тип п/п приборов обычно называют транзисторы с плавающим затвором (floating gate).

Во втором классе п/п приборов электрический заряд хранится на дискретных ловушечных центрах соответствующего диэлектрического слоя. Поэтому такие п/п приборы обычно называют с захватом заряда (рис. 1.26). Наиболее успешным прибором этой категории является МНОП- или КНОП-транзистор, в котором диэлектрик состоит из тонкого слоя оксида кремния Si02, над которым расположен слой нитрида кремния Si3N4 (рис. 1.26). Также приборы из этого семейства - это МОНОП и КОНОП, в которых как под, так и над слоем нитрида Si3N4 располагается слой SiOa-

1.3 Различия между ЭСППЗУ и флэш-памятью и их основные

характеристики

Память ЭСРПЗУ подразделяется на ЭСППЗУ и флэш-память (см. рис. 1.1). В чем же их отличия? Физический принцип хранения данных одинаков - это сохранение электрического заряда на плавающем затворе или в слое

18

диэлектрика МОП-транзистора. Отличия заключаются в конструкции ячейки, архитектуре и механизмах записи. Стирание в обоих видах памяти производится туннельным током в соответствии с механизмом туннелирования Фаулера-Нордгейма (далее ФН-туннелирование) [32,33].

Классическая ячейка ЭСППЗУ в качестве среды для хранения заряда использует плавающий затвор и состоит из двух транзисторов (2Т-се11) выборки и памяти. Транзистор памяти содержит управляющий затвор и электрически изолированный плавающий затвор, на котором хранится заряд. Между плавающим затвором и стоком транзистора памяти находится туннельный оксид, через который происходит накопление или удаление заряда. Существует одна распространенная архитектура ЭСППЗУ. Ячейки объединяются в слова определенной разрядности, например, 8, 16, 32 или 64 бит. Причем для выбора слова существует специальный транзистор выборки для каждого слова. Несколько расположенных в ряд слов формируют строку. Вертикально расположенные строки образуют матрицу ЭСППЗУ. Операции записи и стирания осуществляются словами. Перед записью производится стирание слова. Механизм записи, как и стирания - ФН-туннелирование.

Список литературы диссертационного исследования кандидат наук Ермаков, Игорь Владимирович, 2015 год

СПИСОК ЛИТЕРАТУРЫ

1. Zang К. Embedded memories for nano-scale VLSI // Springer. - 2009. - 386 p.

2. Интернет-ресурс: http://www.memoryinformation.com/embedded_memory.htm

3. Интернет-ресурс: http://www.chipdip.ru/video/id000307725/

4. Интернет-ресурс: http://smithsonianchips.si.edu/ice/cd/MEMORY97/SECl 1.PDF

5. Интернет-ресурс: http://www.promelec.ru/catalog_info/48/71/214/77/

6. Интернет-ресурс: https://ru.wikipedia.org/wiki/EEPROM

7. Campardo G., Micheloni R., Novosel D. VLSI-Design of Non-Volatile Memories //Springer.-2005.-P. 21-33.

8. Ермаков И.В. Реализация ЭСППЗУ с одним поликремнием в контактной метке с однопроводным интерфейсом, выполненной по КМОП технологии СБИС уровня 0,18 мкм // Сборник научных трудов SWorld. Материалы международной научно-практической конференции «Научные исследования и их практическое применение. Современное состояние и пути развития 2012». - Выпуск 3. Том 11. - Одесса: КУПРИЕНКО, 2012. ЦИТ: 312-538. - С. 60-68.

9. Jin L.-Y., Jang J.-H., Yu Y.-N., Ha P.-B., Kim Y.-H. Design of 512-bit logic process-based single poly EEPROM IP // Journal of Central South University of Technology. - 2011. - Vol. 18(6). - P. 2036-2044.

10. Hafkemeyer K.M., Schott A., Vega-Castillo P., Krautschneider W.H. Analog Circuit Calibration with Single Poly Non-Volatile Memories // NORCHIP. - 2008. P. 254-257.

11. Lanzoni M., Tondi G., Galbiati P., Ricco B. Non-Volatile EEPROM Cells for Analog Circuit Calibration // Solid State Device Research Conference. - 1996. P. 135-138.

12. Murari В., Bertotti F., Vignola G.A. (Eds.) Smart Power ICs: Technologies and Applications // Springer. - 2002. - P. 448.

13. Ермаков И.В., Шелепин Н.А. Электрически перепрограммируемая энергонезависимая память в КМОГГ-технологии // Известия вузов. Электроника. - 2014. - №2(106). - С. 31 -35.

14. Conte A., Matranga, G., De Costantini D., Micciche M. A 90nm Embedded Page Flash for EEPROM Replacement in System On Chip // Non-Volatile Semiconductor Memory Workshop and International Conference on Memory Technology and Design (NVSMW/ICMTD). - 2008. - P. 28-30.

15. Kuo C., Weidner M., Toms T., Choe H., Ko-Min Chang, Harwood A., Jelemensky J., Smith P. A 512-kb flash EEPROM embedded in a 32-b microcontroller // IEEE Journal of Solid-State Circuits. - 1992. - Vol. 27(4). - P. 574-582.

16. Chen Z. Java Card Technology for Smart Cards: Architecture and Programmer's Guide // Addison-Wesley Longman Publishing Co., Inc. Boston, MA, USA. -2000.-P.16.

17. Интернет-ресурс: http://people.cs.uchicago.edu/~dinoj/smartcard/arch-l.html

18.Nuykin A., Kravtsov A., Timoshin S., Zubov I. A low cost EEPROM design for passive RFID tags // Fourth International Conference on Communications and Electronics (ICCE). - 2012. - P. 443-446.

19. Lee K.-S., Chun J.-H., Kwon K.-W. A low power CMOS compatible embedded EEPROM for passive RFID tag // Microelectronics Journal. - 2010. - Vol. 41(10). -P. 662-668.

20. Интернет-ресурс: http://en.wikipedia.org/wiki/Random-access_memory

21. Интернет-ресурс: http://en.wikipedia.org/wiki/Mask_ROM

22. №iTepHeT-pecypc:http://en.wikipedia.org/wiki/Programmable_read-only_memory

23.Интернет-ресурс: http://en.wikipedia.org/wiki/EPROM

24. Интернет-ресурс: http://en.wikipedia.org/wiki/EEPROM

25. Интернет-ресурс: http://en.wikipedia.org/wiki/Flash_memory

26. Тихонов С. Ключевые направления развития процессорных систем // Электронные компоненты. - 2010. - № 5. - С. 35-39.

27. Зайцев И. Сравнение новых технологий энергонезависимой памяти //

Компоненты и технологии. - 2004. - № 4.

131

28. Соколов М., Гришин А. Магниторезистивная память MRAM -быстродействующие ОЗУ и ПЗУ в одной микросхеме // Электронные компоненты. - 2007. - № 1. - С. 88-93.

29. Вихарев Л. Перспективные технологии производства памяти. Современное состояние // Компоненты и технологии. - 2006. - № 12. - С. 78-85.

30. Sawa A. Resistive switching in transition metal oxides // Journal Materials Today. -2008.-№6(11).-P. 28-36.

31. Wang G., Lauchner A.C., Lin J., Natelson D., Palem K.V., Tour J. M. HighPerformance and Low-Power Rewritable SiOx 1 kbit One Diode-One Resistor Crossbar Memory Array // Advanced Materials. - 2013. - Vol. 25(34). - P. 47894793.

32. Pavan P., Larcher L., Marmiroli A. Floating Gate Devices: Operation and Compact Modeling // Springer. - 2004. - 131 p.

33.Lenziger M., Snow E.H. Fowler-Nordheim tunneling into thermally grown Si02 // J. Appl. Phys. - 1969. - Vol. 40(1). - P. 278-283.

34. Cottrell P.E., Troutman R.R., Ning Т.Н. Hot electron emission in nchannel IGFET's // IEEE J. Sol. St. Circ. - 1979. - Vol. SC-14. - P. 442.

35. Veendrick H. Nanometer CMOS ICs: From basics to ASICs // Springer. - 2008. -P. 342.

36. International Technology Roadmap for Semiconductors (2007) Интернет ресурс: http://www.itrs.net

37. Интернет-ресурс: http://www.xfab.com/technology/nvm/

38. Интернет-ресурс: http://www.xfab.com/technology/nvm/application-space/

39. Интернет-ресурс: http://www.ememory.com.tw/neoee.aspx

40. Интернет-ресурс: http://www.ememory.com.tw/NeoMTP.aspx

41. Интернет-ресурс: http://www.synopsys.com/dw/ipdir.php?ds=nvm_mtp_eeprom

42. Интернет-ресурс: http://www.st.com/web/en/catalog/mmc/FM76

43. Интернет-ресурс: http://www.micron.com/products

44. Вонг Б.П., Миттал А., Цао Ю., Старр Г. Нано-КМОП-схемы и проектирование на физическом уровне // пер. с англ. под ред. Н.А. Шелепина. - М.: Техносфера, 2014. - 432 с.

45. Фролов Д.П. Исследование и разработка аналого-цифровых КМОП КНИ БМК с расширенными функциональными возможностями: дис. канд. тех. наук: 05.27.01.-М., 2014.- 139 с.

46. Васильев А.Л. Методы и средства моделирования и оценки радиационной стойкости микросхем флэш памяти: дис. канд. тех. наук: 05.13.05. -М., 2010. - 142 с.

47. Севрюков А.Н. КМОП флэш ЗУ с произвольной выборкой: дис. канд. тех. наук: 05.13.05.-М., 2008,- 155 с.

48. Орлов О.М. Основные особенности разработки энергонезависимой памяти полностью совместимой с КМОП - «КМОП флэшь-память» // Электроника, микро - и наноэлектроника. Сб. научн. Трудов. - М.: МИФИ, 2011. - С. 24.

49. Kahng D., Sze S. M. A floating gate and its application to memory devices // Bell Syst. Tech. J. - 1967. - Vol. 46. - P. 1288.

50. Wegener H. A. R., Lincoln A. J., Pao H. C., O'Connell M. R., Oleksiak R. E. The variable threshold transistor, a new electrically alterable non-destructive read-only storage device // IEEE IEDM Tech. Dig. - Washington, D.C. - 1967.

51. Frohman-Bentchkowsky D. A fully decoded 2048 bit electrically programmable MOS-ROM // IEEE ISSCC Dig. Tech. Pap. - 1971. - P. 80.

52. Frohman-Bentchkowsky D. Memory behavior in a floating gate avalanche injection MOS (FAMOS) structure // Appl. Phys. Lett. - 1971. - Vol. 18. - P. 332.

53. Frohman-Bentchkowsky D. A fully decoded 2048 bit electrically programmable FAMOS read-only memory // IEEE J. Sol. St. Cire. - 1971. - Vol. SC-6. - P. 301.

54. Frohman-Bentchkowsky D. FAMOS - A new semiconductor charge storage device//Sol. St. Electr. - 1974. - Vol. 17.-P. 517.

55. Iizuka H., Sato T., Masuoka F., Ohuchi К., Нага H., Tango H., Ishikawa M., Takeishi Y. Stacked gate avalanche injection type MOS (SAMOS) memory // J.

Japan. Soc. Appl. Phys. - 1973. - Vol. 42.-P. 158.

133

56. Iizuka PI., Masuoka F., Sato Т., Ishikawa M., Electrically alterable avalanche injection type MOS read-only memory with stacked gate structure // IEEE Trans. Elect. Dev. - 1976. - Vol. ED-23. - P. 379.

57. Ермаков И.В., Шелепин H.A. Конструктивные принципы реализации элементов ЭСППЗУ в КМОП-технологии // Электроника: Наука, Технология, Бизнес. - 2014. - №2. - С. 82-88.

58. Пат. 6,177,703 В1 США, МКИ Н 01 L 29/788. Method and apparatus for producing a single polysilicon flash eeprom having a select transistor and a floating gate transistor / James A. Cunningham. - № 09/321,792; заявл. 28.05.99; опубл. 23.01.2001.- 11 с.

59. Пат. 6,512,691 В2 США, МКИ G 11 С 16/04. Non-volatile memory embedded in a conventional logic process / F.-C. Hsu, W. Leung. - № 10/165,589; заявл. 07.06.2002; опубл. 28.01.2003. - 15 с.

60. Пат. 6,025,625 США, МКИ Н 01 L 29/788. Single-poly eeprom cell structure operations and array architecture / M.-h. Chi. - № 09/258,083; заявл. 25.02.99; опубл. 15.02.2000.- 12 с.

61. Пат. 7,447,064 В1 США, МКИ G 11 С 11/34. System and method for providing a cmos compatible single poly eeprom with an nmos program transistor / J. Bu, L. Jacobson, D.C. Parker. - № 11/389,984; заявл. 27.03.2006; опубл. 04.11.2008. -13 с.

62. Пат. 4,935,790 США, МКИ Н 01 L 29/78. Eeprom memory cell with a single level of polysilicon programmable and erasable bit by bit / P.G. Cappelletti, G. Corda, С. Riva. -№ 136,652; заявл. 22.12.1987; опубл. 19.06.1990. - 6 с.

63. Пат. 8,648,406 В2 США, МКИ Н 01 L 29/788. Single poly eeprom having a tunnel oxide layer / H. Kim. - № 13/463,268; заявл. 03.05.2012; опубл. 11.02.2014.- 14 c.

64. Пат. 5,841,165 США, МКИ Н 01 L 29/788. Pmos flash eeprom cell with single poly / S.-D. T. Chang, J.G. Trinh. - № 577,405; заявл. 22.12.1995; опубл. 24.11.1998.-23 с.

65. Пат. 5,761,121 США, МКИ G 11 С 11/34. Pmos single poly non-volatile memory structure / S.-D. T. Chang. - № 744,699; заявл. 31.10.1996; опубл. 02.06.1998.-32 с.

66. Пат. 5,940,324 США, МКИ G 11 С 16/04. Single-poly eeprom cell that is programmable and erasable in a low-voltage environment / M.-H. Chi, A. Bergemont. -№ 09/053,284; заявл. 01.04.1998; опубл. 17.08.1999. - 18 с.

67. Пат. 7,755,135 В2 США, МКИ Н 01 L 29/788. Eeprom having single gate structure / S.-h. Yoo, H. Chang. - № 11/682,619; заявл. 06.03.2007; опубл. 13.06.2010.-7 с.

68. Пат. 6,166,954 США, МКИ G 11 С 16/04. Single poly non-volatile memory having a pmos write path and an nmos read path / G.-C. Chern. - № 09/352,027; заявл. 14.07.1999; опубл. 26.12.2000. - 16 с.

69. Ohsaki К., Asamoto N., Takagaki S. A Single Poly EEPROM Cell Structure for Use in Standard CMOS Processes // IEEE Journal of Solid-State Circuits. - 1994. -Vol. 29(3).-P. 311-316.

70. LinC.-F., SunC.-Y. A single-poly EEPROM cell structure compatible to standard CMOS process // Solid-State Electronics. - 2007. - Vol. 51 (6). - P. 888-893.

71. Shalchian M., Atarodi S.M. A logic CMOS compatible Flash EEPROM for small scale integration // ICM. - 2003.

72. Wellekens D., Groeseneken G., Van Houdt J., Maes H.E. Single poly cell as the best choice for radiation-hard floating gate EEPROM technology // IEEE Transactions on Nuclear Science. - 1993. - Vol. 40(6). - P. 1619-1627.

73. Lee J.-C., Kim J.-S., Kim S. A Single Poly Flash Memory Intellectual Property for Low-Cost, Low-Density Embedded Nonvolatile Memory Applications // Journal of the Korean Physical Society. - 2002. - Vol. 41(6). - P. 846-850

74.Raszka J., Advani M., Tiwari V., Varisco L., Hacobian N. D., Mittal A., Han M., Shirdel A., Shubat A. Embedded flash memory for security applications in a 0.13 цт CMOS logic process // International Solid-State Circuits Conference (ISSCC) Session 2.4, Non-Volatile Memory. - 2004.

75. Заявка на пат. 2009/0117696 А1 США, МКИ Н 01 L 21/8238, Н 01 L 21/336. Fully logic process compatible non-volatile memory cell with a high coupling ratio and process of making the same / H.-D. Su. - № 12/318,065; заявл. 22.12.2008; опубл. 07.05.2009,- 19 с.

76. Пат. 6,191,980 В1 США, МКИ G 11 С 16/04. Single-poly non-volatile memory cell having low-capacitance erase gate / P.J. Kelley et al. - № 09/583,505; заявл. 31.05.2000; опубл. 20.02.2001. - 10 с.

77. Na K.-Y., Kim Yo.-S., Kim Ye.-S. A Novel Single Polysilicon EEPROM Cell With a Polyfinger Capacitor // IEEE Electron Device Letters. - 2007. - Vol. 26(11).-P. 1047-1049.

78. Пат. 6,747,308 B2 США, МКИ H 01 L 29/788. Single poly eeprom with reduced area / Jozef C. Mitros, L. Springer, R. Bucksch. - № 10/334,319; заявл. 30.12.2002; опубл. 08.06.2004. - 6 с.

79. Заявка на пат. 2004/0113198 А1 США, МКИ Н 01 L 21/336, Н 01 L 29/788. Single poly eeprom with improved coupling ratio / Jozef C. Mitros. - № 10/316,471; заявл. 11.12.2002; опубл. 17.06.2004. - 15 с.

80. Заявка на пат. 2008/0291728 А1 США, МКИ G 11 С 16/06, Н 01 L 29/788, Н 01 L 29/94. Single-poly non-volatile memory cell / E. Terzioglu, Gil I. Winograd, M.C. Afghahi. -№ 12/109,331; заявл. 24.04.2008; опубл. 27.11.2008. - 8 с.

81. Cui Z.-Y., Choi M.-H., Kim Y.-S., Lee H.-G., Kim K.-W., Kim N.-S. Single poly-EEPROM with stacked MIM and n-well capacitor // Electronics Letters. - 2009. -Vol. 45(3).-P. 185-186.

82. Di Bartolomeo A., Rucker H., Schley P., Fox A., Lischke S., Na K.-Y. A single-poly EEPROM cell for embedded memory applications // Solid-State Electronics. - 2009. - Vol. 53(6). - P. 644-648.

83. Roizin Y., Aloni E., Birman A., Dayan V., Fenigstein A., Nahmad D., Pikhay E., Zfira D. C-Flash: An Ultra-Low Power Single Poly Logic NVM // Non-Volatile Semiconductor Memory Workshop, 2008 and 2008 International Conference on Memory Technology and Design. NVSMW/ICMTD 2008. - P. 90-92.

84. Красников Г.Я. Конструктивно-технологические особенности субмикронных МОП-транзисторов, изд. 2-е, испр. [Текст]: Монография / Г. Я. Красников. -М.: Техносфера, 2011. - 800 с.

85.Строганов А. Оценка долговечности БИС по результатам ускоренных испытаний // Технологии в электронной промышленности. - 2007. - №3. - С. 90-96.

86. Пат. 6,813,752 В1 США, МКИ G 06 F 17/50. Method of determining charge loss activation energy of a memory array / E. Hsia et al. - № 10/306,667; заявл. 26.11.2002; опубл. 02.11.2004. - 13 с.

87. Пат. 8,009,482 В2 США, МКИ G 11 С 11/34. High temperature methods for enhancing retention characteristics of memory devices / C.-I Wu, Т.Н. Hsu. - № 12/911,264; заявл. 25.10.2010; опубл. 30.08.2011. - 15 с.

88. Failure mechanisms and models for semiconductor devices // JEDEC Solid state technology association. JEP120G. - 2011.

89.Методы ускоренных испытаний на безотказность и долговечность РД 11 0755-90 / Микросхемы интегральные: Отраслевой руководящий документ. -М., 1990.-91 с.

90.Ермаков И.В. Исследование ячейки КМОП-совместимого ЭСППЗУ // Проблемы разработки перспективных микро- и наноэлектронных систем -2014. Сборник трудов / под общ. ред. академика РАН A.JL Стемпковского. -М.: ИППМ РАН, 2014. - Часть II. - С. 173-178.

91. Niset М., Kuhn P. Typical data retention for nonvolatile memory // Freescale Semiconductor Engineering Bulletin. - EB618/D. Rev 4. - 4/2005.

92. Пат. 5,465,054 США, МКИ H 03 К 17/10. High voltage cmos logic using low voltage cmos process / R.A. Erhart. - № 224,762; заявл. 08.04.1994; опубл. 07.11.1995.- 15 с.

93. Kawahara Т., Kobayashi Т., Jyouno Y., Saeki S.-I., Miyamoto N., Adachi Т., Kato M., Sato A., Yugami J., Kume H., Kimura K. Bitline clamped sensing multiplex and accurate high voltage generator for quarter-micron flash memories //

IEEE J. Solid-State Circuits. - 1996.-Vol. 31.-P. 1590-1600.

137

94. Tanzawa Т., Takano Y., Watanabe K., Atsumi S. High-voltage transistor scaling circuit techniques for high-density negative-gate channel-erasing NOR flash memory//IEEE J. Solid-State Circuits. - 2002.-Vol. 37.-P. 1318-1325.

95. Dickson J. F. On-chip high-voltage generation in MNOS integrated circuits using an improved voltage multiplier technique // IEEE J. Solid-State Circuits. - 1976. -Vol. 11.-P. 374-378.

96. Campardo G., Micheloni R., Novosel D. Embedded VLSI-design of Non-Volatile Memories // Springer. - 2005. - P. 7.

97. Сомов O.A. Исследование и развитие схемотехники цифровых последовательных интерфейсов в составе интегральных микросистем: дис. канд. тех. наук: 05.13.05.-М., 2005.- 116 с.

98. Ермаков И.В., Шелепин Н.А. Схемотехнические решения триггера с электрически перепрограммируемой энергонезависимой памятью [Электронный ресурс] // http://ivdon.ru/ru/magazine/archive/n2y2014/2453 «Инженерный вестник Дона», 2014, №2. - Режим доступа: - Загл. с экрана. -Яз. рус.

99. Ермаков И.В. Схемотехнические решения триггера с ЭСППЗУ // Сборник тезисов докладов 21-ой Всероссийской межвузовской научно-технической конференции студентов и аспирантов «Микроэлектроника и информатика -2014». М.-2014.-С. 68.

100. Браммер Ю.А. Цифровые устройства [Текст]: Учеб.пособие для вузов / Ю.А. Браммер, И.Н. Пащук. - М.: Высш. шк„ 2004. - 229 с.

101. Пат. 8,681,535 США, МКИ G 11 С 11/41. Nonvolatile latch circuit/A.M. Shukh, Tom A. Agan. -№ 13/475,332; заявл. 18.05.12; опубл. 25.03.14. - 22 с.

102. Пат. 7,697,319 США, МКИ G 11 С 11/00. Non-volatile memory device including bistable circuit with pre-load and set phases and related system and method / L. Dedieu, S. Lefebvre. - № 11/706,865; заявл. 14.02.2007; опубл. 13.04.2010,- 14 c.

103. Информационный триггер с энергонезависимо сохраняемой электрически перепрограммируемой установкой начальных состояний

138

[Текст]: пат. 136658 Рос. Федерация: МПК G 11 С 14/00 / Ермаков И.В., Игнатьев С.М., Шелепин Н.А.; заявитель и патентообладатель Науч.-ислед. ин-т молекулярной электроники.— №2013136207; заявл. 02.08.13; опубл. 10.01.14.

104. Пат. 5,912,937 США, МКИ G 11 С 19/00. Cmos flip-flop having nonvolatile storage / F.E. Goetting, S.O. Frake. - № 08/816,100; заявл. 14.03.1997; опубл. 15.06.1999.-9 с.

105. Ермаков И.В. Разработка ИС контактного идентификационного 36-разрядного устройства с ЭСППЗУ и проектными нормами 0.18 мкм // Сборник тезисов докладов 18-й Всероссийской межвузовской научно-технической конференции студентов и аспирантов «Микроэлектроника и информатика - 2011». М. - 2011. - С. 75.

106. Ермаков И.В. Основные особенности проектирования контактного идентификационного 36-разрядного устройства с ЭСППЗУ // Сборник тезисов докладов III окружной научно-технической конференции молодых ученых и специалистов. - М. - Зеленоград. - 2011. - С. 15.

107. Интегральная микросхема 36KD - контактное идентификационное устройство с электрически перепрограммируемым 36-разрядным кодом [Текст]: свид. 2014630076 Рос. Федерация / Ермаков И.В., Игнатьев С.М.; заявитель и правообладатель Науч.-ислед. ин-т молекулярной электроники. — № 2014630019; заявл. 09.04.14; опубл. 02.06.14.

108. Интернет-ресурс: http://www.compitech.ru/html.cgi/arhiv/02_06/stat_104.htm