Диагностика параллельных магистралей и памяти бортовых ЦВМ тема диссертации и автореферата по ВАК РФ 05.13.15, кандидат технических наук Выборнов, Петр Владимирович

• Выборнов, Петр Владимирович
• кандидат технических наук
• 2012

Оглавление диссертации кандидат технических наук Выборнов, Петр Владимирович

Введение и постановка задачи.

1. Диагностика магистралей.

1.1 Объект диагностики.

1.2 Сигналы и классы неисправностей.

1.3 Электрические и логические эффекты замыканий цифровых сигналов.

1.4 Модели неисправностей.

1.5 Методика разбиений и детектирующая последовательность.

1.6 Синтез проверок алгоритма диагноза.

2. Обнаружение дефектов памяти.

2.1 Модели дефектов SRAM и маршевые тесты.

2.2 Кодочувствительные неисправности и методы их обнаружения.

2.3 Метод чётности позиций.

3. Комплекс диагностики магистралей и памяти вычислительных модулей.

3.1 Диагностическая ЦВМ.

3.2 Программное обеспечение.

Введение диссертации (часть автореферата) на тему «Диагностика параллельных магистралей и памяти бортовых ЦВМ»

Начиная с середины 70-ых годов важной тенденцией в создании навигационно-пилотажных комплексов летательных аппаратов (НПК) было постоянно расширяющееся использование средств микропроцессорной техники. Ныне подавляющая часть функций преобразования информации в НПК реализуется с помощью бортовых цифровых вычислительных машин (БЦВМ), специализированных и общего назначения, различного конструктивного исполнения. В частности, в инерциальных системах управления тактических ракет (ИСУ) на БЦВМ возлагается решение задач навигации, траекторного управления, стабилизации и наведения. Информационные связи между удалёнными подсистемами НПК и структурными блоками бортовых вычислительных систем строятся на основе цифровых последовательных каналов передачи данных.

Важнейшими структурными блоками БЦВМ являются вычислительные модули - устройства для преобразования входных данных в выходные в соответствии с алгоритмом, определяемым хранимой в памяти программой. В аспекте аппаратных средств под вычислительным модулем понимается любое устройство, содержащее вычислительное ядро - микропроцессор, память и связывающий их внутренний интерфейс. Внутренний интерфейс представляет собой доработанную до системно-специфичных требований магистраль микропроцессора, относящуюся к классу демультиплексированных параллельных магистралей (ДПМ) с синхронным обменом данными [63]. Объектом исследования в данной работе является подсистема ядра, состоящая из ДПМ, асинхронной статической оперативной памяти произвольного доступа (SRAM) и какого-либо типа постоянной (энергонезависимой) памяти с параллельным доступом (ROM). Функциональное назначение устройства в рассматриваемом контексте значения не имеет.

Эффективная диагностика технического состояния вычислительных средств стала одной из важнейших составляющих обеспечения безотказности систем НПК и надёжности летательных аппаратов в целом. Несмотря на существенный прогресс, достигнутый в диагностике бортового оборудования, в том числе и его вычислительных устройств, в отношении узловой во многих смыслах части самих цифровых модулей - вычислительного ядра - уровень автоматизации поиска неисправностей остаётся невысоким. Хотя ряд важных, не потерявших актуальности до настоящего времени положений был высказан ещё на этапе зарождения диагностики вычислительных машин [1] и реализован на практике применительно к существовавшей тогда элементной базе, их использование для тестирования современных микропроцессорных систем оказалось ограниченным. Во-первых, на рубеже 80-ых и 90-ых гг. мейнстрим технической диагностики цифровых устройств разделяется два самостоятельных направления: тестовая и функциональная диагностика СБИС и проверка межкомпонентных соединений. В результате практически отсутствуют работы, где вычислительное ядро рассматривалось бы как целостный объект программной диагностики при детальной разработанности вопроса для его компонентов (микропроцессоров, памяти и логических схем) по отдельности. Во-вторых, ракетные и в значительной части авиационные БЦВМ характеризуются определённой спецификой применяемых электронных компонентов, которая исключает применение большого арсенала методов, разработанных для цифровых устройств на основе В SA- и BIST-компонентов. Вместе с тем технология мелкосерийного и опытного производства делает неизбежным появление значительного числа монтажных дефектов.

Проверки, которые производились после изготовления вычислительных модулей БЦВМ и в ходе их испытаний, показали, что 70-90% всех неисправностей приходится на вычислительное ядро. Эти неисправности подразделяются на три группы: 1) дефекты демультиплексированной параллельной магистрали (ДПМ), или, что то же самое, неисправности связей между процессором и внешней памятью; 2) дефекты кристаллов внешней памяти; 3) дефекты, относящиеся к работе микропроцессора (МП) (табл.1).

Таблица 1. Неисправности вычислительного ядра в выборке из 1380 модулей разных типов.

Группа Дефекты Кол-во в % от всех дефектов выч. ядра

1. Неисправности магистрали замыкания магистральных сигналов 229 42 обрывы магистральных сигналов 193 35 дефекты элементов управляющей логики 45 8 повышенное сопротивление сигнальных линий 12 2

2. Дефекты кристаллов памяти статической оперативной (SRAM) 58 10-11 постоянной (Flash ROM, EEPROM) 8 1-2

3 .Неисправности, относящиеся к работе микропроцессора обрывы питания процессора, дефекты входных блокирующих сигналов и внешнего резонатора в схеме генерации тактовой частоты 6 1 дефекты микропроцессоров 1 «1

Как видно из табл.1, кристалльные дефекты запоминающих устройств (ЗУ) по числу намного уступают магистральным дефектам (10-15% против 85-90%), но на них приходятся практически 100% неисправностей СБИС: микропроцессоры оказываются едва ли не самым надёжным компонентом схемы. Высокая плотность расположения структурных элементов ЗУ на кристалле приводят к увеличенной (по сравнению с МП и ПЛИС) вероятности возникновения неисправностей. Встречаемость неисправностей оперативной памяти в 7-10 раз выше, чем постоянной, если исходить из количества обнаруживаемых дефектов, приводимого к ёмкости запоминающего устройства. Отметим, что сходные оценки были даны в ряде других исследований [2,3]: отказы ОЗУ составляют до 70% от общего числа отказов электронных компонентов цифровых систем управления. Поэтому для обеспечения надёжного функционирования цифровых систем большое внимание должно быть уделено эффективному тестовому диагностированию памяти, особенно оперативной, как на этапе наладки, так и в ходе эксплуатации цифровых модулей.

При диагностировании ЦВМ наиболее широкое применение получил принцип расширяющихся областей, заключающийся в том, что на каждом этапе диагностирования компоненты и связи уже проверенных исправных областей устройства представляют собой средства тестового диагностирования, а очередной проверяемый узел или устройство является объектом диагностирования. Очевидно, что подсистема, состоящая из микропроцессора, системной магистрали и памяти, является и диагностическим ядром при проверке любого вычислительного модуля, поэтому установление факта её исправности или работоспособности является первоочередной задачей теста встроенного контроля TBK. TBK хранится во внешнем (для микропроцессора) ПЗУ, либо загружается в ОЗУ модуля ведущим устройством. Однако в общем случае поиск неисправностей в самом диагностическом ядре таким тестом произвести невозможно, поскольку большинство магистральных дефектов, а также и значительная часть кристалльных дефектов памяти исключают правильную выборку команд программы теста. Прогон TBK в состоянии лишь установить, работоспособна подсистема или нет. Для того чтобы иметь возможность определять дефекты магистральных структур и памяти ядра, необходимо предусмотреть размещение тестовой программы за пределами объекта диагностирования - во внутреннем ОЗУ микропроцессора или, когда возможно использование внешнего задатчика, в отдельном тестирующем устройстве.

В качестве тестов, с помощью которых осуществляется поиск дефектов в подсистеме «магистраль-память», на практике применяются тесты памяти, по существу являющиеся фрагментами TBK. Они обладают свойством обнаружения большинства неисправностей из групп 1 и 2 (в табл.1), однако, будучи нацелены преимущественно на проверку кристаллов ОЗУ и ПЗУ, не приводят к разделению неисправных состояний подсистемы. Поэтому для интерпретации результатов этих тестов и определения вызвавшего ошибку дефекта приходится ставить дополнительные программные и электроизмерительные эксперименты. Эти трудоёмкие операции, как правило, занимают значительное время, а при испытаниях в условиях, когда доступ к проверяемому модулю затруднён, проводить такие эксперименты становится вовсе невозможно. Ситуация также осложняется, когда дефект относится к классу переключательных или его проявление носит нерегулярный (сбойный) характер. В отдельных случаях точно определить неисправность не удаётся, что вынуждает прибегать к избыточным мерам по её устранению, которые сами по себе чреваты появлением новых дефектов. Учитывая, что подавляющее большинство дефектов подсистемы являются дефектами магистральных структур, на наладочно-испытательном этапе производства БЦВМ возникает необходимость в разработке методов и алгоритмов диагностирования, предназначенных не только для обнаружения, но и для поиска неисправностей ДПМ.

Чтобы показать специфику решения данной задачи в отношении систем рассматриваемого типа, изложим основные подходы к решению той же самой задачи в устройствах на основе компонентов с архитектурой граничного сканирования и укажем на принципиальное отличие самих объектов диагностирования.

Преимущества поверхностного монтажа и многослойной разводки в отношении автоматизации производства и компактности устройств сопряжены с усложнением печатных плат, и задача исчерпывающего тестирования межкомпонентных соединений приобрела повышенное значение. Уменьшение конструктивных размеров самих плат и компонентов при большом количестве выводов сделало привычные способы поиска дефектов с использованием визуальной информации и электроизмерительных приборов трудноосуществимыми. В 80-ых гг. организацией Joint Test Action Group (JTAG) была предложена схема тестирования цифровых устройств способом граничного сканирования, некоторое время спустя стандартизированная в виде спецификации IEEE Std. 1149.1. Разработанная BST-архитектура предоставляет возможности для программного тестирования межкомпонентных соединений и микросхем на печатной плате [4,5], причём его эффективность и простота достигается благодаря тому, что каждый из этих структурных элементов может быть проверен по отдельности.

Узловым элементом BST-архитектуры является сдвиговый регистр BSR (boundary-scan register), охватывающий микросхему по периметру (рис.1). Вывод TDI микросхемы является входным для регистра, a TDO - выходным. Сдвиговые регистры нескольких микросхем объединяются последовательно [6]. Каждый сигнальный вывод микросхемы сопряжен с ячейкой регистра, которая может принудительно устанавливать вдвигаемое в неё значение на вывод микросхемы, захватывать входной сигнал с вывода или сигнал, вырабатываемый функциональной частью микросхемы. Захватываемые данные выдвигаются на вывод ТБО и затем анализируются во внешнем приёмном устройстве. Ячейка представляет собой трёхбитную схему сдвига, состоящую из нескольких двухвходовых мультиплексоров и В-триггеров захвата и модификации сигналов. Входами выбора коммутируемой линии и стробированием записи в триггеры управляет ТАР-контроллер (на рисунке не показан). Когда микросхема находится в рабочем режиме, ячейки, будучи прозрачными для передачи сигналов, могут фиксировать состояние сигнальных линий в произвольный момент времени (по команде контроллера).

Рис.1. Схема тестирования межкомпонентных соединений для ВБТ-микросхем.

К настоящему моменту диагностика межкомпонентных соединений является достаточно подробно разработанным вопросом в отношении цифровых устройств, построенных на В8Т-интегральных схемах. Здесь как в рамках поведенческого, так и в рамках структурного подходов было разработано большое число диагностирующих алгоритмов, различающихся набором допустимых дефектов и полнотой проверок соединений [6-11], в том числе алгоритмы, минимизированные по размеру последовательности тест-векторов [12,13,14], что для сканирующего способа существенно сокращает время проверки. Для рассматриваемых в данной работе вычислительных устройств, которые построены с использованием обычных (не-В8Т) компонентов, поиск дефектов магистральных связей не может быть сведён к задаче получения матрицы соединений и её сравнения с эталонной. Объектом тестовых воздействий здесь является целостная подсистема, состоящая из магистральных структур и внешней памяти, а единственными выходными переменными, доступными для анализа алгоритмом диагноза, - значения разрядов магистральной шины данных, состояние которых фиксируется микропроцессором или другим задатчиком магистрали в определённый момент цикла чтения. В отличие от сканирующего тестирования, при котором состояние любых линий связи может быть зафиксировано и передано для анализа в аппаратуру расшифровки результатов приложения тест-векторов, в рассматриваемых подсистемах значение шин адреса, управления и шин данных при записи остаётся неизвестным. Возникает задача отображения неисправностей функционально неоднородных сигналов на последовательность читаемых микропроцессором данных, и, таким образом, программный поиск неисправностей требует разработки последовательностного алгоритма со специфической структурой и набором элементарных проверок.

Полупроводниковые ОЗУ, как один из основных компонентов вычислительных машин, являются предметом едва ли не самой обширной области диагностики цифровых устройств. Повышение степени интеграции и плотности размещения структурных компонентов, уменьшение их размера, вызванные необходимостью увеличения ёмкости и сокращения времени доступа, как уже было сказано, приводят к повышенной вероятности возникновения дефектов ОЗУ (отнесённой к единице площади кристалла). Значительное количество структурных элементов памяти - ячеек массива -подразумевает астрономическое число сочетаний их состояний. Для массива из N ячеек таких состояний может быть 2N. Несмотря на то, что для обнаружения реально существующих дефектов достаточно генерировать только малую их часть, численно она всё же остаётся огромной. Это выдвигает на первый план задачу создания эффективных методик тестирования, обеспечивающих высокую покрывающую способность (покрытие) для дефектов тех или иных типов и при этом удовлетворяющих установленным временным ограничениям. Важность этой задачи возрастала по мере увеличения ёмкости памяти. Традиционные алгоритмы с относительно высокой покрывающей способностью - GALPAT, WALPAT и Sliding Diagonal, имеющие сложность порядка N2 и N3/2 (сложность теста есть количество обращений к памяти как функция числа ячеек N), - требуют для тестирования памяти сколько-нибудь значительной ёмкости слишком много времени. Так, для N=4M и времени доступа 100 не нижний предел времени, требующегося для выполнения этих тестов, составит 74 дня (4N2), 37 дней (2N2) и 53 мин (4N3/2). Другие ранние тесты, такие как MSCAN, Zero-One, шахматная доска, имеют сложность порядка N, но низкую покрывающую способность [15].

Проблема обнаружения т.н. классических типов неисправностей ОЗУ была решена после создания маршевых тестов. Доказано [16,17], что именно маршевые тесты являются непревзойдёнными по полноте покрытия, простоте реализации и времени выполнения (имеют сложность порядка N). Основной вклад в их разработку был внесён зарубежными учёными Marinescu М., Suk D.S, Reddy S.M., Abadir M.S., Reghbati H.K., Van de Goor A.J, Verruijt C.A. и др. Однако продолжает существовать теоретическая и практическая проблема обнаружения более редких дефектов - кодочувствительных неисправностей (pattern sensitive faults - PSF). Кодочувствительные неисправности вовлекают более двух ячеек массива, и поведение одной ячейки зависит от содержимого или логических переходов соседних ячеек. Основной теоретической проблемой при детектировании неисправностей данного класса является генерация наборов активации дефекта для всех возможных конфигураций вовлечённых в него ячеек. Над этой проблемой работали как зарубежные (Niggemeyer D., Otterstedt J., Cascaval P., Mrozek I, Kinoshita К. и др.), так и отечественные (белорусские) учёные (Ярмолик В.Н., Ярмолик C.B., Занкович А.П.). Разработанные ими методы и техники в большинстве случаев используют в том или ином виде маршевые тесты, что объясняется не в последнюю очередь нацеленностью на применение в качестве алгоритмов встроенного самотестирования. Для этапа наладки и испытаний существующие методы обнаружения кодочувствительных дефектов нельзя признать удовлетворительными из-за их недостаточного покрытия.

Исходя из двух выделенных в обзоре проблем цель диссертационной работы была сформулирована следующим образом: разработка подходов, методов и алгоритмов программной диагностики магистральных структур и памяти вычислительных модулей, создание на их основе тестов для обнаружения и локализации дефектов, а также реализация программно-аппаратного комплекса диагностики вычислительных модулей БЦВМ. Она была достигнута путём решения следующих задач:

1) Созданы модели неисправностей ДПМ и предложен комплекс подходов и методов построения тестовых последовательностей, позволяющих реализовать максимальную для программного способа диагностики глубину разбиений неисправных состояний ДПМ. Адекватность моделей была проверена на реальных устройствах.

2) Разработаны алгоритмы детектирующей тестовой последовательности и локализующих проверок для ДПМ в системах, содержащих статическую оперативную (SRAM) и постоянную (ROM) память. Обнаруживающая и различающая способности алгоритмов были подтверждены экспериментальным путём. На их основе составлены тесты для обнаружения и поиска магистральных дефектов.

3) Проведён анализ моделей дефектов и современных способов тестирования SRAM, дана оценка покрывающей способности тестов в отношении дефектов различных классов. Сопоставление методов обнаружения кодочувствительных неисправностей позволило сформировать подходы к решению задачи полного покрытия для двух их самых распространённых видов.

4) Разработан метод генерации шаблонов активации для нередуцированных моделей активных и пассивных кодочувствительных неисправностей PSF3 и PSF4, обеспечивающий их 100%-ное покрытие. Дополнение классических маршевых тестов памяти тестами, составленными по этому методу, позволило существенно увеличить полноту проверки кристаллов SRAM.

5) Спроектирована и изготовлена диагностическая ЦВМ, которая осуществляет тестирование удалённого вычислительного модуля, обеспечивая предписываемые алгоритмом временные параметры тестовых воздействий. ЦВМ является ядром комплекса диагностики и соединяется с компьютером-монитором по последовательному каналу.

6) Подготовлено программное обеспечение комплекса диагностики, которое включает операционную систему ЦВМ (ОС) и монитор. Разработан интерпретируемый язык CDS, в котором, в частности, типовые тестовые операции реализованы в виде команд (низкоуровневых процедур). Использование в качестве тестов CDS-программ позволяет существенно повысить эффективность организации диагностирования.

Изложенная последовательность задач определяет структуру диссертации. Так как проблемы диагностики магистральных структур и памяти требуют применения совершенно разных подходов и методов, исследовательский блок диссертации включает две главы (более соответствующих частям).

Первая глава посвящена разработке алгоритма программного диагностирования ДПМ в системах, содержащих SRAM и ROM (задачи 1,2). В шести её разделах представлены шаги стандартной схемы создания алгоритма в соответствии с теорией технической диагностики. Разработка новых подходов, методов и принципов явилась необходимым условием реализации этих шагов в отношении объектов рассматриваемого типа. Ввиду отсутствия систематических работ по данной проблеме анализ и обсуждение существующих решений отдельных вопросов помещается внутри соответствующих разделов.

Вторая глава посвящена вопросам обнаружения функциональных дефектов SRAM (задачи 3,4). В двух первых разделах рассматриваются модели классических и кодочувствительных дефектов, анализируются принципы построения и методы использования маршевых тестов. Завершающий раздел главы посвящён разработке метода чётности позиций для обнаружения кодочувствительных неисправностей.

В третьей главе разрабатываются средства диагностирования (задачи 5,6). Исходя из условий применения, конфигурации магистралей тестируемого модуля и особенностей алгоритмов выбирается структура комплекса и предлагаются архитектурные и схемотехнические решения диагностической

ЦВМ. Требования к эффективной организации процесса диагностирования определяют состав и функции системного программного обеспечения комплекса, разработке которого посвящен завершающий раздел главы.

В приложениях представлены основные практические результаты исследования - диагностический тест для ДПМ на основе алгоритма, разработанного в главе 1, и тест SRAM, основная (по объёму) часть которого является реализацией метода чётности позиций, предложенного в главе 2, а также показано применение разработанных тестов и технических средств диагностики.

Методологической основой решения поставленных задач являлись теория технической диагностики, методы цифровой схемотехники и двоичной алгебры, тестирования оперативных запоминающих устройств, технологии низкоуровневого и процедурно-ориентированного программирования.

Новыми научными результатами работы являются алгоритм диагностики ДПМ с максимальной глубиной разбиения неисправных состояний и метод обнаружения кодочувствительных дефектов PSF3 и PSF4, обладающий 100%-ным покрытием. Более детально они представляются следующим образом:

1) применён сигнально-ориентированный подход [1], подразумевающий нацеленность элементарных проверок на определение состояния магистрального сигнала или группы сигналов;

2) разработана функциональная классификация магистральных сигналов и связанных с ними неисправностей, и созданы явные модели поведения неисправной системы для всех видов магистральных дефектов;

3) введены логически неустойчивые типы поведения в модели неисправной системы для повышения достоверности диагноза;

4) предложен принцип разбиения множества одиночных неисправностей на ранжированные подмножества и маскирования дефектов подчинённых рангов, который определяет последовательность обнаружения групп дефектов;

5) разработаны методы комбинирования неисправных разрядов, на основе которых осуществляется локализация обрывов и замыканий на шинах адреса и данных;

6) предложены шаблоны тестового заполнения для ROM, как в варианте полного объёма, так и в свободных областях, позволяющие выполнять исчерпывающую диагностику связей с МП без необходимости перезаписи;

7) предложен принцип упорядочивания множества ячеек массива SRAM и их блоков в зависимости от чётности позиции в адресном пространстве, введены операции регулярного преобразования шаблонов и сформулирована и доказана теорема покрытия парных комбинаций;

8) на основе принципа чётности позиции, использования регулярных преобразований и теоремы разработан и обоснован метод прямой генерации активирующих шаблонов для нередуцированных моделей активных и пассивных PSF3 hPSF4.

Практическая значимость состоит в создании эффективных алгоритмов и программно-аппаратных средств тестовой диагностики параллельных магистралей и памяти, что позволило увеличить полноту проверок, автоматизировать поиск неисправностей и радикально снизить трудоёмкость наладки вычислительных модулей. На их основе созданы автоматизированные рабочие места для контроля и наладки опытных образцов БЦВМ (ГосНИИП) и серийных образцов на заводе-изготовителе БЦВМ (АПЗ).

Апробация работы. Результаты работы представлялись на конференциях молодых учёных и специалистов ГосНИИП (г. Москва, 2006 г. и 2008 г.), на конференциях московского отделения МОО «Академия навигации и управления движением» (г. Москва, ЦНИИАГ, 2009 г., 2011 г.), конференции «Люльевские чтения» (г. Свердловск, ОКБ «Новатор», 2010 г.).

Публикации. По теме диссертации опубликовано 2 научные работы в журналах, рекомендованных ВАК РФ; результаты работы использованы в двух эскизных проектах (ГосНИИП) и нашли отражение в соответствующих пояснительных записках.

Состав и объём диссертации. Диссертация состоит из введения, трёх глав, заключения, списка использованных источников и трёх приложений, оформленных в виде отдельной книги. Основной текст изложен на 191-ой странице и содержит 33 рисунка и 26 таблиц. Список источников включает 63 наименования.

Заключение диссертации по теме «Вычислительные машины и системы», Выборнов, Петр Владимирович

Заключение

Представленные во введении данные о распределении неисправностей вычислительного ядра модулей БЦВМ разных типов показывают, что подавляющее большинство этих неисправностей приходится на связи микропроцессора с микросхемами внешней памяти и на дефекты кристаллов самой памяти, прежде всего SRAM. Поиск таких неисправностей занимает и большую часть времени наладки вычислительных модулей. Одновременно с этим магистральные структуры и память, как в смысле функционирования, так и с точки зрения процесса диагностирования, составляют одну целостную подсистему.

При сопоставлении потребностей практики и современного состояния технической диагностики этих компонентов были выделены две основные проблемы. Одна из них является специфической для вычислительных устройств, созданных на основе не имеющих граничного сканирования СБИС, к которым относятся, в частности, модули БЦВМ НПК тактических ракет. Заключается она в отсутствии методов программной диагностики параллельных магистральных структур, обеспечивающих достаточную глубину разделения неисправных состояний и пригодных для поиска наиболее часто встречающихся неисправностей. Сложность решения этой проблемы является следствием того, что сигнальные линии и тракты магистралей в таких устройствах не являются отдельным объектом диагноза, в отличие от межкомпонентных соединений в устройствах на базе BSA-микросхем, простой принцип проверки которых заключается в сравнении реальной и эталонной матрицы соединений. Так, например, для большинства видов магистральных дефектов необходимо создание поведенческих моделей, которые являются основой для синтеза элементарных проверок теста. Необходима организация последовательности обнаружения (детектирования) групп дефектов, так как одни их виды, вовлекая сигналы той или иной функциональной группы, требуют для своего достоверного обнаружения отсутствия дефектов других видов. Вторая проблема носит общеметодологический характер и касается обнаружения кодочувствительных дефектов оперативной памяти. Существующие для этого методы либо не обеспечивают приемлемого для этапа наладки покрытия даже для наипростейших и самых распространённых видов кодочувствительных дефектов, либо практические возможности их применения оказываются слишком ограниченными.

Проблема обнаружения и поиска неисправностей магистралей ввиду практического отсутствия работ систематического характера для своего решения потребовала полного цикла разработки теста, начиная с этапа рассмотрения функционирования магистральных сигналов и определения возможных неисправностей. Увеличение покрывающей способности тестов памяти представляло собой более узкую задачу, поскольку в целом тестирование памяти является достаточно полно разработанной областью диагностики.

Целью диссертационной работы являлось создание эффективных средств программной диагностики магистральных структур и памяти вычислительных модулей БЦВМ, которые включают алгоритмы обнаружения и поиска неисправностей и технические средства, обеспечивающие выполнение проверок в соответствии с этими алгоритмами. Цель работы была достигнута в результате решения следующих задач.

1) Сформирован комплекс подходов и методов построения тестовых последовательностей, позволяющих реализовать максимальную для программного способа глубину разбиения неисправных состояний магистральных структур вычислительных модулей: применён сигнально-ориентированный подход, подразумевающий нацеленность элементарных проверок на определение состояния магистрального сигнала или группы сигналов, в отличие от классического функционального подхода, нацеленного на проверку правильности выполнения операции; разработана функциональная классификация магистральных сигналов и связанных с ними неисправностей, и созданы явные модели поведения неисправной подсистемы для всех видов магистральных дефектов. Модель неисправности точно устанавливает, в чём будет отличие результатов при подаче одинаковых тестовых воздействий на подсистему, содержащую данную неисправность, и на подсистему, её не содержащую; введены логически неустойчивые типы поведения в модели неисправной подсистемы для отражения реально существующих эффектов и, следовательно, повышения достоверности результатов элементарных проверок. Дефекты логически неустойчивого типа, в сравнении с логически детерминированными, требуют для своего достоверного обнаружения проверять не правильность выполнения однократной операции для некоторого набора значений подозреваемых сигналов, а отсутствие неправильных результатов в череде повторных операций для прямого и инверсного наборов; предложен принцип разбиения множества одиночных неисправностей на ранжированные подмножества и маскирования дефектов подчинённых рангов, на основе которого получена очерёдность обнаружения (или исключения) дефектов неоднородных сигналов магистрали. Эта очерёдность определяет структуру главной (детектирующей) тестовой последовательности, которая гарантирует работоспособность теста - свойство давать верное заключение о состоянии объекта диагноза - при любом сочетании одновременно присутствующих дефектов; разработан метод комбинирования неисправных разрядов, на основе которого осуществляется локализация обрывов и замыканий на шинах адреса и данных.

2) На основе полученных поведенческих моделей и с учётом необходимости маскирования дефектов подчинённых рангов разработаны алгоритмы проверок детектирующей тестовой последовательности и процедур локализации неисправностей для магистральных структур в системах, содержащих статическую оперативную (SRAM) и постоянную (ROM) память. Для постоянной памяти предложены шаблоны тестового заполнения, как в варианте полного объёма, так и в свободных областях, позволяющие выполнять исчерпывающую диагностику её связей с микропроцессором без перезаписи. Составленный магистральный тест был отлажен и прошёл проверку на двух экспериментальных модулях с искусственно вносимыми неисправностями, а также на большом количестве серийных дефектных модулей. Испытания показали работоспособность алгоритма и полностью подтвердили его детектирующую и различающую способность, в том числе при наличии множественных дефектов и логической неустойчивости. Таким образом, была достигнута максимальная для программного способа глубина диагностики магистральных структур.

3) Проведён анализ моделей дефектов и современных способов тестирования SRAM. Он показал, что задача обнаружения дефектов классических типов полностью решается маршевыми тестами. Однако существующие методы и техники обнаружения кодочувствительных дефектов PSF либо не обеспечивают удовлетворительной для наладочных испытаний полноты покрытия, либо не могут быть использованы в большинстве практических случаев. Покрывающая способность этих методов определяется отношением числа наборов активации PSF, генерируемых тестом, к числу всех возможных таких наборов. Было рассмотрено три метода для нередуцированных моделей PSF и один - для редуцированных; все они применяют многократные проходы маршевых тестов. Методы для нередуцированных моделей используют опосредованные оценки различия состояний массива, которые позволяют максимизировать покрытие при заданном числе проходов теста, но не позволяют достигнуть полного покрытия даже для дефектов наименьшего порядка. Метод для редуцированных моделей обеспечивает 100%-ное покрытие для дефектов PPSF3 и APSF3, но его применение ограничивается только случаями, когда топология кристалла известна. Сопоставление методов обнаружения PSF показало, что полное покрытие и для их нередуцированных моделей может быть достигнуто только прямой генерацией всех необходимых шаблонов активации посредством предварительных начальных заполнений массива.

4) Разработан метод обнаружения пассивных и активных кодочувствительных неисправностей PSF3 и PSF4, имеющий 100%-ное покрытие. Метод упорядочивает всё множество ячеек и их блоков в зависимости от чётности их позиции в адресном пространстве памяти. Вводятся понятия элементарной инверсной пары, шаблона, перестановочной пары шаблонов и операции их регулярного преобразования - масштабирование и репликация. Была сформулирована и доказана теорема покрытия парных комбинаций, которая показала, что серия заполнений из масштабированных элементарных инверсных пар, число которых зависит от размера памяти, обеспечивает получение наборов (0,1) и (1,0) в любой паре ячеек массива. Из теоремы непосредственно был получен способ формирования заполнений для активации PSF3. Для определения заполнений, активирующих PSF4, были рассмотрены все возможные сочетания значений и чётности позиций трёх ячеек-агрессоров. Для случаев, когда ячейки с одинаковым значением имеют одинаковые чётности позиции в слове или когда такого совпадения нет, но все три ячейки размещаются в одном слове, было составлено 24 однобайтовых шаблона. Для случаев, когда две из трёх ячеек находятся в одном слове, составлено 26 перестановочных пар шаблонов. Из теоремы покрытия парных комбинаций следует, что определённое количество операций репликации этих исходных пар перестановки, зависящее от размера памяти, покрывает все возможные комбинации в таких триплетах ячеек. Наконец, теорема позволяет свести случаи расположения ячеек в трёх разных словах к первым двум случаям применением операций масштабирования ко всем исходным шаблонам. Задача генерации шаблонов активации, обеспечивающих полное покрытие для нередуцированных моделей PSF4, решена впервые.

5) Спроектирована специализированная ЦВМ и на её основе создан программно-аппаратный комплекс диагностики магистральных структур и памяти модулей БЦВМ. Отличительными особенностями архитектуры ЦВМ являются: блок связи магистралей, обеспечивающий доступ микропроцессора ЦВМ к системной магистрали тестируемого модуля, блок связи с мультиплексированной магистралью модуля на основе двухпортовой памяти и последовательный канал ПК для обмена с монитором. Применение процессора ЦВМ в качестве задатчика гарантирует соблюдение идентичности временных параметров магистральных сигналов модуля в рабочем режиме и при тестировании, а наличие ПК позволяет осуществлять диагностику удалённого объекта.

6) Подготовлено программное обеспечение комплекса: операционная система ЦВМ и программа-монитор, взаимодействие между которыми организовано с помощью оригинального программного интерфейса. Для эффективной организации процесса диагностирования, которая предусматривает выполнение диагностических тестов в режиме отладки, и реализации стандартных действий в виде низкоуровневых процедур был разработан интерпретируемый язык CDS. При этом предусматривалась также возможность загружать и выполнять в ЦВМ обычные программы. Операционная система ЦВМ включает восемь блоков: инициализации, приёмопередатчика ПК, системных команд, интерпретатора CDS, отладчика CDS, обработчиков пользовательских прерываний, процедур для вызова загружаемым кодом, перепрограммирования Flash-массива. Снабжённый оконным интерфейсом монитор содержит модули головной единицы, формирования и обработки сообщений ПК, загрузчика программ ЦВМ и отладчика CDS. Были также подготовлены, хотя в работе и не рассматривались, не имея непосредственного отношения к организации процесса диагностирования, средства создания CDS-программ, транслятор и линкер.

7) На базе разработанных средств созданы автоматизированные рабочие места для контроля и наладки опытных образцов БЦВМ в ГосНИИП и серийных образцов на заводе-изготовителе БЦВМ. Разработаны диагностические тесты для системных и периферийных магистралей и памяти вычислительных модулей различных типов, построенных на основе микропроцессоров 1867ВЦ6, 1867ВЦ2Т, 1867ВЦ5Т и Л1867ВМ2. В зависимости от применяемого способа тестирования модулей - посредством инструментальной системы программирования и интерфейса эмуляции или в составе комплекса диагностики - тесты представляют собой обычные программы или последовательности интерпретируемых команд на языке CDS. Ряд разработанных тестов введён в программы встроенного контроля модулей.

В завершение кратко остановимся на практической значимости результатов диссертационной работы. Магистральные тесты автоматизируют поиск неисправностей и радикально снижают трудоёмкость процесса наладки. Неисправности, связанные с замыканиями, обрывами и повышенным сопротивлением линий данных и адреса и составляющие порядка 80-85% встречающихся магистральных дефектов, определяются этими тестами вплоть до разрядов и групп замыканий, не требуя никаких дополнительных действий для своей локализации. Единичные электроизмерительные операции необходимы только для окончательной локализации дефектов, в которых участвуют сигналы управления или сторонние сигналы.

Применение рассмотренных и разработанных методов тестирования памяти позволило составить наборы тестов, которые обнаруживают все типы классических функциональных дефектов SRAM и обладают высокой покрывающей способностью в отношении кодочувствительных неисправностей. В зависимости от контекста функционирования модуля (запуск и выполнение рабочей программы, испытания в нормальных или специальных условиях, поиск причин отказов) и временных ограничений, накладываемых на проверочные операции, может использоваться либо полный набор тестов, либо отдельные тесты, нацеленные на дефекты только определённых классов. Вместе с данными о характерных отказах типа или партии микросхем такой подход позволяет сочетать надёжное обнаружение дефектов памяти и технологичность процесса, а именно избегать неоправданного увеличения времени тестирования. Так, при штатной наладке целесообразным оказывается подвергать исчерпывающему тестированию памяти небольшую выборку модулей. Сплошное применение полных тестов оказалось необходимым при температурных испытаниях, а также при испытаниях опытных образцов БЦВМ, в которых используются новые типы микросхем SRAM.

Отметим здесь другие перспективы использования разработанных программно-аппаратных средств комплекса. ЦВМ может быть применена в качестве устройства связи между моделирующим компьютером и БЦВМ в задачах, связанных с полунатурным моделированием и отладкой рабочих программ, что возможно благодаря сочетанию обработки данных в реальном времени со средствами, обеспечивающими управляемость и наблюдаемость процесса. Машина может быть относительно просто перепроектирована для любых конфигураций внешних разъёмов тестируемого модуля, позволяя проводить диагностику, например, узлов последовательного интерфейса. Таким же образом - при оснащении стековой памятью - она может быть использована в качестве монитора мультиплексированной магистрали МПМ, которая связывает БЦВМ с некоторыми блоками НПК. При этом системное программное обеспечение комплекса - наиболее трудозатратный в разработке компонент - остаётся без существенных изменений.

Список литературы диссертационного исследования кандидат технических наук Выборнов, Петр Владимирович, 2012 год

1. Паутин Н.В и др. Диагностика неисправностей вычислительных машин. -Москва: Наука, 1965. 8 с.

2. Mazumder P., Chakraborty К. Testing and testable design of high-density random-access memories. Chichester: Addison-Wesley, 1997.

3. Prince B. High-performance memories: new architecture DRAM's and SRAM's, evolution and function. Chichester:Wiley, 1996.

4. Hassan A., Rajski J., Agrawal V.K. Testing and diagnosis of interconnects using boundary-scan. Proc. IEEE Int'l Test Conf., 1985, pp. 126-137.

5. Wagner P.T. Interconnect testing with boundary scan. Proc. IEEE Int'l Test Conf., 1987, pp.52-57.

6. ChanJ.C. Boundary walking test: an accelerated scan method for greater system reliability. IEEE Trans. Reliability, 1992, vol. 41, №4, pp.496-503.

7. Cheng W.T., Lewandowski J.L., Wu E. Diagnosis for wiring interconnects. Proc. IEEE Int'l Test Conf., 1990, pp.565-571.

8. Feng C., Huang W.K., Lombardi F. A new diagnosis approach for short faults in interconnects. Proc. IEEE fault-tolerant computing symp., 1995, June, pp.331-339.

9. Lien J. C., Breuer M. A. Maximal diagnosis for wiring networks. Proc. IEEE Int'l Test Conf., 1991, pp.96-105.

10. McBean D., Moore W.R. Testing interconnects: a pin adjacency approach. Proc. European test conference, 1993, pp.484-490.

11. Park S. A new complete diagnosis patterns for testing interconnects. Proc. IEEE/ACM Design Automation Conf., 1996, June, pp. 196-208.

12. Shi IV., Fushs K. Optimal interconnect diagnosis of wiring networks. IEEE Trans. VLSI Systems, 1995, vol.3, №2, pp.434-442.

13. Salinas J., Shen Y.-N., Lombardi F. A sweeping line approach to interconnect testing. IEEE transactions on computers, vol. 45, №8 (Aug), 1996, pp. 917-929.

14. Feng W.-Y., Fred J., Lombardi F. Adaptive algorithms for maximal diagnosis of wiring interconnects. IEEE transactions on computers, vol. 52, №10 (Oct), 2003, pp. 1259-1270.

15. Raghuraman A. Walking, marching and galloping patterns for memory tests. Proc. IEEE VLSI Test Symp., 1995, pp.349-354.

16. Marinescu M. Simple and efficient algorithms for functional RAM testing. 1982 IEEE Test Conference, Philadelphia, (Nov.). IEEE Computer Society, pp. 236239.

17. Suk D.S. and Reddy S.M. A march test for functional faults in semiconductor random-access memories. IEEE transactions on computers, vol. C-30, №12, 1981, pp.982-985.

18. Иванюк А.А., Степанов А.В. Определение тестовых наборов для обнаружения неисправностей адресных линий ОЗУ. Изв. Бел. инженер, акад., серия "Информатика", 2008, №1, с. 84-93.

19. Ma S., Shaik /., Fetherston R. Comparison of bridging fault simulation methods. Proc. IEEE Int'l Test Conf., 1999, pp.587-595.

20. Уильяме Г.Б. Отладка микропроцессорных систем. Москва: Энергоатомиздат, 1988. - с.47-50.

21. Георгиев Н.В., Орлов Б.В. Функциональный контроль полупроводниковых запоминающих устройств // Электронная промышленность, 1980, №6, с.3-20

22. Jarwala N., Yau C.W. A new framework for analyzing test generation and diagnosis algorithms for wiring interconnections. Proc. IEEE Int'l Test Conf., 1989, pp.63-70.

23. Simonse J.E. Circuit structures, design requirements and fault simulations for CMOS SRAMs. TUD Report № l-68340-44(1998)-09, Department of information technology and systems, Delft University of Technology, Netherlands, Delft, 1998.

24. Nair R., Thatte S.M., Abraham J.A. Efficient algorithms for testing semiconductor random-access memories. IEEE transactions on computers, 1978, 6 (June), pp.572-576.

25. Dekker R. et al. A realistic fault model and test algorithms for static random-access memories. IEEE transactions on computers, 1990, №6 (June), pp.567-572.

26. Van de Goor A.J., Verruijt C.A. An overview of deterministic functional RAM chip testing. ACM Computing Surveys, vol.22, №1, March 1990.

27. Maly W. Modeling of lithography related yield losses for CAD of VLSI Circuits. IEEE Trans. CAD, Vol. CAD-4, No.3, 1985, pp.166-177

28. Shen J.P. et al. Inductive fault analysis of CMOS integrated circuits. IEEE design & test of computers, December, 1985, pp. 13-26

29. Aadsen D.R. et al. Automated BIST for regular structures embedded in ASIC devices. AT&T technical journal, Vol. 69, No. 3, 1990, pp.97-109

30. Goor A.J. van de. Using march tests to test SRAMs. IEEE design & test of computers, March, 1993, pp. 8-14

31. Knaizuk J.J., Hartman C.R.P. An algorithm for testing random access memories. IEEE transactions on computers, vol. C-26, №4 (Apr.), 1977, pp.414-416.

32. Knaizuk J.J., Hartman C.R.P. An optimal algorithm for testing stuck-at faults in random access memories. IEEE transactions on computers, vol. C-26, №11 (Nov.), 1977, pp.1141-1144.

33. Nair R. Comments on an optimal algorithm for testing stuck-at faults in random access memories. IEEE transactions on computers, vol. C-28, №3 (Mar.), 1979, pp.258-261.

34. Abadir M.S., Reghbati H.K. Functional testing of semiconductor random access memories. Computing surveys, vol.15, №3, September 1983, pp. 175-198.

35. Goor A.J. van de. Testing semiconductor memories, Theory and Practice. -Chichester, UK: John Wiley & Sons, 1991.

36. Karpovsky M.G., Yarmolik V.N. Transparent memory testing for pattern sensitive faults. IEEE international test conference. Washington, 1994. - P.860-869.

37. Karpovsky M.G., Yarmolik V.N., Goor A.J. van de. Pseudo-exaustive word-oriented DRAM testing. European test conference. Munich, 1995. - P. 126-132.

38. Cockburn B. Tutorial on semiconductor memory testing. JETTA. 1994. -Vol.5, № 4 - P.321-336.

39. Ярмолик С.В., Ярмолик В.Н. Обнаружение кодочувствительных неисправностей запоминающих устройств с многократным использованием маршевых тестов. Изв. Бел. инженер, акад., серия "Информатика", 2006, №1, с. 104-113.

40. Ярмолик С.В., Ярмолик В.Н. Эффективность многократного применения маршевых тестов для выявления кодочувствительных неисправностей. Изв. Бел. инженер, акад., серия "Информатика", 2005, №1, с.79-83.

41. Yarmolik V.N., Sokol В., Yarmolik S.V. Counter sequences for memory test address generation. Proc. 12th international conference on mixed design of integrated circuits and systems(MIXDES 2005). Krakow, 2005. -p.413-418.

42. Niggemeyer D., Otterstedt J., Redeker M. Detection of non-classical memory faults using degrees of freedom in march testing. Rec. 11th workshop "Testmethods and reliability of circuits and systems". Potsdam, 1999.

43. Savage C. A survey of combinatorial Gray codes. SIAM Rev. №39. - 1997. -p.605-629.

44. Gilbert E.N. Gray codes and paths on the n-cube. Bell system tech. №37. -1958. -p.815-826.

45. Ярмолик C.B., Ярмолик В.Н. Формирование адресных последовательностей с максимальным средним Хэмминговым расстоянием для многократного тестирования ОЗУ. Изв. Бел. инженер, акад., серия "Информатика", 2006, №4, с. 88-96.

46. CascavalP. March test for static 3-coupling faults in random-access memories. Proc. of the 5th WSEAS international conference on data networks, communications and computers, Bucharest, Romania, oct.16-17, 2006, pp.226-231.

47. Cascaval P., Bennett S. Efficient march test for 3-coupling faults in random access memories. Microprocessors and microsystems, vol.24, №10, 2001, p.501-509.

48. Cascaval P., Onea A. March test algorithm for 3-coupling faults in random access memories. WSEAS Press, Athens, 2002, p. 188-194.

49. Papachristou С., Sahgal N. An improved method for detecting functional faults in semiconductor random access memories. IEEE transactions on computers, vol. C-34, №2, 1985, pp.110-116.

50. Cockburn B.F. Deterministic tests for detecting single v-coupling faults in RAMs. Journal of electronic testing theory and applications, vol.5, №1, 1994, pp.91-113.

51. Suk D.S., Reddy S.M. Test procedures for a class of pattern-sensitive faults in semiconductor random-access memories. IEEE transactions on computers, vol. C-29, №6 (June), 1980, pp.419-429.

52. Yarmolik V.N., Van de Goor A.J., Gayadjiev G.N., Mikitjuk V.G. March LR: a test for realistic linked faults. Proc. VLSI test symp., March, 1996, pp.272-280.

53. Mrozek I., Yarmolik V.N. Detection of pattern sensitive faults by multiple transparent march tests. Proc. 10th international conference on mixed design of integrated circuits and systems (MIXDES'03), Lodz, 2003, pp.542-545.

54. Buslowska E., Mrozek I. Simple march tests for PSF detection in RAM. Proc. 15th international conference on mixed design of integrated circuits and systems (MIXDES'08), Poznan, 2008, pp.493-498.

55. Yarmolik S.V., Mrozek I. Multibackground memory testing. Proc. 14th international conference on mixed design of integrated circuits and systems (MIXDES'07), Ciechocinek, 2007, pp.511-516.

56. Mrozek I., Yarmolik V.N. Optimal backgrounds selection for multirun memory testing. Proc. of the IEEE international workshop on design and diagnostics of electronic circuits and systems. Bratislava, 2008, pp.332-338.

57. TMS320F206 Digital Signal Processor (спецификация), 1998. URL: http:// www.ti.com/lit/ds/sprsQ50a/ sprs050a.pdf (доступ 16.09.2011).

58. TMS320C2xx User's Guide (руководство разработчика), 1997. URL: http:// www.ti.com/lit/ug/spru 127c/sprul 27c.pdf (доступ 16.09.2011).

59. IDT71016S CMOS static RAM (спецификация), 2008. URL: http://www.idt.com/ products/getDoc.cfm?docID=l 8654040 (доступ 16.09.2011).

60. IDT7027 high-speed 32K*16 dual-port static RAM (спецификация), 2004. URL: http://www.idt.com/products/getDoc.cfm?docID=l 8689288 (доступ 16.09.2011).

61. TMS320C2x/C2xx/C5x Optimizing С Compiler User's Guide (руководство разработчика), 1995. URL: http://focus.ti.com.cn/cn/general/docs/lit/spru024d/spru024d.pdf (доступ 5.10.2007)

62. Пархоменко П.П. и др. Основы технической диагностики. Кн. 1: Модели объектов, методы и алгоритмы диагноза. Москва: Энергия, 1976. - с. 18-89.

63. Иванов В.В., Мячев А.А. Интерфейсы вычислительных систем на базе мини- и микро-ЭВМ. Москва: Радио и связь, 1986. - 75 с.

64. Министерство образования и науки Российской Федерации

65. Федеральное государственное бюджетное образовательное учреждение высшего профессиональногообразования Московский авиационный институт (национальный исследовательский университет)

66. Выборнов Пётр Владимирович

67. ДИАГНОСТИКА ПАРАЛЛЕЛЬНЫХ МАГИСТРАЛЕЙ И ПАМЯТИ1. БОРТОВЫХ ЦВМ