Автоматизация проектирования функциональных тестов для технологической подготовки производства интегральных микросхем тема диссертации и автореферата по ВАК РФ 05.13.12, кандидат наук Смирнов Константин Константинович

• Смирнов Константин Константинович
• кандидат наук
• 2021

Оглавление диссертации кандидат наук Смирнов Константин Константинович

Список сокращений

Введение

Глава 1. Современное состояние производственного тестирования СБИС

1.1. Анализ причин отказов современных цифровых СБИС

1.2. Методы и средства производственного тестирования СБИС

1.3. Постановка задач диссертации

Выводы по главе

Глава 2. Исследование и разработка формальных методов

производственного тестирования цифровых СБИС

2.1. Математический аппарат производственного тестирования СБИС

2.2. Разработка базовых алгоритмов функционального тестирования цифровых СБИС

2.3. Лингвистическое обеспечение системы производственного тестирования СБИС. Язык STeeL

Выводы по главе

Глава 3. Разработка АПК производственного тестирования СБИС

3.1. Методология проектирования комплекса FT Studio

3.2. Подсистема связи формальной и топологической модели СБИС

3.3. Подсистема автоматической прослеживаемости предметов труда

Выводы по главе

Глава 4. Внедрение АПК FT Studio в промышленность

4.1. Экспериментальная апробация АПК на предприятиях внедрения

4.2. Результаты внедрения

Выводы по главе

Заключение

Список литературы

Приложение 1. Копии свидетельств о государственной регистрации

программ для ЭВМ

Приложение 2. Копии актов о внедрении

Список сокращений

BGA - Ball Grid Array;

DSR - Digital Signal Regular Expression;

FT Studio - Functional Test Studio;

PSF - Pattern Sensitive Faults;

RDF - Read Destructive Fault;

RSTL - Report Separate Test Language;

SAF - Stuck-at fault;

SCF - State Coupling Fault;

SOF - Stuck Open Fault;

STeeL - Smirnov Test Electrical Exposition Language;

STIL - Standard Test Interface Language;

TF - Transition Fault;

VHDL - Very High Description Language;

WDF - Write Destructive Fault;

WGL - Waveform Generation Language;

XML - extensible Markup Language;

АМП - абсолютно-минимальное представление;

АПК - аппаратно-программный комплекс;

ДНФ - дизъюнктивная нормальная форма;

КП - контактная площадка;

МДНФ - минимальная дизъюнктивная нормальная форма;

ОЗУ - оперативное запоминающее устройство;

СБИС - сверхбольшая интегральная схема;

СДНФ - совершенная дизъюнктивная нормальная форма;

СЛИ - сопроводительный лист изделия;

СОЗУ - сверхоперативное запоминающее устройство;

ФК - функциональный контроль;

ЦУ - цифровое устройство;

ЭТТ - электротермотренировка;

Введение

Актуальность исследования. Уровень интеграции отечественных сверхбольших интегральных схем к настоящему моменту превысил один миллиард транзисторов на кристалле и продолжает расти. Параллельно ужесточаются топологические нормы их проектирования. Снижение до 16 нм топологических норм проектирования сверхбольших интегральных схем ведет к росту чувствительности элементов интегральных структур и сопровождается при их изготовлении увеличением числа случайных дефектов. Последние становится всё труднее локализовать даже с применением средств автоматизации. В этих условиях растёт трудоемкость и снижается эффективность функционального контроля сверхбольших интегральных схем. На передний план выходят задачи разработки новых методов и аппаратуры функционального контроля сверхбольших интегральных схем. Актуальными остаются задачи разработки программных средств, которые должны существенно расширить возможности современных логических анализаторов.

Разнообразие и ограничения современного тестового оборудования существенно снижают эффективность функционального контроля и тормозит производство сверхбольших интегральных схем. Причина сложившейся ситуации заключается в разнообразии форматов данных и платформ, с помощью которых решается задача измерения параметров готовых интегральных микросхем. Кроме того, несмотря на то, что на каждом типе тестового оборудования могут использоваться одни и те же программы тестирования, прямая конвертация тестов функционального контроля между ними невозможна по ряду объективных причин. В результате повышается трудоемкость указанной конвертации. Дополнительно, недостаточный уровень автоматизации технологической подготовки производства сверхбольших интегральных схем лишает ответственных и вовлеченных в процесс кристального производства сотрудников удобного доступа к результатам измерений вне зависимости от используемого оборудования и платформ. Сказанное требует разработки новых подходов к разработке тестовых решений, а также методов и алгоритмов функционального контроля

сверхбольших интегральных схем в условиях производства, причём таких, которые позволят вывести этап производственного тестирования сверхбольших интегральных схем на более высокий уровень автоматизации.

В настоящее время этой проблемой в России и за рубежом занимаются следующие учёные и специалисты: Киреев В.Ю. , Королев М.А., Зебрева Г.И., Алехин В.А., Сперанский Д.В., Скобцов Ю.А., Скобцов В.Ю. и Глушко А.А, Антониадис Д., Даттон Р., Оулдхем У. Ферри Д., Эйкерс Л., Гринич Э. и др.

Целью диссертации является сокращение сроков и трудоемкости технологической подготовки производства цифровых СБИС, путём разработки аппаратно-программного комплекса их производственного тестирования. Для достижения поставленной цели решаются следующие задачи:

1. Разработка архитектуры, математического, лингвистического и программного обеспечения аппаратно-программного комплекса (АПК) производственного тестирования современных СБИС, обеспечивающего полную прослеживаемость предметов труда таких как пластина, кристалл и микросхема.

2. Разработка аппаратно-ориентированного на производство СБИС языка программирования, поддерживающего много- и кросс-платформенность технологического оборудования для производственного тестирования цифровых СБИС.

3. Разработка универсального формата хранения больших данных результатов тестирования СБИС на непрерывном маршруте изготовления интегральной структуры, пригодного для пост-тестового межоперационного анализа результатов функционального контроля СБИС.

4. Разработка методов автоматизированного проектирования электрической оснастки по результатам функционального контроля СБИС.

Объектом исследования является функциональные тесты, способные выявлять отказы топологии интегральных структур СБИС.

Предметом исследования является создание тестовых решений, способных обнаружить и систематизировать механизмы отказов СБИС. Под тестовым

решением понимается комплект производственных тестов и автоматически сгенерированные технические данные для разработки электрической оснастки.

Методы исследования. В основе проводимых в диссертационной работе исследований были использованы:

- методы сравнительного анализа - при анализе современного уровня автоматизации функционального контроля СБИС,

- методы логического программирования и методы синтаксического анализа и трансляции - при разработке объектно и аппаратно-ориентрованного языка и аппаратно-программного комплекса функционального контроля СБИС,

- методы математической логики - при разработке тестов СБИС сверхоперативной памяти и компонентов языка;

- методы исследования операций - при решении задач трассировки дифференциальных пар проектирования электрической оснастки;

- методы статистического анализа - при построении распределения сбойных ячеек кристаллов по пластинам кристального производства. Научная новизна:

1. Предложена формальная методика тестирования СБИС, позволившая связать места отказов в топологии СБИС с тестовыми векторами и тем самым впервые реализовать полную автоматическую прослеживаемость при производстве СБИС.

2. Предложена структура аппаратно-программного комплекса функционального тестирования СБИС, основанного на принципах масштабируемости и кроссплатформенности программ обслуживания тестового оборудования.

3. Предложен устойчивый к сбоям оборудования формат хранения больших данных, впервые обеспечивший возможность проведения пост-тестового межоперационного анализа результатов производственного тестирования СБИС.

4. Предложен формальный язык (STeeL) описания производственных функциональных тестов СБИС, который в отличие от известных языков (VHDL, C++, PL/1, Verilog и др.):

- позволяет работать с тестовыми векторами как с объектами;

- ориентирован на производство СБИС;

- поддерживает кроссплатформенность и масштабируемость программ обслуживания тестового оборудования;

- позволяет резко сократить время и трудоемкость проектирования электрической оснастки.

5. Предложены методы разработки тестов и методы тестирования СБИС

памяти, обеспечивающие сокращение длительности тестирования в 2-3 раза.

Положения, выносимые на защиту:

1. Методика функционального тестирования СБИС с возможностью локализации сбойных участков в её топологии на основе компьютерного анализа логической модели СБИС.

2. Универсальный формат хранения результатов функционального тестирования СБИС, обладающий устойчивостью к сбоям и обеспечивающий полное сохранение параметров межоперационных связей на непрерывном маршруте изготовления интегральной структуры.

3. Кроссплатформенный язык STeeL описания производственных функциональных тестов СБИС, работающий с описаниями тестовых воздействий как с объектами.

4. Методы построения, архитектура, математическое и лингвистическое обеспечения масштабируемого кроссплатформенного аппаратно-программного комплекса функционального тестирования СБИС Functional Test Studio.

5. Визуальная среда анализа данных SigmaViewer и её утилиты, выполняющие функции автоматизации и статистической обработки результатов измерительных процессов в АПК Functional Test Studio.

6. Разработанные методики функционального тестирования СБИС и результаты исследований отказов ряда промышленных образцов СБИС (1649РУ1Т, 1664РУ1Т, 1890ВМ2Т, 1890ВМ8Я и др. ).

Практическая значимость и внедрение результатов работы:

Научные и практические результаты работы использованы при проектировании испытательного оборудования (стенды для проведения электротер-мотренировки СБИС, оборудования для испытания на безотказность СБИС, оборудования для функционального контроля СБИС) в АО НПЦ «ЭлТест» и АО «КБ Ракета», что подтверждено соответствующими актами внедрения. Внедрение результатов работы позволило наладить на предприятиях выпуск оборудования по новой методике (оборудование на безотказность, оборудование для задания и контроля электрических режимов).

Основные результаты диссертации использованы и также внедрены в Федеральном научном центре «Научно-исследовательский институт системных исследований Российской академии наук» (ФГУ ФНЦ НИИСИ РАН), что подтверждено соответствующим актом внедрения, получены два свидетельства о государственной регистрации программного обеспечения. Личный вклад автора Автором лично реализованы:

- архитектура и программное обеспечение АПК для разработки функциональных тестов СБИС Functional Test Studio [27, 75, 76, 81];

- объектно и аппаратно-ориентированный язык описания алгоритмов функционального тестирования цифровых СБИС S TeeL [19, 21];

- методы описания функциональных тестов памяти [ 14, 29];

- методы сокращения времени разработки функциональных тестов и электрической оснастки [4, 5, 52];

- методика разработки производственных функциональных тестов с учетом последующей локализации ошибок на математической модели СБИС [15, 33, 34, 44, 77, 78];

- программное обеспечение для обработки и анализа результатов функционального контроля Lorenz, Sigma Viewer и язык для хранения результатов измерений технологических параметров СБИС на различных этапах ее производства RSTL [7, 18, 64];

- методы и алгоритмы функционального контроля, перечисленные в разделах «Научная новизна» и «Положения, выносимые на защиту».

Введение диссертации (часть автореферата) на тему «Автоматизация проектирования функциональных тестов для технологической подготовки производства интегральных микросхем»

Апробация работы

Основные результаты исследований доложены на следующих конференциях: Международная научно-техническая конференция "ПромИнжиниринг" (г.Сочи, 2020) ; XIV отраслевая научно-техническая конференция «Технологии информационного общества» (г.Москва, 2020 г.), ежегодная международная научно-техническая конференция «2020 Systems of signals generating and processing in the field of on board communications» (г.Москва, 2020), IX Международная ежегодная конференция Нанотехнологического общества России (г.Москва, 2018 г.); X Международная ежегодная конференция Нанотехнологи-ческого общества России (г.Москва, 2019 г.); 17-я Международная ежегодная конференция «Авиация и космонавтика» (г.Москва, 2018 г.), 18-я Международная ежегодная конференция «Авиация и космонавтика» (г.Москва, 2019 г.), 19-я Международная ежегодная конференция «Авиация и космонавтика» (г.Москва, 2020 г.), XVI Всеросийская научно-техническая конференция «электроника, микро- и наноэлектроника» (Суздаль, 2017), доклады на научно-технических конференциях: «Микроэлектроника и информатика 2004» (г.Зеленоград, 2004 г.) и «Микроэлектроника и информатика 2003» (г.Зеленоград, 2003 г.).

По результатам исследований и практических разработок опубликовано 27 научных работ, из них 6 - в международных рецензируемых научных журналах системы SCOPUS, 3 - в рецензируемых научных журналах, рекомендованных Высшей аттестационной комиссией Министерства образования и науки Российской Федерации (ВАК РФ). Общий объём публикаций - 9 пл.

Структура и объём работы

Диссертация состоит из введения, четырёх глав, заключения и списка использованных источников из 84 наименований. Работа изложена на 181 страницах, содержит 24 таблицы и 107 рисунков

Глава 1. Современное состояние производственного тестирования СБИС

1.1. Анализ причин отказов современных цифровых СБИС

Современные цифровые СБИС с уровнем интеграции 106 такие, как высокопроизводительные многоядерные процессоры и системы на кристалле, разрабатываемые по технологическим нормам 16 нм, характеризуются наличием большого количества каналов управления, ввода-вывода и межпроцессорного обмена, а также повышенными требованиями к быстродействию [1]. Для их применения в радиоаппаратуре, в жестких климатических условиях и/или после воздействия специальных факторов необходимо обеспечить качество этих микросхем в соответствие с действующими нормативными документами [2].

Важную роль в реализации всё возрастающих функциональных требований к СБИС играет тип корпуса, применяемого при сборке микросхемы. Традиционные корпуса с планарными выводами, расположенными по периметру кристалла, практически вытеснены с рынка. Их место заняли новые конструктивные решения микросхем в части применяемых корпусов и методов монтажа кристаллов. Наиболее прогрессивными являются корпуса типа BGA, собираемые методом «перевернутого кристалла» по технологии Flip-Chip. Технология Flip-Chip заключается в формировании на контактных площадках кристалла СБИС небольшого по высоте и размером с контактную площадку (КП) проводника из припоя. Ответные КП на корпусе располагаются зеркальным образом. Кристалл переворачивается и после совмещения контактных площадок кристалла и корпуса монтируется в корпус. Затем методом оплавления осуществляется электрическое соединение контактных площадок кристалл-корпус (технология Flip-Chip).

После монтажа перевернутого кристалла на подложку и оплавления межсоединений, между кристаллом и поверхностью корпуса образуется пространство, высота которого определяется величиной выступа контактов на кристалле СБИС. Это пространство по технологии Flip-Chip заполняется специализированным компаундом, обеспечивающим герметизацию электрических соедине-

ний кристалл-корпус и механическую фиксацию кристалла СБИС. Особенностью этого монтажа является то, что компаунд принимает на себя основную механическую нагрузку, предотвращая, паяные соединения от разрушения [3].

Результаты моделирования [5] позволили сделать вывод, что при наличии в кристалле высокоскоростных интерфейсов применение технологии Flip-Chip обеспечивает максимально возможную скорость передачи сигналов, сводя к минимуму величины паразитных индуктивностей и сопротивлений. [6].

Корпуса типа BGA (от английского Ball Grid Array - массив шариковых выводов) представляют собой матричный корпус, внешние выводы которого представляют собой шарики, изготовленные на основе легкоплавкого припоя. Как правило - это сплав «олово-свинец». Во время пайки на печатную плату микросхемы в корпусе типа BGA шариковые выводы фактически "плавают" и автоматически центрируются благодаря силам поверхностного натяжения расплавленного припоя. Все выводы находятся на одной плоскости с нижней стороны корпуса, поэтому их длина получается короче, чем у микросхем с другим конструктивным исполнением. Это приводит к снижению паразитных излучений, а значит, положительно отражается на целостности сигналов в схеме. Пример выбора корпуса для современных СБИС можно найти в работах [81].

Таким образом, имея те же преимущества матричного расположения выводов, что и у Flip-Chip-корпусов, корпуса типа BGA имеют и дополнительные преимущества. Внешние выводы находятся здесь в одной плоскости, поэтому их длина получается короче, что обеспечивает снижение паразитных связей и как следствие приводит к увеличению быстродействия СБИС. Кроме того, корпуса типа BGA имеют лучший тепловой контакт между микросхемой и печатной платой по сравнению с корпусами, имеющими планарные выводы. Это, как правило, избавляет от установки теплоотводов, поскольку тепло уходит от кристалла на плату более эффективно.

Также необходимо отметить, что в настоящее время наиболее перспективным является совмещение вышеперечисленных конструктивных решений (англ. Flip-Chip BGA - FCBGA) и оно уже востребовано многими разработчи-

ками аппаратуры.

Недостатком перечисленных конструктивных решений является то, что их применение требует наличия адекватных им методов контроля, в том числе, соответствующих испытаний, которые отсутствуют в действующих на сегодняшний момент нормативных документах [2].

Для эффективного решения этой проблемы необходимо традиционные методы испытаний выводов BGA и Flip-Chip СБИС дополнить проверками на пригодность к пайке выводов, на теплостойкость при пайке и на сдвиг шариковых выводов микросхем в матричных BGA-корпусах, а также проверкой прочности монтажа кристаллов микросхем, изготавливаемых методом Flip-Chip. Данный вопрос более подробно рассмотрен в публикациях автора [7, 8].

При испытаниях ряда отечественных микросхем в металлополимерных корпусах типа 8114.680-1 были отмечены многократные случаи отрыва шариковых выводов. Отрывы происходили на различных этапах испытаний, но наиболее часто при проведении функционального контроля (ФК) в диапазоне температур после ЭТТ. Отрывы выводов приводили к необходимости браковать фактически годные микросхемы на финишном этапе испытаний. Кроме того, отрывы происходили в процессе транспортировки годных микросхем потребителю и в процессе пайки микросхем на печатные платы. Помимо отрыва зачастую в процессе испытаний шариковые выводы СБИС деформировались, что приводило к увеличению контактного сопротивления и, как следствие, ложному забракованию микросхем. Для устранения этих недостатков потребовались дополнительные исследования с применением автоматизированных средств с целью выявления причин, вызывающих наибольший процент брака.

Анализ отказов современных СБИС. Физические дефекты в СБИС могут проявляться на логическом и электрическом уровнях в виде отказов различных типов. При анализе отказов исследование переносится с физического уровня на логический или поведенческий уровни. Некоторые типы неисправностей не зависят от технологии изготовления СБИС и, как правило, методы тестирования и диагностики могут распространяться на различные виды цифровых СБИС,

разработанным по различным технологическим нормам.

Причинами возникновения дефектов в СБИС могут быть дефекты производства, дефекты применяемых материалов, дефекты, связанные со старением, нестабильность технологического процесса изготовления (дефектно-ориентированные неисправности). Частое возникновение повторяющегося дефекта указывает на необходимость улучшения маршрута изготовления СБИС, введение ужесточенных цеховых норм или исправление ошибок на уровне модели СБИС.

При ухудшении со временем внутренних параметров схемы возникают перемежающиеся неисправности, которые проявляются в формировании неверных сигналов при некоторых состояниях схемы. Ошибочные значения сигналов могут вызываться также внутренними наводками схемы. В этом случае имеют место неустойчивые неисправности.

Типичными неисправностями в СБИС могут быть короткое замыкание внутренних элементов схемы или обрыв. В случае замыкания сигнальной линии с линией питания или с землей возникают константные неисправности const1(=1) и const0(=0). Короткое замыкание сигнальных линий также может приводить к мостиковым неисправностям (bridging fault). В этом случае короткое замыкание возникает между входом и выходом элемента.

Дефекты замыкания могут формировать такие изменения в логической схеме, которые невозможно представить традиционными моделями неисправности [20]. Например, на Рисунке 1.1 представлена схема, для которой при возникновении замыкания схема начинает реализовывать новую функцию. Подобные замыкания могут также приводить к преобразованию комбинационной схемы в схему с памятью, рассмотренные в главе 2.

В КМОП схемах встречаются также такие физические замыкания как замыкания транзисторов (stuck-on, stuck-short) и обрывы в транзисторах (stuck-open) и приводят к неверной работе внутренних логических элементов схемы. Распространены также "резистивные замыкания", которые часто бывают непроверяемые т. к. на функциональном уровне схема продолжает работать, но

это приводит к изменению ее временных свойств.

f(X) = х±х3 и Х2Х4

/(X) = (х± и Хз)(Х2 и Х4)

а) б)

Рисунок 1.1. Пример изменения схемы вследствие замыкания линий

В настоящее время широко распространенные системы на кристалле проектируются с помощью языков описания аппаратуры, таких как Уеп1о§, УНОЬ и других. В связи с этим актуальной задачей является верификация и тестирования сложных схем с помощью языков описания аппаратуры. Недостатком такого метода тестирования является практическая невозможность перейти от ошибок на поведенческом уровне схемы до физических дефектов в кристалле. Это обусловлено тем, что один оператор языка описания аппаратуры может соответствовать нескольким сотням элементов в схеме. В настоящее время для тестирования СБИС, разработанных с применением языков описания аппаратуры, применяются методы заимствованные из теории тестирования программного обеспечения [9].

Анализ отказов современных СБИС памяти. Снижение технологических стандартов [10, 11] при конструировании СБИС приводит к увеличению чувствительности их элементов, а также к увеличению влияния внешних факторов на работу этих микросхем. В результате снижается эксплуатационная надежность микросхем [12, 13] из-за появления скрытых дефектов и специфических неисправностей в ячейках памяти и материале интегральных структур, с

которыми "не справляются" существующие методы технического контроля [1416]. Под неисправностью далее понимается ошибка двоичного запоминающего элемента или элемента управления памяти, которая выявляется в результате воздействия на память тестовой последовательности.

В ячейках памяти может возникать множество различных видов неисправностей, свойственных только этим структурам. К ним относятся:

1. Константные неисправности (SAF - Stuck-at fault) - ошибки, затрагивающие одну ячейку, из которой считываются либо только логические нули, либо только логические единицы. Подобная неисправность может быть причиной разрыва проводника или разрыва линии данных (Рисунок 1.2, a). Различают неисправности константных нуля SAF0 и единицы SAF1.

Запись

а) б)

Рисунок 1.2. Неисправности ячейки памяти: константная (а), и неисправность переключения (б)

2. Ошибка потерянного адреса (SOF - Stuck Open Fault) - ячейка без адреса.

3. Неисправность переключения (TF - Transition Fault) происходит в случае, когда нельзя переписать записанное значение на противоположное. Причинами возникновения данной неисправности являются разрывы проводников внутри ячейки (Рисунок 1.2, б).

4. Data Retention Fault - ячейка теряет ранее сохраненное значение после определенного периода времени, в течение которого к ней не было доступа. Подобного рода ошибки являются следствием появления паразитных резистивных дефектов, в частности в цепи самообновления (Рисунок 1.3).

5. Разрушающее чтение (RDF - Read Destructive Fault) происходит при изме-

нении данных, записанных в ячейке при чтении.

Рисунок 1.3. Резистивные дефекты в ячейке памяти

6. Обманчивое разрушающее чтение (Deceptive Read Disturb Faults)- неисправность похожая на RDF, но проявляющая себя только при повторном обращении к ячейке;

7. Разрушительная запись - (WDF -Write Destructive Fault) - происходит при изменении данных, записанных в ячейке при повторной записи записанного значения;

8. Неисправности связи двух ячеек (Coupling Faults) - происходит при изменении данных ячейки ai в результате изменения информации в другой (aj, i ^j). Неисправности данной группы могут происходить по причине возникновения утечек или коротких замыканий в областях сбойных ячеек (Рисунок 1.4):

- неисправность взаимного влияния (SCF - State Coupling Fault) - возникает в ситуации когда значение меняется при изменении другой ячейки (агрессор) на той же битовой линии;

К неисправностям данной группы можно отнести следующие: - динамическая взаимная ошибка (Cfdyn - Dynamic Coupling Fault) - возникает в случае, если операция чтения или записи в одну ячейку приводит к установке определенного значения («0» или «1») в другой ячейке, на другой строке;

Линии Адреса » ~

/ * ч V

Ь' \ \ _ч Ц / * * _ Линии Данны

Рисунок 1.4. Взаимное влияние в динамическом ЗУ

- ошибка отождествления (CFid - Idempotent Coupling Faults) - значение в ячейке меняется при изменении значения другой ячейки той же строки;

- ошибка инвертирования (CFin - Inversion Coupling Faults) - ячейка инвертирует свое значение при обращении к другой ячейке;

- неисправность активного влияния соседних областей возникает при определенных значениях в соседних ячейках.

- неисправность статического влияния соседних областей (SNPSFs - static neighborhood pattern-sensitive faults) возникает при изменении содержимого ячейки при изменении соседних ячеек.

- неисправность пассивного влияния соседних областей (SNPSFs - static neighborhood pattern-sensitive faults) возникает в случаях, когда при определенных значениях в соседних ячейках невозможно изменение информации в ячейке.

9. Неисправность адресного декодера (Address Decoder Faults) - неисправности адресного декодера. Данная неисправность возникает, если конкретному адресу не соответствует ни одна ячейка, у набора ячеек нет адресов, одному адресу соответствуют несколько ячеек, по двум или нескольким ад-

ресам производится доступ к одной ячейке; 10. Кодочуствителъные неисправности (PSF - pattern sensitive faults) - затрагивают несколько ячеек и являются наиболее значимым классом неисправностей. Этот класс характерен тем, что значение одной ячейки памяти зависит от содержимого (логические «0» или «1») или от смены логического значения в соседних. Ячейка, в которой возникает неисправность называют базовой, а соседние - агрессорами (Рисунок 1.5). Различают следующие виды кодочувствительных неисправностей:

- статические (Static PSF - SPSF) - тестируемая ячейка принимает определенное значение при определенных комбинациях в соседних ячейках.

- активные (Active PSF - APSF) - содержимое тестируемой ячейки изменяется при изменении соседних ячеек.

- пассивные (PassivePSF- PPSF) - при определенных комбинациях сосед-

них ячеек значение тестируемой ячейки не изменяется.

Рисунок 1.5. Модель кодочувствительной неисправности

Отметим, что неисправности статической памяти характерны для динамической памяти, несмотря на различия в причинах их возникновения, связанных с различиями в схемотехнической реализации. В связи с тем, что проявление причин при функционировании для обоих типов памяти идентично, то это дает возможность использовать общий алгоритм тестирования.

Однако отличительной особенностью СБИС статического оперативного запоминающего устройства является возможность появления неправильного предварительного заряда линии данных, осуществляемого для увеличения

быстродействия СБИС. В [17] приведено описание данной неисправности и эффективные алгоритмы ее выявления. По результатам исследования был признан эффективным алгоритм, при котором память вначале заполняется значениями 110011 00Ь, а потом с максимальной для тестируемой СБИС скоростью осуществляется последовательная запись и чтение значения 11111111 Ь.

Для СБИС динамического ОЗУ характерна ошибка замыкания линий данных или линий адреса (BridgingFault), которые приводят к ошибочной записи в ячейки. Данная неисправность делится на подгруппы: АМО - для адресных линий и ОЯ - для линий данных (Рисунок 1.6).

ЛИНИИ ДАННЫХ

т^ я

(Ж

Рисунок 1.6. Проявлене ошибки «Впё§т§Еаи11» динамического ОЗУ Проявление ошибки происходит в соответствии с Таблицей 1.

Таблица 1.

Проявление ошибки «Впё§т§Еаи11:»

Запись в ячейку Чтение при ошибке AND Чтение при ошибке ОЯ

00 00 00

01 00 11

10 00 11

11 11 11

Ошибки при функциональном контроле СБИС ОЗУ могут иметь различ-

ные причины возникновения, перечисленные в Таблице 2. Из неё следует, что функциональные тесты ОЗУ можно свести к контролю 5 групп неисправностей.

Таблица 2.

Основные неисправности СБИС ОЗУ

Ошибка при функциональном контроле Причины неисправности

Вне зависимости, где были записаны данные в ячейку, из нее считывается постоянное значение («0» или «1») AF, TF, SAF, SOF

Вне зависимости от состояния данных в ячейке, при чтении из неё один из битов принимает случайное значение AF, SOF, TF

Многократное чтение из ячейки постоянного значения ведёт к потере данных Deceptive Read Disturb Faults, RDF,

Многократное запись повторяющегося значения в ячейку приводит к потере данных WDF

Данные ячейки с фиксированным адресом изменяются при чтении или записи данных в другие ячейки Address Decoder Faults, Cfdyn, BridgingFault, Coupling Faults

Подводя итог сказанному, можно отметить, что разнообразие причин возникновения неисправностей ячеек ЗУ, существенно усложняет проведение их функционального контроля при разработке тестов и требует разработки новых методов обнаружения и локализации отказов интегральных структур.

1.1 Методы и средства производственного тестирования СБИС

Выше показано, что постоянное снижение технологических норм проектирования интегральных структур в условиях роста интеграции ведет к снижению их эксплуатационной надежности из-за появления скрытых дефектов, которые не в состоянии выявить существующие методы технического контроля [18-21].

Эти проблемы связаны с возрастанием сложности тестов, со снижением эффективности современных методов производственного тестирования, проблемами с тестовым оборудованием и необходимостью устранения информационного разрыва между операциями функционального контроля СБИС, сни-

жающими эффект от автоматизации процесса их производственного тестирования, что невозможно без применения современных САПР [70, 72]. .

Возрастание сложности тестов происходит перманентно по нескольким причинам: растёт уровень интеграции, увеличивается число выводов СБИС, ужесточаются требования к параметрам тестирующего оборудования и электрической оснастки (далее - оснастка).

Проблемы, связанные с высоким уровнем интеграции СБИС, в настоящее время решаются с помощью тестов функционального контроля путём проведения статистических и динамических измерений на базе контрольных тестовых таблиц. Каждая таблица составляется с помощью ЭВМ с учетом минимизации количества входных кодовых комбинаций и применяется, что очень важно, в условиях, близких к эксплуатационным. С увеличением интеграции проблему сокращения трудоемкости разработки тестов СБИС, которая становится много больше трудоёмкости разработки аппаратной её части, можно решить за счёт:

- автоматизации контроля выполнения тестов с записью полного состояния микросхемы в случае сбоя,

- фиксации результатов пошагового выполнения тестов,

- сохранения состояний СБИС и их быстрой выдачи по запросу.

Известно, что для тестирования СБИС практически невозможно создать

функциональный тест со 100% тестовым покрытием. Поэтому на практике используются различные декомпозиционные методы, решающие эту проблему. Наиболее эффективным из них является метод периферийного сканирования через интерфейс JTAG, который способен выявить неисправность отдельных внутренних функциональных блоков микросхемы. Поскольку отдельный тестер имеет ограниченный объем векторной памяти, а последовательный характер интерфейса JTAG должен пропускать от тестера в обоих направлениях лавинообразный объем «нулей и единиц», проводят объединение памяти каналов, увеличивая тем самым тестовое покрытие. Однако BoundaryScan-тест не позволяет проверить динамические характеристики схемы, что является прерогативой функционального теста, который следует за структурным, проводится на поря-

док большей частоте (800 МГц и выше) и требует подключения всех 2000 и более выводов СБИС к каналам оборудования. В результате приходится решать серьезные проблемы с конфигурированием тестового оборудования.

Из-за пониженной частоты BoundaryScan-тестирования сканирование СБИС через JTAG-интерфейс требует значительных затрат времени [67]. Для решения этой проблемы в условиях производства используется многоузловое (multisite) тестирование, при котором тест выполняется параллельно для нескольких микросхем.

Тестирование multisite может быть двух основных типов - полностью параллельным, при котором выводы тестируемых схем подключаются к каналам функционального тестера и параллельным «с объединением входов», при котором для всех испытуемых изделий входные воздействия объединяются между собой, а выходы выводятся на каналы функционального тестера. Структурные схемы обоих вариантов показаны на Рисунке 1.7.

а) б)

Рисунок 1.7. Схемы многоузлового тестирования: (а) полностью параллельного и (б) параллельного «с объединением входов»

Многофункциональное тестирование с объединением входов, позволяющее подключить к функциональному тестеру большее количество изделий, нашло широкое применение при проведении ЭТТ. Данная технология позволяет существенно снизить затраты на тестирование выпускаемых изделий и сэкономить до 75-95% времени на тестировании, но ведет к резкому усложнению функциональных тестов и оснастки. Однако и это лишь частичное решение проблемы, причем реализация тиШБ^е-тестирования у многих производителей

разная, а зачастую - не поддерживается вовсе.

Таким образом, без изменения методологии тестирования СБИС невозможно не только поднять уровень автоматизации функционального контроля СБИС, но и достаточно долго оставаться на достигнутом сегодня ее уровне.

Современные методы производственного тестирования цифровых СБИС опираются на математический аппарат булевой алгебры и на решение задачи минимизации булевых функций. Последнее обеспечивает прямое сокращение сложности тестов, их компактное представления в памяти ЭВМ и упрощает описание исходных моделей цифрового устройства. Как известно [22], сложность логической функции /(х) пропорциональна числу входящих в нее логических операций и переменных. Процесс минимизации / (х) заключается в нахождении компактного ее представления в виде суперпозиции простых булевых функций, которые составляют функционально полную систему. Минимизация функций обычно выполняется на различных этапах построения модели цифрового устройства (ЦУ), и на каждом из них позволяет уменьшить вычислительную сложность модели и сократить время построения тестовых таблиц.

Основными алгоритмическими методами для минимизации логических функций являются метод Квайна-Макласки, Блейка-Порецкого [10] и метод простых совокупностей [23].

Метод Квайна-Макласки является систематичным, не накладывающим ограничения на число переменных исходной функции / (X). Метод состоит из предварительного вычисления всех простых импликант е(х/(X) логической функции /(X) с последующей минимизацией их числа. С точки зрения минимизации / (X) метод весьма эффективен, однако имеет высокую трудоемкость реализации ввиду того, что исходная функция f(X) для алгоритма должна задаваться в виде совершенной ДНФ.

Метод Блейка-Порецкого, основанный на применении операции обобщенного склеивания (хА и хВ = хА и хВ и АВ) элементарных конъюнкций

А и В, является более целесообразным для минимизации функций произвольного вида. Метод заключается в том, что в произвольной ДНФ заданной булевой функции f(X) осуществляются все допустимые обобщенные склеивания с включением получаемых при этом компонентов в преобразуемую ДНФ. Для полученной ДНФ выполняются все элементарные поглощения, при которых все поглощаемые члены исключаются:х и хк = х, где к - элементарная конъюнкция. Для оценки применимости метода Блейка-Порецкого к решению поставленных в диссертации задач целесообразно рассмотреть пример его использования применительно к минимизации логической функции средней сложности/(X) вида:

Список литературы диссертационного исследования кандидат наук Смирнов Константин Константинович, 2021 год

Список литературы

1. Бобков C. Г. Высокопроизводительные микропроцессоры для суперЭВМ эксафлопсного диапазона // Сборник научных трудов. М.: МИФИ. 2012. С. 129-141.

2. ОСТ В 11 0998-99 «Микросхемы интегральные. Общие технические условия».

3. «Physics of Failure Analysis of Xilinx Flip chip CCGA Packages». 3-rd Annual NEPP Electronic Technology Workshop. June. 11-13th, 2012. 26 С.

4. Технологические особенности тестирования интегральных микросхем в полимерных корпусах подтипа 44 по ГОСТ 17467-88 /К.К.Смирнов [и др.] М.: Труды НИИСИ РАН, т.6, №1. 2016. С.84-89.

5. Кизиев С. А., Смирнов К. К. Конструктивные и технологические решения для увеличения надежности современных СБИС. М.: Труды НИИСИ РАН, т.7, №2. 2017. С.50-57.

6. Амирханов А. В., Сухов А. Г, Шахнов В. А. Методы оценки качества конструктивных решений, применяемых в современных СБИС: Тез.докл. Международный форум «Микроэлектроника-2016». Алушта. 2016. С. 321-323.

7. Смирнов К. К. Автоматизация операций прослеживаемости качества интегральных структур при производстве сверхбольших интегральных схем. - М.: Труды МАИ, 2017, выпуск 95. 26 с.

8. Смирнов К. К., Назаров А. В. Аппаратно-программный комплекс автоматизации функционального контроля сверхбольших интегральных схем. Электросвязь, №12. 2017. С.70-76.

9. Бибило П. Н., Авдеев Н. А. Моделирование и верификация цифровых систем на языке VHDL. М.: Ленанд, 2017. 244 с.

10. Бойко В. И. Схемотехника электронных систем. Цифровые устройства. С-Пб. : БХВ-Петербург, 2004. 512 с.

11. Угрюмов Е. П. Цифровая схемотехника: учеб. пособие для вузов. СПб.: БХВ-Петербург, 2010. 816 с.

12. Амосов В. В. Схемотехника и средства проектирования ЦУ. С-Пб.: БХВ - Петербург, 2014. 560 с.

13. Покровский Ф. Н., Номоконова Н. Н. КМОП интегральные схемы: формирование и оценка качества: моногр. Владивосток: Изд-во Дальневост. Ун-та, 1996. 56с.

14. Smirnov K. K., Nazarov A. V. Mathematical models and methods for functional control of large-scale integrated circuits at the stage of their production

Int. J. Nanotechnol Vol 16, 2019. С.162-173.

15. Methods of detecting latent defects in cells of the super-operative memory of microcircuits used in the digital signal processing system. / Smirnov K. K. [and the other]. IEEE, ISBN: 978-1-7281-4772-7. 2020.

16. ОСТ 11 073. 013 - 2008: Микросхемы интегральные. Методы испытаний.

17. Краснов М. И. Алгоритмы и устройства контроля СБИС для радиоаппаратуры: дисс., канд.техн.наук. М. 2010. С. 132.

18. Смирнов К. К., Ефимов Е. Н. Организация прослеживаемости предметов труда при проведении функционального контроля СБИС. М.: Изд-во НИИСИ РАН, Т. 4, № 1, 2014. С. 40-44.

19. Смирнов К. К. Описание функциональных возможностей среды FTStudio для разработки кроссплатформенных функциональных тестов СБИС. М. Труды НИИСИ РАН, т.5, №1, 2015. С.114-121.

20. Белоус А. И. , Емельянов В. А. , Турцевич А. С. Основы схемотехники микроэлектронных устройств. М.: Техносфера, 2012. 472 с.

21. Smirnov K. K., Nazarov A. V., Ushkar M. N.. Automatic localization method for VLSI topology errors at the stage of functional control. Int. J. Nanotechnol Vol 16, 2019. С. 466-483.

22. Шоломов Л. А. Основы теории дискретных логических и вычислительных устройств. С-Пб. : Лань, 2011. 432 с.

23. Закревский А. Д., Потосин Ю. В. Черемисинова Л. Д. Логические основы проектирования дискретных устройств. М. :Физматлит, 2007. 592 с.

24. Скобцов Ю. А. , Сперанский Д. В. Скобцов В. Ю. Моделирование, те-

стирование и диагностика ЦУ. М. : ИНТУИТ, 2016. 515с.

25. Скобцов Ю. А., Иванов Д. Е., Скобцов В. Ю. Генетический алгоритм построения функциональных тестов АЛУ. Харьков: Восточно-европ. журнал передовых технологий. т.2, №9(68) 2014. С. 9-13.

26. Иванов Д. Е Генетические алгоритмы построения входных идентифицирующих последовательностей ЦУ. Донецк, 2012. 240с.

27. Смирнов К. К., Бубнова М. Д. Среда для подготовки программ функционального контроля. М.: Труды НИИ СИ РАН, т.4, №1, 2014. С. 32-39.

28. Dong-C. Kang, Park S. M., Cho Sang-B. An Efficient Built-in Self-Test Algorithm for Neighborhood Pattern- and Bit-Line-SensitiveFaults in High-Density Memories //ETRI Journal, v. 26, № 6, 2020.

29. Смирнов К. К., Назаров А. В., Шахнов В. А. Метод контроля качества СБИС на этапе их производства: Тез.докл. IX Ежегодная конф. Нанотех-нологического общества России. М. 2018. С. 11-13.

30. Agrawal V. D. Essentials of electronic testing for digital, memory and mixed-signal VLSI circuits / Kluwer Academic Publishers, 2000. 690c.

31. Maston G.A., Taylor T.R., Villar J.N. Elements of STIL. /Principles and Applications of IEEE Std.1450 //Springer Science, 2003- 290 c

32. Деменкова Т.А., Певцов Е.Ф., Стотланд И.А. Методика функциональной верификации цифровых устройств. M. Электронная техника, Серия 2. 2(227), 2011. с.16-23.

33. Смирнов К. К., Сухов А. Г., Цимбалов А. С. Проблемы проведения испытаний микросхем в металлополимерных корпусах типа BGA. М.: Труды МАИ, 2017, выпуск 93. 16 с.

34. Методы обеспечения надежного контактирования сверхбольших интегральных схем с тестовым оборудованием: Тез.докл. Смирнов К. К. [и др.]. М.: X ежегодная конф. Нанотехнол. общества России, 2019.

35. Харрис Д. М., Харрис С. Л. Цифровая схемотехника и архитектура компьютера. М.: ДМК Пресс 2018. 792 с.

36. Verigy V93000 ASCII Interface Reference Manual //AdvanTest corporation

2016. 227 c

37. Теория тестирования логических устройств/ Кудрявцев В. Б.. [и др.]. М.: Физматлит, 2006. 160с.

38. Гольдман Р. С., улис В. П. Техническая диагностика ЦУ. М.: Энергия, 1976. 224 с.

39. Стемпковский А. Л. Методы логического и логико-временного анализа цифровых КМОП СБИС. М.: Наука, 2007. 220с.

40. Бибило П. Н., Романов В. И. Логическое проектирование дискретных устройств с использованием продукционно-фреймовой модели представления знаний. М. :Ленанд, 2014. 256 с.

41. Скобцов Ю. А. Логическое моделирование и тестирование ЦУ. Донецк: ДонНТУ, 2005. 436с.

42. Никишечкин А. П. Дискретная математика и дискретные системы управления. М.: Юрайт, 2018. 298 с.

43. Марченков С. Основы теории булевых функций. М: Физматлит, 2014. 136с.

44. Smirnov K. K., Nazarov A. V., Ushkar M. N., Borovov A. S. Methods to ensure reliable contact the super-large integrated circuits with test equipment

Int. J. Nanotechnol Vol 16, 2019. P. 447-465.

45. Прайс Марк Дж. C#7 и .NET Core. Кроссплатформенная разработка для профессионалов. С-Пб.: Питер, 2018. 640 с.

46. Рихтер Дж. Программирование на платформе Microsoft .NET framework 4.5 на языке С#.4-е издание. С-Пб.: Питер, 2020. 896 с.

47. Kaplan V. Split and Merge Algorithm for Parsing Mathematical Expressions, CVu magazine, v. 27-2, May 2015.

48. Kaplan V. Split and Merge Revisited, CVu magazine, v. 27-3, July 2015.

49. Kaplan V. A Split-and-Merge Expression Parser in C#, MSDN Magazine, v.30 №10. 2015.

50. Левитин А.В. Алгоритмы. Введение в разработку и анализ. М.: Виль-ямс, 2006. 576 с.

51. Dijkstra E. A note on two problems in connexion with graphs//Numerische Mathematik, v. 1. 1959. P. 269—271

52. Smirnov K.K., Nazarov A.V, Blinov V.V. Methods of Automated Test Solutions Design for VLSI Testing. "2020 International Conference on Industrial Engineering, Applications and Manufacturing (ICIEAM) (2020). IEEE, ISBN: 978-1-7281-4772-7 (In press). 5 с.

53. Leland W. Michael F. The History of the Cluster Heat Map // The American Statistician. 2009.

54. Зайдель А. Н. Элементарные оценки ошибок измерений. М.: Наука, 1965. 228c.

55. Хантер Р. Компиляторы. Краткий справочник: М.: Вильямс, 2017. 256 с.

56. Дейт К. Введение в системы баз данных, С-Пб: Вильямс, 2018. 202 с.

57. Резниченко Н.Е., Александров А.А. Функциональный контроль интегральных микросхем. М.: Молодой ученый, №21, 2016. С. 201-204.

58. Магеррамов, Р. В. Процесс тестирования интегральных микросхем. М.: Молодой ученый. № 13, 2015. С. 154-158.

59. Ладнушкин М.С. Аппаратные программы средств тестирования и отладки КМОП цифровых СБИС по интерфейсу JTAG. М.: IT и вычислительные системы. №4, 2015. С.22-27.

60. Морозов С. А., Назаров А. В., Чистяков М. Г. Методология проектирования радиационно-стойких элементов для САПР ЭКБ типа «система-на-кристалл». М.: Труды МАИ, № 90, 2015.

61. Писарук Н.Н. Исследование операций. Минск: 2015. 304с.

62. Слинкин Д.С. Анализ современных методов тестирования и верификации проектов СБИС. М.: Программные продукты и системы, т.30, №3, 2017, 8 с.

63. Карпенко А. П. Современные алгоритмы поисковой оптимизации. М: МГТУ им.Н.Э.Баумана, 2014. 540 с.

64. Смирнов К. К. Организация прослеживаемости предметов труда при тестировании СБИС. М: Труды НИИСИ РАН, т. 5, № 1, 2014. С. 40-44.

65. Назаров А.В. Хмара С.А. Минимизация оборудования устройства управления цифровым вычислительным устройством // Труды МАИ. 2011. № 49. URL: http://trudymai.ru/published.php?ID=27752&PAGEN_2=2.

66. Konstantin Smirnov, Alexander Nazarov, Alexander Engalychev, Preparation and processing of big data during of industrial testing of VLSI, SCIREA Journal of Materials. Vol. 5 , No. 2 , 2020 , pp. 17 - 28 .

67. Городецкий А. Как изучать технологии JTAG? . - М: «Компоненты и технологии» №12. 2012. С.74-75.

68. Ладнушкин М.С. Методика встроенного тестирования субмикронных цифровых КМОП СБИС. М: Труды НИИ системных исследований РАН №: 1 : 2012. С. 17-25.

69. Курейчик В.В., КурейчикВ.М., Родзин С.И. Теория эволюционных вычислений. М.: ФИЗМАТЛИТ, 2012, 260 с

70. Малюх В. Н. Введение в современные САПР: Курс лекций. М.: ДМК Пресс, 2010. 192 с..

71. Lokhov A. Advanced Methods for Functional Verification of HDL Projects: ABV Methods, OVL and QVL Libraries. - M.: 2010, №. 1, pp. 56-59.

72. Норенков И. П. Основы автоматизированного проектирования: учеб. для вузов. М.: МГТУ, 2009. 430 с. .

73. Кунву Л. Основы САПР. С-Пб.: Питер .2004. 640 с

74. Nazarov A., Smirnov K. Placement of VLSI circuits' fragments by the procedure of dichotomous division. Journal of Critical Reviews, 7 (8), 3198-3214. doi:10.31838/jcr.07.08.516.

75. Смирнов К. К., Зверева Е. Н. Разработка универсального программного измерительного комплекса аппаратных средств: Тез. докл. - Микроэлектроника и информатика. Москва. 2003. С.33-34.

76. Смирнов К. К. Разработка программного комплекса для программирования и отладки аппаратуры: Тез. докл. - Микроэлектроника и информатика. Москва. 2004. С.43-44.

77. Смирнов К. К. , Сухов А. Г. , Цимбалов А. С. Особенности применения металлополимерных корпусов BGA. М.: Труды НИИСИ РАН, т. 3 №2. 2013. С. 23-29.

78. Методика автоматической локализации мест отказов интегральной структуры СБИС на этапе ее функционального контроля / Смирнов К. К. [и др.]: Тез.докл. X Ежегодн. конф. Нанотехнол. общ. России. М.: 2019.

79. Угрюмов Е. П. Программируемые компоненты устройств и систем на

кристалле: учеб. пособие. С-Пб.: ЛЭТИ. 2013. 120 с;

80. Отбраковочные испытания как средство повышения надежности партий ИС/ Горлов М. [и. др] М.: Технологии в электронной промышленности, № 1. 2006. С.70-75.

81. Кизиев С. А., Смирнов К. К. Конструктивные и технологические решения для увеличения надежности современных СБИС: Тез.докл. - XVI Всеросийская научно-техническая конференция «электроника, микро - и наноэлектроника. М: ФНЦ ФГУ НИИСИ РАН, 2017. Стр 33 -34.

82. «Современные методы функционального контроля сверхбольших интегральных схем», тезисы доклада: Тез.докл. Смирнов К. К. М:18-я Международная конференция «Авиация и космонавтика - 2018». 18-22 ноября 2019 года., 2019. - С. 243-244.

83. «Проблемы автоматизации функционального контроля СБИС памяти и методы их решения», тезисы доклада: Тез.докл. Смирнов К. К. [и др.]. М:19-я Международная конференция «Авиация и космонавтика - 2020». 23-27 ноября 2020 года., 2020. - С. 254-255.

84. «Проблемы контактирования при проведении испытаний современных СБИС», тезисы доклада: Тез.докл. Смирнов К. К. [и др.]. М:19 -я Международная конференция «Авиация и космонавтика - 2020». 23-27 ноября 2020 года., 2020. - С. 255-256.

Приложение 1. Копии свидетельств о государственной регистрации

программ для ЭВМ

российская федерация

RU

2018666801

ФЕДЕРАЛЬНАЯ СЛУЖБА

по интеллектуальной собственности

(12) ГОСУДАРСТВЕННАЯ РЕГИСТРАЦИЯ ПРОГРАММЫ ДЛЯ ЭВМ

Номер регистрации (свидетельства): Автор:

2013666801 Смирнов Константин Константинович (КГ)

Дата регистрации: 20.12.2018 Правообладатель:

Номер и дата поступления заявки: Смирнов Константин Константинович (R"L~)

2018664421 14.12.201S

Дата публикации: 20.12.201S

Контактные реквизиты:

нет

Название программы для ЭВМ:

Система автоматизированного проектирования «Functional Test Studio» Реферат:

Программа предназначена для разработки^ конвертации, обработки, отладки функциональных и параметрических тестов для тестирования цифровых и аналоговых электронных изделий, а также для анализа отказов е них. Область применения: системы автоматического проектирования СБИС, производство электронной промышленности, тестирование изделий, управление измерительным и испытательным оборудованием, поиск неисправностей в изделиях. Программа обеспечивает разработку функциональных тестов электронных изделий, импорт, экспорт обработка и конвертация тестов из различных форматов: пошаговая отладка функциональных тестов: автоматизированный анализ результатов функционального контроля, управление измерительным н испытательным оборудованием, автоматизированное проведение испытаний электронных изделий и компонентов.

Язык программирования: С^. &ТЪ, Python. XAML Объем программы для ЭВМ: 1 Гб

российская федерация

ни

2020610370

федеральная СЛУЖБА

по интеллектуальной собственности

(12) ГОСУХАРСТБЕННАЯ РЕГИСТРАЦИЯ ПРОГРАММЫ ДЛЯ ЭВМ

Номер регистрации (свидетельства): Автор:

2020610370 Смирнов Константин Константинович (ИГ)

Дата регистрации: 13.01.2020 Право обладатель:

Номер и дата поступления заявки: Смирнов Константин Константинович (КГ)

2019665506 02.12.2019

Дата публикации: 13.01.2020

Название программы для ЭВМ:

Программа д ля автоматизированного проектирования крое со лат форме иных программно-аппаратных тестовых решений для функционального контроля цифровой аппаратуры «5ГееЬ»

Реферат:

Программа предназначена для разработки^ конвертации, обработки, отладки функциональных и параметрических тестов для тестирования цифровых электронных изделий. Область применения программы: системы автоматического проектирования СБИС, производство электронной промышленности, тестирование изделий, поиск неисправностей в изделиях. Программа обеспечивает разработку функциональных тестов электронных изделий, импорт, экспорт, обработка н конвертация тестов из различных форматов, пошаговую отладку функциональных тестов, автоматизированный анализ результатов функционального контроля, управление измерительный и испытательным оборудованием, автоматизированное проведение испытаний электронных изделий и компонентов.

Язык программирования: С#, ХАМЬ

Объем программы для ЭВМ: 1 Го

Приложение 2. Копии актов о внедрении

АКТ ВНЕДРЕНИЯ

результатов диссертационной работы Смирнова Константина Константиновича fia тему

«Автоматизация проектирования функциональных тестов для технологической подготовки

производства цифровых СБИС» па соискание ученой степени кандидата технических ааук

Мы, нижеподписавшиеся представители ФГУ Ф1Щ НИИ Системных Исследований РАН - Заместитель заведующего отдела электрических измерений Монахов А,Ф.; и Заведующий сектором сопровождения электрических измерений Сухов А.Г. составили настоящий акт о том, что разработанное Смирновым К.К. программно-методическое обеспечение автоматизированного проектирования производственных гестов на этане технологической подготовки производства цифровых СЬИС прошло промышленную апробацию и внедрено ira предприятии ФГУ ФНЦ НИИ Системных Исследований РАН в следующем составе;

метод описания функциональных тестов цифровых СБИС на основе оригинального аиларатно-ориентированного языка программирования STeeL:

- маршрут проектирования электрической оснастки с применением языка STeeL;

- метод межоперационного анализа результатов испытаний цифровых СПИС па веем технологи с ком маршруте их изготовления с применением системы Sigma Viewer; формат хранения результатов измерений RSTL;

- метод повышения прочности выводов СВИС в процессе проведения электротерм отр ениро вки ;

программное обеспечение для разработки функциональных тестов цифровых СЬИС;

- программное обеспечение для анализа отказов цифровых СБИС.

В настоящее время перечисленные выше результаты диссертационной работы К.К.Смирнова использованы при изготовлении СБИС 1649РУ1Т, ширугг. 1890ВМ2Т, 1890ВМ8.Я и ряда других (более 70 наименований) а также продолжают использоваться в технологическом маршруте изготовления СБИС на технологической линии ФГУ ФНЦ НИИСИ РАН.

Заведующий сектором сопровождения плектркческих измерений ОЭИ ФГУ ФНЦ НИИ СИ РАИ

Заместитель заведующего отдела электрических измерений ФГУ ФНЦ НИИСИ РАН

АКТ

о внедрении результатов диссертационной работы Смирнова Константина Константиновича на тему «Методы производственного тестирования цифровых сверхбольших интегральных схем» на соискание ученой степени кандидата технических

Акционерное общество «НПЦ ЭлТест» в рамках разработки программно-аппаратного для проведения испытаний цифровых СБИС на безотказность и проведение электротермотренировки внедрило следующие результаты диссертационной работы Смирнова К.К.:

метод описания функциональных тестов СБИС, на основе оригинального агшаратно-ориентированного языка ЗТееЬ;

- метод выявления дефектов СБИС с последующей их локализацией па ее функциональной модели;

- метод межоперационного анализа результатов испытаний СБИС на всем маршруте их изготовления;

- метод повышения прочности выводов СБИС в процессе проведения э л ектротермотрен иро вки;

оригинальная конструкция электрической оснастки для проведения электротермотренировки полупроводниковых структур;

структурные схемы устройств задания тестовых воздействий, системы электропитания и нагрузки для проведения испытаний СБИС па безотказность;

- программное обеспечение для разработки функциональных тестов СБИС;

- программное обеспечение для анализа отказов СБИС;

В настоящее время перечисленные выше результаты диссертационной работы К.К.Смирнова используются в серийно-поставляемом высокопроизводительном стенде СИ.НТП-64 для проведения испытаний СБИС на безотказность и электротерм отрег г и ро вку в автоматическом оежиме.

наук