Алгоритмы и устройства контроля сверхбольших интегральных схем для радиоаппаратуры тема диссертации и автореферата по ВАК РФ 05.12.04, кандидат технических наук Краснов, Михаил Игоревич

• Краснов, Михаил Игоревич
• кандидат технических наук
• 2010

Оглавление диссертации кандидат технических наук Краснов, Михаил Игоревич

1. ВВЕДЕНИЕ.

1.1. Современное состояние проблемы.

1.2. Цели исследования.

1.4. Научная новизна.

1.5. Положения, выносимые на защиту.

1.6. Структура работы.

2. МИКРОСХЕМЫ ОЗУ.

2.1. Типы оперативной памяти и. структурные схемы ячеек.

2.2. Возможные причины появления неисправностей микросхем оперативной памяти.

2.3. Классификация и описание неисправностей микросхем оперативной памяти.

2.4. Алгоритмы функционального тестирования микросхем оперативной памяти.

2.5. Алгоритмы функционального тестирования декодера адреса микросхем оперативной памяти.

2.6. Проблемы функционального контроля микросхем оперативной памяти.

2.7. Сравнение алгоритмов функционального контроля микросхем оперативной памяти.

2.8. Предлагаемый алгоритм функционального тестирования СБИС оперативной памяти.

2.10. Диагностический неразрушающий контроль микросхем оперативных запоминающих устройств (ОЗУ).

2.11. Предлагаемый метод диагностического неразрушающего контроля

2.12. Выводы по второй главе.

3. ФУНКЦИОНАЛЬНЫЙ ТЕСТЕР СБИС ОЗУ.

3.1. Актуальность разработки функционального тестера СБИС ОЗУ.

3.2. Техническое задание на разработку функционального тестера СБИС ОЗУ.

3.3. Принципиальная схема и особенности проектирования разработанного функционального тестера ОЗУ.

3.4. Программное обеспечение для управляющего персонального компьютера.

3.5. Выводы.

4. ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ

4.1. Типы ПЛИС и различия между ними.

4.2. Задача функционального контроля и диагностического неразрушающего контроля ПЛИС.

4.3. Существующие решения реализации функционального контроля ПЛИС.

4.4. Предложения по реализации функционального контроля ПЛИС.

4.5. Проблемы реализации контроля электрических параметров однократно программируемых ПЛИС.

4.6. Предложение по реализации контроля электрических параметров однократно программируемых ПЛИС.

4.7. Предлагаемые методы диагностического неразрушающего контроля ПЛИС.

4.8. Выводы.

Введение диссертации (часть автореферата) на тему «Алгоритмы и устройства контроля сверхбольших интегральных схем для радиоаппаратуры»

1.1. Современное состояние проблемы

В 90-х годах в отечественной космической промышленности сложилась такая ситуация, что собственная электронная компонентная база была неспособна удовлетворить потребности разработчиков для решения сложных современных задач. Большую часть приемников и передатчиков, включающих в свой состав цифровую обработку сигнала, стали разрабатывать на основе импортных сверхбольших интегральных схем (СБИС), таких как программируемые логические интегральные схемы (ПЛИС), сигнальные процессоры, микроконтроллеры, оперативные запоминающие устройства (ОЗУ).

Сейчас наблюдаются следующие тенденции развития ситуации с использованием зарубежной элементной базы в радиоаппаратуре космического назначения:

1. стали широко использоваться СБИС иностранного производства;

2. сложность СБИС постоянно растет;

3. нет доступа к технологической информации от производителя, и отсутствуют оценки надежности поставляемых СБИС;

4. количество стран и фирм на рынке СБИС растет, а также растет количество недоброкачественных СБИС на рынке.

Основными проблемами стали:

1. отсутствие методологического подхода к испытаниям СБИС;

2. доступ возможен только к внешним выводам;

3. практически нет аппаратных средств для проведения испытаний СБИС.

В процессе проведения испытания интегральной схемы проводятся следующие основные действия согласно отечественным и зарубежным [1] стандартам.

1. Контроль электрических параметров при нормальных условиях -измерение электрических параметров, допустимые границы которых указаны в документации производителя, при температуре +25°С и отсутствии других климатических воздействий.

2. Контроль функционирования при нормальных условиях - проверка работоспособности всех узлов и блоков испытуемой интегральной схемы на основе таблиц истинности, устанавливающих зависимость выходных сигналов от входных воздействий, или известных результатов выполнения команд, при температуре +25°С и отсутствии других климатических воздействий.

И многочисленные дополнительные испытания, перечисленные ниже.

1. Контроль электрических параметров при минимально допустимой рабочей температуре — измерение электрических параметров, допустимые границы которых указаны в документации производителя, при минимально допустимой рабочей температуре и отсутствии других климатических воздействий.

2. Контроль функционирования при минимально допустимой рабочей температуре - проверка работоспособности всех узлов и блоков испытуемой интегральной схемы на основе таблиц истинности, устанавливающих зависимость выходных сигналов от входных воздействий, или известных результатов выполнения команд, при минимально допустимой рабочей температуре и отсутствии других климатических воздействий.

3. Контроль электрических параметров при максимально допустимой рабочей температуре - измерение электрических параметров, допустимые границы которых указаны в документации производителя, при максимально допустимой рабочей температуре и отсутствии других климатических воздействий.

4. Контроль функционирования при максимально допустимой рабочей температуре - проверка работоспособности всех узлов и блоков испытуемой интегральной схемы на основе таблиц истинности, устанавливающих зависимость выходных сигналов от входных воздействий, или известных результатов выполнения команд, при максимально допустимой рабочей температуре и отсутствии других климатических воздействий.

5. Термоциклирование - воздействие на интегральную схему резкими перепадами знакопеременных температур, приводящими к нарушению функ7 ционирования интегральной схемы в случае наличия скрытых технологических дефектов, провоцирующих разрушение кристалла из-за различных коэффициентов теплового расширения материалов испытуемой интегральной схемы.

6. Электротермотренировка — воздействие на интегральную схему повышенным напряжением питания, максимальными нагрузками и повышенной температурой, приводящими к нарушению функционирования интегральной схемы в случае наличия скрытых технологических дефектов, провоцирующих разрушение кристалла.

7. Диагностический неразрушающий контроль - синтез предположений о потенциальном наличии скрытых дефектов, приводящих к снижению надежности интегральной схемы, по результатам параметрического и функционального контроля без нанесения ущерба целостности интегральной схемы и без воздействия внешними разрушающими факторами, приводящими к преждевременному старению.

Основы теории надежности и методы контроля интегральных схем к нас-тящему моменту хорошо изучены, и ознакомиться с ними можно по [2-21]. Существующие методики проведения параметрического контроля и диагностического неразрушающего контроля интегральных схем, а также алгоритмы функционального контроля оказались неприменимы к современным СБИС.

1.2. Цели исследования

Целью диссертационной работы является разработка алгоритмов параметрического и функционального контроля современных корпусированных СБИС, а также методов диагностического неразрушающего контроля, позволяющих выявлять скрытые дефекты, потенциально снижающие продолжительность жизни исследуемой интегральной схемы. Для достижения поставленной цели требуется систематизировать неисправности оперативной памяти и разобраться в природе их происхождения. Также целью диссертационной работы является разработка аппаратных средств для проведения функционального контроля СБИС для радиоаппаратуры космического назначения. 8

При этом целью является не установление возможных причин функциональных неисправностей корпусированных микросхем ОЗУ с учетом технологии их изготовления, а только установление факта наличия дефекта.

Объектами проводимого исследования являются два типа СБИС:

• корпусированные оперативные запоминающие устройства (ОЗУ), такие как статическая оперативная память и динамическая оперативная память;

• программируемые логические интегральные схемы (ПЛИС).

Следует отметить, что по проявлению в процессе функционирования неисправности динамической оперативной памяти идентичны неисправностям статической оперативной памяти, несмотря на различную природу происхождения. Далее параллельно рассматриваются неисправности динамических ОЗУ и статических ОЗУ.

Параметрическим контролем или контролем электрических параметров далее будет называться измерение электрических параметров, таких, как ток потребления при различных напряжениях питания, токи утечки высокого и низкого уровня, выходные напряжения высокого и низкого логических уровней под нагрузкой для дальнейшего сравнения с допустимыми значениями, заявленными производителем в документации.

Функциональным контролем (ФК) или контролем функционирования далее будет называться проверка работоспособности всех узлов и блоков испытуемой СБИС на предельных допустимых тактовых частотах на основании таблиц истинности, устанавливающих зависимость выходных сигналов от входных воздействий, или известных результатов выполнения команд.

Диагностический неразругиающий контроль (ДНК) заключается в синтезе предположений о потенциальном наличии скрытых дефектов, приводящих к снижению надежности интегральной схемы, по результатам параметрического и функционального контроля без нанесения ущерба целостности интегральной схемы и без воздействия внешними разрушающими факторами, приводящими к преждевременному старению.

Существует ряд методов диагностического неразрушающего контроля, основанных на физике материалов и реализующихся путем воздействия на микросхему температурой, температурными перепадами, влажностью, ударами, вибрацией, газами и т.д. Такие методы хорошо известны и останутся за рамками данной работы.

Нужно только отметить, что применительно к СБИС их также следует радикально пересмотреть, так как в последние годы технологии и материалы, использующиеся в интегральных схемах, сильно изменились. С таким предложением выступили ведущие инженеры фирмы Audi: Matzner С. и Feldmann К.

19].

Отечественная промышленность стала применять импортные СБИС только в конце 90-х годов прошлого века, и глубоких исследований, посвященных вопросам функционального тестирования и диагностическому неразрушающе-му контролю, в Российской Федерации не было. Есть многочисленные зарубежные статьи по данным вопросам, но там исследования СБИС ведутся до этапа корпусирования. В этом случае имеется возможность проводить визуальные и тепловизионные исследования, подключаться посредством «летающих» пробников к критичным узлам и осуществлять контроль электрических параметров и функционирования.

Предлагаемые и применяемые зарубежными исследователями алгоритмы и методы зачастую просто неприменимы к корпусированным СБИС, так как в этом случае возможно подключаться только к внешним выводам испытуемой микросхемы.

В настоящей работе для достижения поставленной задачи использовались методы теории вероятности и случайных процессов, математической статистики, теория многократных измерений, теория радиотехнических цепей и сигналов, принципы проектирования оборудования для диагностики надежности. Теоретические методы сочетались с исследованиями на основе компьютерного моделирования, а также с экспериментальными методами.

1.3. Актуальность работы

Контроль качества и надежности элементов, используемых при создании приборов космических аппаратов, необходим для предотвращения отказов оборудования в космосе, которые приводят к колоссальным материальным потерям. Испытательные центры проводили в полном объеме контроль качества отечественной элементной базы, но освоение испытаний импортных СБИС стало затруднительной задачей в связи с отсутствием методологического подхода к испытаниям таких микросхем и доступа к информации о технологическом процессе изготовления кристалла.

До настоящего момента СБИС проходили испытания, которые не позволяли обнаруживать скрытые дефекты, а тем более прогнозировать надежность данного изделия. С появлением контрафактной продукции на рынке актуальность решения задачи параметрического и функционального контроля увеличилась.

Дополнительную остроту данной проблеме придает то обстоятельство, что объемы памяти на одном кристалле непрерывно растут (в геометрической прогрессии) и процент содержания памяти в системах на кристалле по отношению к вычислительным, интерфейсным и иным частям постоянно растет, как это было показано 2003 году на докладе Said Hamdioui и Georgi Gaydadjiev [20].

1.4. Научная новизна

1. Введены новые показатели для оценки качества алгоритмов функционального контроля СБИС ОЗУ.

2. Проведено сравнение известных алгоритмов функционального контроля СБИС ОЗУ по двум новым показателям качества.

3. Предложены более эффективные алгоритмы быстрого функционального тестирования матрицы ячеек памяти и декодера адреса корпусированных СБИС ОЗУ, сокращающие длительность функционального контроля.

4. Предложен новый метод реализации диагностического неразрушающего контроля корпусированных СБИС ОЗУ.

5. Разработаны структурная и принципиальная схемы функционального тестера микросхем ОЗУ большой ёмкости, в которые заложены перспективные идеи по аппаратной реализации предложенных методов тестирования.

6. Разработаны новые алгоритмы функционального контроля макроячеек кор-пусированных ПЛИС.

7. Предложен метод диагностического неразрушающего контроля ПЛИС, базирующийся на основе анализа изменения тока потребления при смене стационарных состояний.

8. Предложен метод полного параметрического тестирования и частичного функционального контроля корпусированных однократно программируемых ПЛИС.

Заключение диссертации по теме «Радиотехника, в том числе системы и устройства телевидения», Краснов, Михаил Игоревич

5.7. Выводы по Заключению.

В данной работе решены поставленные во введении научно-технические задачи, что позволило проводить функциональное тестирование корпусирован-ных СБИС на новом качественном уровне и в разы сократить длительность проведения функционального контроля СБИС ОЗУ, а так же осуществлять диагностический неразрущающий контроль корпусированных СБИС.

Рис. 52. Реализация нового функционального тестера СБИС ОЗУ.

Отдельно следует выделить такой результат данной работы, как разработка новых решений для функционального тестирования ОЗУ, так как не только растет объем применения СБИС ОЗУ и их емкость, но и любая СБИС -система на кристалле (ПЛИС, микроконтроллеры, сигнальные процессоры, интерфейсные ИС) - содержит в своем составе ОЗУ.

Разработанный и реализованный тестер функционального контроля корпусированных СБИС ОЗУ (Рис. 52) позволил в разы сократить трудоемкость подготовительных работ к проведению испытаний и реализовать предлагаемые алгоритмы функционального контроля.

5. Заключение

5Л. Полученные результаты

В ходе выполнения диссертационной работы были решены следующие научно-технические задачи:

1) Проведено исследование возможных неисправностей СБИС оперативной памяти (ОЗУ), отражены причины возникновения неисправностей на основе принципиальных схем ячеек памяти и показано их влияние на функционирование микросхемы памяти.

2) Предложено две классификации неисправностей ОЗУ.

3) Исследованы формы записи алгоритмов функционального контроля микросхем ОЗУ и выбрана оптимальная с точки зрения восприятия для большинства алгоритмов.

4) Проведено исследование существующих алгоритмов функционального тестирования микросхем оперативной памяти, начиная с первых алгоритмов, предлагаемых Ерошиным Е.В. в 1984 году, заканчивая современными работами по функциональному тестированию Jin-Fu Li, Agrawal и Bushnell, Cristian Landrault, Marc Riedel и многих других. Проведен сравнительный анализ алгоритмов по скорости.

5) Введено понятие эффективности алгоритма функционального контроля и проведено сравнение эффективности алгоритмов. Коэффициент эффективности отражает способность алгоритма за минимальное время испытания выявить максимальное количество ошибок.

6) Предложены и обоснованы алгоритмы быстрого функционального тестирования матрицы ячеек и декодера адреса корпусированных СБИС оперативной памяти, обладающие максимальной эффективностью.

7) Проведено исследование современного оборудования для функционального контроля микросхем ОЗУ. Сформулированы очевидные недостатки оборудования для функционального тестирования современных корпусированных СБИС ОЗУ.

8) Разработан универсальный тестер для функционального контроля корпусированных микросхем ОЗУ большой ёмкости с учетом современных требований. Разработана топология печатной платы, разработано программное обеспечение на аппаратную часть и персональный компьютер.

9) Проведено исследование методов диагностического неразрушаю-щего контроля микросхем ОЗУ на основе государственных и отраслевых стандартов; публикаций в отечественной литературе, где можно выделить работы Ф.М. Покровского, A.A. Иванюка, Д.С. Петроненко, а так же в зарубежной литературе информационные письма компаний Т.Т.Т. Inc. и Q-Star Test.

10) Предложено оптимальное решение по методике проведения диагностического неразрушающего контроля корпусированных СБИС ОЗУ.

11) Проведено исследование возможных неисправностей программируемых логических интегральных схем (ПЛИС).

12) Сформулированы предложения по реализации функционального контроля ПЛИС. Разработано и описано два. алгоритма функционального контроля ПЛИС.

13) Синтезирован метод контроля электрических параметров однократно программируемых ПЛИС, позволяющий провести и частичный функциональный контроль.

14) Предложен уникальный метод диагностического неразрушающего контроля ПЛИС, основанный на накопленной статистике результатов измерений по партиям ПЛИС.

5.2. Практическая значимость

В настоящий момент такие СБИС, как ОЗУ, ПЛИС, сигнальные процессоры, микроконтроллеры уже проверяются автономно по предложенным методикам на разработанных испытательных тестерах, а не в составе оборудования. Это позволило избежать установки в оборудование поддельных, неисправных и потенциально ненадежных кристаллов СБИС, что снизило количество отказов при испытании готового оборудования. Результаты опытного внедрения приве

105 денных в работе методов и алгоритмов на производственной базе НЦ СЭО ОАО «Российские космические системы» можно представить в виде следующей статистики в Табл. 17.

Табл. 17. Результаты внедрения предложенных алгоритмов

Результат Кол-во партий Суммарное кол-во СБИС в паршях Кол-во бракованных СБИС

Брак партии 20 429 292

Единичный брак 14 364 36

Скрытые технологические дефекты 16 390 29

Практическая ценность работы состоит в следующем:

1. Благодаря созданным алгоритмам быстрого тестирования СБИС ОЗУ большой ёмкости стало возможным осуществлять функциональный контроль всей матрицы ячеек корпусированной СБИС ОЗУ за несколько минут.

2. Предложенный подход к диагностическому неразрушающему контролю корпусированных СБИС ОЗУ позволил применять известный метод для ИС ОЗУ малой степени интеграции.

3. Разработанный универсальный тестер для контроля функционирования СБИС ОЗУ большой ёмкости с дружественным интерфейсом, позволяющий также осуществлять ДНК ОЗУ, показал высокие результаты функционального тестирования на предельных частотах, а длительные подготовительные работы по написанию сложных испытательных программ сведены к двухминутному вводу основных параметров.

4. Синтезированные алгоритмы функционального контроля ПЛИС позволили осуществлять тестирование узлов, ранее не подвергавшихся проверке.

5. Предложен метод контроля электрических параметров однократно программируемых ПЛИС без конфигурирования, впервые позволяющий нераз-рушающим образом контролировать высокие и низкие уровни всех программируемых выходов под максимально допустимой нагрузкой.

106

6. Впервые реализован диагностический неразрушающий контроль ПЛИС на основе анализа тока потребления в стационарных состояниях, подтвержденный результатами проведения ресурсных испытаний для отбракованных ПЛИС.

5.3. Достоверность

Достоверность разработанных алгоритмов и методов, а так же тестерных систем, обеспечивается корректно выбранными исходными данными и материалами и подтверждается аналогичными результатами, полученными по менее эффективным существующим алгоритмам, а так же успешной 2-х летней эксплуатацией в Научном Центре Сертификации Элементов и Оборудования ОАО «Российские космические системы» в рамках испытаний ЭРИ под современные космические проекты.

5.4. Реализация и внедрение результатов работы

Научные результаты, полученные в диссертационной работе в виде алгоритмов, методов и принципиальных схем, использованы в новой лаборатории НЦ СЭО ОАО «Российские космические системы», занимающейся функциональным контролем и диагностикой современных ЭРИ, что подтверждается соответствующим актом о внедрении в Приложении 6. Подано две заявки на получение патента РФ: «Диагностический неразрушающий контроль ПЛИС» №2009131195 от 17 августа 2009 года и «Функциональный тестер корпусиро-ванных микросхем ОЗУ большой емкости» № 2009141309 от 10 ноября 2009 года. По заявке №2009131195 выдан патент РФ, что подтверждается копией решения, приведенной в Приложении 5.

Выпущено две инструкции в ОАО «Российские космические системы»: «Контроль электрических параметров ПЛИС» под номером ИФЯФ.460000.096 и «Диагностический неразрушающий контроль ПЛИС» под номером

ИФЯФ.460000.097. Проект «Функциональный тестер корпусированных микросхем ОЗУ большой емкости» получил грант в проекте «Умник» под номером 9652. Оформлен акт о внедрении функционального тестера ОЗУ в работу НЦ СЭО ОАО «Российские космические системы».

В результате применения предложенных в работе алгоритмов функционального контроля ОЗУ и ПЛИС были выявлены не только неисправные, но и контрафактные изделия. На Рис. 46. можно увидеть, что подлинная (слева) СБИС ОЗУ имеет идентичный внешний вид, а так же дату производства и партию, что и контрафактная СБИС ОЗУ (справа). Этим утверждается, что микросхемы изготовлены в одном производственном цикле.

Рис. 46. Сравнение внешнего вида верхней части подлинной и поддельной

СБИС ОЗУ

Но после проведения функционального контроля половина микросхем была забракована, после чего обнаружилось, что эта половина изготовлена в другом технологическом процессе и является контрафактной подделкой. Подтверждением послужил вид обратной стороны микросхем, приведенный на Рис. 47 для подлинной (слева) и поддельной (справа) СБИС ОЗУ.

На Рис. 48 представлены две контрафактные ПЛИС из одной бракованной партии, которые изготовлены в различных технологических процессах, что подтверждается топологией проводников.

Рис.

47.

Сравнение вида сверху подлинной и поддельной микросхем ОЗУ

Рис. 48. Две контрафактные ПЛИС из одной партии

• »»♦»«»•••»"»»•♦•«»»»в*»*»»» ли»*«,***,*« Л » # * «I « ^ <» # Л Л

• * * * * * * * « * * е о * *«■ #»» *

Ъ Щ * т * т * т * 4 * «Ц 1»

Ж « 9 Л» 1» ♦ Ж А Л • Я» ♦

0, -ф * » » * « » 9 • * « «. а * « * А ж # * # % » » # * * • 4>

Рис. 49. Различия в топологии проводников у ПЛИС

Топология не может являться однозначным критерием контрафактной продукции, так как ПЛИС могут изготавливаться на различных заводах и квалифицироваться вместе. Так что такие результаты достигнуты только благодаря применяемым методам функционального контроля.

Ярким примером может послужить партия бракованных ПЛИС, внутри корпусов которых позднее были выявлены при детальным исследовании в рентгеновскх лучах такие неисправности, как поврежденные проводники кристалла (Рис. 50) и различные микросхемы в корпусах с одинаковой маркировкой (Рис. 51).

Рис. 50. Поврежденные проводники внутри корпуса ПЛИС

Рис. 51. Различные кристаллы внутри корпусов ПЛИС из одной партии

5.5. Апробации работы

Доклады по данной работе представлены на следующих научно-технических конференциях:

1. 15-ая международная научно-техническая конференция студентов и аспирантов, 2009г.

2. Научно-техническое совещание ФГУП «РНИИ КП» по вопросу «Диагностический неразрушающий контроль современных СБИС», 2009г.

3. LXIV научная сессия Российского научно-технического общества радиотехники, электроники и связи, посвященная дню радио, 2009г.

4. Отраслевая научно-техническая конференция приборостроительных организаций Роскосмоса «Информационно-управляющие и измерительные системы», 2009г.

5. II Всероссийская научно-техническая конференция «Актуальные проблемы ракетно-космического приборостроения и информационных технологий», посвященная 100-летию со дня рождения М.С. Рязанского, 2009г.

6. III международная конференция «Микротехнологии в авиации и космонавтике», 2009г.

7. Конференция «Инновационные разработки и опыт применения микросхем ЗАО «ПКК Миландр»», 2009г.

8. 16-ая международная научно-техническая конференция студентов и аспирантов, 2010г.

9. Электроная компонентная база космических систем, 2010г.

Тремя конференциями представленные доклады отмечены как лучшие в секциях, посвященных тестированию. Автор принимал участие в международных симпозиумах по проблемам тестирования и надежности СБИС, таких как:

1. Симпозиум «IEEE International Reliability Physics Symposium», 2009г.

2. Симпозиум «IEEE Very Large Scale Integrated Circuits Test Symposium», 2010r.

5.6. Публикации по теме работы.

1. Краснов М.И. Тестер микросхем ОЗУ // Вестник МЭИ, №6, 2009г., с. 22-26.

2. Патент РФ на изобретение «Способ диагностического неразрушаю-щего контроля (ДНК) программируемых логических интегральных схем иностранного производства (ПЛИС ИП)» за номером 2397504 от 20 августа 2010 года.

3. Заявка на получение патента РФ «Функциональный тестер корпуси-рованных микросхем ОЗУ большой емкости» № 2009141309 от 10 ноября 2009 года.

4. Краснов М.И. Функциональное тестирование микросхем ОЗУ. Труды российского научно-технического общества радиотехники, электроники и связи имени A.C. Попова, выпуск LXIV, Инсвязьиздат, 2009г., С. 374-377.

5. Краснов М.И. Методы тестирования корпусированных микросхем ОЗУ большой емкости, использующихся в бортовой радиоприемной аппаратуре. Радиоэлектроника, электротехника и энергетика: тезисы докладов пятнадцатой международной научно-технической конференции студентов и аспирантов. Т.1. - Издательский дом МЭИ, Москва, 2009г., С. 69-70.

6. Краснов М.И., Сашов A.A. Методы диагностического неразрушающего контроля (ДНК) и функционального контроля (ФК) современных сверх

112 больших интегральных схем (СБИС). Тезисы докладов VII Научно-практической конференции «Микротехнологии в авиации и космонавтике», Центральный дом ученых РАН, 2009г., С. 33-36.

7. Краснов М.И., Сашов A.A. Надежность и качество микроконтроллеров фирмы «Миландр». Сборник тезисов докладов научно-практического семинара «Инновационные разработки и опыт применения микросхем ЗАО «ПКК Миландр», ЗАО «ПКК Миландр», 2009г., С. 4.

8. Краснов М.И., Сашов A.A. Инструкция «Контроль электрических параметров однократно программируемых ПЛИС», ИФЯФ.460000.096, ФГУП «РНИИ КП», 2009г.

9. Краснов М.И., Сашов A.A. Инструкция «Диагностический неразру-шающий контроль ПЛИС», ИФЯФ.460000.097, ФГУП «РНИИ КП», 2009г.

10. Краснов М.И., Сашов A.A. Тезисы доклада «Методы функционального контроля и диагностики корпусированных микросхем ОЗУ большой емкости». Тезисы докладов конференции «Информационно-управляющие и измерительные системы». - ФГУП «НПО ИТ», 2009 г., С.95.

11. Краснов М.И., Сашов A.A. Алгоритмы и аппаратура для проведения функционального контроля микросхем ОЗУ большой ёмкости. Сборник докладов «Актуальные проблемы ракетно-космического приборостроения и информационных технологий». — Радиотехника, 2010 год, С. 55-63.

12. Краснов М.И., Сашов A.A. Диагностический неразрушающий контроль программируемых логических интегральных схем иностранного производства. Сборник докладов «Актуальные проблемы ракетно-космического приборостроения и информационных технологий». -Радиотехника, 2010 год, С. 63-66.

13. Краснов М.И. Методы диагностического неразрушающего контроля программируемых логических интегральных схем. Радиоэлектроника, электротехника и энергетика: тезисы докладов шестнадцатой международной научно-технической конференции студентов и аспирантов. Т.1. - Издательский дом МЭИ, Москва, 2010г., с. 75.

Список литературы диссертационного исследования кандидат технических наук Краснов, Михаил Игоревич, 2010 год

1. MIL-STD-883G, DEPARTMENT OF DEFENSE TEST METHOD STANDARD: MICROCIRCUITS // United States Department of Defense, 28 FEB 2006.

2. Надежность технических систем: Справочник. // Ю. К. Беляев, В. А. Богатырев, В. В. Болотин и др.; Под ред. И. А. Ушакова. — М.: Радио и связь, 1985.— 608 с, ил.

3. Технология интегральных микросхем // Кандырин Ю.В. -М., Изд. МЭИ, 1981г. 87с.

4. Элементы конструкций радиоэлектронной и электронно-вычислительной аппаратуры // Кандырин Ю.В., Покровский Ф.Н., Сорокин С.А. под ред. Ю.В. Кандырина М., Изд. МЭИ, 1993г. 304 с.

5. Автоматизированный многокритериальный выбор альтернатив в инженерном проектировании // Кандырин Ю.В. -М., Изд. МЭИ, 1992г. 52с.

6. Неразрушающий контроль элементов и узлов радиоэлектронной аппаратуры. // Б.Е. Бердичевский, М.: Советское радио, 1976 296с.

7. Основы ускоренных испытаний радиоэлементов на надежность. // Перро-те А.И., Карташов Г.Д., Цветаев К.Н. М.: Советское радио, 1968 224с.

8. Физические основы надежности интегральных схем. // Ю.Г. Миллер. М.: Советское радио, 1976 320с.

9. Прогнозирование отказов полупроводниковых приборов. // Пряников B.C. М.: Энергия 1978 112с.

10. Испытания элементов радиоэлектронной аппаратуры (Физические методы надежности). // Некрасов М.М., Платонов В.В., Дадеко Л.И. Киев: Вища школа, 1981 -304с.

11. Основы надежности полупроводниковых приборов и интегральных микросхем. // Чернышев А.А. -М.: Радио и связь, 1988, 256 с.115

12. Диагностика и контроль качества изделий цифровой микроэлектроники. // Данилин Н. С, Нуров Ю.Л. -М.: Издательство стандартов, 1990, 176 с.

13. Технология полупроводниковых приборов и изделий микроэлектроники. В 10 кн.: Учеб. пособие для ПТУ. Кн. 10. Контроль качества // Ю.Г. Семенов. -М.: Высш. шк, 1990. 111 с.

14. Надежность. // Ксенофонтов А.С., Кабардино-Балкарский государственный университета им. Х.М.Бербекова. Лекции. 2009 г.

15. Проектирование надежных электронных схем. // Беккер П., Иенсен Ф. Пер. с англ. Под ред. И. А. Ушакова, М., «Сов. радио», 1977, 255 с.

16. Надежность автоматизированных систем. Изд. 3-е, перераб. и доп. // Дружинин Г. В. -М.: «Энергия», 1977, 536 с.

17. Внутрисхемное диагностирование узлов радиоэлектронной аппаратуры. // Лихтциндер Б. Я. -М.: Техника, 1988, 168 с.

18. Надежность технических систем: Справочник // Ю. К. Беляев, В. А. Богатырев, В. В. Болотин и др.; Под ред. И. А. Ушакова. -М.: Радио и связь, 1985, 608 с.

19. Построение высоконадежных систем. // Ушаков И. А. -М.: Знание, 1974, 64 с.

20. Схемы поиска неисправностей: Пер. с нем. // Граф LLL, Гессель М.— М.: Энергоатомиздат, 1989, 144 с.

21. Обнаружение неисправностей в аналоговых схемах. // Пис Р.А. — М.: Москва: Техносфера, 2007, 192с.

22. Adapted strategies for dew condensation testing to evaluate the reliability of lead free surface finishes // Matzner C., Feldmann K., Institute for Manufacturing Automation and Production System, Nuremberg, Germany, 2009.

23. Future Challenges in Memory Testing // Said Hamdioui, Georgi Gaydadjiev, Delft University of Technology, Faculty of EEMCS, Computer Engineering Laboratory, Mekelweg 4, 2628 CD Delft, The Netherland, 2003.

24. Техника оптимизации программ. Эффективное использование памяти // Касперски К., BHV, 2003.

25. Functional RAM testing // Cristian Landrault, 2006.

26. VLSI test: memory test // Agrawal&Bushnell, 2005.

27. Fault coverage analysis of RAM test algorithms // Marc Riedel, McGill University, Montreal, Canada, 2006.

28. Современные неразрушающие методы и алгоритмы диагностирования оперативных запоминающих устройств // А.А. Иванюк, Д.С. Петроненко. Белорусский государственный университет информатики и радиоэлектроники, №4, 2004, С. 84-92.

29. Формирование адресной последовательности с максимальным средним Хемминговым расстоянием для многократного тестирования ОЗУ // С.В. Ярмолик, В.Н. Ярмолик. Белорусский государственный университет информатики и радиоэлектроники, №4, 2006, С. 88-96.

30. Transparent Word-Oriented Memory BIST Based on Symmetric March Algorithms // V.N. Yarmolik, I.V. Bykov S. Hellebrand3, H.-J. Wundcrlich, EDCC, №3, 1999, pp. 339-348.

31. Особенность программного выбора оптимизированной последовательности тестов для диагностирования полупроводниковой памяти // М.К. Аль Мадии. Системы контроля и диагностирования, Черкасский государственный университет, Украина, С. 98-102.

32. Transparent BIST for RAMs // Jin-Fu Li, Advanced Reliable Systems (ARES) Lab., Department of Electrical Engineering National Central University, Jhongli, Taiwan, 2009.

33. Transistor-Level Fault Analysis and Test Algorithm Development for Ternary Dynamic Content Addressable Memories // D. Wright, M Sachdev, Dept. of Electrical & Computer Engineering University of Waterloo, Waterloo, Ontario, Canada, 2003.

34. An Efficient Built-in Self-Test Algorithm Neighborhood Pattern- and Bit-LineSensitive Faults in High-Density Memories // Dong-Chual Kang, Sung Min Park, and Sang-Bock Cho, ETRI Journal, Volume 26, Number 6, December 2004.

35. Efficient Neighborhood Pattern-Sensitive Fault Test Algorithm for Semiconductor Memories // Kuo-Liang Cheng, Ming-Fu Tsai and Cheng-Wen Wu, LARC NTHU, 2004.

36. A new fault modeling and testing method for RAM // IEEE Trans. On Computers, 2007.

37. Обнаружение кодочувствительных неисправностей запоминающих устройств с многократным использованием маршевых тестов // С.В. Ярмолик, В.Н. Ярмолик. Белорусский государственный университет информатики и радиоэлектроники, Информатика, №1, 2006.

38. Методы и аппаратура для функционального контроля ОЗУ на МОП структурах // Ерошин Е.В., диссертация к.т.н. 05.13.13, Челябинск, 1984.

39. Advanced test methods for SRAMs // Alberto Bosio, Luigi Dilillo, Patrick Girard, Serge Pravossoudovitch, Arnaud Virazel, Springer, USA, 2010.41. lddq tutorial // Digital Test Methods, T.T.T. Inc., USA, 1996.

40. Innovation in Test and Measurement // Q-Star Test, USA, 2008.

41. КМОП интегральные схемы: формирование и оценка качества // Ф.Н. Покровский, Н.Н. Номоконова. Издательство дальневосточного университета, 1996.

42. ОСТ 11 073.013 2008: Микросхемы интегральные. Методы испытаний.

43. РД 11 0682-89: Интегральные схемы. Методы неразрушающего контроля диагностических параметров.

44. ГОСТ Р 50779.41-96 (ИСО 7873-93): Статистические методы. Контрольные карты для арифметического среднего с предупреждающими границами.

45. Mapping Systematic and Random Process Variations Using Light Emission from Off-state Leakage // Franco Stellari, Pelin Song, Alan Weger and Darrell Miles, IRPS, Canada, 2009.

46. Design of a LOW Cost 1С Tester // American Journal of Applied Sciences 2(4), 2005.

47. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx в САПР WebPack ISE // В.Ю. Зотов, издательство «Горячая линия-Телеком», 2003 г. 624 с.

48. Разработка систем цифровой обработки сигналов на базе ПЛИС // И.Е. Тарасов, Д.С. Потехин, издательство «Горячая линия-Телеком», 2007 г. 248 с.

49. Разработка систем цифровой обработки сигналов на базе ПЛИС Xilinx с применением языка VHDL // И.Е. Тарасов, издательство «Горячая линия-Телеком», 2007 г. 252 с.

50. Xilinx SRAM Based FPGA Testing, Testability, and Reliability Issues // R. Roosta, New Electronic Technologies and Insertion into Flight Programs Workshop, January 30- February 1, 2007 at NASA/GSFC in Greenbelt, MD.

51. Testing Configurable LUT-Based FPGAs // S. K. LU, J. S. SHIH, Department of Electronic Engineering Fu Jen Catholic University, Hsinchuang, Taipei, Taiwan, JOURNAL OF INFORMATION SCIENCE AND ENGINEERING 16, 733-750, 2000.

52. Universal fault diagnosis for lookup table FPGAs // T. Inoue, S. Miyazaki, H. Fujiwara, IEEE Design & Test of Computers, 1998, pp. 39-44.

53. Using ILA testing for BIST in FPGAs // C. Stroud, P. Chen, S. Konala, M. Abramovici, Proceedings of IEEE VLSI Test Symposium, 1995, pp. 256-261.

54. A BIST Scheme for FPGA Interconnect Delay Faults // C. Wang, J. Liou, Y. Peng, C. Huang, C. Wu, Laboratory for Reliable Computing (LaRC), Department of Electrical Engineering, National Tsing Hua University, Hsinchu, Taiwan, 1996.

55. Self-Testing of FPGA Delay Faults in the System Environment // A. Krasniewski, Institute of Telecommunications Warsaw University of Technology, 2001.

56. A novel scheme for application-dependent testing of FPGAs // L. Teng, Z. Jian-bin, R. Jianguo, F. Jianhua, W. Yangyuan, Peking University, 2007.

57. A Brief Introduction to Application-Dependent FPGA Testing // J. Qin, Dept. of Electrical and Computer Engineering 200 Broun Hall, Auburn University, AL 36849-5201,2006.

58. Introduction to CPLD and FPGA Design // B. Zeidman, Zeidman Consulting, 2003.

59. Fault Location in FPGA-Based Reconfigurable Systems // S. Mitra, P.P. Shirvani, E.J. McCluskey, Center for Reliable Computin, Departments of Electrical Engineering and Computer Science, Stanford University, Stanford, California, 1998.

60. BIST-based group testing for diagnosis of embedded FPGA cores // A. Sarvi, C.A. Sharma, R.F. DeMara, USA, 2008.

61. Международный стандарт "Mixed-signal test bus" № IEEE 1149.4 // Institute of Electrical and Electronic Engineers, 1999.

62. Международный стандарт "Test access port and boundary-scan architecture" № IEEE 1149.1 // Institute of Electrical and Electronic Engineers, 2001.

63. Международный стандарт "Improve the ability for testing differential and/or ac-coupled interconnections between integrated circuits on circuit boards andsystems" № IEEE 1149.6 // Institute of Electrical and Electronic Engineers, 2003.

64. ГОСТ 8.207-76. Государственная система обеспечения единства измерений. Прямые измерения с многократными наблюдениями. Методы обработки результатов наблюдений. Основные положения.

65. ГОСТ Р 50779.21-2004. Статистические методы. Правила определения и методы расчета статистических характеристик по выборочным данным. Часть 1. Нормальное распределение.

66. ГОСТ Р 50779.53-98. Статистические методы. Приемочный контроль качества по количественному признаку для нормального закона распределения.

67. Средства функционального контроля для радиационных испытаний БИС ОЗУ // Яненко A.B. Сборник научных трудов "Научная сессия МИФИ -99", т.6., М.: МИФИ. 1999, с. 146.